CN117099212A - 半导体器件和无线通信装置 - Google Patents

半导体器件和无线通信装置 Download PDF

Info

Publication number
CN117099212A
CN117099212A CN202280025914.6A CN202280025914A CN117099212A CN 117099212 A CN117099212 A CN 117099212A CN 202280025914 A CN202280025914 A CN 202280025914A CN 117099212 A CN117099212 A CN 117099212A
Authority
CN
China
Prior art keywords
semiconductor device
layer
type conversion
conversion factor
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280025914.6A
Other languages
English (en)
Inventor
田才邦彦
牧野贵文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Group Corp
Original Assignee
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Group Corp filed Critical Sony Group Corp
Publication of CN117099212A publication Critical patent/CN117099212A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

[问题]提供一种能够在不增加漏电流的情况下降低穿透电位密度的半导体器件。[解决方案]一种半导体器件，包括沟道层和阻挡层，该沟道层包括在设置在基板上的氮化物半导体层叠体中，该阻挡层包括在层叠体中的位于沟道层上面的部分中，其中：层叠体的位于沟道层下面的部分包括以层叠体的层叠方向上具有至少一个以上的峰值的浓度分布的n型转换因子，该n型转换因子使氮化物半导体向n型转换，并且在层叠体中的位于n型转换因子的浓度分布的峰值上面的部分包括补偿n型转换因子的6×1018cm‑3以上的补偿因子的补偿区域。

Description

半导体器件和无线通信装置
技术领域
本公开涉及半导体器件和无线通信装置。
背景技术
近年来，开发出了使用氮化物半导体的高电子迁移率晶体管(HEMT)等半导体器件。高电子迁移率晶体管(HEMT)具有高电子迁移率和饱和电子速度，并且具有高耐受电压。因此，高电子迁移率晶体管被期望用作高输出和高效率晶体管，诸如高频器件、功率器件等。
在此，在使用氮化物半导体的半导体器件中，为了提高装置特性，希望减小氮化物半导体的结晶缺陷。例如，在氮化物半导体的结晶生长中发生的穿透位错(threadingdislocation)会引起电流崩溃，由此导致半导体器件的输出波动，因此需要减少穿透位错。
例如，下述专利文献1公开了通过在氮化物半导体的层叠体中导入掩模层来减少穿透位错的发生的技术。
现有技术文献
专利文献
专利文献1：JP 2018-88528A
发明内容
本发明要解决的技术问题
然而，在专利文献1所公开的技术中，掩模层的构成原子可能会无意地将周围的氮化物半导体转换成n型，从而增加漏电流。为此，需要一种在不降低其他装置特性的情况下减少穿透位错的发生的技术。
因此，本公开提出了能够在不增加漏电流的情况下减小穿透位错的密度的新的且改进的半导体器件，以及包括该半导体器件的无线通信装置。
问题的解决方案
根据本公开，提供了一种半导体器件，该半导体器件包括：沟道层，被包括在设置在基板上的氮化物半导体的层叠体中，和阻挡层，被包括在层叠体中的相对于沟道层的上层侧，其中，在层叠体中的相对于沟道层的下层侧上包括以在层叠体的层叠方向上具有至少一个以上的峰值的浓度分布使氮化物半导体向n型转换的n型转换因子，并且包括6×1018cm-3以上的用于补偿n型转换因子的补偿因子的补偿区域被设置在层叠体中的相对于n型转换因子的浓度分布的峰值的上层侧上。
根据本公开，提供了一种无线通信装置，包括半导体器件，其中，半导体器件包括：沟道层，被包括在设置在基板上的氮化物半导体的层叠体中；和阻挡层，被包括在层叠体中的相对于沟道层的上层侧上，其中，在层叠体中的相对于沟道层的下层侧上包括以在层叠体的层叠方向上具有至少一个以上的峰值的浓度分布使氮化物半导体向n型转换的n型转换因子，并且包括6×1018cm-3以上的用于补偿n型转换因子的补偿因子的补偿区域被设置在层叠体中的相对于n型转换因子的浓度分布的峰值的上层侧上。
附图说明
图1是示意性示出根据本公开的第一实施例的半导体器件的配置示例的纵向截面图。
图2是示意性地示出在层叠体的层叠方向上的n型转换因子和补偿因子的浓度分布的曲线图。
图3是绘制C的浓度分布的峰值浓度与掩模层侧的沟道层的薄层电阻Rsh之间的关系的曲线图。
图4是绘制Si的浓度分布的峰值和C的浓度分布的峰值之间的距离与掩模层侧的沟道层的薄层电阻Rsh之间的关系的曲线图。
图5A是示出根据第一实施例的半导体器件的制造方法的步骤的示意性纵向截面图。
图5B是示出根据第一实施例的半导体器件的制造方法的步骤的示意性纵向截面图。
图5C是示出根据第一实施例的半导体器件的制造方法的步骤的示意性纵向截面图。
图6是示出根据第一具体示例的半导体器件的配置的纵向截面图。
图7是示出根据第二具体示例的半导体器件的配置的纵向截面图。
图8是示出根据第三具体示例的半导体器件的配置的纵向截面图。
图9是示出根据第四具体示例的半导体器件的配置的纵向截面图。
图10是示出根据第五具体示例的半导体器件的配置的纵向截面图。
图11是示出根据第六具体示例的半导体器件的配置的纵向截面图。
图12是示出根据第七具体示例的半导体器件的配置的纵向截面图。
图13是示出根据第八具体示例的半导体器件的配置的纵向截面图。
图14是示出根据第九具体示例的半导体器件的配置的纵向截面图。
图15是示出根据本公开的第二实施例的无线通信装置的配置的框图。
具体实施方式
下面将参考附图详细描述本公开的优选实施例。应注意，在本说明书和附图中，具有基本相同的功能配置的部件将由相同的参考标号表示，并且因此将省去其重复描述。
注意，在本说明书中，基板和层的层叠方向也被称为垂直方向。基板存在的方向也称为向下方向，与基板存在的方向相反的方向也称为向上方向。
将按照以下顺序给出描述。
1.半导体器件的配置示例
2.半导体器件的制造方法
3.半导体器件的具体示例
4.无线通信装置的配置示例
<1.半导体器件的配置示例>
首先，将参考图1描述根据本公开的第一实施例的半导体器件的配置示例。图1是示出根据本实施例的半导体器件10的配置示例的示意性纵向截面图。
如图1所示，半导体器件10包括基板100、层叠体200、绝缘膜321、栅极电极322、源极电极310S和漏极电极310D。半导体器件10例如是所谓的高电子迁移率晶体管(HEMT)。
基板100是支撑构成半导体器件10的层叠体200的基板。基板100可以是Si基板。或者，基板100可以是由SiC、蓝宝石、GaN、AlN、金刚石等形成的基板。
层叠体200是自基板100侧依次包括缓冲层210、掩模层220、沟道层230和阻挡层240的层叠体。通过使作为III-V族化合物半导体的氮化物半导体在基板100上外延生长来提供层叠体200。层叠体200可被配置为包括AlN、InN、GaN、AlGaN、InGaN、AlInGaN、AlScN、SiN、MgN和TiN中的至少一种以上。
在基板100上设置缓冲层210。缓冲层210被设置成当具有与形成基板100的材料的晶格常数明显不同的晶格常数的氮化物半导体在基板100上结晶生长时以阶梯方式改变晶格常数。
具体地，当GaN在作为Si基板的基板100上晶体生长时，缓冲层210可由Al(In)(Ga)N形成。Al(In)(Ga)N表示其中Al和N是基本元素并且In和Ga是可选元素的氮化物半导体。具体地，Al(In)(Ga)N是AlInGaN、AlGaN、AlInN或AlN。
可以通过层叠具有不同组成比的多个层来配置缓冲层210，使得Al组成比例朝向层叠体200的上层侧减小。可替换地，缓冲层210可由具有使得Al组成比例朝向层叠体200的上层侧逐渐减小的组成比梯度的层构成。
例如，当GaN在作为Si基板的基板100上晶体生长时，缓冲层210可以具有其中从Si基板侧依次层叠AlN层和AlGaN层的两层结构。在这种情况下，AlN层的厚度例如可以是100nm至300nm，并且AlGaN层的厚度例如可以是100nm至500nm。AlGaN层的Al组成比例例如是0.17至0.50。
掩模层220设置在缓冲层210上。掩模层220例如由SiN形成，并且被设置为使在层叠体200的层叠方向上延伸的穿透位错在垂直于层叠方向的面内方向上弯曲。掩模层220可以由SiO2或TiN代替SiN形成。
例如，掩模层220可以被设置为不完全覆盖缓冲层210的岛状膜。在这种情况下，与图1中示出的纵向截面图不同，掩模层220可以不被视觉识别为层。掩模层220的厚度例如可以是0.2nm至2nm，并且还可以是0.5nm至1nm。
在这种情况下，掩模层220的厚度等在层叠体200的面内方向上波动。因此，设置在掩模层220上的沟道层230优选地在掩模层220的厚度较薄的区域中生长，并在掩模层220上三维生长。因此，在缓冲层210中发生并且由于氮化物半导体的二维晶体生长而在层叠体200的层叠方向上延伸的位错通过三维生长的沟道层230在层叠体200的面内方向上弯曲。因此，掩模层220可以减小在层叠方向上穿透层叠体200的穿透位错的密度。
此外，掩模层220可以阻挡在缓冲层210中发生的穿透位错，以防止穿透位错到达沟道层230。在这种情况下，掩膜层220越厚，对缓冲层210的覆盖率越高，从而可以提高阻挡穿透位错的效果。但是，如后所述，随着掩模层220的厚度增加，作为用于使氮化物半导体向n型转换的n型转换因子的Si的浓度也增加。因此，考虑到这两者，优选将掩模层220设置为0.2nm至2nm、优选0.5nm至1nm的超薄膜。
沟道层230设置在掩模层220上。沟道层230是包括沟道的层，阻挡层240提供的电子通过该沟道移动。具体地，从阻挡层240提供的电子在沟道层230的阻挡层240侧上形成二维电子气(2DEG)。
沟道层230例如由GaN形成。沟道层230可由包含除了GaN之外的(Al)(In)(Ga)N的混合晶体形成。(Al)(In)(Ga)N表示其中N是基本元素并且Al、In和Ga是可选元素的氮化物半导体。具体地，(Al)(In)(Ga)N是AlInGaN、AlGaN、AlInN、InGaN、AlN、InN或GaN。当沟道层230由InGaN形成时，沟道层230还可增强沟道的电子迁移率。
如上所述，通过在掩模层220上三维生长然后二维生长来提供沟道层230。例如，可以通过在掩模层220上形成大约300nm的厚度以使在层叠体200的层叠方向上延伸的穿透位错在面内方向上弯曲，并且然后形成200nm至1700nm的厚度以获得具有高结晶度的沟道层230，来形成沟道层230。在这种情况下，沟道层230可被设置为500nm至2000nm的总膜厚度。
在根据本实施例的半导体器件10中，掩模层220包含用于使氮化物半导体向n型转换的n型转换因子，沟道层230包含用于补偿包含在掩模层220中的n型转换因子的补偿因子。n型转换因子是至少包含使氮化物半导体向n型转换的杂质和缺陷中任一种的系数。n型转换因子例如是Si(硅)、Ge(锗)或O(氧)。补偿因子是至少包含消除由n型转换因子使氮化物半导体向n型转换的杂质和缺陷中的任一种的因子。补偿因子例如为C(碳)、Mg(镁)、Fe(铁)或B(硼)。以下将描述n型转换因子和补偿因子的细节。
阻挡层240是通过由具有比沟道层230更高的导带最小值的氮化物半导体构成而在沟道层230的阻挡层240侧生成高浓度二维电子气(2DEG)的层。例如，当沟道层230由GaN形成时，阻挡层240可由Al(In)(Ga)N形成。Al(In)(Ga)N表示其中Al和N是基本元素并且In和Ga是可选元素的氮化物半导体。具体地，Al(In)(Ga)N是AlInGaN、AlGaN、AlInN或AlN。
注意，使用阻挡层240的沟道层230侧的最外表面上的导带最小值的高度作为参数中的一个来确定二维电子气的浓度。例如，阻挡层240的Al组成比越高，阻挡层240的极化越大，并且导带的梯度越大。随着阻挡层240的厚度增加，阻挡层240的最外表面上的导带最小值的高度增加。因此，通过适当地控制阻挡层240的组成和厚度，半导体器件10可以获得具有期望浓度的二维电子气。例如，当阻挡层240由AlInN形成时，阻挡层240的Al组成比可以是0.70至0.90，并且阻挡层240的厚度可以是3nm至20nm。
在此，可以在阻挡层240和沟道层230之间设置间隔层。间隔层例如由AlN形成。间隔层可以通过抑制阻挡层240和沟道层230之间的界面处的成分波动来改善半导体器件10的特性。间隔层可以由AlGaN或AlInGaN代替AlN形成。间隔层的厚度例如可以大于0nm至3nm，优选0.5nm至1.5nm。
可在阻挡层240和间隔层之间进一步设置中间层。例如，中间层可由AlInGaN形成以具有0.5nm至5.0nm的厚度。在由AlInGaN形成的阻挡层240和由AlN形成的间隔层之间，中间层的成分可以以阶梯方式改变。中间层可被设置为组成在层叠体200的层叠方向上逐渐变化的层。
可在阻挡层240上设置保护层。保护层例如由GaN形成并且设置为层叠体200的一部分。因为保护层可以抑制阻挡层240的表面的氧化，所以可以提高层叠体200在制造过程中的耐处理性。
保护层可以由包含除GaN之外的(Al)(In)(Ga)N的混合晶体构成。(Al)(In)(Ga)N表示其中N是基本元素并且Al、In和Ga是可选元素的氮化物半导体。具体地，(Al)(In)(Ga)N是AlInGaN、AlGaN、AlInN、InGaN、AlN、InN或GaN。除了上述材料之外，保护层也可以由SiN膜等构成。保护层的厚度例如可以是0.5nm至5nm，优选0.5nm至2nm。
栅极电极322是半导体器件10的栅极端子，其是高电子迁移率晶体管(HEMT)，并且设置在例如层叠体200上，绝缘膜321介于其间。例如，通过自层叠体200侧依次层叠Ni和Au来配置栅极电极322。绝缘膜321由例如SiN、SiO2、Al2O3等形成。如上所述，半导体器件10可被配置为具有金属-绝缘体-半导体(MIS)栅极结构，其中，栅极电极322设置在层叠体200上，绝缘膜321介于其间。然而，不用说，半导体器件10可以被配置为具有其中栅极电极322直接设置在层叠体200上的肖特基栅极结构。
源极电极310S和漏极电极310D是作为高电子迁移率晶体管(HEMT)的半导体器件10的源极端子和漏极端子，并且隔着栅极电极322设置在层叠体200的两侧。源极电极310S和漏极电极310D例如通过自层叠体200侧依次层叠Ti、Al、Ni和Au来配置。
注意，还可以在源极电极310S和漏极电极310D的正下方设置再生长层。在去除阻挡层240的源极电极310S和漏极电极310D正下方的的区域以及沟道层230的一部分的之后，在去除阻挡层240等的凹部进行n型GaN的结晶再生长，由此形成再生长层。通过将再生长层设置为电阻比阻挡层240低的层，可以降低源极电极310S、漏极电极310D与形成于沟道层230的沟道之间的电阻。
或者，还可以在源极电极310S和漏极电极310D的正下方的阻挡层240中注入Si。注入有Si的阻挡层240被退火以具有较低的电阻。因而，注入有Si的阻挡层240与再生长层相同，可以降低源极电极310S、漏极电极310D与形成于沟道层230的沟道之间的电阻。
随后，将参考图2描述包括在根据本实施例的半导体器件10的层叠体200中的n型转换因子和补偿因子。图2是示意性地示出在层叠体200的层叠方向上的n型转换因子和补偿因子的浓度分布的曲线图。
在图2中，n型转换因子是Si(硅)并且补偿因子是C(碳)。但是，如上所述，作为使氮化物半导体向n型转换的n型转换因子，除了Si以外，还可以应用Ge(锗)、O(氧)等。除了C以外，还可以应用Mg(镁)、Fe(铁)、B(硼)等作为n型转换因子的补偿因子。
如图2所示，半导体器件10的层叠体200中的Si(n型转换因子)的浓度分布由于掩模层220由SiN形成而在掩模层220附近具有峰值。例如，层叠体200中的Si的浓度分布在掩模层220附近可具有其中Si浓度是6×1018cm-3以上的峰值，并且可具有其中Si浓度是1×1019cm-3以上的峰值。
作为IV族的Si是通过在III-V族氮化物半导体中置换III族的Ga而成为n型施主的n型转换因子，因此容易在Si浓度高的掩模层220附近的沟道层230中流动电流。由此，在设置有掩模层220的半导体器件10中，电子在非预期区域中传导以引起漏电流或并行沟道，这可导致开/关特性降低和功耗增加的可能性。
在半导体器件10中，相对于其中Si的浓度分布具有峰值的掩模层220，包含浓度为6×1018cm-3以上的C(作为补偿因子)的补偿区域CA设置在层叠体200的上层侧上。IV族的C取代III-V族氮化物半导体中的V族的N(氮)，因此C能够用作捕获由作为n型转换因子的Si提供的载流子的补偿因子。因此，通过控制层叠体200中的C的浓度分布并用C补偿通过Si向n型的转换，半导体器件10可使沟道层230在具有高Si浓度的掩模层220附近绝缘。
包含浓度为6×1018cm-3以上的C(碳)的补偿区域CA的厚度优选地约为100nm，并且优选地更厚以获得更高的绝缘性能。通过包含更高浓度的C，补偿区域CA可以获得更高的绝缘性能。例如，补偿区域CA优选地进一步包含浓度为2×1019cm-3或更高的C。
作为补偿因子的C的浓度分布可被控制成使得在作为n型转换因子的Si的浓度变成峰值的位置处，C的浓度等于或高于Si的浓度。例如，控制作为补偿因子的C的浓度分布使得在作为n型转换因子的Si的浓度是6×1018cm-3以上的区域中C的浓度是6×1018cm-3以上。可替代地，作为补偿因子的C的浓度分布可以被控制为使得C的浓度小于在作为n型转换因子的Si的浓度变成峰值的位置处的Si的浓度。
但是，若C的浓度比Si的浓度高，则存在氮化物半导体的结晶将性劣化的可能性。当C的浓度比Si的浓度过低时，存在半导体器件10的电特性将劣化的可能性。因此，优选考虑半导体器件10所要求的装置特性，适当地设定C在Si的浓度成为峰值的位置处的浓度分布。
接下来，将描述通过根据本实施例的半导体器件10获得的效果。
首先，将描述通过掩模层220获得的效果。在根据本实施例的半导体器件10中，通过将掩模层220引入层叠体200中，穿透位错的密度可从约4.0×109cm-2减小至约2.5×109cm-2。即，在半导体器件10中，能够通过掩模层220使穿透位错的密度降低35％以上。因此，半导体器件10可以将层叠体200的表面(与基板100设置在的表面相对的表面)上的穿透位错的密度降低至3×109cm-2以下，并且因此可以抑制电流崩溃的发生。
接下来，将参考图3和图4描述通过层叠体200中的补偿因子获得的效果。在根据本实施例的半导体器件10中，通过在层叠体200中包括具有预定浓度分布的补偿因子，可进一步增加掩模层220侧上的沟道层230的薄层电阻(sheet resistance)Rsh。
图3是绘制C的浓度分布的峰值浓度与掩模层220侧的沟道层230的薄层电阻Rsh之间的关系的曲线图。在图3中，Si的浓度分布的峰值处的浓度等于或大于1×1019cm-3。C的浓度分布的峰值表示包括在补偿区域CA中的峰值，该补偿区域设置在相对于包括Si的浓度分布的峰值的掩模层220的层叠体200的上层侧上。
如图3所示，当峰值处C的(碳)的浓度为6×1018cm-3以上时(图3中用圆圈绘制的组)，沟道层230的薄层电阻Rsh为400Ω/sq以上，利用其可充分抑制漏电流。另一方面，当包含在补偿区域CA中的C(碳)小于6×1018cm-3(图3中用三角形绘制的组)时，沟道层230的薄层电阻Rsh不能达到400Ω/sq以上，400Ω/sq以上可充分抑制漏电流。因此，在图3所示的曲线图中，认为作为补偿因子的C的浓度越高，所获得的绝缘性越高，并且掩模层220侧的沟道层230的薄层电阻Rsh越高。
具体地，在图3所示的曲线图中，掩模层220侧上的沟道层230的薄层电阻Rsh在接近C浓度的峰值6×1018cm-3时开始急剧增加。因此，为了充分抑制漏电流，认为补偿区域CA包含6×1018cm-3以上的作为补偿因子的C是重要的。
图4是绘制了在层叠体200的层叠方向上Si的浓度分布的峰值和C的浓度分布的峰值之间的距离与掩模层220侧上的沟道层230的薄层电阻Rsh之间的关系的曲线图。
Si的浓度分布的峰值表示包括在掩模层220中的峰值，并且C的浓度分布的峰值表示包括在设置在层叠体200的上层侧上的补偿区域CA中的峰值。因此，两个峰之间的距离表示，例如，图2中的Si的浓度分布的峰的最高点与C的浓度分布的峰的最高点之间的距离pp。
应注意，在图3中用圆圈绘制的组(在峰处C的浓度是6×1018cm-3以上的组)也在图4中用圆圈绘制。在图3中用三角形绘制的组(在峰处C的浓度小于6×1018cm-3的组)也在图4中用三角形绘制。
如图4所示，随着Si的浓度分布的峰值和C的浓度分布的峰值变得彼此靠近，C可补偿Si的影响，并且因此认为掩模层220侧上的沟道层230的薄层电阻Rsh变得更高。然而，在两个峰值之间的距离为至少150nm或更小的范围内，在两个峰值之间的距离与薄层电阻Rsh之间没有确认相关性。即，当两个峰之间的距离为150nm以下时，认为两个峰彼此足够接近。由此，如图3所示，认为掩模层220侧的沟道层230的薄层电阻根据C的浓度分布的峰值处的浓度而增加。
<2.半导体器件的制造方法>
接下来，将参考图5A至图5C描述根据本实施例的半导体器件10的制造方法的示例。图5A至图5C是示意地表示本实施例的半导体器件10的制造方法的各步骤的纵截面图。注意，以下示例的制造条件和材料仅仅是示例，并且不限制根据本实施例的半导体器件10。
如图5A所示，首先，通过使用金属有机化学气相沉积(MOCVD)方法、分子束外延(MBE)方法等在作为Si基板的基板100上形成层叠体200。
具体而言，首先，准备以绝缘(111)面为主面的Si基板作为基板100。接着，将基板100引入MOCVD装置或MBE装置中并在1000℃下进行约10分钟的热清洁。随后，通过在700℃至1100℃下将AlN层叠在基板100上至100nm至300nm的厚度并且然后在900℃至1100℃下将AlGaN层叠至100nm至500nm的厚度来形成缓冲层210。
接着，通过在900℃至1000℃将SiN层叠至0.2nm至2nm的厚度来在缓冲层210上形成掩模层220。当掩模层220由SiN形成时，n型转换因子为Si。
接着，通过在900℃至1100℃下层叠厚度为500nm至2000nm的GaN在掩模层220上形成沟道层230。
在根据本实施例的半导体器件10中，例如，可以通过在形成沟道层230时控制氮化物半导体的晶体生长条件来控制补偿因子的浓度分布。具体地，当补偿因子是C(碳)时，通过控制源气体到MOCVD器件或MBE器件的供应比率、压力、温度等，可以以期望的浓度分布将包含在沟道层230的原料气体中的C引入到沟道层230。例如，当沟道层230由GaN形成时，通过控制作为原料气体的Ga(CH3)3(三甲基镓：TMGa)和NH3的供给比率、压力、温度等，能够控制沟道层230中包含的C的浓度分布。
之后，在700℃至900℃下，通过将AlInN层叠至3nm至20nm的厚度来在沟道层230上形成阻挡层240。注意，通过在900℃至1100℃下层叠AlN至0.5nm至5nm厚度获得的间隔层可进一步形成在沟道层230和阻挡层240之间。通过在700℃至900℃下层叠GaN至0.5nm至5nm的厚度而获得的保护层可以进一步形成在阻挡层240上。
接下来，如图5B所示，通过使用CVD方法等在层叠体200上形成SiN、SiO2、Al2O3等的膜来形成绝缘膜321。之后，使用其中打开用于形成源极电极310S和漏极电极310D的区域的抗蚀剂作为掩模以通过湿法蚀刻去除对应于开口的绝缘膜321。
随后，如图5C所示，源极电极310S和漏极电极310D通过在去除了绝缘膜321的区域中在层叠体200上顺序层叠Ti、Al、Ni和Au来形成。通过在源极电极310S和漏极电极310D之间的绝缘膜321上顺序地层叠Ni和Au来形成栅极电极322。
根据上述的制造方法，能够制造本实施例的半导体器件10。
注意，当在源极电极310S及漏极电极310D的正下方设置再生长层时，在去除源极电极310S及漏极电极310D的形成区域的绝缘膜321之后，通过干式蚀刻去除阻挡层240及沟道层230的一部分。之后，通过使用MOCVD法或溅射法等，在通过干式蚀刻除去阻挡层240和沟道层230的一部分的部分，使n型GaN再生，能够形成再生长层。例如，可以使用Si、Ge等作为用于再生长层的n型掺杂剂。
也可以通过除了上述方法以外的方法形成包含n型转换因子的掩模层220和包含补偿因子的沟道层230。
例如，可以通过从MOCVD器件或MBE器件去除其上层叠了层直到缓冲层210的基板100并且单独地使用CVD方法等来形成包含n型转换因子并且由SiN、SiO2、TiN等形成的掩模层220。之后，可以通过返回至MOCVD器件或MBE器件以将沟道层230层叠在掩模层220上、再次从MOCVD器件或MBE器件去除基板100、以及将补偿因子注入到沟道层230中来形成包含诸如B的补偿因子的沟道层230。即使采用这样的方法，半导体器件10也能够实现穿透位错的减少和掩模层220附近的绝缘两者。
<3.半导体器件的具体示例>
随后，将参考图6至图14描述根据本实施例的半导体器件10的第一具体示例至第九具体示例。根据第一具体示例至第九具体示例的半导体器件10A至10I在构成层叠体200的层结构和材料上彼此不同。因此，以下，省略基板100、源极电极310S、漏极电极310D、绝缘膜321和栅极电极322的说明。
(第一具体示例)
图6是示出根据第一具体示例的半导体器件10A的配置的纵向截面图。如图6所示，在半导体器件10A中，通过从作为Si基板的基板100侧依次层叠第一缓冲层211、第二缓冲层212、掩模层220、沟道层230、间隔层241和阻挡层240来配置层叠体200。
第一缓冲层211由AlN形成，第二缓冲层212由AlGaN形成。与缓冲层210类似，在第一缓冲层211和第二缓冲层212中，晶格常数与形成基板100的Si的晶格常数不同的GaN可以通过逐步改变晶格常数来以更高的结晶度晶体生长。
掩模层220由含有作为n型转换因子的Si的SiN形成。掩模层220可以由厚度为0.2nm至2nm、优选0.5nm至1nm的极薄的膜构成，或者可以由厚度超过几nm的厚膜构成。
沟道层230由GaN形成。沟道层230以6×1018cm-3以上的浓度设置有包含作为补偿因子的C的补偿区域CA。
间隔层241由Al(In)(Ga)N形成。间隔层241可以通过抑制阻挡层240和沟道层230之间的界面处的成分波动来改善半导体器件10的特性。Al(In)(Ga)N表示其中Al和N是基本元素并且In和Ga是可选元素的氮化物半导体。具体地，Al(In)(Ga)N是AlInGaN、AlGaN、AlInN或AlN。
阻挡层240由Al(In)(Ga)N形成。通过结合阻挡层240和沟道层230，在沟道层230的阻挡层240侧生成二维电子气(2DEG)。Al(In)(Ga)N表示其中Al和N是基本元素并且In和Ga是可选元素的氮化物半导体。具体地，Al(In)(Ga)N是AlInGaN、AlGaN、AlInN或AlN。
根据包括根据第一具体示例的上述层叠体200的半导体器件10A，可以在不增加漏电流的情况下减小层叠体200中的穿透位错的密度。
(第二具体示例)
图7是示出根据第二具体示例的半导体器件10B的配置的纵向截面图。如图7所示，在半导体器件10B中，通过从作为Si基板的基板100侧依次层叠第一缓冲层211、掩模层220、第二缓冲层212、沟道层230、间隔层241和阻挡层240来配置层叠体200。
根据第二具体示例的半导体器件10B与根据第一具体示例的半导体器件10A的不同之处在于掩模层220设置在第一缓冲层211与第二缓冲层212之间。在这种情况下，设置在掩模层220的上层侧的第二缓冲层212、沟道层230或它们两者以6×1018cm-3以上的浓度设置有包含作为补偿因子的C的补偿区域CA。
即使当掩模层220不直接设置在沟道层230的正下方时，也可将掩模层220设置在沟道层230的下层侧的层叠体200上。因此，类似于第一具体示例的半导体器件10A，在第二具体示例的半导体器件10B中，可在不增加漏电流的情况下减小层叠体200中的穿透位错的密度。
(第三具体示例)
图8是示出根据第三具体示例的半导体器件10C的配置的纵向截面图。如图8所示，在半导体器件10C中，通过从作为Si基板的基板100侧依次层叠第一缓冲层211、第二缓冲层212、第一沟道层231、掩模层220、第二沟道层232、间隔层241和阻挡层240来配置层叠体200。第一沟道层231和第二沟道层232由GaN形成。
根据第三具体示例的半导体器件10C与根据第一具体示例的半导体器件10A的不同之处在于掩模层220设置在第一沟道层231和第二沟道层232之间。在这种情况下，设置在掩模层220的上层侧的第二沟道层232以6×1018cm-3以上的浓度设置有包含作为补偿因子的C的补偿区域CA。在第二沟道层232的阻挡层240侧形成从阻挡层240供给的电子移动通过的沟道。
通过在由GaN形成的第一沟道层231上设置掩模层220，能够降低第二沟道层232的穿透位错的密度，并且能够提高第二沟道层232的结晶性。因此，类似于第一具体示例的半导体器件10A，在第三具体示例的半导体器件10C中，可在不增加泄漏电流的情况下减小层叠体200中的穿透位错的密度。
(第四具体示例)
图9是示出根据第四具体示例的半导体器件10D的配置的纵向截面图。如图9所示，在半导体器件10D中，通过从作为Si基板的基板100侧开始按顺序层叠第一缓冲层211、第二缓冲层212、掩模层220、中间掩模层251、上掩模层252、沟道层230、间隔层241和阻挡层240来配置层叠体200。
层间掩模层251由(Al)(In)(Ga)N形成并设置在掩模层220上。(Al)(In)(Ga)N表示其中N是基本元素并且Al、In和Ga是可选元素的氮化物半导体。具体地，(Al)(In)(Ga)N是AlInGaN、AlGaN、AlInN、InGaN、AlN、InN或GaN。上掩模层252由含有作为n型转换因子的Si的SiN形成，并且设置在中间掩模层251上。
第四具体示例的半导体器件10D与第一具体示例的半导体器件10A的不同之处在于设置了由SiN形成的多个层(掩模层220和上掩模层252)。作为第四具体示例的半导体器件10D，可以多次重复层叠由Al(In)(Ga)N构成的中间掩模层251和由SiN构成的上掩模层252这两层，从而包括由SiN构成的三层以上的层。在这种情况下，设置在上掩模层252(其是由SiN形成的层中的最上层)的上层侧上的沟道层230以6×1018cm-3或更大的浓度设置有包含作为补偿因子的C的补偿区域CA。
根据第四具体示例的半导体器件10D设置有由SiN形成的多层(掩模层220和上掩模层252)，并且因此可以进一步减少在层叠体200中穿透位错的出现。因此，根据第四具体示例的半导体器件10D，可在不增加漏电流的情况下进一步减小层叠体200中的穿透位错的密度。
(第五具体示例)
图10是示出根据第五具体示例的半导体器件10E的配置的纵向截面图。如图10所示，在半导体器件10E中，层叠体200通过从作为Si基板的基板100侧依次层叠缓冲层210、掩模层220、中间掩模层251、上掩模层252、沟道层230、间隔层241和阻挡层240而配置。
缓冲层210由AlN形成，并且掩模层220由SiN形成。层间掩模层251由(Al)(In)(Ga)N形成并设置在掩模层220上。(Al)(In)(Ga)N表示其中N是基本元素并且Al、In和Ga是可选元素的氮化物半导体。具体地，(Al)(In)(Ga)N是AlInGaN、AlGaN、AlInN、InGaN、AlN、InN或GaN。上掩模层252由含有作为n型转换因子的Si的SiN形成，并且设置在中间掩模层251上。
根据第五具体示例的半导体器件10E与根据第四具体示例的半导体器件10D的不同之处在于：提供缓冲层210来代替第一缓冲层211和第二缓冲层212。
类似于根据第四具体示例的半导体器件10D中，在根据第五具体示例的半导体器件10E中，提供由SiN形成的多个层(掩模层220和上掩模层252)，并且因此可进一步减少在层叠体200中的穿透位错的发生。因此，根据第五具体示例的半导体器件10E，可以在不增加漏电流的情况下进一步减小层叠体200中的穿透位错的密度。
(第六具体示例)
图11是示出根据第六具体示例的半导体器件10F的配置的纵向截面图。如图11所示，在半导体器件10F中，通过从作为Si基板的基板100侧依次层叠第一缓冲层211、第二缓冲层212、掩模层220、沟道层230、间隔层241和阻挡层240来配置层叠体200。
根据第六具体示例的半导体器件10F与根据第一具体示例的半导体器件10A的不同之处在于沟道层230由(Al)(In)(Ga)N形成。(Al)(In)(Ga)N表示其中N是基本元素并且Al、In和Ga是可选元素的氮化物半导体。具体地，(Al)(In)(Ga)N是AlInGaN、AlGaN、AlInN、InGaN、AlN、InN或GaN。设置在掩模层220的上层侧的沟道层230以6×1018cm-3以上的浓度设置有包含作为补偿因子的C的补偿区域CA。
沟道层230可由任何氮化物半导体构成，只要其可通过与阻挡层240接合而产生二维电子气(2DEG)即可。因此，与根据第一具体示例的半导体器件10A类似，根据第六具体示例的半导体器件10F，可在不增加漏电流的情况下减小层叠体200中的穿透位错的密度。
(第七具体示例)
图12是示出根据第七具体示例的半导体器件10G的配置的纵向截面图。如图12所示，在半导体器件10G中，通过从作为Si基板的基板100侧开始按顺序层叠第一缓冲层211、第二缓冲层212、掩模层220、第一沟道层231、第二沟道层232、间隔层241和阻挡层240来配置层叠体200。
根据第七具体示例的半导体器件10G与根据第一具体示例的半导体器件10A的不同之处在于提供第一沟道层231和第二沟道层232来代替沟道层230。第一沟道层231由GaN形成，第二沟道层232由(Al)(In)(Ga)N形成。(Al)(In)(Ga)N表示其中N是基本元素并且Al、In和Ga是可选元素的氮化物半导体。具体地，(Al)(In)(Ga)N是AlInGaN、AlGaN、AlInN、InGaN、AlN、InN或GaN。在设置于掩模层220的上层侧的第一沟道层231、第二沟道层232或它们两者中，以6×1018cm-3以上的浓度设置有包含作为补偿因子的C的补偿区域CA。
沟道层230可以由任何氮化物半导体和层结构构成，只要它可以通过与阻挡层240接合来产生二维电子气(2DEG)即可。因此，与根据第一具体示例的半导体器件10A类似，根据第七具体示例的半导体器件10G，可在不增加漏电流的情况下减小层叠体200中的穿透位错的密度。
(第八具体示例)
图13是表示第八具体示例所涉及的半导体器件10H的结构的纵截面图。如图13所示，在半导体器件10H中，从作为Si基板的基板100侧依次层叠第一缓冲层211、第二缓冲层212、掩模层220、沟道层230、间隔层241、中间层242、以及阻挡层240而构成层叠体200。
第八具体示例所涉及的半导体器件10H与第一具体示例所涉及的半导体器件10A的不同点在于，还在间隔层241与阻挡层240之间设置有中间层242。中间层242由(Al)(In)(Ga)N形成。(Al)(In)(Ga)N表示其中N是基本元素并且Al、In和Ga是可选元素的氮化物半导体。具体地，(Al)(In)(Ga)N是AlInGaN、AlGaN、AlInN、InGaN、AlN、InN或GaN。
中间层242可以通过逐步改变阻挡层240和间隔层241之间的氮化物半导体的成分来进一步提高阻挡层240的结晶性。因而，第八具体示例的半导体器件10H能够提高阻挡层240的结晶性，由此能够进一步提高器件特性。
(第九具体示例)
图14是示出根据第九具体示例的半导体器件10I的配置的纵向截面图。如图14所示，在半导体器件10I中，层叠体200通过从作为Si基板的基板100侧依次层叠第一缓冲层211、第二缓冲层212、掩模层220、沟道层230、间隔层241、阻挡层240和保护层243来配置。
根据第九具体示例的半导体器件10I与根据第一具体示例的半导体器件10A的不同之处在于保护层243进一步设置在阻挡层240上。保护层243由(Al)(In)(Ga)N形成。(Al)(In)(Ga)N表示其中N是基本元素并且Al、In和Ga是可选元素的氮化物半导体。具体地，(Al)(In)(Ga)N是AlInGaN、AlGaN、AlInN、InGaN、AlN、InN或GaN。
因为保护层243可以抑制阻挡层240的表面的氧化，所以可以提高层叠体200在制造过程中的耐处理性。因而，根据本实施例九所涉及的半导体器件10I，能够抑制制造工序中的装置特性的劣化。
<4.无线通信装置的配置示例>
随后，将参照图15描述根据本公开的第二实施例的无线通信装置。图15是示出根据本实施例的无线通信装置1的配置的框图。
如图15所示，无线通信装置1包括天线ANT、高频开关2、高功率放大器(HPA)3、射频集成电路(RFIC)4、基带单元5、声音输出单元MIC、数据输出单元DT以及接口单元I/F。无线通信装置1包括根据本公开的第一实施例的半导体器件10作为包括在高频开关2、高功率放大器3、高频集成电路4、基带单元5等中的半导体器件。
无线通信装置1例如是实现声音通信、数据通信和局域网(LAN)连接等多种功能的移动电话系统。无线通信装置1可以是与第五代移动通信系统(所谓的5G)兼容的移动电话系统。
在无线通信装置1中，在发送期间，从基带单元5输出的发送信号经由高频集成电路4、高功率放大器3和高频开关2输出至天线ANT。在无线通信装置1中，在接收期间，由天线ANT接收的接收信号经由高频开关2和高频集成电路4被输入至基带单元5。由基带单元5处理的接收信号从声音输出单元MIC、数据输出单元DT、接口单元I/F等输出。
通过将根据本公开内容的第一实施例的半导体器件10包括在处理发送信号或接收信号的电路中，无线通信装置1可以更高效地处理更高的输出信号。
虽然已经参考如上所述的附图详细描述了本公开的优选实施例，但是本公开的技术范围不限于这样的示例。显然，对于本公开的技术领域普通技术人员而言，能够想到在权利要求中阐述的技术构思的范围内的各种变形例或变形例，并且应当理解，这些变形例或变形例自然也落入本公开的技术范围内。
例如，在上述实施例中，半导体器件10已被描述为高电子迁移率晶体管(HEMT)，但根据本公开的技术不限于上述实施例。根据本公开的技术也类似地适用于其中氮化物半导体晶体生长的各种半导体器件，诸如发光二极管、激光二极管、光电二极管、异质结双极晶体管、场效应晶体管和肖特基阻挡二极管。由此，可以理解，上述各种半导体器件自然地被包括在根据本实施例的半导体器件的类别中。
此外，在本说明书中描述的效果仅仅是解释性或示例性的，并不旨在进行限制。即，除了上述效果之外或者代替上述效果，根据本公开的技术可表现出从本文的描述中对于本领域技术人员显而易见的其他效果。
应注意，以下配置也落入本公开的技术范围内。
(1)
一种半导体器件，包括：
沟道层，被包括在设置在基板上的氮化物半导体的层叠体中；以及
阻挡层，被包括在所述层叠体中的相对于所述沟道层的上层侧上，
其中，在所述层叠体中的相对于所述沟道层的下层侧上包括以在所述层叠体的层叠方向上具有至少一个以上的峰值的浓度分布使所述氮化物半导体向n型转换的n型转换因子，并且
包括6×1018cm-3以上的用于补偿所述n型转换因子的补偿因子的补偿区域被设置在所述层叠体中的相对于所述n型转换因子的所述浓度分布的峰值的上层侧上。
(2)
根据(1)的半导体器件，
其中，所述n型转换因子至少包括包含在所述层叠体中的杂质和缺陷中的一种。
(3)
根据(1)或(2)所述的半导体器件，
其中，所述补偿因子至少包括包含在所述层叠体中的杂质和缺陷中的一种。
(4)
根据(1)至(3)中任一项所述的半导体器件，
其中，所述补偿区域具有400Ω/sq以上的薄层电阻。
(5)
根据(1)至(4)中任一项所述的半导体器件，
其中，所述层叠体的与所述基板设置在的表面相对的表面上的穿透位错的密度是3×109cm-2以下。
(6)
根据(1)至(5)中任一项所述的半导体器件，
其中，所述基板包括Si、SiC、蓝宝石、GaN、AlN和金刚石中的至少一种以上。
(7)
根据(1)至(6)中任一项所述的半导体器件，
其中，所述氮化物半导体包括AlN、InN、GaN、AlGaN、InGaN、AlInGaN、AlScN、SiN、MgN和TiN中的至少一种以上。
(8)
根据(1)至(7)中任一项所述的半导体器件，
其中，所述补偿区域在所述n型转换因子的浓度分布的峰值的上层侧上的150nm内的区域中具有所述补偿因子的浓度分布的峰值。
(9)
根据(1)至(8)中任一项所述的半导体器件，
其中，所述n型转换因子包括Si、Ge和O中的至少一种。
(10)
根据(1)至(9)中任一项所述的半导体器件，
其中，所述补偿因子包括C、Mg、Fe和B中的至少一种。
(11)
根据(1)至(10)中任一项所述的半导体器件，
其中，所述n型转换因子在所述层叠体的所述层叠方向上的浓度分布包括这样的峰值，在所述峰值处所述n型转换因子的浓度为6×1018cm-3以上。
(12)
根据(11)的半导体器件，
其中，所述补偿因子的浓度等于或高于所述n型转换因子的峰值位置处的所述n型转换因子的浓度。
(13)
根据(11)的半导体器件，
其中，所述补偿因子的浓度小于所述n型转换因子的峰值位置处的所述n型转换因子的浓度。
(14)
根据(11)至(13)中任一项所述的半导体器件，
其中，所述n型转换因子在所述层叠体的所述层叠方向上的浓度分布包括这样的峰值，在所述峰值处所述n型转换因子的浓度为1×1019cm-3以上。
(15)
根据(1)至(12)中任一项所述的半导体器件，
其中，在所述层叠体的所述层叠方向上，在所述n型转换因子的浓度为6×1018cm-3以上的区域中，所述补偿因子的浓度为6×1018cm-3以上。
(16)
根据(1)至(15)中任一项所述的半导体器件，还包括：
栅极电极，被设置在所述层叠体的与设置有所述基板的表面相对的表面上；以及
源极电极和漏极电极，隔着所述栅极电极设置在相对表面上。
(17)
一种无线通信装置，包括：
半导体器件，
其中，所述半导体器件包括：
沟道层，被包括在设置在基板上的氮化物半导体的层叠体中，以及
阻挡层，被包括在所述层叠体中的相对于所述沟道层的上层侧上，
在所述层叠体中的相对于所述沟道层的下层侧上包括以在所述层叠体的层叠方向上具有至少一个以上的峰值的浓度分布使所述氮化物半导体向n型转换的n型转换因子，并且
包括6×1018cm-3以上的用于补偿所述n型转换因子的补偿因子的补偿区域被设置在所述层叠体中的相对于所述n型转换因子的所述浓度分布的峰值的上层侧上。
[参考标号列表]
10 半导体器件
100 基板
200 层叠体
210 缓冲层
211 第一缓冲层
212 第二缓冲层
220 掩模层
230 沟道层
231 第一沟道层
232 第二沟道层
240 阻挡层
241 间隔层
242 中间层
243 保护层
251 中间掩模层
252 上掩模层
310D 漏极电极
310S 源极电极
321 绝缘膜
322 栅极电极。

Claims (17)

1.一种半导体器件，包括：
沟道层，被包括在设置在基板上的氮化物半导体的层叠体中；以及
阻挡层，被包括在所述层叠体中的相对于所述沟道层的上层侧上，
其中，在所述层叠体中的相对于所述沟道层的下层侧上包括以在所述层叠体的层叠方向上具有至少一个以上的峰值的浓度分布使所述氮化物半导体向n型转换的n型转换因子，并且
包括6×1018cm-3以上的用于补偿所述n型转换因子的补偿因子的补偿区域被设置在所述层叠体中的相对于所述n型转换因子的所述浓度分布的峰值的上层侧上。
2.根据权利要求1所述的半导体器件，
其中，所述n型转换因子至少包括包含在所述层叠体中的杂质和缺陷中的一种。
3.根据权利要求1所述的半导体器件，
其中，所述补偿因子至少包括包含在所述层叠体中的杂质和缺陷中的一种。
4.根据权利要求1所述的半导体器件，
其中，所述补偿区域具有400Ω/sq以上的薄层电阻。
5.根据权利要求1所述的半导体器件，
其中，所述层叠体的与所述基板设置在的表面相对的表面上的穿透位错的密度是3×109cm-2以下。
6.根据权利要求1所述的半导体器件，
其中，所述基板包括Si、SiC、蓝宝石、GaN、AlN和金刚石中的至少一种以上。
7.根据权利要求1所述的半导体器件，
其中，所述氮化物半导体包括AlN、InN、GaN、AlGaN、InGaN、AlInGaN、AlScN、SiN、MgN和TiN中的至少一种以上。
8.根据权利要求1所述的半导体器件，
其中，所述补偿区域在所述n型转换因子的浓度分布的峰值的上层侧上的150nm内的区域中具有所述补偿因子的浓度分布的峰值。
9.根据权利要求1所述的半导体器件，
其中，所述n型转换因子包括Si、Ge和O中的至少一种以上。
10.根据权利要求1所述的半导体器件，
其中，所述补偿因子包括C、Mg、Fe和B中的至少一种以上。
11.根据权利要求1所述的半导体器件，
其中，所述n型转换因子在所述层叠体的所述层叠方向上的浓度分布包括这样的峰值，在所述峰值处所述n型转换因子的浓度为6×1018cm-3以上。
12.根据权利要求11所述的半导体器件，
其中，所述补偿因子的浓度等于或高于所述n型转换因子的峰值位置处的所述n型转换因子的浓度。
13.根据权利要求11所述的半导体器件，
其中，所述补偿因子的浓度小于所述n型转换因子的峰值位置处的所述n型转换因子的浓度。
14.根据权利要求11所述的半导体器件，
其中，所述n型转换因子在所述层叠体的所述层叠方向上的浓度分布包括这样的峰值，在所述峰值处所述n型转换因子的浓度为1×1019cm-3以上。
15.根据权利要求1所述的半导体器件，
其中，在所述层叠体的所述层叠方向上，在所述n型转换因子的浓度为6×1018cm-3以上的区域中，所述补偿因子的浓度为6×1018cm-3以上。
16.根据权利要求1所述的半导体器件，还包括：
栅极电极，被设置在所述层叠体的与设置有所述基板的表面相对的表面上；以及
源极电极和漏极电极，隔着所述栅极电极设置在相对表面上。
17.一种无线通信装置，包括：
半导体器件，
其中，所述半导体器件包括：
沟道层，被包括在设置在基板上的氮化物半导体的层叠体中，以及
阻挡层，被包括在所述层叠体中的相对于所述沟道层的上层侧上，
在所述层叠体中的相对于所述沟道层的下层侧上包括以在所述层叠体的层叠方向上具有至少一个以上的峰值的浓度分布使所述氮化物半导体向n型转换的n型转换因子，所述n型转换因子，并且
包括6×1018cm-3以上的用于补偿所述n型转换因子的补偿因子的补偿区域被设置在所述层叠体中的相对于所述n型转换因子的所述浓度分布的峰值的上层侧上。
CN202280025914.6A 2021-04-15 2022-01-13 半导体器件和无线通信装置 Pending CN117099212A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021068919 2021-04-15
JP2021-068919 2021-04-15
PCT/JP2022/000893 WO2022219861A1 (ja) 2021-04-15 2022-01-13 半導体装置、及び無線通信装置

Publications (1)

Publication Number Publication Date
CN117099212A true CN117099212A (zh) 2023-11-21

Family

ID=83639512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280025914.6A Pending CN117099212A (zh) 2021-04-15 2022-01-13 半导体器件和无线通信装置

Country Status (4)

Country Link
US (1) US20240170565A1 (zh)
JP (1) JPWO2022219861A1 (zh)
CN (1) CN117099212A (zh)
WO (1) WO2022219861A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261642A (ja) * 2005-02-17 2006-09-28 Matsushita Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
JP6392498B2 (ja) * 2013-03-29 2018-09-19 富士通株式会社 化合物半導体装置及びその製造方法
JP6270536B2 (ja) * 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6473017B2 (ja) * 2015-03-09 2019-02-20 エア・ウォーター株式会社 化合物半導体基板

Also Published As

Publication number Publication date
JPWO2022219861A1 (zh) 2022-10-20
US20240170565A1 (en) 2024-05-23
WO2022219861A1 (ja) 2022-10-20

Similar Documents

Publication Publication Date Title
CN103545361B (zh) 化合物半导体器件及其制造方法、电源装置和高频放大器
JP4179539B2 (ja) 化合物半導体装置及びその製造方法
KR101467641B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN111540781A (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
US20120320642A1 (en) Compound semiconductor device and method of manufacturing the same
JPWO2011114535A1 (ja) 化合物半導体装置及びその製造方法
JP2013077620A (ja) 化合物半導体装置及びその製造方法
JP6392498B2 (ja) 化合物半導体装置及びその製造方法
TWI651854B (zh) 高電子遷移率電晶體、製造高電子遷移率電晶體的方法和電子系統
JP2013211423A (ja) 化合物半導体装置及びその製造方法
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
US10784367B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2003151996A (ja) ２次元電子ガスを用いた電子デバイス
JP2019021704A (ja) 化合物半導体装置及びその製造方法
JP7007548B2 (ja) 化合物半導体装置及びその製造方法
JP2016127110A (ja) 化合物半導体装置及びその製造方法
US10665710B2 (en) Compound semiconductor device and fabrication method
WO2022049983A1 (ja) 半導体装置、半導体モジュール、及び無線通信装置
JP5509544B2 (ja) 半導体装置及びその製造方法
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP2019012783A (ja) 化合物半導体装置及びその製造方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US20150206935A1 (en) Compound semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination