CN117043952A - 摄像装置及其制造方法 - Google Patents

摄像装置及其制造方法 Download PDF

Info

Publication number
CN117043952A
CN117043952A CN202280022197.1A CN202280022197A CN117043952A CN 117043952 A CN117043952 A CN 117043952A CN 202280022197 A CN202280022197 A CN 202280022197A CN 117043952 A CN117043952 A CN 117043952A
Authority
CN
China
Prior art keywords
peripheral
transistor
region
layer
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280022197.1A
Other languages
English (en)
Inventor
野田泰史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN117043952A publication Critical patent/CN117043952A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开的一形态的摄像装置具备像素区域及第1周边区域。像素区域包含像素基板部以及输出与信号电荷的量对应的信号电压的放大晶体管。放大晶体管设于像素基板部。第1周边区域包含第1周边基板部及第1周边晶体管。第1周边晶体管设于第1周边基板部。像素基板部及第1周边基板部相互层叠。将对于导电型杂质的瞬态增强扩散的抑制有贡献的至少1种杂质定义为特定种。第1周边晶体管包含位于第1周边基板部内并含有导电型杂质及特定种的第1特定层。

Description

摄像装置及其制造方法
技术领域
本公开涉及摄像装置及其制造方法。
背景技术
在数码相机等中使用图像传感器。作为图像传感器，可以举出CCD(ChargeCoupled Device)图像传感器及CMOS(Complementary Metal Oxide Semiconductor)图像传感器等。
在一例的图像传感器中，在半导体基板中设有光电二极管。在另一例的图像传感器中，在半导体基板的上方设有光电变换层。
在一具体例的摄像装置中，通过光电变换而产生信号电荷。所产生的电荷被积蓄到电荷积蓄节点。与积蓄在电荷积蓄节点中的电荷量对应的信号经由形成于半导体基板的CCD电路或CMOS电路而被读出。
在专利文献1中记载了摄像装置。专利文献1的摄像装置具备像素区域及周边区域。
现有技术文献
专利文献
专利文献1：日本特开2019－24075号公报
专利文献2：日本特许第5235486号公报
发明内容
发明要解决的课题
在专利文献1中，关于考虑周边区域中的晶体管的存在而使摄像装置的性能提高，并没有详细地研究。
用来解决课题的手段
本公开的一技术方案的摄像装置，具备：像素区域，包括像素基板部和放大晶体管，该放大晶体管设在上述像素基板部，输出与信号电荷的量对应的信号电压；以及第1周边区域，包括第1周边基板部和设在上述第1周边基板部的第1周边晶体管。上述像素基板部及上述第1周边基板部相互层叠。在将对于导电型杂质的瞬态增强扩散的抑制有贡献的至少1种杂质定义为特定种时，至少1个上述第1周边晶体管包括第1特定层，该第1特定层位于上述第1周边基板部内且含有导电型杂质及上述特定种。
发明效果
本公开的技术适合于考虑第1周边区域中的第1周边晶体管的存在而使摄像装置的性能提高。
附图说明
图1是示意地表示摄像装置的例示性结构的图。
图2是示意地表示摄像装置的例示性电路结构的图。
图3是表示像素区域、周边区域及遮断区域的示意性剖视图。
图4是表示遮断区域的形状的另一例的示意性平面图。
图5是表示第1结构例的晶体管的剖视图。
图6是表示第1结构例的第1变形例的晶体管的剖视图。
图7是表示第1结构例的第2变形例的晶体管的剖视图。
图8是表示第1结构例的第3变形例的源极漏极形成区域的深度方向的杂质分布图的图。
图9是表示第1结构例的晶体管的制造方法的剖视图。
图10是表示第1结构例的晶体管的制造方法的剖视图。
图11是表示第1结构例的晶体管的制造方法的剖视图。
图12是表示第1结构例的扩展形成区域中的深度方向的杂质分布图的曲线图。
图13是说明像素区域的晶体管及周边区域的晶体管的示意性立体图。
图14是说明像素区域的晶体管及周边区域的晶体管的示意性立体图。
图15是表示像素区域的晶体管及周边区域的晶体管的示意性剖视图。
图16是说明像素区域的晶体管及周边区域的晶体管的示意性立体图。
图17是说明像素区域的晶体管及周边区域的晶体管的示意性立体图。
图18是说明像素区域的晶体管及周边区域的晶体管的示意性立体图。
图19是说明像素区域的晶体管及周边区域的晶体管的示意性立体图。
图20是表示像素区域的晶体管及周边区域的晶体管的示意性剖视图。
图21是说明像素区域的晶体管及周边区域的晶体管的示意性立体图。
图22是说明像素区域的晶体管及周边区域的晶体管的示意性立体图。
图23是表示像素区域的晶体管及周边区域的晶体管的示意性剖视图。
图24是表示像素区域的晶体管及周边区域的晶体管的示意性剖视图。
图25是背面照射型的摄像装置的示意图。
图26是背面照射型的摄像装置的示意图。
图27是背面照射型的摄像装置的示意图。
图28是表示摄像装置的像素区域及周边区域能够采取的形状的示意图。
图29是表示摄像装置的像素区域及周边区域能够采取的形状的示意图。
图30是表示摄像装置的像素区域及周边区域能够采取的形状的示意图。
图31是表示摄像装置的像素区域及周边区域能够采取的形状的示意图。
图32是表示摄像装置的像素区域及周边区域能够采取的形状的示意图。
图33A是具体例的摄像装置的示意性剖视图。
图33B是具体例的摄像装置的示意性立体图。
图34A是具体例的摄像装置的示意性剖视图。
图34B是具体例的摄像装置的示意性立体图。
图35A是具体例的摄像装置的示意性剖视图。
图35B是具体例的摄像装置的示意性立体图。
图36A是具体例的摄像装置的示意性剖视图。
图36B是具体例的摄像装置的示意性立体图。
图37A是具体例的摄像装置的示意性剖视图。
图37B是具体例的摄像装置的示意性立体图。
图38是具体例的摄像装置的示意性剖视图。
具体实施方式
(作为本公开的基础的认识)
在包含第1层和第2层的层叠型半导体装置的制造过程中，第1层会因为以下这样的理由而被加热。第1，第1层由于在形成第1层时所供给的热而会被加热。第2，在分别形成第1层和第2层并且在之后将这些层接合的情况下，第1层由于用于接合的加热而会被加热。第3，在形成了包含第1层及第2层的层叠构造之后执行第2层的加热处理的情况下，通过该加热处理，第1层也会被加热。
已知具有包含像素晶体管的像素区域及包含周边晶体管的周边区域的摄像装置。本发明人研究了将设有像素晶体管的像素基板部与设有周边晶体管的周边基板部层叠的摄像装置。在这样的摄像装置的制造过程中，也因为与上述同样的理由而会将周边区域加热。但是，如果周边晶体管被加热，则在周边晶体管中导电型杂质会扩散。导电型杂质的扩散会使周边晶体管的性能变差。周边晶体管的性能的变差会使摄像装置的整体的性能变差。因此，本发明人研究了在考虑周边晶体管的存在的基础上使摄像装置的性能提高。
(本公开的一技术方案的概要)
本公开的第1技术方案的摄像装置，具备：像素区域，包含像素基板部和放大晶体管，该放大晶体管设于上述像素基板部并且输出与信号电荷的量对应的信号电压；以及
第1周边区域，包含第1周边基板部和设于上述第1周边基板部的至少1个第1周边晶体管；
上述像素基板部及上述第1周边基板部相互层叠；
将对于导电型杂质的瞬态增强扩散的抑制有贡献的至少1种杂质定义为特定种时，
上述至少1个第1周边晶体管包含第1特定层，该第1特定层位于上述第1周边基板部内并且含有导电型杂质及上述特定种。
第1技术方案的技术适合于考虑第1周边区域中的第1周边晶体管的存在而使摄像装置的性能提高。
在本公开的第2技术方案中，例如可以是，在第1技术方案的摄像装置中，上述特定种包括从由碳、氮及氟构成的组中选择的至少1种。
第2技术方案的特定种能够抑制导电型杂质的瞬态增强扩散。
在本公开的第3技术方案中，例如可以是，在第1技术方案或第2技术方案的摄像装置中，上述特定种包括从由锗、硅及氩构成的组中选择的至少1种。
第3技术方案的特定种，能够通过预非晶化来抑制导电型杂质的瞬态增强扩散。
在本公开的第4技术方案中，例如可以是，在第1至第3技术方案的任一项的摄像装置中，上述至少1个第1周边晶体管的栅极长比上述放大晶体管的栅极长短。
第4技术方案的结构是摄像装置的结构的例子。
在本公开的第5技术方案中，例如可以是，在第1至第4技术方案的任一项的摄像装置中，上述放大晶体管包含放大栅极绝缘膜；上述至少1个第1周边晶体管包含第1周边栅极绝缘膜；上述第1周边栅极绝缘膜比上述放大栅极绝缘膜薄。
第5技术方案的结构是摄像装置的结构的例子。
在本公开的第6技术方案中，例如可以是，在第1至第5技术方案的任一项的摄像装置中，上述至少1个第1周边晶体管包含第1源极、第1漏极及第1扩展扩散层，上述第1扩展扩散层与上述第1源极或上述第1漏极邻接，比上述第1源极及上述第1漏极浅；上述第1扩展扩散层包含上述第1特定层。
第6技术方案的结构是摄像装置的结构的例子。
在本公开的第7技术方案中，例如可以是，在第1至第6技术方案的任一项的摄像装置中，上述至少1个第1周边晶体管包含第1源极、第1漏极及第1袋状扩散层；上述第1袋状扩散层与上述第1源极或上述第1漏极邻接；上述第1袋状扩散层包含上述第1特定层。
第7技术方案的结构是摄像装置的结构的例子。
在本公开的第8技术方案中，例如可以是，在第1至第7技术方案的任一项的摄像装置中，上述至少1个第1周边晶体管包括第1源极及第1漏极；从由上述第1源极及上述第1漏极构成的组中选择的至少1个包含上述第1特定层。
第8技术方案的结构是摄像装置的结构的例子。
在本公开的第9技术方案中，例如可以是，在第1至第8技术方案的任一项的摄像装置中，上述像素基板部包含电荷积蓄区域，该电荷积蓄区域是积蓄通过光电变换生成的电荷的杂质区域；上述第1特定层中的碳的浓度比上述电荷积蓄区域中的碳的浓度高。
第9技术方案的特征是高性能的摄像装置能够具有的。
在本公开的第10技术方案中，例如可以是，在第1至第9技术方案的任一项的摄像装置中，上述放大晶体管包含栅极；上述第1特定层中的碳的浓度比上述像素基板部的表面中的在平面观察时与上述栅极重合的部分中的碳的浓度高。
第10技术方案的特征是高性能的摄像装置能够具有的。
在本公开的第11技术方案中，例如可以是，在第1至第10技术方案的任一项的摄像装置中，上述像素区域还包含光电变换层；上述光电变换层、上述像素基板部及上述第1周边基板部相互层叠。
第11技术方案的结构是摄像装置的结构的例子。
在本公开的第12技术方案中，例如可以是，在第1至第11技术方案的任一项的摄像装置中，上述像素基板部包含光电二极管。
第12技术方案的结构是摄像装置的结构的例子。
在本公开的第13技术方案中，例如可以是，在第1至第12技术方案的任一项的摄像装置中，上述至少1个第1周边晶体管含有范围末端缺陷；上述第1特定层的至少一部分位于上述范围末端缺陷的上方，并且在平面观察时与上述范围末端缺陷重合。
第13技术方案的范围末端缺陷可以是能够提高由以碳为例的杂质带来的导电型杂质的扩散抑制作用的进行了预非晶化的痕迹。
在本公开的第14技术方案中，例如可以是，在第1至第13技术方案的任一项的摄像装置中，上述至少1个第1周边晶体管包含上述特定种在上述第1周边基板部的深度方向上偏析的偏析部；上述第1特定层的至少一部分位于上述偏析部的上方，并且在平面观察时与上述偏析部重合。
第14技术方案的偏析部可以是能够提高由以碳为例的杂质带来的导电型杂质的扩散抑制作用的进行了预非晶化的痕迹。
在本公开的第15技术方案中，例如可以是，在第14技术方案的摄像装置中，上述像素基板部包含电荷积蓄区域，该电荷积蓄区域是积蓄通过光电变换生成的电荷的杂质区域；上述偏析部比上述电荷积蓄区域浅。
第15技术方案的结构是摄像装置的结构的例子。
在本公开的第16技术方案中，例如可以是，在第1至第15技术方案的任一项的摄像装置中，上述至少1个第1周边晶体管包括两个第1周边晶体管；上述第1周边基板部包括浅沟槽隔离构造；上述浅沟槽隔离构造将上述两个第1周边晶体管进行元件分离；上述浅沟槽隔离构造包含沟槽；上述两个第1周边晶体管的至少一方的上述第1特定层中的上述特定种的分布范围是比上述沟槽的底浅的范围。
第16技术方案的结构是摄像装置的结构的例子。
在本公开的第17技术方案中，例如可以是，第1至第16技术方案的任一项的摄像装置还具备绝缘部；上述像素基板部及上述第1周边基板部隔着上述绝缘部而层叠。
第17技术方案的结构是摄像装置的结构的例子。
在本公开的第18技术方案中，例如可以是，第1至第17技术方案的任一项的摄像装置还具备第2周边区域，该第2周边区域包含第2周边基板部和设于上述第2周边基板部的至少1个第2周边晶体管；上述第1周边基板部及上述第2周边基板部包含在1个半导体基板中。
第18技术方案的结构是摄像装置的结构的例子。
在本公开的第19技术方案中，例如可以是，第1至第17技术方案的任一项的摄像装置还具备第2周边区域，该第2周边区域具有第2周边基板部和设于上述第2周边基板部的至少1个第2周边晶体管；
上述像素基板部、上述第1周边基板部及上述第2周边基板部相互层叠。
第19技术方案的结构是摄像装置的结构的例子。
在本公开的第20技术方案中，例如可以是，第1至第17技术方案的任一项的摄像装置还具备包含第2周边基板部和设于上述第2周边基板部的至少1个第2周边晶体管的第2周边区域、第1半导体基板、第2半导体基板及第3半导体基板；上述像素基板部包含在上述第1半导体基板中；上述第1周边基板部包括包含在上述第2半导体基板中的部分以及包含在上述第3半导体基板中的部分；上述第2周边基板部包括包含在上述第2半导体基板中的部分以及包含在上述第3半导体基板中的部分；上述至少1个第1周边晶体管包含设于上述第2半导体基板的P沟道晶体管及设于上述第3半导体基板的N沟道晶体管；上述至少1个第2周边晶体管包含设于上述第2半导体基板的P沟道晶体管及设于上述第3半导体基板的N沟道晶体管；上述第1半导体基板、上述第2半导体基板及上述第3半导体基板相互层叠。
第20技术方案的结构是摄像装置的结构的例子。
在本公开的第21技术方案中，例如可以是，第1至第17技术方案的任一项的摄像装置还具备第2周边区域，该第2周边区域包含第2周边基板部和设于上述第2周边基板部的至少1个第2周边晶体管；
上述像素基板部及上述第2周边基板部包含在1个半导体基板中。
第21技术方案的结构是摄像装置的结构的例子。
在本公开的第22技术方案中，例如可以是，第21技术方案的摄像装置还具备垂直信号线；上述至少1个第2周边晶体管包括负载晶体管；上述放大晶体管经由上述垂直信号线而与上述负载晶体管连接。
第22技术方案的结构是摄像装置的结构的例子。
在本公开的第23技术方案中，例如可以是，在第18至第22技术方案的任一项的摄像装置中，上述至少1个第1周边晶体管包含第1源极、第1漏极及第1扩展扩散层；上述第1扩展扩散层与上述第1源极或上述第1漏极邻接，比上述第1源极及上述第1漏极浅；上述至少1个第2周边晶体管包含第2源极、第2漏极及第2扩展扩散层；上述第2扩展扩散层与上述第2源极或上述第2漏极邻接，比上述第2源极及上述第2漏极浅；上述第2扩展扩散层中的导电型杂质的浓度比上述第1扩展扩散层中的导电型杂质的浓度低；上述第2扩展扩散层比上述第1扩展扩散层深。
第23技术方案的结构是摄像装置的结构的例子。
在本公开的第24技术方案中，例如可以是，在第18至第23技术方案的任一项的摄像装置中，上述至少1个第1周边晶体管的栅极长比上述至少1个第2周边晶体管的栅极长短。
第24技术方案的结构是摄像装置的结构的例子。
在本公开的第25技术方案中，例如可以是，在第18至第24技术方案的任一项的摄像装置中，上述放大晶体管的栅极长比上述至少1个第2周边晶体管的栅极长长。
第25技术方案的结构是摄像装置的结构的例子。
在本公开的第26技术方案中，例如可以是，在第18至第25技术方案的任一项的摄像装置中，上述至少1个第2周边晶体管包含位于上述第2周边基板部内并含有导电型杂质的第2特定层；上述第1特定层中的上述特定种的浓度比上述第2特定层中的上述特定种的浓度高。
第26技术方案的结构是摄像装置的结构的例子。
在本公开的第27技术方案中，例如可以是，在第18至第26技术方案的任一项的摄像装置中，上述放大晶体管包含栅极；上述至少1个第2周边晶体管包含位于上述第2周边基板部内并含有导电型杂质的第2特定层；上述第2特定层中的碳的浓度比上述像素基板部的表面中的在平面观察时与上述栅极重合的部分中的碳的浓度高。
第27技术方案的结构是摄像装置的结构的例子。
在本公开的第28技术方案中，例如可以是，在第26技术方案或第27技术方案的摄像装置中，上述至少1个第2周边晶体管包含第2源极、第2漏极及第2扩展扩散层；上述第2扩展扩散层与上述第2源极或上述第2漏极邻接，比上述第2源极及上述第2漏极浅；上述第2扩展扩散层包含上述第2特定层。
第28技术方案的结构是摄像装置的结构的例子。
在本公开的第29技术方案中，例如可以是，在第26至第28技术方案的任一项的摄像装置中，上述至少1个第2周边晶体管包含第2源极、第2漏极以及与上述第2源极或上述第2漏极邻接的第2袋状扩散层；上述第2袋状扩散层包含上述第2特定层。
第29技术方案的结构是摄像装置的结构的例子。
在本公开的第30技术方案中，例如可以是，在第26至第29技术方案的任一项的摄像装置中，上述至少1个第2周边晶体管包含第2源极及第2漏极；从由上述第2源极及上述第2漏极构成的组中选择的至少一方包含上述第2特定层。
第30技术方案的结构是摄像装置的结构的例子。
在本公开的第31技术方案中，例如可以是，在第18至第30技术方案的任一项的摄像装置中，上述至少1个第2周边晶体管包含第2源极、第2漏极及第2扩展扩散层；上述第2扩展扩散层与上述第2源极或上述第2漏极邻接，比上述第2源极及上述第2漏极浅；上述第2扩展扩散层包含氮。
第31技术方案的结构是第2周边晶体管的结构的例子。
在本公开的第32技术方案中，例如可以是，在第31技术方案的摄像装置中，上述至少1个第2周边晶体管包括N沟道晶体管。
根据第32技术方案，能够提高摄像装置的可靠性。
在本公开的第33技术方案中，例如可以是，在第18至第32技术方案的任一项的摄像装置中，上述至少1个第1周边晶体管包含第1周边栅极绝缘膜；上述至少1个第2周边晶体管包含第2周边栅极绝缘膜；上述第1周边栅极绝缘膜比上述第2周边栅极绝缘膜薄。
第33技术方案的结构是摄像装置的结构的例子。
在本公开的第34技术方案中，例如可以是，在第18至第33技术方案的任一项的摄像装置中，上述放大晶体管包含放大栅极绝缘膜；上述至少1个第2周边晶体管包含第2周边栅极绝缘膜；上述放大栅极绝缘膜比上述第2周边栅极绝缘膜厚。
第34技术方案的结构是摄像装置的结构的例子。
在本公开的第35技术方案中，例如可以是，在第1至第34技术方案的任一项的摄像装置中，上述摄像装置是表面照射型的摄像装置；上述像素基板部配置在上述第1周边基板部的上方；上述至少1个第1周边晶体管包含第1栅极电极；上述第1栅极电极位于上述第1周边基板部的上方。
第35技术方案的结构是摄像装置的结构的例子。
在本公开的第36技术方案中，例如可以是，在第1至第34技术方案的任一项的摄像装置中，上述摄像装置是背面照射型的摄像装置；上述像素基板部配置在上述第1周边基板部的上方；上述至少1个第1周边晶体管包含第1栅极电极；上述第1栅极电极位于上述第1周边基板部的下方。
第36技术方案的结构是摄像装置的结构的例子。
在本公开的第37技术方案中，例如可以是，在第1至第34技术方案的任一项的摄像装置中，上述摄像装置是表面照射型的摄像装置；上述像素基板部配置在上述第1周边基板部的下方；上述至少1个第1周边晶体管包含第1栅极电极；上述第1栅极电极位于上述第1周边基板部的上方。
第37技术方案的结构是摄像装置的结构的例子。
在本公开的第38技术方案中，例如可以是，在第1至第34技术方案的任一项的摄像装置中，上述摄像装置是背面照射型的摄像装置；上述像素基板部配置在上述第1周边基板部的下方；上述至少1个第1周边晶体管包含第1栅极电极；上述第1栅极电极位于上述第1周边基板部的下方。
第38技术方案的结构是摄像装置的结构的例子。
本公开的第39技术方案的制造方法，是第1至第38技术方案的任一项的摄像装置的制造方法，包括：制作包含上述像素基板部及上述第1周边基板部的层叠构造；以及将上述层叠构造中的上述像素基板部加热。
第39技术方案的制造方法是摄像装置的制造方法的例子。
本公开的第40技术方案的摄像装置，具备：像素区域，包含像素基板部和放大晶体管，该放大晶体管设于上述像素基板部并且输出与信号电荷的量对应的信号电压；以及第1周边区域，包含第1周边基板部和设于上述第1周边基板部的至少1个第1周边晶体管；上述像素基板部及上述第1周边基板部相互层叠；将包括从由碳、氮及氟构成的组中选择的至少1种的至少1种杂质定义为特定种时，上述至少1个第1周边晶体管包含位于上述第1周边基板部内并含有导电型杂质及上述特定种的第1特定层。
本公开的第41技术方案的摄像装置，具备：像素区域，包含像素基板部和放大晶体管，该放大晶体管设于上述像素基板部并且输出与信号电荷的量对应的信号电压；以及第1周边区域，包含第1周边基板部和设于上述第1周边基板部的至少1个第1周边晶体管；上述像素基板部及上述第1周边基板部相互层叠；将包括从由锗、硅及氩构成的组中选择的至少1种的至少1种杂质定义为特定种时，上述至少1个第1周边晶体管包含位于上述第1周边基板部内并含有导电型杂质及上述特定种的第1特定层。
本公开的第42技术方案的摄像装置，具备：像素区域，包含像素基板部和放大晶体管，该放大晶体管设于上述像素基板部并且输出与信号电荷的量对应的信号电压；以及第1周边区域，包含第1周边基板部和设于上述第1周边基板部的至少1个第1周边晶体管；上述像素基板部及上述第1周边基板部相互层叠；上述至少1个第1周边晶体管包含第1源极、第1漏极及第1扩展扩散层；上述第1扩展扩散层与上述第1源极或上述第1漏极邻接，比上述第1源极及上述第1漏极浅；上述第1扩展扩散层含有第1杂质和碳。
本公开的第43技术方案的摄像装置，具备：像素区域，包含像素基板部和放大晶体管，该放大晶体管设于上述像素基板部并且输出与信号电荷的量对应的信号电压；以及第1周边区域，包含第1周边基板部和设于上述第1周边基板部的至少1个第1周边晶体管；上述像素基板部及上述第1周边基板部相互层叠；上述至少1个第1周边晶体管包含第1源极及第1漏极；由从上述第1源极及上述第1漏极构成的组中选择的至少1个含有第1杂质和碳。
在第42技术方案中，第1扩展扩散层也可以代替碳或与碳一起包含从由氮、氟、锗、硅及氩构成的组中选择的至少1种。在第43技术方案中，第1源极或第1漏极也可以代替碳或与碳一起包含从由氮、氟、锗、硅及氩构成的组中选择的至少1种。在第42技术方案及第43技术方案中，第1杂质是具有导电性的杂质。对于第1杂质，能够应用后述的关于导电型杂质的说明。在第42技术方案及第43技术方案中，可以将“第1杂质”改称作“导电型杂质”。在第42技术方案及第43技术方案中，可以将“碳”改称作“对第1杂质的瞬态增强扩散的抑制有贡献的至少1种杂质”。
本公开的第44技术方案的摄像装置，具备：像素区域，包含像素基板部和放大晶体管，该放大晶体管设于上述像素基板部并且输出与信号电荷的量对应的信号电压；以及第1周边区域，包含第1周边基板部和设于上述第1周边基板部的至少1个第1周边晶体管；上述像素基板部及上述第1周边基板部相互层叠；上述至少1个第1周边晶体管包含High－k金属栅极。
在上述的摄像装置中，上述第1周边晶体管的动作电压可以比上述第2周边晶体管的动作电压小。在上述的摄像装置中，上述第1周边晶体管的阈值电压可以比上述第2周边晶体管的阈值电压小。
只要没有矛盾，就能够将第1技术方案至第44技术方案的技术适当组合。
以下，参照附图详细地说明本公开的实施方式。另外，以下说明的实施方式均表示总括性或具体性的例子。以下实施方式中表示的数值、形状、材料、构成要素、构成要素的配置位置及连接形态、步骤、步骤的顺序等作为一例而并不意欲限定本发明。在本说明书中说明的各种技术方案只要不发生矛盾就能够相互组合。此外，关于以下实施方式的构成要素中的、在表示最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素进行说明。
在以下的说明中，关于实质上具有相同功能的构成要素用共通的标号表示，有将说明省略的情况。此外，为了避免图面过度复杂，有将一部分要素的图示省略的情况。关于摄像装置的各种要素，在图中表示的尺寸及外观等可能与实际的摄像装置的尺寸及外观不同。即，附图的各图只不过是用于本公开的理解的示意图，并不一定严格地反映出对于实际的摄像装置的比例尺等。
在本说明书中，所谓“平面观察”，是指从与第1半导体基板、第2半导体基板、第3半导体基板、像素基板部、第1周边基板部或第2周边基板部垂直的方向观察时的情况。在本说明书中，“上方”、“下方”、“上表面”及“下表面”等用语只不过是为了指定部件间的相互配置而使用，不是以限定摄像装置的使用时的姿势的意图而使用。
在本说明书中，有如“支承基板”、“半导体基板”等那样使用“基板”这样的表现的情况。基板的构造及制法没有特别限定。基板既可以具有单层构造，也可以具有层叠构造。层叠构造例如可以包含半导体层、绝缘层等。基板既可以是将晶锭(ingot)切片而得到的晶片，也可以是通过溅射等而堆积的膜。基板可以是在芯片堆叠(chip stack)构造中使用的板状体。此外，基板可以是在通过被称作所谓Sequential 3D的三维层叠技术即3DSI(3DSequential Integration)而制造的层叠构造中使用的板状体。
在本说明书中，扩展扩散层是包括所谓的LDD(Lightly Doped Drain)扩散层的概念。
在本说明书中，有周边晶体管的栅极长比像素晶体管的栅极长短这样的表现。关于该表现，如至少1个周边晶体管的栅极长比至少1个像素晶体管的栅极长短这样，能够补充“至少1个”。关于该补充后的表现，摄像装置中存在的全部的周边晶体管及像素晶体管满足该大小关系并不是必须的。关于与其他要素有关的与尺寸的大小关系有关的表现也是同样的。关于碳等杂质的浓度的大小关系也是同样的。关于第1周边晶体管的要素与第2周边晶体管之间的大小关系也是同样的。
(摄像装置的实施方式)
图1示意地表示本公开的一实施方式的摄像装置的例示性结构。图1所示的摄像装置100A具有例如被排列为多个行及列的多个像素110。在图1所例示的结构中，像素110被排列为m行n列，形成大致矩形状的像素区域R1。这里，m、n独立地表示1以上的整数。
如后述那样，在本公开的实施方式中，这些像素110分别具有被半导体基板130A支承的光电变换部、以及形成于半导体基板130A且与光电变换部电连接的读出电路。如后面参照附图详细说明那样，多个像素110分别包含杂质区域，该杂质区域是设于半导体基板130A的杂质区域，并且作为将由光电变换部生成的信号电荷暂时保持的电荷积蓄区域的一部分发挥功能。但是，也可以代替设置上述那样的被半导体基板130A支承的光电变换部，将光电二极管作为光电变换部设置在半导体基板内。
摄像装置100A还具有驱动多个像素110的周边电路120A。在图1所示的例子中，周边电路120A包括垂直扫描电路122、水平信号读出电路124、电压供给电路126及控制电路128。在本公开的实施方式中，这些电路的一部分或全部形成于半导体基板130B。如在图1中示意地表示那样，周边电路120A位于设于半导体基板130B的第1周边区域R2。另外，在图1中，为了说明的方便，表示了半导体基板130A及130B两者。实际上，半导体基板130A及半导体基板130B相互层叠。具体而言，半导体基板130A及半导体基板130B隔着层间绝缘层90B而层叠。
摄像装置100A还具有在平面观察下设在像素区域R1外侧的遮断区域200A。如在图1中示意地表示那样，遮断区域200A包括形成于半导体基板130A的杂质区域131和设在杂质区域131上的多个接触插塞211。杂质区域131典型的是P型的扩散区域。
多个接触插塞211设在杂质区域131上，从而与半导体基板130A的杂质区域131电连接。如后述那样，多个接触插塞211构成为，通过连接在图1中未图示的电源，能够对杂质区域131供给规定的电压。即，在摄像装置100A动作时，杂质区域131处于经由接触插塞211而被施加了规定的电压的状态。
此外，遮断区域200A具有元件分离部220。元件分离部220例如是通过STI(shallowtrench isolation：浅沟槽隔离)工艺而形成于半导体基板130A的构造。元件分离部220可以以在俯视时将像素区域R1包围的方式设于半导体基板130A。元件分离部220相当于本公开中的浅沟槽隔离构造。另外，遮断区域200A不是必须的。
这里，说明构成周边电路120A的各电路的详细情况。垂直扫描电路122具有与多个地址信号线34的连接。这些地址信号线34与多个像素110的各行对应而设置。各地址信号线34与属于对应的行的1个以上的像素110连接。垂直扫描电路122，通过向地址信号线34的行选择信号的施加，控制从像素110向后述的垂直信号线35的信号的读出的定时。垂直扫描电路122也称作行扫描电路。另外，与垂直扫描电路122连接的信号线并不限定于地址信号线34。垂直扫描电路122可以按多个像素110的每行而连接多个种类的信号线。
如在图1中示意地表示那样，摄像装置100A还具有多个垂直信号线35。垂直信号线35按多个像素110的每列设置。各垂直信号线35与属于对应的列的1个以上的像素110连接。这些垂直信号线35与水平信号读出电路124连接。水平信号读出电路124将从像素110读出的信号向在图1中未图示的输出线依次输出。水平信号读出电路124也称作列扫描电路。
控制电路128接受从摄像装置100A的例如外部提供的指令数据、时钟等，对摄像装置100A整体进行控制。控制电路128典型的是定时发生器(timing generator)，向垂直扫描电路122、水平信号读出电路124及后述的电压供给电路126等供给驱动信号。在图1中，从控制电路128延伸的箭头示意性地表示来自控制电路128的输出信号的流动。控制电路128例如可以由包含1个以上处理器的微控制器实现。控制电路128的功能可以由通用的处理电路与软件的组合实现，也可以由为这样的处理特制的硬件实现。
在本公开的实施方式中，周边电路120A包括与像素区域R1中的各像素110电连接的电压供给电路126。电压供给电路126经由电压线38而向像素110供给规定的电压。电压供给电路126并不限定于特定的电源电路，也可以是将从电池等电源供给的电压变换为规定的电压的电路，也可以是生成规定的电压的电路。电压供给电路126也可以是上述的垂直扫描电路122的一部分。如在图1中示意地表示那样，构成周边电路120A的这些电路配置在第1周边区域R2。
另外，像素110的数量及配置并不限定于图示的例子。例如，摄像装置100A中包含的像素110的数量也可以是1个。在该例中，各像素110的中心位于正方晶格的格点上，例如也可以以各像素110的中心位于三角晶格、六角晶格等的格点上的方式配置多个像素110。例如也可以将像素110一维地排列，该情况下，可以将摄像装置100A用作线传感器(linesensor)。
图2示意地表示图1所示的摄像装置100A的例示性电路结构。在图2中，为了避免图面过于复杂，将多个像素110中的排列为2行2列的4个像素110取出而表示。这些像素110分别包含光电变换部10以及与光电变换部10电连接的读出电路20。如后面参照附图详细说明那样，光电变换部10包含配置在半导体基板130A的上方的光电变换层。
各像素110的光电变换部10构成为，具有与连接于电压供给电路126的电压线38的连接，在摄像装置100A动作时能够经由电压线38施加规定的电压。例如，如果是利用通过光电变换生成的正负电荷中的正电荷作为信号电荷的情况，则在摄像装置100A动作时能够对电压线38施加例如10V左右的正电压。以下，例示使用空穴作为信号电荷的情况。
在图2所例示的结构中，读出电路20包含放大晶体管22、地址晶体管24及复位晶体管26。放大晶体管22、地址晶体管24及复位晶体管26典型的是形成于半导体基板130A的场效应晶体管。以下，只要没有特别声明，就说明作为晶体管而使用N沟道MOSFET(MetalOxide Semiconductor Field Effect Transistor)的例子。
如在图2中示意地表示那样，放大晶体管22的栅极与光电变换部10电连接。在动作时，通过经由电压线38从电压供给电路126对各像素110的光电变换部10施加规定的电压，作为信号电荷，能够将例如空穴积蓄到电荷积蓄节点FD。这里，电荷积蓄节点FD是将放大晶体管22的栅极与光电变换部10连接的节点。电荷积蓄节点FD具有暂时地保持由光电变换部10生成的电荷的功能。电荷积蓄节点FD在其一部分中包含形成于半导体基板130A的杂质区域。后述的图3所示的电荷积蓄区域Z相当于电荷积蓄节点FD中包含的杂质区域。
如图2所示，各像素110的放大晶体管22的漏极与电源布线32连接。电源布线32在摄像装置100A动作时向放大晶体管22供给例如3.3V左右的电源电压VDD。另一方面，放大晶体管22的源极经由地址晶体管24而与垂直信号线35连接。放大晶体管22通过在漏极接受电源电压VDD的供给，从而输出与积蓄在电荷积蓄节点FD中的信号电荷的量对应的信号电压。
在连接于放大晶体管22与垂直信号线35之间的地址晶体管24的栅极，连接着地址信号线34。垂直扫描电路122通过向地址信号线34的行选择信号的施加，对地址晶体管24的导通(ON)及截止(OFF)进行控制。即，垂直扫描电路122通过行选择信号的控制，能够将所选择的像素110的放大晶体管22的输出向对应的垂直信号线35读出。另外，地址晶体管24的配置并不限定于图2所示的例子，也可以是放大晶体管22的漏极与电源布线32之间。
在各个垂直信号线35，连接着负载电路45及列信号处理电路47。负载电路45与放大晶体管22一起形成源极跟随器电路。列信号处理电路47进行以相关双采样为代表的噪声抑制信号处理以及模拟数字变换等。列信号处理电路47也称作行信号积蓄电路。水平信号读出电路124从多个列信号处理电路47向水平共通信号线49依次读出信号。列信号处理电路47可以是水平信号读出电路124的一部分。负载电路45及列信号处理电路47可以是上述的周边电路120A的一部分。
在该例中，读出电路20除了放大晶体管22及地址晶体管24以外还包含复位晶体管26。复位晶体管26的漏极及源极的一方是电荷积蓄节点FD的一部分，漏极及源极的另一方与复位电压线39连接。复位晶体管26的漏极及源极的上述一方与图3的电荷积蓄区域Z对应，具体而言与杂质区域60n对应。复位电压线39具有与在图2中未图示的复位电压供给电路的连接，从而在摄像装置100A动作时能够对各像素110的复位晶体管26供给规定的复位电压Vref。作为复位电压Vref，例如选择0V或0V附近的电压。与上述的电压供给电路126同样，复位电压供给电路只要能够将规定的复位电压Vref施加于复位电压线39即可，其具体结构并不限定于特定的电源电路。复位电压供给电路也可以是垂直扫描电路122的一部分。电压供给电路126及复位电压供给电路既可以是独立的单独电路，也可以以单一的电压供给电路的形式配置在摄像装置100A中。复位电压供给电路也可以是上述的周边电路120A的一部分。
在复位晶体管26的栅极，连接着复位信号线36。复位信号线36与地址信号线34同样地按多个像素110的每行设置，这里，与垂直扫描电路122连接。如上述那样，垂直扫描电路122通过对地址信号线34施加行选择信号而能够以行单位选择成为信号的读出的对象的像素110。同样，垂直扫描电路122通过经由复位信号线36对复位晶体管26的栅极施加复位信号，能够使所选择的行的复位晶体管26导通。通过使复位晶体管26导通，电荷积蓄节点FD的电位被复位。
图3是表示像素区域R1、第1周边区域R2及遮断区域的示意性剖视图。这里，以多个像素110为代表而表示了两个像素的剖面。半导体基板130A及半导体基板130B相互层叠。具体而言，半导体基板130A及半导体基板130B隔着层间绝缘层90B层叠。
(像素及遮断区域)
首先，着眼于像素区域R1。在像素区域R1设有光电变换层12。光电变换层12被半导体基板130A支承。在光电变换层12上配置有透光性的对置电极13。如图3所示，典型的是，光电变换层12及对置电极13分别跨多个像素110而在半导体基板130A的上方连续地设置。
像素110是构成像素区域R1的单位构造，包含具有光电变换层12的一部分及对置电极13的一部分和像素电极11的光电变换部10。光电变换部10的像素电极11位于光电变换层12与半导体基板130A之间，由铝、铜等金属、金属氮化物、或者通过掺杂杂质而被赋予了导电性的多晶硅等形成。如图3中示意地表示那样，各像素110的像素电极11按每个像素而在空间上分离，从而从邻接的其他像素的像素电极11电分离。
光电变换部10的光电变换层12由有机材料或非晶硅等无机材料形成。光电变换层12经由对置电极13接受入射的光，通过光电变换生成正负电荷。即，光电变换部10具有将光变换为电荷的功能。光电变换层12也可以包含由有机材料构成的层和由无机材料构成的层。
光电变换部10的对置电极13是由ITO等透明导电性材料形成的电极。另外，本说明书中的用语“透光性”，是指使光电变换层12能够吸收的波长的光的至少一部分透过，并不必须使可视光的波长范围整体的光透过。在图3中省略了图示，但对置电极13具有与上述的电压线38的连接。在摄像装置100A动作时，通过对电压线38的电位进行控制而使对置电极13的电位例如比像素电极11的电位高，能够由像素电极11有选择地收集通过光电变换生成的正负电荷中的正电荷。通过以跨多个像素110而连续的单一的层的形式形成对置电极13，能够经由电压线38对多个像素110的对置电极13一起施加规定的电位。
多个像素110分别还包含半导体基板130A的一部分。如在图3中示意地表示那样，半导体基板130A在其表面附近具有作为第1杂质区域的多个杂质区域60n。杂质区域60n作为上述的读出电路20中包含的复位晶体管26的漏极及源极的一方发挥功能。此外，半导体基板130A还具有作为复位晶体管26的漏极及源极的另一方的杂质区域61n。如在图3中示意地表示那样，杂质区域61n经由多晶硅插塞等而与上述的复位电压线39连接。这里，杂质区域60n及杂质区域61n具有N型的导电型。典型的是，这些多个杂质区域60n及61n是N型的扩散区域。
如由此可以理解的那样，在半导体基板130A，对应于多个像素110而形成多个读出电路20。各像素的读出电路20通过设置于半导体基板130A的元件分离部221而从其他像素的读出电路20电分离。
如图3所示，将半导体基板130A覆盖的层间绝缘层90A位于光电变换部10与半导体基板130A之间。层间绝缘层90A通常包含多个绝缘层和多个布线层。配置在层间绝缘层90A中的多层的布线层可以包含：在一部分中具有地址信号线34及复位信号线36等的布线层，在一部分中具有垂直信号线35、电源布线32及复位电压线39等的布线层等。层间绝缘层90A中的绝缘层的数量及布线层的数量并不限定于该例，能够任意地设定。
在层间绝缘层90A的内部，设有将光电变换部10的像素电极11与形成于半导体基板130A的读出电路20电连接的导电构造89。如在图3中示意地表示那样，导电构造89包含配置在层间绝缘层90A中的布线及通孔。典型的是，这些布线及通孔由铜或钨等金属、或者金属氮化物或金属氧化物等金属化合物形成。导电构造89还包含与上述的杂质区域60n连接的接触插塞cx。典型的是，与杂质区域60n连接的接触插塞cx是多晶硅插塞，为了提高导电性而掺杂了磷等杂质。另外，在图3中虽省略了图示，但导电构造89在与放大晶体管22的栅极电极之间也具有电连接。接触插塞cx连接着插塞cy。作为插塞cy能够包含的金属，例示钨、铜等。
着眼于半导体基板130A。半导体基板130A包含支承基板140A和形成在支承基板140A上的1个以上的半导体层。在图3所示的例子中，半导体基板130A具有设在支承基板140A上的N型半导体层62an。以下，作为支承基板140A而例示P型硅基板。支承基板140A可以具有比N型半导体层62an低的电阻率。另外，半导体基板130A也可以是SOI(silicon－on－insulator)基板、或者通过外延生长等而在表面设置有半导体层的基板等。另外，后述的半导体基板130B及130C也可以具有与半导体基板130A同样的特征。
在图3所例示的结构中，首先着眼于像素区域R1。半导体基板130A具有支承基板140A上的N型半导体层62an、和N型半导体层62an上的P型半导体层63p。在摄像装置100A动作时，经由在图3中未图示的阱接触部而对N型半导体层62an的电位进行控制。通过将位于像素区域R1的N型半导体层62an设置在半导体基板130A的内部，能够抑制从支承基板140A或周边电路向积蓄信号电荷的电荷积蓄区域的少数载流子的流入。
在图3所例示的结构中，半导体基板130A还具有位于P型半导体层63p上的P型半导体层66p、和形成在P型半导体层66p中的P型杂质区域65p。在该例中，具有与导电构造89的连接的上述的杂质区域60n设置在P型杂质区域65p中。由杂质区域60n与作为P阱的P型杂质区域65p之间的pn结形成的结电容作为将由像素电极11收集的信号电荷的至少一部分积蓄的电容发挥功能。即，杂质区域60n构成将信号电荷暂时保持的电荷积蓄区域。另一方面，杂质区域61n设在P型半导体层66p中。这里，P型杂质区域65p中的杂质浓度比P型半导体层66p中的杂质浓度低。
此外，半导体基板130A具有将N型半导体层62an贯通而设置在半导体基板130A中的多个P型区域64。P型区域64具有比较高的杂质浓度。通过在半导体基板130A的内部设置P型区域64，能够将经由N型半导体层62an而隔开的导电型共通的两个区域电连接。
这里，多个P型区域64包括当从半导体基板130A的法线方向观察时位于像素区域R1中的多个P型区域64a、以及位于遮断区域200A的多个接触插塞211的下方的1个以上的P型区域64b。P型区域64a将N型半导体层62an贯通而形成在P型半导体层63p与支承基板140A之间，具有将P型半导体层63p与支承基板140A电连接的功能。另一方面，P型区域64b一端达到遮断区域200A的杂质区域131从而与杂质区域131电连接，将杂质区域131与支承基板140A电连接。
因而，这里，在半导体基板130A中形成经由P型区域64b、支承基板140A及P型区域64a而从遮断区域200A的杂质区域131到P型半导体层63p的电路径。如上述那样，遮断区域200A的杂质区域131与多个接触插塞211连接，这些接触插塞211构成为，能够与地电位等未图示的电源连接。例如，能够经由多个接触插塞211将遮断区域200A的杂质区域131的电位接地。通过将适当的电源与遮断区域200A的多个接触插塞211连接，能够利用包含杂质区域131、P型区域64b、支承基板140A及P型区域64a的电路径，经由P型半导体层63p对P型杂质区域65p及P型半导体层66p的电位进行控制。
另外，在图3所示的例子中，在杂质区域131中的位于半导体基板130A的表面附近的部分，形成有杂质浓度相对较高的杂质区域131a。典型的是，接触插塞211由金属形成。通过在杂质区域131中设置杂质浓度相对较高的杂质区域131a，将多个接触插塞211与杂质区域131a连接，能得到减小多个接触插塞211与杂质区域131之间的接触电阻的效果。
进而，在该例中，在多个接触插塞211与杂质区域131之间形成了硅化物层131s。通过在杂质区域131a中的半导体基板130A的表面附近设置硅化物层131s并将多个接触插塞211连接，能够进一步减小接触电阻。
接着，着眼于半导体基板130B的第1周边区域R2。如上述那样，在第1周边区域R2，形成有用来驱动多个像素110的电路及用来对从多个像素110读出的信号进行处理的电路。第1周边区域R2例如包含构成多路复用器(multiplexer)等逻辑电路的多个晶体管25及第1周边晶体管27。如在图3中示意地表示那样，这里，在支承基板140B上形成有N型半导体层62bn，在N型半导体层62bn上形成有作为阱的N型杂质区域81n和P型杂质区域82p。晶体管25的漏极及源极位于P型杂质区域82p中，第1周边晶体管27的漏极及源极位于N型杂质区域81n中。对于N型半导体层62bn，通过连接未图示的电源而供给规定的电压。以下，作为支承基板140B而例示P型硅基板。以下，有将N型杂质区域81n称作N型阱的情况。
像素区域R1的N型半导体层62an的深度和第1周边区域R2的N型半导体层62bn的深度可以相同也可以不同。
在图3所例示的结构中，晶体管25及第1周边晶体管27等周边晶体管的漏极、源极及栅极电极与接触插塞cp连接。
典型的是，位于支承基板140A的上方的杂质层及杂质区域分别通过向在支承基板140A上通过外延生长而得到的半导体层离子注入杂质而形成。另外，P型区域64中的位于像素区域R1的P型区域64a在平面观察中可以形成在不与像素中的元件分离部重叠的位置。
同样，典型的是，位于支承基板140B的上方的杂质层及杂质区域分别通过向在支承基板140B上通过外延生长而得到的半导体层离子注入杂质而形成。
图4表示遮断区域的形状的另一例。与图1所示的摄像装置100A相比，图4所示的摄像装置100B代替遮断区域200A而具有呈矩形状地将像素区域R1包围的遮断区域200B。与上述的遮断区域200A相比，遮断区域200B的杂质区域131在平面观察中呈环状地没有间断地将像素区域R1包围。如在图4中示意地表示那样，在该例中也是多个接触插塞211与杂质区域131连接。另外，在该例中，遮断区域200B的元件分离部220也在杂质区域131的内侧呈环状地没有间断地将像素区域R1包围。另外，与图1同样，在图4中，为了说明的方便而表示了半导体基板130A及130B两者。实际上，半导体基板130A及半导体基板130B相互层叠。具体而言，半导体基板130A及半导体基板130B隔着层间绝缘层90B而层叠。
这里，设于第1周边区域R2的周边电路120B除了垂直扫描电路122、水平信号读出电路124、电压供给电路126及控制电路128以外还包括第2垂直扫描电路129和第2水平信号读出电路127。如图示那样，对于垂直扫描电路129，也连接着对应于多个像素110的各行而设置的地址信号线34。
例如，垂直扫描电路122用于像素区域R1的左半部分的像素的行选择动作，垂直扫描电路129用于像素区域R1的右半部分的像素的行选择动作。此外，水平信号读出电路124用于从像素区域R1的下半部分的像素读出的信号的处理，水平信号读出电路127用于从像素区域R1的上半部分的像素读出的信号的处理。这样，通过将像素区域R1划分并通过多个垂直扫描电路及水平信号读出电路执行信号的读出，能够实现帧速率的缩短等动作的高速化。
通过以将包含多个像素110的阵列的像素区域R1在平面观察中包围的形状在半导体基板130A形成遮断区域200B，能够更有效地抑制像素的电荷积蓄区域与像素区域R1外之间的电荷的移动。另外，在本公开的实施方式中，遮断区域在平面观察中将像素区域R1呈环状地无间断地包围并不是必须的。例如，遮断区域也可以包括分别包含元件分离部220及杂质区域131并且整体上将像素区域R1包围而配置的多个部分。在这样的结构下，也能够期待与在平面观察中以将像素区域R1呈环状地无间断地包围的方式设置了遮断区域的情况同样的效果。此外，也可以没有遮断区域200B。
(第1周边区域R2的晶体管)
如上述那样，第1周边区域R2包含第1周边晶体管27。以下，参照图5至图12对实施方式的第1周边晶体管27的结构例进行说明。
图5表示第1结构例的第1周边晶体管27的剖面结构。该第1周边晶体管27具体而言是MIS型晶体管，更具体地讲是MOSFET。
如图5所示，例如，在由P型硅(Si)构成的半导体基板130B的主面上，隔着由氧化硅(SiO2)构成的栅极绝缘膜301而形成有由多晶硅或金属栅极构成的栅极电极302。在半导体基板130B的上部，形成有例如扩散有砷(As)的N型沟道扩散层303、以及例如扩散有砷(As)及磷(P)且与N型沟道扩散层303相比结深更深的作为N型阱的N型杂质区域81n。在半导体基板130B中，依次层叠有支承基板140B、N型半导体层62bn及作为N型阱的N型杂质区域81n。
在N型沟道扩散层303中的栅极长度方向的区域、即形成源极及漏极的区域，分别形成有通过作为P型杂质的例如硼(B)的扩散而形成的具有比较浅的结的作为P型扩展(extension)高浓度扩散层的第1扩展扩散层306a、306b、以及在该第1扩展扩散层306a、306b的下侧通过作为N型杂质的例如砷(As)的扩散而形成的作为N型袋状(pocket)扩散层的第1袋状扩散层307a、307b。
在作为P型扩展高浓度扩散层的第1扩展扩散层306a、306b中含有碳(C)。
在本结构例中，使用碳抑制了硼的扩散，因此，第1扩展扩散层306a、306b杂质分布浅且陡峭并且保持着较高的活化浓度。由此，形成结深较浅且低电阻的扩展扩散层，能够实现具有高驱动力的微细器件。
此外，有第1周边区域R2由于摄像装置的制造过程中的热而被加热的情况。但是，根据由碳带来的上述的扩散抑制作用，在通过这样的热将第1周边区域R2加热的情况下，在第1周边区域R2的第1周边晶体管27中也抑制了导电型杂质的再分布，能够维持较浅的结。
举出具体例进行说明。在层叠半导体装置的制造过程中，有时通过形成下方的晶体管层并与其连续地形成上方的晶体管层来得到层叠构造。该情况下，下方的晶体管层受到上方的晶体管层的热处理的影响。通过考虑上方的晶体管层的热处理对下方的晶体管层带来的“追加性的”热而使下方的晶体管层的耐热性提高，从而能够确保下方的晶体管层的性能。这里，考虑层叠半导体装置对应于摄像装置100A、下方的晶体管层对应于第1周边区域R2、下方的晶体管层的晶体管对应于第1周边晶体管27的状况。在该状况下，在通过上述“追加性的”热将第1周边区域R2加热了的情况下，也能够通过由碳带来的导电型杂质的扩散抑制作用，在第1周边区域R2的第1周边晶体管27中抑制导电型杂质的再分布，维持较浅的结。
此外，由于第1扩展扩散层306a、306b含有碳，还能够起到抑制第1扩展扩散层306a、306b中的残留缺陷的发生的效果。作为残留缺陷，可以例示范围末端(end of range：以下简称EOR)缺陷。这里，所谓EOR缺陷，是指在由硅构成的半导体基板130B以非晶化的状态被实施了热处理的情况下，在热处理前的非晶/晶体(a/c)界面正下方的区域中形成的缺陷层。
此外，为了抑制硼的瞬态增强扩散(Transient enhanced diffusion：以下简称TED)而进行了碳注入。碳与引起TED的过剩点缺陷形成碳－间隙硅的复合物、簇(cluster)等，从而抑制过剩点缺陷。此外，考虑到过剩点缺陷的生长会产生位错环等二次缺陷，也可以说碳抑制晶体缺陷。这样，通过在半导体基板130B的扩展形成区域中使用被抑制了二次缺陷等残留缺陷层的产生的结晶层，还能够抑制由残留缺陷层引起的结泄漏(junctionleakage)的发生。
此外，在半导体基板130B的第1扩展扩散层306a、306b的外侧的区域，形成有与第1扩展扩散层306a、306b连接、结深比第1扩展扩散层306a、306b深的P型源极扩散层313a、P型漏极扩散层313b。在本结构例中，在P型源极扩散层313a、P型漏极扩散层313b中包含碳(C)。但是，也可以P型源极扩散层313a、P型漏极扩散层313b的一方或双方不包含碳(C)。
在栅极电极302的两侧面上，形成有绝缘性的偏移间隔层(offset spacer)309a、309b，在该偏移间隔层309a、309b中包含碳。进而，形成有剖面L字状的第1侧墙308Aa、308Ab，该第1侧墙308Aa、308Ab从各偏移间隔层309a、309b的外侧的侧面上延伸到半导体基板130B上的P型源极扩散层313a、P型漏极扩散层313b的内侧的端部的上侧部分。此外，在第1侧墙308Aa、308Ab的外侧，分别形成有绝缘性的第2侧墙308Ba、308Bb。
另外，在第1结构例中，对于N型沟道扩散层303的杂质使用砷离子，但也可以代之而使用质量比砷离子大并且呈N型的元素的离子，或者砷离子和质量比该砷离子大并且呈N型的元素的离子的双方。
此外，对TED的抑制有贡献的杂质并不限定于碳。也可以代替碳或与碳一起使用从由氮、氟、锗、硅及氩构成的组中选择的至少1种。氮、氟、锗、硅、氩等也能够贡献于TED的抑制。具体而言，与碳同样，氮、氟等杂质也与引起TED的过剩点缺陷形成杂质－间隙硅或杂质－原子空位的复合物、簇等，从而抑制过剩点缺陷。具体而言，通过形成碳－间隙硅、氮－间隙硅、氟－间隙硅、氟－原子空位等的复合物来抑制过剩点缺陷。锗、硅、氩等通过预非晶化作用而贡献于TED的抑制。除此以外，作为贡献于TED的抑制的杂质，也可以使用从由14族、17族及18族的元素构成的组中的不具有导电性的元素中选择的至少1种。
此外，在第1结构例中，将晶体管设为P沟道MIS型晶体管，但代之也可以是N沟道MIS型晶体管。在N沟道MIS型晶体管的情况下，作为构成扩展扩散层的N型的杂质离子，例如能够使用磷(P)离子、砷(As)离子、或者锑(Sb)离子、铋(Bi)离子等质量比砷离子大的5B族元素。此外，在N沟道MIS型晶体管的情况下，对于P型袋状扩散层，例如能够使用硼(B)离子、或者铟(In)离子等质量比硼离子大的III族元素、或者其组合。由此，P型袋状扩散层的TED被碳抑制，所以能够抑制由袋状分布(pocket profile)引起的阈值电压的偏差。作为构成扩展扩散层的N型的杂质离子，可以使用上述的杂质的1种，也可以将两种以上组合使用。关于在P型袋状扩散层中使用的要素也是同样的。
(第1结构例的第1变形例)
图6表示第1结构例的第1变形例的晶体管的剖面结构。如图6所示，在第1变形例的晶体管中，作为P型扩展高浓度扩散层的第1扩展扩散层306a、306b的杂质分布(impurityprofile)相对于栅极电极302是左右非对称的。如图6所示，与漏极区域相比，源极区域设为浅且陡峭的扩展分布，源极区域与沟道区域之间的载流子浓度梯度变大，MIS型晶体管的驱动力提高。此外，由于漏极区域的扩展分布比源极区域深，所以与左右对称地较浅且陡峭的分布构造相比，抑制了热载流子的发生。另外，具有图6的结构的晶体管例如能够以专利文献2为参考来制作。
在图6所示的例子中，第1扩展扩散层306a比第1扩展扩散层306b浅。但是，也可以采用第1扩展扩散层306b比第1扩展扩散层306a浅的结构。
(第1结构例的第2变形例)
在图7中表示第1结构例的第2变形例的晶体管的剖面结构。如图7所示，第2变形例的晶体管仅在P型源极扩散层313a、P型漏极扩散层313b的一侧具有P型扩展高浓度扩散层。
在图7所示的例子中，第2变形例的晶体管具有与P型源极扩散层313a邻接的作为P型扩展高浓度扩散层的第1扩展扩散层306a，另一方面，不具有与P型漏极扩散层313b邻接的第1扩展扩散层。但是，也可以采用不具有与P型源极扩散层313a邻接的第1扩展扩散层、但是具有与P型漏极扩散层313b邻接的第1扩展扩散层306b的结构。
此外，如图7所示，第2变形例的晶体管仅在P型源极扩散层313a、P型漏极扩散层313b的一侧具有N型袋状扩散层。具体而言，第2变形例的晶体管具有与P型源极扩散层313a邻接的第1袋状扩散层307a，但是不具有与P型漏极扩散层313b邻接的第1袋状扩散层。但是，也可以采用不具有与P型源极扩散层313a邻接的第1袋状扩散层、但是具有与P型漏极扩散层313b邻接的第1袋状扩散层307b的结构。
(第1结构例的第3变形例)
在第1结构例的第3变形例中，P型源极扩散层313a、P型漏极扩散层313b包含氟(F)及碳(C)。氟能够导致半导体基板130B的局部性的非晶化。此外，氟能够抑制杂质的瞬态增强扩散(TED)。在图8中表示P型源极扩散层313a、P型漏极扩散层313b中的杂质在半导体基板130B的深度方向上的浓度分布的例子。纵轴以对数刻度表示氟(F)、碳(C)、硼(B)及锗(Ge)的浓度。图8的浓度分布是关于为了非晶化及杂质的扩散抑制而注入氟并且氟在退火时扩散了的情况的浓度分布。在图8的例子中，氟的浓度分布在原来的a/c界面位置的附近具有偏析。
根据第3变形例，在上述的退火后，杂质的扩散被抑制。此外，即使在像素区域R1用的热处理时第1周边区域R2被加热，导电型杂质的再分布也能够包含在较小的范围中。
以下，参照图9至图11对图5所示的晶体管的制造方法进行说明。图9至图11是表示图5所示的晶体管的制造方法的剖视图。另外，以下，省去N型半导体层62bn的制作方法的说明。N型半导体层62bn的制作能够通过公知的方法进行。
图9的部分(a)至(e)、图10的部分(a)至(d)以及图11的部分(a)至(c)表示第1结构例的MIS型晶体管的按制造方法的工序顺序的剖面结构。
首先，如图9的部分(a)所示，对于由P型硅构成的半导体基板130B的沟道形成区域，将N型的杂质离子例如磷(P)离子进行注入能量为260keV且注入剂量为4×1012/cm2的第1次离子注入、和注入能量为540keV且注入剂量为1×1013/cm2的第2次离子注入，形成N型阱杂质注入层304A。然后，对于半导体基板130B，将砷(As)离子以注入能量为约90keV、注入剂量为5×1012/cm2的程度进行离子注入，在N型阱杂质注入层304A的上部形成N型沟道杂质注入层303A。此时，也可以在进行离子注入之前向半导体基板130B的表面堆积硅氧化膜。另外，N型阱杂质注入层304A和N型沟道杂质注入层303A的形成顺序没有特别限制。
接着，如图9的部分(b)所示，对于被离子注入后的半导体基板130B，进行如下的第1急速热处理(RTA)：以约100℃/sec以上例如约200℃/sec的升温速率，从850℃升温到1050℃左右，将峰值温度最大保持10秒左右，或者不保持峰值温度。通过该第1急速热处理，在半导体基板130B的上部，分别形成N型沟道扩散层303及作为N型阱的N型杂质区域81n。另外，不保持峰值温度的急速热处理是指如果热处理温度到达峰值温度则同时进行降温的热处理。
接着，如图9的部分(c)所示，在半导体基板130B之上，有选择地形成膜厚为1.5nm左右的由氧化硅构成的栅极绝缘膜301和在其上方的膜厚为100nm左右的由多晶硅构成的栅极电极302。这里，栅极绝缘膜301使用氧化硅，但也可以使用氮氧化硅(SiON)、氧化铪(HfOx)、氮氧化铪硅(HfSiON)等high－k绝缘膜。此外，对于栅极电极302，能够代替多晶硅而使用金属栅极、多晶硅与金属栅极的层叠膜、或者上部被硅化的多晶硅或被完全硅化的多晶硅。
接着，如图9的部分(d)所示，堆积膜厚为8nm左右的由氧化硅构成的绝缘膜，然后，通过各向异性蚀刻，在栅极电极302及栅极绝缘膜301的两侧面上形成最终的厚度为4nm左右的偏移间隔层309a、309b。这里，偏移间隔层309a、309b使用氧化硅，但也可以使用氮化硅(SiN)或HfO2等high－k绝缘膜。
接着，如图9的部分(e)所示，以偏移间隔层309a、309b及栅极电极302为掩模，对于半导体基板130B，通过角度注入而以注入能量40keV将注入剂量为2×1013/cm2左右的作为N型杂质的例如磷(P)离子进行离子注入。接着，通过角度注入而以注入能量80keV将注入剂量为1×1013/cm2左右的作为N型杂质的例如砷(As)离子进行离子注入，形成N型袋状杂质注入层307Aa、307Ab。这里，P离子和As离子的注入的顺序没有特别限制。
在该例中，对于N型袋状杂质注入层307Aa、307Ab注入P离子及As离子双方。但是，也可以对于N型袋状杂质注入层307Aa、307Ab仅注入P离子及As离子的一方。
接着，如图10的部分(a)所示，以偏移间隔层309a、309b及栅极电极302为掩模，对于半导体基板130B，以注入能量10keV将注入剂量为5×1014/cm2左右的锗(Ge)离子进行注入，从而在半导体基板130B有选择地形成非晶层310a、310b。这里，在非晶层310a、310b的形成中使用锗，但也可以使用硅(Si)、氩(Ar)、氪(Kr)、氙(Xe)或碳(C)等。
接着，如图10的部分(b)所示，在形成了非晶层310a、310b的状态下，以偏移间隔层309a、309b及栅极电极302为掩模，对于半导体基板130B，以注入能量5keV将注入剂量为1×1015/cm2左右的碳(C)离子进行离子注入，形成碳注入层311Aa、311Ab。另外，碳离子的离子注入只要是例如注入能量为1keV到10keV、注入剂量为1×1014/cm2到3×1015/cm2的范围即可。此时，也可以代替碳离子而使用含碳的分子例如C5H5、C7H7等分子离子。此外，也可以代替作为防扩散用的杂质离子的碳离子而使用氮离子、氟离子等。此外，在非晶层310a、310b的形成中代替锗而使用碳或含碳的分子离子的情况下，还能够同时进行非晶层310a、310b的形成工序和碳注入层311Aa、311Ab的形成工序。此外，也可以在N型袋状杂质注入中使用锑(Sb)等质量数比较大的离子，在袋状注入时将半导体基板130B非晶化。
接着，如图10的部分(c)所示，以偏移间隔层309a、309b及栅极电极302为掩模，对于半导体基板130B，以注入能量0.5keV将注入剂量为5×1014/cm2左右的作为P型杂质的例如硼(B)离子进行离子注入，在碳注入层311Aa、311Ab的上部形成第1P型杂质注入层306Aa、306Ab。另外，也可以代替硼而使用二氟化硼(BF2)、或例如B18Hx或B10Hx等的簇硼(clusterboron)、或铟(In)。
图12是表示图5的扩展形成区域中的深度方向的杂质分布的曲线图。在图12的部分(a)中，以对数刻度表示硼离子刚注入后的各杂质(硼(B)、碳(C)及锗(Ge))在半导体基板130B的深度方向上的浓度分布(杂质分布)。如图12的部分(a)所示，在本制造方法例的锗的注入条件中，非晶层310a、310b的深度为约30nm。
接着，对于半导体基板130B，进行例如通过激光退火将基板温度从1200℃升温到1350℃并在峰值温度附近保持1ms左右的第2急速热处理。通过该第2急速热处理，如图10的部分(d)所示，在半导体基板130B中的栅极电极302的侧方的区域，分别形成硼离子扩散了的具有比较浅的结面的第1扩展扩散层306a、306b、以及在N型袋状杂质注入层307Aa、307Ab中包含的磷离子及砷离子扩散了的作为N型袋状扩散层的第1袋状扩散层307a、307b。这里，在毫秒单位的第2急速热处理中使用激光退火，但也可以使用闪光灯退火等所谓的毫秒退火(MSA)法。进而，在第2急速热处理中，对于半导体基板130B，也可以使用以约200℃/sec的升温速率从850℃升温到1050℃左右、将峰值温度最大保持10秒左右或不保持峰值温度的退火，例如低温化的spike－RTA。
在图12的部分(b)中，以对数刻度表示通过第2急速热处理形成的作为P型扩展高浓度扩散层的第1扩展扩散层306a、306b中的杂质(B、C、Ge)在半导体基板130B的深度方向上的浓度分布。在进行第2急速热处理之后，在锗的离子注入时形成的非晶层310a、310b恢复为晶体层。硼进行扩散，在比刚离子注入后稍深的位置具有峰值。碳在离子注入时的浓度峰值位置附近具有由碳簇(carbon cluster)构成的第1峰值，在原来的非晶/晶体(a/c)界面附近也具有偏析后的第2峰值。锗具有相对于刚离子注入后大致不变的浓度分布。
这里，对“预非晶化”的概念进行说明。假设进行半导体基板中的某个区域的非晶化和具有极性即导电型的杂质向该区域的注入(例如，B离子等的注入)。该情况下，可以考虑依次进行非晶化及杂质注入。该情况下的非晶化可以称作预非晶化。如果将基板非晶化后进行离子注入，则离子注入时的沟道效应被抑制，能够形成较浅的注入分布。具体而言，能够形成所谓的拖尾较小的注入分布。并且，之后进行退火，从而发生非晶层恢复为晶体层的固相再生长(Solid Phase Epitaxial regrowth)，能带来杂质的高活化率和较浅的结深。在本制造方法例中，可以说进行了用来形成第1扩展扩散层306a、306b的B离子注入前的预非晶化。
接着，例如通过化学气相沉积(CVD)法，在半导体基板130B上，遍及包括偏移间隔层309a、309b及栅极电极302的整面，依次堆积膜厚为约10nm的由氧化硅构成的第1绝缘膜和膜厚为约40nm的由氮化硅构成的第2绝缘膜。然后，通过对所堆积的第1绝缘膜及第2绝缘膜进行各向异性蚀刻，如图11的部分(a)所示，在栅极电极302的栅极长度方向侧的侧面上，从第1绝缘膜形成第1侧墙308Aa、308Ab，从第2绝缘膜形成第2侧墙308Ba、308Bb。这里，第2侧墙308Ba、308Bb也可以代替氮化硅而是氧化硅，还可以通过由氧化硅和氮化硅构成的层叠膜形成。
接着，如图11的部分(b)所示，以栅极电极302、偏移间隔层309a、309b、第1侧墙308Aa、308Ab及第2侧墙308Ba、308Bb为掩模，对半导体基板130B，以注入能量3keV将注入剂量为3×1015/cm2左右的作为P型杂质的硼离子进行离子注入，形成第2P型杂质注入层313Aa、313Ab。
接着，如图11的部分(c)所示，对于半导体基板130B，例如通过激光退火，进行将基板温度从1200℃升温到1350℃并在峰值温度附近保持1ms左右的第3急速热处理。通过该第3急速热处理，在半导体基板130B的第1侧墙308Aa、308Ab、第2侧墙308Ba、308Bb的侧方的区域，形成硼离子扩散了的作为P型高浓度杂质扩散层的P型源极扩散层313a、P型漏极扩散层313b，该P型源极扩散层313a、P型漏极扩散层313b与第1扩展扩散层306a、306b连接并且具有比该第1扩展扩散层306a、306b深的结面。这里，在毫秒单位的急速热处理中使用激光退火，但也可以使用闪光灯退火等所谓的毫秒退火(MSA)法。此外，在第3急速热处理中，也可以使用以约200℃/sec到250℃/sec的升温速率从850℃升温到1050℃左右、将峰值温度最大保持10秒左右或不保持峰值温度的退火，例如spike－RTA。
另外，也可以将图10的部分(d)所示的第2急速热处理省略，该情况下由第3急速热处理兼顾。
这样，根据本制造方法，在图10的部分(c)所示的第1P型杂质注入层306Aa、306Ab的形成工序中，在以低能量进行扩展扩散层形成用的离子注入之前，在图10的部分(a)所示的工序中将半导体基板130B用锗进行非晶化，然后在图10的部分(b)所示的工序中作为防扩散用的杂质而注入碳。碳有抑制杂质原子的瞬态增强扩散(TED)的效果。碳由于较大地抑制硼及磷的扩散，所以对于P型场效应晶体管(pFET：p－type field effect transistor)及N型场效应晶体管(nFET：n－type field effect transistor)各自的较浅的扩散层的形成是有效的。
由于对第1扩展扩散层306a、306b的形成区域共同注入(co－implant)碳，所以碳在热处理时起到将半导体基板130B中的过剩点缺陷除去的作用。由此，通过离子注入导入的过剩点缺陷减少，硼及磷等杂质原子的TED被抑制，能够将各扩散层的结深保持得较浅。
由此，通过满足上述条件的碳的注入，能够可靠地形成具有较浅的结并且抑制结泄漏(junction leakage)、此外由剂量损失(dose loss)引起的电阻值的增大得以抑制的低电阻的第1扩展扩散层306a、306b。
如上述那样，有第1周边区域R2由于摄像装置的制造过程中的热而被加热的情况。但是，即使在这样的情况下，也能够得到基于碳的注入的扩散抑制效果及相关联的效果。
在一例中，在制作了第1周边区域R2的构造后，在第1周边区域R2上制作像素区域R1的构造。具体而言，在像素区域R1中，在层间膜中形成开口。可以是，在开口形成后，在像素区域R1中进行构成电荷积蓄区域Z的杂质区域等的注入。接着，在像素区域R1中，使多晶硅堆积以填充上述的开口，从而进行开口了的插塞部的埋入。多晶硅可以掺杂有磷。接着，进行将包括插塞部的像素区域R1加热的加热处理。该加热处理例如是以850℃进行10分钟左右的加热处理。通过该加热处理，第1周边区域R2也被加热。但是，在第1周边区域R2中，通过基于碳注入的扩散抑制效果，抑制了导电型杂质的再分布，能够维持较浅的结。
即使仅着眼于第1周边区域R2的第1周边晶体管27的制造时，基于碳注入的扩散抑制效果也是有效的。进而，如上述那样，即使在第1周边区域R2通过用来将像素区域R1加热的加热处理而被加热的情况下，也能够发挥基于碳注入的扩散抑制效果。
另外，作为N型袋状扩散层即第1袋状扩散层307a、307b中的杂质，也可以仅使用磷(P)。在使用磷的情况下，与使用砷(As)的情况相比，碳离子的防扩散效果变得更强。
本公开的晶体管及其制造方法能够实现伴随微细化的扩展扩散层的浅结化和低电阻化，对于具有高驱动力的MIS型的晶体管及其制造方法等是有用的。
(像素区域及周边区域的晶体管)
以下，参照图13至图24对像素区域的晶体管及周边区域的晶体管进一步进行说明。图13、图14、图16、图17、图18、图19、图21及图22是说明像素区域的晶体管及周边区域的晶体管的示意性立体图。图15、图20、图23及图24是表示像素区域的晶体管及周边区域的晶体管的示意性剖视图。另外，在图13至图24中，省略了遮断区域200A、200B的图示。
以下，有将之前使用过的用语改称作其他用语的情况。例如，有将P型源极扩散层313a、P型漏极扩散层313b的一方称作源极，将另一方称作漏极的情况。
以下，有将作为第1周边晶体管27的源极的P型源极扩散层313a称作第1源极的情况。有将作为第1周边晶体管27的漏极的P型漏极扩散层313b称作第1漏极的情况。
如图18及图19所示，摄像装置也可以具备第2周边区域R3。
可以用1个半导体基板构成像素区域R1，用另1个半导体基板构成第1周边区域R2。也可以用1个半导体基板构成像素区域R1，用另1个半导体基板构成第1周边区域R2，再用另1个半导体基板构成第2周边区域R3。也可以用1个半导体基板构成像素区域R1，用另1个半导体基板构成第1周边区域R2及第2周边区域R3。也可以用1个半导体基板构成像素区域R1及第2周边区域R3，用另1个半导体基板构成第1周边区域R2。这样，在本实施方式中，摄像装置可能具有多个半导体基板。
以下，有使用像素基板部、第1周边基板部及第2周边基板部这样的用语的情况。像素基板部可以是多个半导体基板中的包含在像素区域R1中的部分。第1周边基板部可以是多个半导体基板中的包含在第1周边区域R2中的部分。第2周边基板部可以是多个半导体基板中的包含在第2周边区域R3中的部分。
可以是，像素基板部包含在1个半导体基板中，第1周边基板部包含在另1个半导体基板中，第2周边基板部包含在再另1个半导体基板中。也可以是，像素基板部包含在1个半导体基板中，第1周边基板部及第2周边基板部包含在另1个半导体基板中。也可以是，像素基板部及第2周边基板部包含在1个半导体基板中，第1周边基板部包含在另1个半导体基板中。
像素基板部具体也可以称作像素半导体基板部。第1周边基板部具体也可以称作第1周边半导体基板部。第2周边基板部具体也可以称作第2周边半导体基板部。
对“像素晶体管”这一用语进行说明。像素晶体管是像素区域R1具有的晶体管。例如，放大晶体管22、地址晶体管24及复位晶体管26对应于像素晶体管。在图13至图37B中，作为像素晶体管而例示了放大晶体管22。此外，以下，对像素晶体管是放大晶体管22的情况进行说明。但是，只要没有矛盾，在以下的说明中就能够将放大晶体管22改称作像素晶体管、地址晶体管24或复位晶体管26。关于源极及漏极等晶体管具有的要素以及布线等与晶体管建立了关联的要素，也可以进行适当的改称。
像素晶体管的栅极绝缘膜可以称作像素栅极绝缘膜。像素晶体管的栅极绝缘膜可以称作放大栅极绝缘膜。第1周边晶体管的栅极绝缘膜可以称作第1周边栅极绝缘膜。第2周边晶体管的栅极绝缘膜可以称作第2周边栅极绝缘膜。
在图13及图14的例子中，第1周边区域R2及像素区域R1相互层叠。像素区域R1用半导体基板130A构成。第1周边区域R2用半导体基板130B构成。
在图13中，示意地表示了第1周边区域R2在平面观察时是矩形状的情况下的像素区域R1中的放大晶体管22和第1周边区域R2中的第1周边晶体管27。在图14中，示意地表示了第1周边区域R2在平面观察时是框状的情况下的像素区域R1中的放大晶体管22和第1周边区域R2中的第1周边晶体管27。具体而言，在图14中，第1周边区域R2在平面观察时是口字状。第1周边区域R2在平面观察时也可以是L字状，也可以是コ字状。
在第1周边区域R2，可以设有图像信号处理器(ISP)、存储器等元件。在第1周边区域R2中，可以将ISP、存储器等元件多层地层叠。
图15表示在图13及图14的例子中像素区域R1中的放大晶体管22及第1周边区域R2中的第1周边晶体管27可以具有的结构。在图15的例子中，放大晶体管22是N沟道MOSFET，第1周边晶体管27是P沟道MOSFET。但是，如上述那样，这些晶体管的导电型没有特别限定。这一点关于后述的晶体管427、727、827也是同样的。
在图15的例子中，第1周边晶体管27与参照图5说明的结构是同样的。但是，在图15的例子中，还能够代替第1周边晶体管27而采用其他晶体管。例如，还能够采用参照图6、图7或图8说明过的晶体管。
在图15的例子中，作为第1周边晶体管27的源极的P型源极扩散层313a与接触插塞cp连接。作为第1周边晶体管27的漏极的P型漏极扩散层313b与接触插塞cp连接。第1周边晶体管27的栅极电极302与接触插塞cp连接。
接触插塞cp在一例中是金属插塞。作为接触插塞cp能够含有的金属，可以例示钨、铜等。
在图15的例子中，放大晶体管22具有源极67a、漏极67b和栅极电极67c。源极67a是N型的杂质区域。漏极67b是N型的杂质区域。栅极电极67c例如由多晶硅材料形成。
在源极67a与漏极67b之间，形成有沟道扩散层68。沟道扩散层68是N型的杂质区域。
在栅极电极67c与像素基板部之间形成有栅极绝缘膜69。具体而言，栅极绝缘膜69是氧化膜。栅极绝缘膜69在一例中含有氧化硅，在一具体例中含有二氧化硅。
在栅极电极67c及栅极绝缘膜69上，形成有偏移间隔层70。偏移间隔层70在一例中含有氧化硅，在一具体例中含有二氧化硅。
在源极67a侧，在偏移间隔层70上形成有第1侧墙71a。在图15的例子中，第1侧墙71a是剖面L字状。在第1侧墙71a的外侧，形成有第2侧墙72a。
在漏极67b侧，在偏移间隔层70上形成有第1侧墙71b。在图15的例子中，第1侧墙71b是剖面L字状。在第1侧墙71b的外侧，形成有第2侧墙72b。
第1侧墙71a在一例中含有氧化硅，在一具体例中含有二氧化硅。这一点关于第1侧墙71b也是同样的。第2侧墙72a在一例中具有包含多个绝缘层的层叠构造，在一具体例中含有二氧化硅层和氮化硅层。这一点关于第2侧墙72b也是同样的。
在栅极电极67c上，在偏移间隔层70中形成有贯通孔。经由该贯通孔，接触插塞cx与栅极电极67c连接。在漏极67b上，在栅极绝缘膜69及偏移间隔层70中形成有贯通孔。经由该贯通孔，接触插塞cx与漏极67b连接。
接触插塞cx例如是多晶硅插塞。接触插塞cx也可以为了提高导电性而掺杂有磷等杂质。
另外，也可以采用将接触插塞cx与源极67a连接的形态。具体而言，可以是，在源极67a上，在栅极绝缘膜69及偏移间隔层70中形成贯通孔，经由该贯通孔，接触插塞cx与源极67a连接。
连接于栅极电极67c的接触插塞cx与插塞cy连接。连接于漏极67b的接触插塞cx与插塞cy连接。在存在连接于源极67a的接触插塞cx的情况下，可以将该接触插塞cx与插塞cy连接。
插塞cy在一例中是金属插塞。作为插塞cy能够含有的金属，可以例示钨、铜等。
根据参照图1至图15的说明可以理解到，本实施方式的摄像装置具备像素区域R1及第1周边区域R2。像素区域R1具有像素基板部。第1周边区域R2具有第1周边基板部。像素基板部及第1周边基板部相互层叠。“像素基板部及第1周边基板部相互层叠”这一表现意在包含以下两种形态，即：在像素基板部及第1周边基板部之间存在间隔物的形态和不存在间隔物的形态。典型的是，像素基板部及第1周边基板部隔着绝缘部而层叠。绝缘部可以对应于图3的层间绝缘层90B。
像素区域R1具有放大晶体管22。放大晶体管22设在像素基板部。第1周边区域R2具有第1周边晶体管27。第1周边晶体管27设在第1周边基板部。在一例中，第1周边晶体管27是逻辑晶体管。第1周边晶体管27可以是平面型(planar型)的晶体管，也可以是三维构造晶体管。三维构造晶体管的第1例是FinFET(Fin Field－Effect Transistor)。三维构造晶体管的第2例是纳米线FET等GAA(Gate all around)FET。三维构造晶体管的第3例是纳米片FET。
在本实施方式中，放大晶体管22输出与通过光电变换得到的信号电荷对应的信号电压。光电变换在光电变换层12中进行。具体而言，形成有将信号电荷从光电变换层12向电荷积蓄区域Z引导的路径、以及将信号电荷从电荷积蓄区域Z向放大晶体管22的栅极电极67c引导的路径。在图3的例子中，电荷积蓄区域Z对应于杂质区域60n。如上述那样，电荷积蓄区域Z包含在电荷积蓄节点FD中。
如图15所示，在本实施方式中，第1周边晶体管27的栅极长L27比放大晶体管22的栅极长L22短。
第1周边晶体管27的栅极长L27相对于放大晶体管22的栅极长L22的比率L27/L22例如是0.8以下，也可以是0.34以下。该比率例如是0.01以上，也可以是0.05以上。
这里，栅极长是指从源极朝向漏极或从漏极朝向源极的方向上的栅极电极的尺寸。栅极宽是指在平面观察时与栅极长的方向正交的方向上的栅极电极的尺寸。在平面观察时与栅极长的方向正交的方向也可以称作进深方向。
在本实施方式中，第1周边晶体管27的栅极绝缘膜301比放大晶体管22的栅极绝缘膜69薄。
第1周边晶体管27的栅极绝缘膜301的厚度T301相对于放大晶体管22的栅极绝缘膜69的厚度T69的比率T301/T69例如是0.7以下，也可以是0.36以下。该比率例如是0.1以上，也可以是0.2以上。
在一例中，第1周边晶体管27具有第1特定层。第1特定层位于第1周边基板部内。第1特定层包含导电型杂质及特定种。
导电型杂质是具有导电型的杂质。即，导电型杂质是P型或N型的杂质。
在本实施方式中，特定种是对导电型杂质的瞬态增强扩散的抑制有贡献的至少1种杂质。特定种可以包含从由碳、氮及氟构成的组中选择的至少1种。碳、氮及氟能够抑制导电型杂质的瞬态增强扩散。即，特定种可以包含抑制导电型杂质的瞬态增强扩散的至少1种杂质。此外，特定种可以包含从由锗、硅及氩构成的组中选择的至少1种。锗、硅及氩可以是能够提高由以碳为例的杂质带来的导电型杂质的扩散抑制作用的进行了预非晶化的痕迹。即，特定种可以包含能够提高由以碳为例的杂质带来的导电型杂质的扩散抑制作用的作为进行了预非晶化的痕迹的至少1种杂质。在上述的例子中，特定种也可以称作共注入种。第1特定层中的特定种的浓度例如是5×1016atoms/cm3以上。第1特定层中的特定种的浓度也可以是5×1017atoms/cm3以上。
如上述那样，第1特定层包含导电型杂质及特定种。使用这样的第1特定层的技术适合于考虑第1周边区域R2中的第1周边晶体管27的存在而使摄像装置的性能提高。
在一例中，第1周边晶体管27具有作为第1源极的P型源极扩散层313a以及作为第1漏极的P型漏极扩散层313b。从由作为第1源极的P型源极扩散层313a以及作为第1漏极的P型漏极扩散层313b构成的组中选择的至少一方包含第1特定层。
在一例中，第1周边晶体管27具有第1扩展扩散层EX1。第1扩展扩散层EX1与作为第1源极的P型源极扩散层313a或作为第1漏极的P型漏极扩散层313b邻接。第1扩展扩散层EX1比作为第1源极的P型源极扩散层313a及作为第1漏极的P型漏极扩散层313b浅。第1扩展扩散层EX1包含第1特定层。第1扩展扩散层EX1是第1扩展扩散层306a或第1扩展扩散层306b。
“扩展扩散层与源极邻接”这一表现具体而言是指扩展扩散层与源极连接。关于“扩展扩散层与漏极邻接”、“袋状扩散层与源极邻接”、“袋状扩散层与漏极邻接”等类似的表现也是同样的，具体是指这些要素相连接。
“第1扩展扩散层EX1比作为第1源极的P型源极扩散层313a及作为第1漏极的P型漏极扩散层313b浅”是指，在第1周边基板部的深度方向上，第1扩展扩散层EX1的最深部分位于比作为第1源极的P型源极扩散层313a及作为第1漏极的P型漏极扩散层313b的最深部分浅的位置。在上下文中，也可以将“较浅”称作“结深较浅”。扩展扩散层、源极及漏极的边界是结(junction)。结是N型杂质的浓度与P型杂质的浓度相等的部分。
“第1扩展扩散层EX1包含第1特定层”这一表现意在包含以下形态，即：第1特定层包含在第1扩展扩散层EX1内的形态、以及第1特定层从第1扩展扩散层EX1伸出的形态。关于“第1袋状扩散层P1包含第1特定层”等类似的表现也是同样的。
在图示的例子中，第1周边晶体管27具有第1扩展扩散层306a及第1扩展扩散层306b。第1扩展扩散层306a与作为第1源极的P型源极扩散层313a邻接。第1扩展扩散层306a比作为第1源极的P型源极扩散层313a及作为第1漏极的P型漏极扩散层313b浅。第1扩展扩散层306b与作为第1漏极的P型漏极扩散层313b邻接。第1扩展扩散层306b比作为第1源极的P型源极扩散层313a及作为第1漏极的P型漏极扩散层313b浅。第1扩展扩散层306a及第1扩展扩散层306b包含第1特定层。
在一例中，第1周边晶体管27具有第1袋状扩散层P1。第1袋状扩散层P1与作为第1源极的P型源极扩散层313a或作为第1漏极的P型漏极扩散层313b邻接。第1袋状扩散层P1包含第1特定层。第1袋状扩散层P1是第1袋状扩散层307a或第1袋状扩散层307b。
在图示的例子中，第1周边晶体管27具有第1袋状扩散层307a及第1袋状扩散层307b。第1袋状扩散层307a与作为第1源极的P型源极扩散层313a邻接。第1袋状扩散层307b与作为第1漏极的P型漏极扩散层313b邻接。第1袋状扩散层307a及第1袋状扩散层307b包含第1特定层。
也可以是，仅从作为第1源极的P型源极扩散层313a、作为第1漏极的P型漏极扩散层313b、第1扩展扩散层EX1及第1袋状扩散层P1中选择的1个包含第1特定层。具体而言，也可以是，仅从作为第1源极的P型源极扩散层313a、作为第1漏极的P型漏极扩散层313b、第1扩展扩散层306a、第1扩展扩散层306b、第1袋状扩散层307a及第1袋状扩散层307b中选择的1个包含第1特定层。
也可以是，从作为第1源极的P型源极扩散层313a、作为第1漏极的P型漏极扩散层313b、第1扩展扩散层EX1及第1袋状扩散层P1中选择的两个以上包含第1特定层。具体而言，也可以是，从作为第1源极的P型源极扩散层313a、作为第1漏极的P型漏极扩散层313b、第1扩展扩散层306a、第1扩展扩散层306b、第1袋状扩散层307a及第1袋状扩散层307b中选择的两个以上包含第1特定层。在从这些中选择的两个以上包含第1特定层的情况下，它们包含的特定种的种类可以相同也可以不同。例如可以是，作为第1源极的P型源极扩散层313a的特定种是碳，第1扩展扩散层EX1的特定种是氮及氟。此外，该情况下，它们包含的导电型杂质的导电型可以相同也可以不同。例如可以是，作为第1源极的P型源极扩散层313a及第1袋状扩散层P1的一方包含硼从而其导电型是P型，另一方包含磷从而其导电型是N型。
根据以上的说明可以理解到，摄像装置具有的第1特定层的数量可以是1个也可以是多个。
以下，说明使用第1特定层的技术能够贡献于上述那样的性能提高的状况的一例。
在本实施方式的摄像装置中，与像素区域R1有关的像素基板部以及与第1周边区域R2有关的第1周边基板部相互层叠。在这样的摄像装置的制造过程中，因为以下这样的理由，第1周边区域R2可能被加热。第1，可能通过在形成第1周边区域R2时供给的热将第1周边区域R2加热。第2，在将第1周边区域R2和像素区域R1分别形成并且之后将它们接合的情况下，可能通过用于接合的加热将第1周边区域R2加热。第3，在形成包括第1周边区域R2及像素区域R1的层叠构造之后执行像素区域R1的加热处理的情况下，可能通过该加热处理将第1周边区域R2加热。如果第1周边区域R2的第1周边晶体管27被加热，则导电型杂质可能扩散。导电型杂质的扩散可能使第1周边晶体管27的性能变差。第1周边晶体管27的性能的变差可能使作为摄像装置的整体的性能变差。但是，在本实施方式的一例中，第1特定层包含导电型杂质及特定种。特定种能够贡献于导电型杂质的扩散抑制。该扩散抑制作用能够抑制第1周边晶体管27的性能变差。
对作为第1周边区域R2可能被加热的第3个理由而举出的加热处理进一步进行说明。加热处理能够在像素区域R1中使像素基板部的缺陷减少。通过使缺陷减少，能够抑制摄像装置中的暗电流。另一方面，在第1周边区域R2中，使缺陷减少的必要性并不一定高。倒不如说，在第1周边区域R2中，存在应该抑制由于伴随加热处理的导电型杂质的扩散而引起的第1周边晶体管27的性能变差的情况。性能变差例如是第1周边晶体管27的阈值电压的不希望的变化。
特别是，在本实施方式中，第1周边晶体管27包含从由第1特征及第2特征构成的组中选择的至少一方。第1特征是第1周边晶体管27的栅极长L27比放大晶体管22的栅极长L22短这一特征。第2特征是第1周边晶体管27的栅极绝缘膜301比放大晶体管22的栅极绝缘膜69薄这一特征。在第1周边晶体管27具有包含从由第1特征及第2特征构成的组中选择的至少一方这样的微细构造的情况下，第1周边晶体管27的性能容易受到因由加热处理造成的导电型杂质的扩散再分布带来的影响。
关于这一点，如上述那样，在本实施方式的一例中，第1特定层包含导电型杂质及特定种。特定种能够贡献于导电型杂质的扩散抑制。该扩散抑制作用能够抑制第1周边晶体管27的性能变差。因此，能够在享受暗电流抑制这一上述优点的同时，抑制第1周边晶体管27的性能变差这一上述缺点。
这里，考虑第1特定层包含在第1扩展扩散层EX1中、并且第1周边晶体管27的栅极长L27比放大晶体管22的栅极长L22短的第1例。在摄像装置的制造过程中，有进行加热处理的情况。加热处理能够在像素区域R1中使像素基板部中的缺陷减少。通过使缺陷减少，能够抑制摄像装置中的暗电流。另一方面，在L27<L22的情况下，在第1周边晶体管27中，与放大晶体管22相比，通过加热更容易出现短沟道效应(short-channel effect)。短沟道效应使晶体管的阈值电压从希望的值变化，会导致晶体管的性能下降。这样，加热处理带来在像素区域R1中抑制暗电流的优点，另一方面，可能带来在第1周边区域R2中使短沟道效应显现的缺点。这里，阈值电压是指在晶体管中开始流过漏极电流时的晶体管的栅极源极间电压。
关于这一点，在第1例中，第1扩展扩散层EX1包含导电型杂质及特定种。特定种能够贡献于导电型杂质的扩散抑制。该扩散抑制作用能够抑制第1周边晶体管27中的短沟道效应。因此，能够在享受暗电流抑制这一上述优点的同时，抑制短沟道效应这一上述缺点。
如上述那样，在第1例中，通过第1扩展扩散层EX1的特定种所带来的扩散抑制作用，抑制了由加热处理引起的第1周边晶体管27的短沟道效应。这意味着，与没有扩散抑制作用的情况相比，加热处理的热预算(thermal budget)的裕度扩大。因此，能够通过增大加热处理的时间、温度等，抑制像素区域R1中的暗电流而不使第1周边晶体管27的短沟道效应显现。
考虑第1特定层包含在从由作为第1源极的P型源极扩散层313a及作为第1漏极的P型漏极扩散层313b构成的组中选择的至少一方中、并且第1周边晶体管27的栅极长L27比放大晶体管22的栅极长L22短的第2例。在第2例中，也与第1例同样，能够通过增大加热处理的时间及温度等，抑制像素区域R1中的暗电流而不使第1周边晶体管27的短沟道效应显现。
考虑第1特定层包含在第1袋状扩散层P1中、并且第1周边晶体管27的栅极长L27比放大晶体管22的栅极长L22短的第3例。在第3例中，通过第1袋状扩散层P1的导电型杂质的扩散抑制，能够抑制第1周边晶体管27的阈值电压的偏差。因此，根据第3例，与第1例同样，能够通过增大加热处理的时间及温度等，抑制像素区域R1中的暗电流而不使第1周边晶体管27的阈值电压的偏差显现。
如上述那样，半导体基板130A也可以是通过外延生长而在表面设有半导体层的基板。关于半导体基板130B、半导体基板130C、像素基板部、第1周边基板部及第2周边基板部也是同样的。在来源于外延生长的半导体层中，容易减少不想要的碳的含有。这能够贡献于像素区域R1中的暗电流的抑制。此外，这容易导致与碳等特定种的浓度有关的、像素区域R1与第1周边区域R2的差。
如上述那样，半导体基板130A也可以是P型硅基板。但是，半导体基板130A也可以是N型硅基板。关于半导体基板130B、半导体基板130C、像素基板部、第1周边基板部及第2周边基板部也是同样的。
在一例中，像素区域R1具有光电变换层12。光电变换层12、像素基板部及第1周边基板部相互层叠。在典型例中，在制作具有这样的结构的像素区域R1的情况下，实施上述那样的加热处理。因此，在具备具有该结构的像素区域R1的摄像装置中，能够在抑制第1周边晶体管27的性能变差的同时享受抑制暗电流这样的上述效果。
在一例中，摄像装置的制造方法依次包括第1步骤及第2步骤。在第1步骤中，制作包含像素基板部及第1周边基板部的层叠构造。在第2步骤中，将层叠构造中的像素基板部加热。在这样的制造方法中，通过像素基板部的加热，第1周边基板部也可能被加热。该情况下，能够在抑制第1周边晶体管27的性能变差的同时享受抑制暗电流这样的上述效果。在一具体例中，在第2步骤中，为了使像素基板部、特别是电荷积蓄部附近的各种各样的晶体缺陷及缺陷能级恢复而进行热处理。通过这样的对像素基板部的加热，第1周边基板部也可能被加热。还能够将摄像装置通过其他制造方法制造。
光电变换层12也可以是全色膜。此外，光电变换层12也可以是正色膜那样的对于一部分波长范围的光不具有灵敏度的膜。
导电型杂质可以是P型杂质。作为P型的导电型杂质，可以例示硼、铟等。此外，导电型杂质可以是N型杂质。作为N型的导电型杂质，可以例示磷、砷、锑、铋等。
第1源极、第1漏极及第1扩展扩散层EX1可以具有第1导电型的导电型杂质。关于第1扩展扩散层306a及第1扩展扩散层306b也是同样的。相对于此，第1袋状扩散层P1可以具有第2导电型的导电型杂质。关于第1袋状扩散层307a及第1袋状扩散层307b也是同样的。第1导电型是N型或P型。此外，第2导电型是与第1导电型相反的导电型。第2导电型是P型或N型。
在一具体例中，第1周边晶体管27是逻辑晶体管。第1周边晶体管27能够进行数字动作。在这样的第1周边晶体管27中，有以速度为优先的情况。为了使晶体管进行高速动作，晶体管为微细晶体管是有利的。此外，晶体管为微细晶体管从确保晶体管的高驱动力的观点看也是有利的。关于这一点，在该具体例中，第1周边晶体管27的栅极长L27比放大晶体管22的栅极长L22短。此外，第1周边晶体管27的栅极绝缘膜301比放大晶体管22的栅极绝缘膜69薄。栅极长L27短且栅极绝缘膜301薄从使第1周边晶体管27高速地以高驱动力动作的观点看是有利的。栅极长L27短且栅极绝缘膜301薄所带来的该优越性例如在第1周边晶体管27是平面型(planar型)晶体管的情况下得以发挥。此外，该具体例的第1周边晶体管27例如位于控制部与像素驱动器部之间。
在一例中，第1特定层包含锗。根据上述的说明可以理解到，在第1周边晶体管27的制造过程中，锗能够将第1周边基板部内预非晶化。在被预非晶化了的区域中，由以碳为例的杂质带来的导电型杂质的扩散抑制作用容易变高。该例中的锗可以是能够提高由以碳为例的杂质带来的导电型杂质的扩散抑制作用的进行了预非晶化的痕迹。
第1特定层也可以代替锗或与锗一起含有硅、氩、氪或氙。更一般地讲，第1特定层也可以包含从由锗、硅、氩、氪及氙构成的组中选择的至少1种元素。这些元素可以是能够提高由以碳为例的杂质带来的导电型杂质的扩散抑制作用的进行了预非晶化的痕迹。
在一例中，第1周边晶体管27含有范围末端(EOR)缺陷。第1特定层的至少一部分位于EOR缺陷的上方且在平面观察时与EOR缺陷重合的位置。在上下文中，EOR缺陷的上方是指从EOR缺陷来看的第1周边基板部的设有栅极电极302的表面侧。如上述那样，在第1周边基板部内的被预非晶化了的区域中，由以碳为例的杂质带来的导电型杂质的扩散抑制作用容易变高。根据上述的说明可以理解到，在第1周边晶体管27的制造过程中，在第1周边基板部非晶化的状态下实施了热处理的情况下，在热处理前的非晶/晶体(a/c)界面正下方的区域可能形成EOR缺陷。该例中的EOR缺陷可以是能够提高由以碳为例的杂质带来的导电型杂质的扩散抑制作用的进行了预非晶化的痕迹。也可以是，第1特定层的整体位于EOR缺陷的上方且在平面观察时与EOR缺陷重合的位置。
在一例中，第1周边晶体管27在第1周边基板部的深度方向上包含特定种偏析的偏析部。第1特定层的至少一部分位于偏析部的上方并且在平面观察时与偏析部重合的位置。如上述那样，在第1周边基板部内的被预非晶化了的区域中，由以碳为例的杂质带来的导电型杂质的扩散抑制作用容易变高。在第1周边晶体管27的制造过程中，在第1周边基板部非晶化的状态下实施了热处理的情况下，可能在热处理前的非晶/晶体(a/c)界面正下方的区域形成偏析部。该例中的偏析部可以是能够提高由以碳为例的杂质带来的导电型杂质的扩散抑制作用的进行了预非晶化的痕迹。也可以是，第1特定层的整体位于偏析部的上方并且在平面观察时与偏析部重合的位置。另外，在“特定种偏析的偏析部”这样的表现中，“偏析”是指特定种分布不均匀，不是要限定偏析部的形成过程。
关于偏析部，利用浓度分布进行说明，该浓度分布是特定种的浓度相对于第1周边基板部的深度的关系。在存在偏析部的情况下，在上述浓度分布中，在与热处理前的非晶/晶体(a/c)界面的深度实质上对应的第1深度，浓度取极小值。在上述浓度分布中，在比第1深度深的第2深度，浓度取极大值。偏析部是指第1周边基板部中的比第1深度深并且特定种的浓度比上述极小值高的部分。在图12的部分(b)的碳的分布中，“原来的a/c界面”与第1深度实质上对应，“原来的a/c界面”正下方的向上凸的部分对应于偏析部。
在本实施方式中，像素区域R1包含电荷积蓄区域Z。在电荷积蓄区域Z中，积蓄通过光电变换生成的电荷。电荷积蓄区域Z是杂质区域。在图3的例子中，电荷积蓄区域Z对应于杂质区域60n。具体而言，在光电变换部10中进行光电变换，所生成的电荷经由插塞cy及接触插塞cx而被向电荷积蓄区域Z输送，并积蓄在电荷积蓄区域Z中。
在一例中，偏析部比电荷积蓄区域Z浅。“偏析部比电荷积蓄区域Z浅”，是指在像素基板部或第1周边基板部的深度方向上，偏析部的最深部分位于比电荷积蓄区域Z的最深部分浅的位置。
在一例中，第1特定层中的碳的浓度比电荷积蓄区域Z中的碳的浓度高。第1特定层中的碳能够抑制导电型杂质的扩散。另一方面，电荷积蓄区域Z中的碳的存在可能成为暗电流的原因。由此，第1特定层中的碳的浓度比电荷积蓄区域Z中的碳的浓度高这一特征，是高性能的摄像装置能够具有的特征。关于“第1特定层中的碳的浓度比电荷积蓄区域Z中的碳的浓度高”这样的表现，电荷积蓄区域Z中的碳的浓度可以是零也可以比零高。
这里，电荷积蓄区域Z的边界是结。如上述那样，结是N型的杂质的浓度与P型的杂质的浓度相等的部分。
在第1定义中，“第1特定层中的碳的浓度比电荷积蓄区域Z中的碳的浓度高”这样的表现中的“碳的浓度”是浓度的最大值。在第2定义中，该表现中的“碳的浓度”是平均浓度。在上述的例子中，在可以基于从由第1定义及第2定义构成的组中选择的至少一方而表示为“第1特定层中的碳的浓度比电荷积蓄区域Z中的碳的浓度高”的情况下，视为“第1特定层中的碳的浓度比电荷积蓄区域Z中的碳的浓度高”。
考虑特定种是碳的情况。第1特定层中的碳的浓度C2相对于电荷积蓄区域Z中的碳的浓度C1的比率C2/C1例如是1×105以上。该比率例如是1×1011以下。
考虑特定种是碳、并且第1特定层包含在第1扩展扩散层EX1中的情况。第1扩展扩散层EX1中的导电型杂质的浓度例如是1×1017atoms/cm3以上。第1扩展扩散层EX1中的碳的浓度例如是1×1017atoms/cm3以上。第1扩展扩散层EX1中的导电型杂质的浓度例如是1×1022atoms/cm3以下。第1扩展扩散层EX1中的碳的浓度例如是1×1022atoms/cm3以下。这些说明能够适用于第1扩展扩散层306a及306b双方。
在一例中，电荷积蓄区域Z中的碳的浓度实质上为零。这里，所谓电荷积蓄区域Z中的碳的浓度实质上为零，例如是指电荷积蓄区域Z中的碳的浓度小于5×1016atoms/cm3。在电荷积蓄区域Z中，可以不存在有意地提供的碳。电荷积蓄区域Z中的碳的浓度也可以是0atoms/cm3。
在一例中，第1特定层中的碳的浓度比放大晶体管22的栅极下的碳的浓度高。该结构从减小暗电流的观点来看是有利的。这里，“放大晶体管22的栅极下”是指栅极电极67c侧的像素基板部的表面中的在平面观察时与放大晶体管22的栅极电极67c重合的部分。在“第1特定层中的碳的浓度比放大晶体管22的栅极下的碳的浓度高”这样的表现中，放大晶体管22的栅极下的碳的浓度可以是零也可以比零高。
在第1定义中，“第1特定层中的碳的浓度比放大晶体管22的栅极下的碳的浓度高”这样的表现中的“碳的浓度”是浓度的最大值。在第2定义中，该表现中的“碳的浓度”是平均浓度。在上述的例子中，在可以基于从由第1定义及第2定义构成的组中选择的至少一方而表示为“第1特定层中的碳的浓度比放大晶体管22的栅极下的碳的浓度高”的情况下，视为“第1特定层中的碳的浓度比放大晶体管22的栅极下的碳的浓度高”。
在一例中，放大晶体管22不具有扩展扩散层。
此外，作为第1周边晶体管27的栅极电极302的材料，例如也能够使用掺杂有磷的多晶硅。但是，该情况下，当通过用来将像素区域R1加热的加热处理也加热了第1周边区域R2时，有磷渗出到第1周边基板部的情况。关于这一点，在一例的摄像装置中，在第1周边晶体管27中构成了High－k金属栅极。这样，能够抑制或避免杂质从栅极电极302向第1周边基板部的渗出。这对于第1周边晶体管27中的短沟道效应的抑制有贡献。具体而言，通过由金属形成的栅极电极302和由high－k材料形成的栅极绝缘膜301的组合，能够构成High－k金属栅极。high－k材料是指具有比二氧化硅高的介电常数的材料。high－k材料的例子是铪(Hf)、锆(Zr)及铝(Al)的氧化物或氮化物等。也可以将high－k材料称作高电介质材料。
第1周边区域R1可以具有1个第1周边晶体管27，也可以具有多个第1周边晶体管27。
在图16及图17的例子中，第1周边区域R2具有多个第1周边晶体管27。第1周边区域R2及像素区域R1相互层叠。像素区域R1用半导体基板130A构成。第1周边区域R2用半导体基板130B构成。
在图16中，示意地表示了第1周边区域R2在平面观察时为矩形状的情况下的像素区域R1中的放大晶体管22和第1周边区域R2中的多个第1周边晶体管27。在图17中，示意地表示了第1周边区域R2在平面观察时为框状的情况下的像素区域R1中的放大晶体管22和第1周边区域R2中的多个第1周边晶体管27。具体而言，在图17中，第1周边区域R2在平面观察时是口字状。第1周边区域R2在平面观察时也可以是L字状，也可以是コ字状。
在图16及图17的例子中，第1周边区域R2具有多个第1周边晶体管27。多个第1周边晶体管27包括晶体管27a及27b。“存在多个第1周边晶体管27”这样的表现并不是意味着这些晶体管必须完全相同。关于后述的“两个第1周边晶体管”也是同样的。
如图18及图19所示，摄像装置也可以具备第2周边区域R3。第2周边区域R3具有第2周边晶体管427。在一例中，第2周边晶体管427是逻辑晶体管。第2周边晶体管427可以是平面型(planar型)的晶体管，也可以是三维构造晶体管。三维构造晶体管的第1例是FinFET(Fin Field－Effect Transistor)。三维构造晶体管的第2例是纳米线FET等GAA(Gate allaround)FET。三维构造晶体管的第3例是纳米片FET。
在图18及图19的例子中，第1周边区域R2及像素区域R1相互层叠。第2周边区域R3及像素区域R1相互层叠。像素区域R1用半导体基板130A构成。第1周边区域R2及第2周边区域R3用半导体基板130B构成。在平面观察时，第2周边区域R3位于第1周边区域R2的外侧。在图18的例子中，在平面观察时，第2周边区域R3是L字状。在图19的例子中，在平面观察时，第2周边区域R3是框状，将第1周边区域R2包围。具体而言，在图19中，第2周边区域R3在平面观察时是口字状。第2周边区域R3也可以是コ字状。
根据上述的说明可以理解到，图18及图19的例子的摄像装置具备第2周边区域R3。第2周边区域R3具有第2周边基板部及第2周边晶体管427。第2周边晶体管427设在第2周边基板部。第1周边基板部及第2周边基板部包含在半导体基板130B中。在图18及图19的例子中，在平面观察时，第2周边区域R3位于第1周边区域R2的外侧。
图20表示在图18及图19的例子中第2周边区域R3中的第2周边晶体管427能够具有的结构。在图20的例子中，第2周边晶体管427是P沟道MOSFET。
在图20的例子中，第2周边区域R3的第2周边晶体管427具有与第1周边区域R2的第1周边晶体管27类似的点。具体而言，第2周边晶体管427与第1周边晶体管27同样是MIS晶体管。第2周边晶体管427与第1周边晶体管27同样地，包括栅极电极402、第2源极413a、第2漏极413b、第2扩展扩散层406a、406b、第2袋状扩散层407a、407b、沟道扩散层403、栅极绝缘膜401、偏移间隔层409a、409b、第1侧墙408Aa、408Ab、第2侧墙408Ba、408Bb。只要没有特别矛盾，关于这些构成要素，就能够在有关第2周边晶体管427的说明中援用与第1周边晶体管27有关的说明。
在一例中，第2周边晶体管427具有第2特定层。第2特定层位于第2周边基板部内。第2特定层包含导电型杂质。
第2特定层的导电型杂质的组成和第1特定层的导电型杂质的组成可以相同也可以不同。
第2特定层可以包含特定种。第2特定层具有的特定种可以与第1特定层具有的特定种相同也可以不同。例如可以是，第1特定层的特定种是碳，第2特定层的特定种是氮及氟。在第2特定层包含特定种的情况下，第2特定层中的特定种的浓度例如是5×1016atoms/cm3以上。第2特定层中的特定种的浓度也可以是5×1017atoms/cm3以上。
在一例中，第2周边晶体管427具有第2源极413a及第2漏极413b。从由第2源极413a及第2漏极413b构成的组中选择的至少一方包含第2特定层。
在一例中，第2周边晶体管427具有第2扩展扩散层。第2扩展扩散层与第2源极413a或第2漏极413b邻接。第2扩展扩散层比第2源极413a及第2漏极413b浅。第2扩展扩散层包含第2特定层。第2扩展扩散层是第2扩展扩散层406a或第2扩展扩散层406b。
“第2扩展扩散层比第2源极413a及第2漏极413b浅”是指，在第2周边基板部的深度方向上，第2扩展扩散层的最深部分位于比第2源极413a及第2漏极413b的最深部分浅的位置。在上下文中，也能够将“较浅”称作“结深较浅”。
在图示的例子中，第2周边晶体管427具有第2扩展扩散层406a及第2扩展扩散层406b。第2扩展扩散层406a与第2源极413a邻接。第2扩展扩散层406a比第2源极413a及第2漏极413b浅。第2扩展扩散层406b与第2漏极413b邻接。第2扩展扩散层406b比第2源极413a及第2漏极413b浅。第2扩展扩散层406a及第2扩展扩散层406b包含第2特定层。
在一例中，第2周边晶体管427具有第2袋状扩散层。第2袋状扩散层与第2源极413a或第2漏极413b邻接。第2袋状扩散层包含第2特定层。第2袋状扩散层是第2袋状扩散层407a或第2袋状扩散层407b。
在图示的例子中，第2周边晶体管427具有第2袋状扩散层407a及第2袋状扩散层407b。第2袋状扩散层407a与第2源极413a邻接。第2袋状扩散层407b与第2漏极413b邻接。第2袋状扩散层407a及第2袋状扩散层407b包含第2特定层。
也可以是，仅从第2源极413a、第2漏极413b、第2扩展扩散层及第2袋状扩散层中选择的1个包含第2特定层。具体而言，也可以是，仅从第2源极413a、第2漏极413b、第2扩展扩散层406a、第2扩展扩散层406b、第2袋状扩散层407a及第2袋状扩散层407b中选择的1个包含第2特定层。
也可以是，从第2源极413a、第2漏极413b、第2扩展扩散层及第2袋状扩散层中选择的两个以上包含第2特定层。具体而言，也可以是，从第2源极413a、第2漏极413b、第2扩展扩散层406a、第2扩展扩散层406b、第2袋状扩散层407a及第2袋状扩散层407b中选择的两个以上包含第2特定层。在从它们中选择的两个以上包含第2特定层的情况下，它们包含的特定种的种类可以相同也可以不同。例如，也可以是，第2源极413a的特定种是碳，第2扩展扩散层的特定种是氮及氟。此外，该情况下，它们包含的导电型杂质的导电型可以相同也可以不同。例如也可以是，第2源极413a及第2袋状扩散层的一方含有硼，其导电型是P型，另一方含有磷，其导电型是N型。
根据以上的说明可以理解到，摄像装置既可以具有1个第2特定层，也可以具有多个第2特定层。
在一例中，第2扩展扩散层中的导电型杂质的浓度比第1扩展扩散层EX1中的导电型杂质的浓度低。第2扩展扩散层比第1扩展扩散层EX1深。如上述那样，第1扩展扩散层EX1是第1扩展扩散层306a或第1扩展扩散层306b。此外，第2扩展扩散层是第2扩展扩散层406a或第2扩展扩散层406b。
“第2扩展扩散层比第1扩展扩散层深”是指，在第1周边基板部或第2周边基板部的深度方向上，第2扩展扩散层的最深部分处于比第1扩展扩散层的最深部分深的位置。在上下文中，也能够将“较深”称作“结深较深”。
在第1定义中，“第2扩展扩散层中的导电型杂质的浓度比第1扩展扩散层中的导电型杂质的浓度低”这一表现中的“导电型杂质的浓度”是浓度的最大值。在第2定义中，该表现中的“导电型杂质的浓度”是平均浓度。在上述的例子中，在可以基于从由第1定义及第2定义构成的组中选择的至少一方而表示为“第2扩展扩散层中的导电型杂质的浓度比第1扩展扩散层中的导电型杂质的浓度低”的情况下，视为“第2扩展扩散层中的导电型杂质的浓度比第1扩展扩散层中的导电型杂质的浓度低”。此外，关于该表现，第1扩展扩散层中的导电型杂质的种类和第2扩展扩散层中的导电型杂质的种类可以相同也可以不同。例如可以是，第1扩展扩散层中的导电型杂质是硼，第2扩展扩散层中的导电型杂质是铟。
在图示的例子中，第2周边晶体管427具有第2扩展扩散层406a及第2扩展扩散层406b。第2扩展扩散层406a与第2源极413a邻接。第2扩展扩散层406a比第2源极413a及第2漏极413b浅。第2扩展扩散层406a具有导电型杂质。第2扩展扩散层406b与第2漏极413b邻接。第2扩展扩散层406b比第2源极413a及第2漏极413b浅。第2扩展扩散层406b具有导电型杂质。第2扩展扩散层406a中的导电型杂质的浓度比第1扩展扩散层306a中的导电型杂质的浓度低。第2扩展扩散层406a比第1扩展扩散层306a深。第2扩展扩散层406b中的导电型杂质的浓度比第1扩展扩散层306b中的导电型杂质的浓度低。第2扩展扩散层406b比第1扩展扩散层306b深。
在一例中，第1周边晶体管27的栅极长L27比第2周边晶体管427的栅极长L427短。第1周边晶体管27的栅极长L27较短对于第1周边晶体管27的微细化是有利的，从使第1周边晶体管27高速动作的观点看是有利的。在一具体例中，第2周边晶体管427包含在模拟处理部中，第1周边晶体管27包含在数字处理部中。在该具体例中，第1周边晶体管27和第2周边晶体管427采用不同的栅极长，由此在数字处理部中能够实现利用了栅极长L27较短的第1周边晶体管27的高速动作的数字处理。由于第1周边晶体管27更微细，能够实现数字处理部中的数字处理的高速化。另一方面，栅极长L427相对较长，从而能够抑制第2周边晶体管427的阈值电压的偏差。因此，能够一并实现模拟处理部中的第2周边晶体管427的模拟特性改善。
第1周边晶体管27的栅极长L27相对于第2周边晶体管427的栅极长L427的比率L27/L427例如是0.8以下，也可以是0.34以下。该比率例如是0.01以上，也可以是0.05以上。
在一例中，放大晶体管22的栅极长L22比第2周边晶体管427的栅极长L427长。放大晶体管22的栅极长L22较长对于放大晶体管22的特性提高是有利的。在一具体例中，放大晶体管22包含在模拟处理部中。在该具体例中，使栅极长L22较长，使放大晶体管22的阈值电压的偏差较小，容易改善Pelgrom系数。由此，在模拟处理部中，能够实现利用了放大晶体管22的良好模拟特性的模拟处理。
第2周边晶体管427的栅极长L427相对于放大晶体管22的栅极长L22的比率L427/L22例如是0.95以下，也可以是0.9以下。该比率例如是0.1以上，也可以是0.36以上。
在一例中，第1周边晶体管27的栅极绝缘膜301比第2周边晶体管427的栅极绝缘膜401薄。第1周边晶体管27的栅极绝缘膜301较薄对于第1周边晶体管27的微细化是有利的，从使第1周边晶体管27高速动作的观点看是有利的。在一具体例中，第2周边晶体管427包含在模拟处理部中，第1周边晶体管27包含在数字处理部中。在该具体例中，第1周边晶体管27和第2周边晶体管427采用不同的栅极绝缘膜厚度，从而在数字处理部中能够实现利用了栅极绝缘膜301较薄的第1周边晶体管27的高速动作的数字处理。由于第1周边晶体管27更微细，能够实现数字处理部中的数字处理的高速化。另一方面，栅极绝缘膜401相对较厚，从而能够抑制第2周边晶体管427的阈值电压的偏差。因此，能够一并实现模拟处理部中的第2周边晶体管427的模拟特性改善。
第1周边晶体管27的栅极绝缘膜301的厚度T301相对于第2周边晶体管427的栅极绝缘膜401的厚度T401的比率T301/T401例如是0.7以下，也可以是0.36以下。该比率例如是0.1以上，也可以是0.22以上。
在一例中，放大晶体管22的栅极绝缘膜69比第2周边晶体管427的栅极绝缘膜401厚。放大晶体管22的栅极绝缘膜69较厚对于放大晶体管22的特性提高是有利的。在一具体例中，放大晶体管22包含在模拟处理部中。在该具体例中，使栅极绝缘膜69较厚，使放大晶体管22的阈值电压的偏差变小，容易改善Pelgrom系数。由此，在模拟处理部中，能够实现利用了放大晶体管22的良好模拟特性的模拟处理。
第2周边晶体管427的栅极绝缘膜401的厚度T401相对于放大晶体管22的栅极绝缘膜69的厚度T69的比率T401/T69例如小于1。该比率例如是0.68以上。
在一具体例中，第2周边晶体管427是逻辑晶体管。第2周边晶体管427能够在植入到像素驱动器、负载传感器、列放大器、比较器等中的状态下进行模拟动作。在模拟动作中，动态范围大是有利的。为了确保较大的动态范围，晶体管的动作电压较高、使电压范围较大是有利的。例如，在像素电压是3V到3.5V左右的情况下，动作电压为3.3V是有利的。关于这一点，在该具体例中，第2周边晶体管427的栅极长L427比第1周边晶体管27的栅极长L27长。第2周边晶体管427的栅极绝缘膜401比第1周边晶体管27的栅极绝缘膜301厚。栅极长L427较长、栅极绝缘膜401较厚从使第2周边晶体管427的动作电压变高的观点看是有利的。另外，在上述的上下文中，动作电压是晶体管导通时的该晶体管的漏极电压。像素电压是像素中的电荷积蓄节点的电压。
在该具体例中，第2周边晶体管427的动作电压比第1周边晶体管27的动作电压高。第2周边晶体管427的动作电压例如是3.3V。第1周边晶体管27的动作电压例如是1.2V。
在该具体例中，在第2周边晶体管427中，与第1周边晶体管27相比，栅极长较长且栅极绝缘膜较厚，所以阈值电压的偏差较小。阈值电压的偏差较小也是有利的特征。此外，在该具体例中，第2周边晶体管427的阈值电压比第1周边晶体管27的阈值电压高。第2周边晶体管427的阈值电压例如是0.5V左右。第1周边晶体管27的阈值电压例如是0.3V左右。
在一例中，第1特定层中的特定种的浓度比第2特定层中的特定种的浓度高。在“第1特定层中的特定种的浓度比第2特定层中的特定种的浓度高”这一表现中，第2特定层中的特定种的浓度可以是零也可以比零高。
在第1定义中，“第1特定层中的特定种的浓度比第2特定层中的特定种的浓度高”这一表现中的“特定种的浓度”是浓度的最大值。在第2定义中，该表现中的“特定种的浓度”是平均浓度。在上述的例子中，在可以基于从由第1定义及第2定义构成的组中选择的至少一方而表示为“第1特定层中的特定种的浓度比第2特定层中的特定种的浓度高”的情况下，视为“第1特定层中的特定种的浓度比第2特定层中的特定种的浓度高”。此外，在该表现中，第1特定层中的特定种的种类与第2特定层中的特定种的种类可以相同也可以不同。例如可以是，第1特定层中的特定种是碳，第2特定层中的特定种是氮及氟。
在特定种由多个种类的杂质构成的情况下，特定种的浓度是指这些多个种类的杂质的合计浓度。
第1特定层中的碳的浓度可以比第2特定层中的碳的浓度高。第1特定层中的氮的浓度可以比第2特定层中的氮的浓度高。第1特定层中的氟的浓度可以比第2特定层中的氟的浓度高。第1特定层中的锗的浓度可以比第2特定层中的锗的浓度高。第1特定层中的硅的浓度可以比第2特定层中的硅的浓度高。第1特定层中的氩的浓度可以比第2特定层中的氩的浓度高。
在一例中，第2特定层中的碳的浓度比放大晶体管22的栅极下的碳的浓度高。如上述那样，“放大晶体管22的栅极下”是指栅极电极67c侧的像素基板部的表面中的在平面观察时与放大晶体管22的栅极电极67c重合的部分。在“第2特定层中的碳的浓度比放大晶体管22的栅极下的碳的浓度高”这一表现中，放大晶体管22的栅极下的碳的浓度可以是零也可以比零高。
在第1定义中，“第2特定层中的碳的浓度比放大晶体管22的栅极下的碳的浓度高”这一表现中的“碳的浓度”是浓度的最大值。在第2定义中，该表现中的“碳的浓度”是平均浓度。在上述的例子中，在可以基于从由第1定义及第2定义构成的组中选择的至少一方而表示为“第2特定层中的碳的浓度比放大晶体管22的栅极下的碳的浓度高”的情况下，视为“第2特定层中的碳的浓度比放大晶体管22的栅极下的碳的浓度高”。
在一例中，第2扩展扩散层含有氮。
在图示的例子中，第2扩展扩散层406a含有氮。第2扩展扩散层406b含有氮。
第2扩展扩散层的氮可以来源于氮(N)离子的离子注入，也可以来源于氮分子N2的注入。在图示的例子中，第2扩展扩散层406a的氮可以来源于氮(N)离子的离子注入，也可以来源于氮分子N2的注入。第2扩展扩散层406b的氮既可以来源于氮(N)离子的离子注入，也可以来源于氮分子N2的注入。另外，可以是被离子注入的这一点对于第1扩展扩散层EX1、第1扩展扩散层306a及306b中的碳也是同样的。
当然，也可以设有图18至图20所图示的晶体管以外的晶体管。在图21至图24所示的例子中，第1周边区域R2具有第1周边晶体管27及第1周边晶体管727。在第1周边晶体管27与第1周边晶体管727之间配置有元件分离部222。第2周边区域R3具有第2周边晶体管427及第2周边晶体管827。
在平面观察时，第2周边区域R3位于第1周边区域R2的外侧。在图21的例子中，在平面观察时，第2周边区域R3是L字状。在图22的例子中，在平面观察时，第2周边区域R3是框状，将第1周边区域R2包围。具体而言，在图22中，第2周边区域R3在平面观察时是口字状。第2周边区域R3也可以是コ字状。
在第2周边晶体管427与第2周边晶体管827之间，配置有元件分离部222。另外，在图24中，将第1周边晶体管27、第2周边晶体管427及放大晶体管22简略化记载，省略了元件分离部222的图示。
在图21至图24的例子中，第1周边晶体管727有与第1周边晶体管27类似的点。具体而言，第1周边晶体管727与第1周边晶体管27同样是MIS晶体管。第1周边晶体管727与第1周边晶体管27同样地，包含栅极电极702、源极713a、漏极713b、扩展扩散层706a、706b、袋状扩散层707a、707b、沟道扩散层703、栅极绝缘膜701、偏移间隔层709a、709b、第1侧墙708Aa、708Ab、第2侧墙708Ba、708Bb。
但是，第1周边晶体管27及第1周边晶体管727是极性相互相反的晶体管。具体而言，第1周边晶体管27是P沟道晶体管，另一方面，第1周边晶体管727是N沟道晶体管。作为源极的P型源极扩散层313a是P型，另一方面，源极713a是N型。作为漏极的P型漏极扩散层313b是P型，另一方面，漏极713b是N型。第1扩展扩散层306a是P型，另一方面，扩展扩散层706a是N型。第1扩展扩散层306b是P型，另一方面，扩展扩散层706b是N型。第1袋状扩散层307a是N型，另一方面，袋状扩散层707a是P型。第1袋状扩散层307b是N型，另一方面，袋状扩散层707b是P型。沟道扩散层303是N型，另一方面，沟道扩散层703是P型。
以下，可以对第1周边晶体管727的构成要素赋予“第1”这一序数词。例如，可以将源极713a称作第1源极。此外，可以将漏极713b称作第1漏极。
在图示的例子中，元件分离部222是STI构造。STI构造具有沟槽(槽)和填充在沟槽中的填充物。填充物例如是氧化物。沟槽的深度例如是500nm左右。STI构造可以通过STI工艺形成于半导体基板130B。
在图示的例子中，第1周边区域R2具有两个第1周边晶体管27及727和作为STI构造的元件分离部222。作为STI构造的元件分离部222将两个第1周边晶体管27及727进行元件分离。作为STI构造的元件分离部222具有沟槽。两个第1周边晶体管27及727的至少一方的第1特定层中的特定种的分布范围是比沟槽的底浅的范围。另外，在上下文中，“特定种的分布范围”是指特定种的浓度为5×1016atoms/cm3以上的区域。关于碳等的分布范围也是同样的。“沟槽的底”是指第1周边基板部的深度方向上的沟槽的最深部分。如上述那样，在特定种由多个种类的杂质构成的情况下，特定种的浓度是指这些多个种类的杂质的合计浓度。
两个第1周边晶体管27及727的至少一方的第1特定层中的碳的分布范围可以是比沟槽的底浅的范围。两个第1周边晶体管27及727的至少一方的第1特定层中的氮的分布范围可以是比沟槽的底浅的范围。两个第1周边晶体管27及727的至少一方的第1特定层中的氟的分布范围可以是比沟槽的底浅的范围。两个第1周边晶体管27及727的至少一方的第1特定层中的锗的分布范围可以是比沟槽的底浅的范围。两个第1周边晶体管27及727的至少一方的第1特定层中的硅的分布范围可以是比沟槽的底浅的范围。两个第1周边晶体管27及727的至少一方的第1特定层中的氩的分布范围可以是比沟槽的底浅的范围。
具体而言，两个第1周边晶体管27及727是极性相互相反的晶体管。在平面观察时，作为STI构造的元件分离部222配置在两个第1周边晶体管27及727之间，更具体地讲配置在将它们连结的线段上。上述特定种贡献于杂质扩散抑制。如在图23中例示那样，STI构造可以从自身周围的第1周边基板部的部分向上方突出。
另外，元件分离部222也可以是注入分离区域。
在图21至图24的例子中，第2周边晶体管827有与第2周边晶体管427类似的点。具体而言，第2周边晶体管827与第2周边晶体管427同样是MIS晶体管。第2周边晶体管827与第2周边晶体管427同样，包含栅极电极802、源极813a、漏极813b、扩展扩散层806a、806b、袋状扩散层807a、807b、沟道扩散层803、栅极绝缘膜801、偏移间隔层809a、809b、第1侧墙808Aa、808Ab、第2侧墙808Ba、808Bb。
但是，第2周边晶体管427及第2周边晶体管827是极性相互相反的晶体管。具体而言，第2周边晶体管427是P沟道晶体管，另一方面，第2周边晶体管827是N沟道晶体管。第2源极413a是P型，另一方面，源极813a是N型。第2漏极413b是P型，另一方面，漏极813b是N型。第2扩展扩散层406a是P型，另一方面，扩展扩散层806a是N型。第2扩展扩散层406b是P型，另一方面，扩展扩散层806b是N型。第2袋状扩散层407a是N型，另一方面，袋状扩散层807a是P型。第2袋状扩散层407b是N型，另一方面，袋状扩散层807b是P型。沟道扩散层403是N型，另一方面，沟道扩散层803是P型。
可以对第2周边晶体管827的构成要素赋予“第2”这一序数词。例如，可以将源极813a称作第2源极。此外，可以将漏极813b称作第2漏极。
为慎重起见而预先讲明，第2周边区域R3不是必须的。当然，第2周边晶体管427及827不是必须的。此外，在第1周边区域R2中，也可以将第1周边晶体管27及727的至少一方用于模拟处理。在一具体例中，在第1周边区域R2中，将某个第1周边晶体管用于数字处理，将另外的第1周边晶体管用于模拟处理。
只要没有特别矛盾，就能够在关于第1周边晶体管727及其要素的说明中援用关于第1周边晶体管27及其要素的说明。只要没有特别矛盾，就能够在关于第2周边晶体管827及其要素的说明中援用关于第2周边晶体管427及其要素的说明。只要没有特别矛盾，就能够在关于第1周边晶体管727、第2周边晶体管827及放大晶体管22的关系的说明中援用关于第1周边晶体管27、第2周边晶体管427及放大晶体管22的关系的说明。
例如，第1周边晶体管727的栅极长L727可以比放大晶体管22的栅极长L22短。第1周边晶体管727的栅极长L727可以比第2周边晶体管827的栅极长L827短。第2周边晶体管827的栅极长L827可以比放大晶体管22的栅极长L22短。扩展扩散层706a可以比源极713a及漏极713b浅。扩展扩散层706b可以比源极713a及漏极713b浅。扩展扩散层806a可以比源极813a及漏极813b浅。扩展扩散层806b可以比源极813a及漏极813b浅。扩展扩散层706a可以包含导电型杂质和特定种。扩展扩散层706b可以包含导电型杂质和特定种。扩展扩散层806a可以包含氮。扩展扩散层806a的氮可以来源于氮(N)离子的离子注入，也可以来源于氮分子N2的注入。扩展扩散层806b可以包含氮。扩展扩散层806b的氮可以来源于氮(N)离子的离子注入，也可以来源于氮分子N2的注入。
根据上述的说明可以理解到，在摄像装置中，从由作为N沟道晶体管的第2周边晶体管827的扩展扩散层806a及扩展扩散层806b构成的组中选择的至少一方可以含有氮。该氮不仅影响第2周边基板部中的杂质分布，还影响第2周边晶体管827的栅极绝缘膜的界面特性，由此能够提高摄像装置的可靠性。从由上述的含有氮的扩展扩散层806a及扩展扩散层806b构成的组中选择的至少一方也可以是所谓的LDD扩散层。
在从由作为N沟道晶体管的第2周边晶体管827的扩展扩散层806a及扩展扩散层806b构成的组中选择的至少一方含有氮的例子中，作为P沟道晶体管的第2周边晶体管427的第2扩展扩散层406a既可以含有氮，也可以不含有氮。在该例中，作为P沟道晶体管的第2周边晶体管427的第2扩展扩散层406b既可以含有氮，也可以不含有氮。
在平面观察时，放大晶体管22、第2周边晶体管427、第2周边晶体管827、第1周边晶体管27及第1周边晶体管727依次排列。
只要没有特别矛盾，参照图21至图24说明的事项就对于图13至图17的例子也能够应用。
在上述的说明中，以表面照射(Front Side Illumination：FSI)型的摄像装置为例进行了说明。但是，上述的说明对于背面照射(Back side Illumination：BSI)型的摄像装置也能够应用。
图25是一例的背面照射型的摄像装置100C的示意图。
在图25所示的摄像装置100C中，半导体基板130A具有表面130a及背面130b。背面130b是光入射的一侧的面。表面130a是与光入射的一侧相反侧的面。
在背面130b上，依次层叠有光电变换部10、滤色器84及片上透镜(on-chip lens)85。在典型例中，通过在被研磨后的背面130b上贴合光电变换部10，将半导体基板130A与光电变换部10接合。滤色器84及片上透镜85可以省略。此外，可以在从由光电变换部10与滤色器84之间以及滤色器84与片上透镜85之间构成的组中选择的至少一方设置以平坦化、保护等为目的的层间绝缘膜。
在表面130a上层叠有布线层86。在布线层86中，在绝缘体的内部设有多个布线87。多个布线87用于将放大晶体管22、第1周边晶体管27及第2周边晶体管427与连接目标电连接。例如，布线87构成将光电变换部10的像素电极11与放大晶体管22的栅极电极67c电连接的电路径88的一部分。具体而言，在该例中，电路径88包括设于半导体基板130A的硅贯通电极(Through－Silicon Via，TSV)。在图25中省略了硅贯通电极的图示。在图25中，表示电路径88的虚线是示意性的，不是以限定电路径88的位置等的意图而描绘的。另外，也可以代替TSV连接而采用Cu－Cu连接。
在图25中虽没有进行详细的图示，但放大晶体管22、第1周边晶体管27及第2周边晶体管427可以具有使用图1至图24说明过的特征。关于光电变换部10等其他要素也是同样的。具体而言，在该例中，第1周边晶体管27及第2周边晶体管427包含源极、漏极、扩展扩散层、袋状扩散层等。半导体基板130A包含支承基板140A。半导体基板130B包含支承基板140B。
图26是另一例的背面照射型的摄像装置100D的示意图。在图26的例子中，与像素区域R1有关的像素基板部包含光电二极管80。
图26所示的摄像装置100D包含图25所示的摄像装置100C的要素。摄像装置100D还包含光电二极管80及传送晶体管29。光电二极管80及传送晶体管29设在半导体基板130A内。
光电二极管80与光电变换部10同样，相当于光电变换部。光电二极管80通过光电变换生成信号电荷。传送晶体管29将该信号电荷向未图示的电荷积蓄区域传送。
根据图26所示的背面照射型的结构，从片上透镜85及滤色器84侧向光电二极管80的光的照射不会被布线层86的布线87妨碍。因此，光电二极管80能够进行有效率的光电变换。
图27是另一例的背面照射型的摄像装置100E的示意图。
图27所示的摄像装置100E包含图26所示的摄像装置100D的要素的一部分。但是，图27所示的摄像装置100E不具有光电变换部10。
图28至图31是表示图27所示的摄像装置100E的像素区域R1、第1周边区域R2及第2周边区域R3能够采取的形状的示意图。
在图28的例子中，在平面观察时，第2周边区域R3将第1周边区域R2包围。具体而言，在平面观察时，第2周边区域R3在第1周边区域R2的外侧呈口字。
在图29的例子中，在平面观察时，第2周边区域R3在第1周边区域R2的外侧呈コ字。
在图30的例子中，在平面观察时，第2周边区域R3在第1周边区域R2的外侧呈L字。
在图31的例子中，在平面观察时，第2周边区域R3在第1周边区域R2的外侧笔直地延伸。
图28至图31所示的像素区域R1、第1周边区域R2及第2周边区域R3的形状也能够应用于图25及图26所示的摄像装置100C及100D。此外，这些形状也能够应用于图1至图24所示的摄像装置100A及100B。
如图3等所示，摄像装置可以是表面照射型的摄像装置。在表面照射型的摄像装置的一例中，与像素区域R1有关的像素基板部配置在比与第1周边区域R2有关的第1周边基板部靠上方。第1周边晶体管27的第1栅极电极302位于比第1周边基板部靠上方。具有这样的结构的摄像装置通过制作包含像素基板部及第1周边基板部的层叠构造、之后将层叠构造中的像素基板部加热这样的制造方法制造。该情况下，在第1周边区域R2中，容易享受通过基于碳等特定种的扩散抑制效果来抑制导电型杂质的再分布的优点。
如图25至图31等所示，摄像装置可以是背面照射型的摄像装置。在背面照射型的摄像装置的一例中，与像素区域R1有关的像素基板部配置在比与第1周边区域R2有关的第1周边基板部靠上方。第1周边晶体管27的第1栅极电极302位于比第1周边基板部靠下方。具有这样的结构的摄像装置能够通过制作包含像素基板部及第1周边基板部的层叠构造、之后将层叠构造中的像素基板部加热这样的制造方法来制造。该情况下，在第1周边区域R2中，容易享受通过基于碳等特定种的扩散抑制效果来抑制导电型杂质的再分布的优点。
在一结构例中，像素区域R1具有接触插塞cx。接触插塞cx与电荷积蓄区域Z连接。接触插塞cx及电荷积蓄区域Z作为导电型杂质而包含规定杂质。规定杂质例如是磷。这样的结构能够通过以下方法得到，即：通过将与像素区域R1有关的像素基板部加热，使掺杂在接触插塞cx中的规定杂质向电荷积蓄区域Z扩散的方法。在该加热中，与第1周边区域R2有关的第1周边基板也会被加热。但是，在第1周边基板中，特定种能够贡献于导电型杂质的扩散抑制。因此，在该结构中，容易享受通过基于碳等特定种的扩散抑制效果来抑制导电型杂质的再分布的优点。另外，该结构在表面照射型的摄像装置及背面照射型的摄像装置的哪种中都能够采用。
表面照射型的摄像装置也可以具有以下的结构。即，在表面照射型的摄像装置的一例中，与像素区域R1有关的像素基板部配置在比与第1周边区域R2有关的第1周边基板部靠下方。第1周边晶体管27的第1栅极电极302位于比第1周边基板部靠上方。在该结构中，例如，作为第1周边晶体管27，能够采用能够通过后述的低温工艺制造的晶体管。
背面照射型的摄像装置也可以具有以下的结构。即，在背面照射型的摄像装置的一例中，与像素区域R1有关的像素基板部配置在比与第1周边区域R2有关的第1周边基板部靠下方。第1周边晶体管27的第1栅极电极302位于比第1周边基板部靠下方。在该结构中，例如，作为第1周边晶体管27，能够采用能够通过后述的低温工艺制造的晶体管。
还可以采用图32的结构。在图32所示的摄像装置100F中，半导体基板130A和半导体基板130B相互层叠。利用半导体基板130A设置有像素区域R1及第2周边区域R3。利用半导体基板130B设置有第1周边区域R2。
虽省略图示，但在设于半导体基板130A的元件与设于半导体基板130B的元件的电连接中，可以利用从由TSV连接及Cu－Cu连接构成的组中选择的至少一方。
像素区域R1具有放大晶体管22。第1周边区域R2具有第1周边晶体管27。第2周边区域R3具有第2周边晶体管427。
与像素区域R1有关的像素基板部以及与第2周边区域R3有关的第2周边基板部包含在半导体基板130A中。在图32的例子中，在平面观察时，第2周边区域R3位于像素区域R1的外侧。
在一例中，在摄像装置100F中，第2周边晶体管427是负载晶体管。放大晶体管22经由垂直信号线35而与负载晶体管连接。
在一具体例中，上述的负载晶体管作为恒流源发挥功能。由负载晶体管决定的恒定电流依次流过放大晶体管22、垂直信号线35及负载晶体管。放大晶体管22和负载晶体管形成源极跟随器。因此，与放大晶体管22的栅极电压即电荷积蓄区域Z的电压对应的电压出现在垂直信号线35中。该状态在地址晶体管24导通的期间中持续。负载晶体管可以包含在图2所示的负载电路45中。
在摄像装置100F中，第1周边晶体管27也可以包含在从由比较器及驱动器构成的组中选择的至少一方中。
在图25至图32的例子中，也通过第1特定层的特定种对扩散抑制的贡献，从而在抑制由热处理引起的第1周边晶体管27的性能变差的同时，能够抑制像素区域R1中的暗电流。
在图25至图32的例子中，像素区域R1、第1周边区域R2及第2周边区域R3可以具有使用图1至图24说明过的特征。例如，像素区域R1除了放大晶体管22以外还可以包含地址晶体管24及复位晶体管26等。第1周边区域R2除了第1周边晶体管27以外还可以包含第1周边晶体管727。第2周边区域R3除了第2周边晶体管427以外还可以包含第2周边晶体管827。
以下，参照图33A至图37B对本公开的具体例的摄像装置进行说明。在图33A至图37B中，省略了光电变换层12等的图示。在图33A、图34A、图35A、图36A、图37A中，半导体基板130A、130B或130C内的实线或虚线示意地表示杂质扩散的区域的边界。虚线示意地表示特定种扩散的区域的边界。在图33A、图34A、图35A、图36A、图37A中，以例示的意义对于虚线赋予了表示碳注入层的标记311Aa或311Ab。绝缘部可以对应于之前说明的层间绝缘层90A及90B。
图33A是第1具体例的摄像装置的示意性剖视图。图33B是第1具体例的摄像装置的示意性立体图。在图33A中，省略了第2周边晶体管427的图示。在第1具体例的摄像装置中，像素区域R1用第1半导体基板130A构成。第1周边区域R2及第2周边区域R3用第2半导体基板130B构成。第1周边区域R2被第2周边区域R3包围。在第1具体例中，第2半导体基板130B、作为绝缘部的层间绝缘层90B、第1半导体基板130A、作为绝缘部的层间绝缘层90A以及光电变换层12依次层叠。在像素区域R1的周缘附近，设有像素信号的输出部。因此，能够使将像素信号从像素区域R1向第2周边区域R3传导的布线的长度变短。这从确保传送速度的观点看是有利的。
在省略图示的第1具体例的变形例中，第1半导体基板130A、作为绝缘部的层间绝缘层90A、第2半导体基板130B、作为绝缘部的层间绝缘层90B以及光电变换层12依次层叠。在该变形例中，作为从由周边晶体管27及427构成的组中选择的至少1个，可以利用能够以低温工艺制造的晶体管。低温工艺由于相比高温工艺能够抑制导电型杂质的扩散，所以能够贡献于周边晶体管的性能确保。作为能够以低温工艺制造的晶体管，可以例示硅晶体管、锗晶体管、碳纳米管晶体管、TMD(transition metal dichalcogenide)晶体管、氧化物半导体晶体管等。作为氧化物半导体晶体管的氧化物半导体，可以例示由In－Ga－Zn－O构成的IGZO、由In－Al－Zn－O构成的IAZO、由In－Sn－Zn－O构成的ITZO等。作为TMD晶体管，可以例示硫化钼(MoS2)晶体管、硫化钨(WS2)晶体管等。在使用硅晶体管的情况下，还能够使用使非晶化了的扩散层在400℃到650℃左右的范围中固相再生长的Solid Phase EpitaxialRegrowth(SPER)等的低温扩散工艺。
图34A是第2具体例的摄像装置的示意性剖视图。图34B是第2具体例的摄像装置的示意性立体图。图35A是第3具体例的摄像装置的示意性剖视图。图35B是第3具体例的摄像装置的示意性立体图。在第2具体例及第3具体例的摄像装置中，与像素区域R1有关的像素基板部、与第1周边区域R2有关的第1周边基板部以及与第2周边区域R3有关的第2周边基板部相互层叠。在第2具体例及第3具体例中，像素区域R1用第1半导体基板130A构成。第1周边区域R2用第2半导体基板130B构成。第2周边区域R3用第3半导体基板130C构成。像素基板部、第1周边基板部及第2周边基板部被绝缘膜等分离，例如经由插塞等电接合而能够交换信号。
在图34A及图34B所示的第2具体例中，与第1周边区域R2有关的第1周边基板部、与第2周边区域R3有关的第2周边基板部以及与像素区域R1有关的像素基板部依次层叠。第2半导体基板130B、第3半导体基板130C及第1半导体基板130A依次层叠。第2周边区域R3的第2周边晶体管427的栅极长比第1周边区域R2的第1周边晶体管27的栅极长更长。因此，容易确保栅极长相对较短而容易受到噪声的影响的第1周边晶体管27到像素区域R1的距离。因此，第1周边晶体管27的噪声难以影响像素特性。此外，容易使栅极长相对较长的第2周边晶体管427接近于像素区域R1。因此，容易确保从像素区域R1向第2周边晶体管427的信号电荷的传送速度。
具体而言，在第2具体例中，第2半导体基板130B、作为绝缘部的层间绝缘层90B、第3半导体基板130C、作为绝缘部的层间绝缘层90C、第1半导体基板130A、作为绝缘部的层间绝缘层90A及光电变换层12依次层叠。
在图35A及图35B所示的第3具体例中，与第2周边区域R3有关的第2周边基板部、与第1周边区域R2有关的第1周边基板部及与像素区域R1有关的像素基板部依次层叠。第3半导体基板130C、第2半导体基板130B及第1半导体基板130A依次层叠。第1周边区域R2的第1周边晶体管27具有结深较浅的第1扩展扩散层。在结深较浅的第1扩展扩散层中，在导电型杂质由于热而扩散的情况下，第1周边晶体管27的特性容易变动。但是，在第3具体例中，由于第2周边区域R3、第1周边区域R2及像素区域R1依次层叠，所以在摄像装置的制造过程中能够依次形成第2周边区域R3、第1周边区域R2及像素区域R1。这样，形成第2周边区域R3时的热难以达到第1周边区域R2。因此，能够抑制构成第1扩展扩散层的导电型杂质的扩散层再分布，抑制第1周边晶体管27的特性的变动。
具体而言，在第3具体例中，第3半导体基板130C、作为绝缘部的层间绝缘层90C、第2半导体基板130B、作为绝缘部的层间绝缘层90B、第1半导体基板130A、作为绝缘部的层间绝缘层90A及光电变换层12依次层叠。
图36A是第4具体例的摄像装置的示意性剖视图。图36B是第4具体例的摄像装置的示意性立体图。图37A是第5具体例的摄像装置的示意性剖视图。图37B是第5具体例的摄像装置的示意性立体图。在第4具体例及第5具体例的摄像装置中，与像素区域R1有关的像素基板部包含在第1半导体基板130A中。与第1周边区域R2有关的第1周边基板部及与第2周边区域R3有关的第2周边基板部分别具有包含在第2半导体基板130B中的部分。作为P沟道晶体管的第1周边晶体管27及第2周边晶体管427设于第2半导体基板130B。与第1周边区域R2有关的第1周边基板部及与第2周边区域R3有关的第2周边基板部分别具有包含在第3半导体基板130C中的部分。作为N沟道晶体管的第1周边晶体管727及第2周边晶体管827设于第3半导体基板130C。第1半导体基板130A、第2半导体基板130B及第3半导体基板130C相互层叠。具体而言，关于第2半导体基板130B及第3半导体基板130C双方，在平面观察时，第2周边区域R3位于第1周边区域R2的外侧。更具体地讲，关于第2半导体基板130B及第3半导体基板130C双方，在平面观察时，第2周边区域R3是将第1周边区域R2包围的框状。
在第4具体例及第5具体例中，将P沟道晶体管及N沟道晶体管设置于相互不同的半导体基板。根据该结构，考虑由P型杂质的扩散带来的热稳定性的变化及由N型杂质的扩散带来的热稳定性的变化，容易优化半导体基板的层叠顺序这样的工艺工序。此外，在第4具体例及第5具体例中，将P沟道晶体管及N沟道晶体管不是设置于在同一平面上展开的1个半导体基板，而是设置于层叠的相互不同的半导体基板。根据该结构，容易减小CMOS电路的面积。例如，根据该结构，能够如CFET(Complementary FET)那样，将构成CMOS的NFET及PFET纵向堆积层叠而形成。这样，容易使CMOS电路的面积变小。这里，设为纵向堆积，是指沿着半导体基板的厚度方向层叠。进而，也能够将第1周边晶体管及第2周边晶体管设置于相互不同的半导体基板。这样，更容易使面积变小。
具体而言，在第4具体例及第5具体例中，在第2半导体基板130B的第1周边区域R2中设有第1周边晶体管27。在第2半导体基板130B的第2周边区域R3中设有第2周边晶体管427。在第3半导体基板130C的第1周边区域R2中设有第1周边晶体管727。在第3半导体基板130C的第2周边区域R3中设有第2周边晶体管827。第1周边晶体管27是P沟道晶体管，其动作电压是第1电压。第2周边晶体管427是P沟道晶体管，其动作电压是第2电压。第1周边晶体管727是N沟道晶体管，其动作电压是第1电压。第2周边晶体管827是N沟道晶体管，其动作电压是第2电压。第1电压比第2电压低。第1电压例如是1.2V。第2电压例如是3.3V。
作为P型的代表性杂质的硼(B)与作为N型的代表性杂质的砷(As)相比，更容易发生瞬态增强扩散。在图36A及图36B所示的第4具体例中，第3半导体基板130C、第2半导体基板130B及第1半导体基板130A依次层叠。因此，在第4具体例中，能够在形成具有N型杂质的第3半导体基板130C后形成具有P型杂质的第2半导体基板130B。这样，形成第1半导体基板130C时的热难以达到作为P沟道晶体管的第1周边晶体管27及第2周边晶体管427。该结构从抑制导电型杂质的瞬态增强扩散的观点看是有利的。
另一方面，在图37A及图37B所示的第5具体例中，第2半导体基板130B、第3半导体基板130C及第1半导体基板130A依次层叠。在采用该结构的情况下，容易发挥由第1特定层的特定种带来的瞬态增强扩散的抑制的作用。
图38是第6具体例的摄像装置的示意性剖视图。在图38所示的第6具体例中，摄像装置100G在支承基板140C上依次层叠有第1周边区域R2、第2周边区域R3、设于半导体基板130Ab的像素晶体管部R1b、设于半导体基板130Aa的FD部R1a、光电变换部10、滤色器84、片上透镜85。该具体例中，像素区域R1由像素晶体管部R1b和FD部R1a构成。在一例中，该层叠构造通过被称作所谓Sequential 3D的作为三维层叠技术的3DSI(3D SequentialIntegration)来制造。
在FD部R1a中，设有电荷积蓄节点FD及复位晶体管26。电荷积蓄节点FD具有暂时地保持由光电变换部10生成的电荷的功能。电荷积蓄节点FD在其一部分中包含形成于半导体基板130Ab的杂质区域。复位晶体管26的漏极及源极的一方对应于杂质区域60n。在像素晶体管部R1b中设有像素晶体管。例如，放大晶体管22、地址晶体管24相当于像素晶体管。
在第1周边区域R2中，设有第1周边晶体管27、727。在第2周边区域R3中，设有第2周边晶体管427、827。第1周边晶体管27是P沟道晶体管，其动作电压是第1电压。第2周边晶体管427是P沟道晶体管，其动作电压是第2电压。第1周边晶体管727是N沟道晶体管，其动作电压是第1电压。第2周边晶体管827是N沟道晶体管，其动作电压是第2电压。第1电压比第2电压低。第1电压例如是1.2V。第2电压例如是3.3V。
通过这样将像素区域在纵向上划分，在单元间距内能够使放大晶体管的面积变大，能够降低放大晶体管的噪声。此外，通过将栅极长最小的第1周边晶体管配置在最下层，从而与电荷积蓄节点FD的纵向的距离变大，能够减小第1周边晶体管对电荷积蓄节点FD带来的影响。
在3DSI工艺中连续地纵向堆积多个层时，下方的层受到上方的层的热处理的影响。因而，优选的是做成越是靠下方的层则由热处理带来的影响越小的晶体管构造。例如可以是，在下方的层中的想要保持扩展扩散层的较浅的结的区域中，对扩展扩散层注入碳等特性种，来抑制杂质的扩散而使热耐受性变强，也可以是，降低上方的层的器件的工艺工序的退火温度。在将像素区域在纵向上划分的情况下，也可以通过对设置在下方的层中的像素晶体管的扩散层进行碳注入，来抑制LDD扩散层的再分布。此外，也可以降低FD部R1a的退火温度。第1周边晶体管27、727的栅极长L27、L727可以比放大晶体管22的栅极长L22短。第1周边晶体管27、727的栅极长L27、L727可以比第2周边晶体管427、827的栅极长L427、L827短。
第1周边晶体管27、727的栅极长L27、L727较短对于第1周边晶体管27、727的微细化是有利的，从使第1周边晶体管27、727高速动作的观点看是有利的。在一具体例中，第2周边晶体管427、827包含在模拟处理部中，第1周边晶体管27、727包含在数字处理部中。在该具体例中，通过在第1周边晶体管27、727和第2周边晶体管427、827中采用不同的栅极长，在数字处理部中，能够实现利用了栅极长L27、L727较短的第1周边晶体管27、727的高速动作的数字处理。由于第1周边晶体管27、727更微细，能够实现数字处理部中的数字处理的高速化。另一方面，栅极长L427、L827相对较长，从而能够抑制第2周边晶体管427、827的阈值电压的偏差。因此，能够一并实现模拟处理部中的第2周边晶体管427、827的模拟特性改善。
第2周边晶体管427、827的栅极长L427、L827可以比放大晶体管22的栅极长L22短。在一具体例中，放大晶体管22包含在模拟处理部中。在该具体例中，使栅极长L22较长，使放大晶体管22的阈值电压的偏差较小，容易改善Pelgrom系数。由此，在模拟处理部中，能够实现利用了放大晶体管22的良好模拟特性的模拟处理。
第1周边晶体管27、727的扩展扩散层可以比源极及漏极浅。第2周边晶体管427、827的扩展扩散层可以比源极及漏极浅。第1周边晶体管27、727的扩展扩散层可以包含导电型杂质和特定种。第2周边晶体管427、827的扩展扩散层可以包含导电型杂质和特定种。第1周边晶体管27、727的扩展扩散层可以包含氮。第2周边晶体管427、827的扩展扩散层可以包含氮。
另外，在第1具体例至第6具体例中，第1特定层可以设于第1周边晶体管27及第2周边晶体管427双方，也可以仅设于一方。第2特定层可以设于第1周边晶体管727及第2周边晶体管827双方，也可以仅设于一方。第2特定层也可以既不设于第1周边晶体管727也不设于第2周边晶体管827。
关于本公开的技术，能够应用各种变更。例如，第1周边晶体管727的袋状扩散层707a及袋状扩散层707b、以及第2周边晶体管827的袋状扩散层807a及袋状扩散层807b能够省略。此外，遮断区域200A、200B能够省略。此外，可以在第1周边晶体管27的漏极、源极及栅极电极上形成硅化物层。
在第1周边晶体管中，特定种可以仅包含在袋状扩散层中。在作为这样的第1周边晶体管而制作N沟道MIS型晶体管的情况下，例如，仅对该晶体管的P型袋状扩散层进行特定种的注入。该情况下，向P型袋状扩散层注入的特定种的浓度可以比在制作图5的第1周边晶体管的情况下向扩展扩散层注入的特定种的浓度低。
在图18、图19、图21、图22、图28至图31、图33A、33B、图36A至图37B等的例子中，在平面观察时，第2周边区域R3位于第1周边区域R2的外侧。但是，在平面观察时，第2周边区域R3也可以位于第1周边区域R2的内侧。
也可以将与第2周边区域R3有关的特征应用于第1周边区域R2。例如可以将第2周边晶体管427及827的特征应用于第1周边晶体管27及727。
也可以将与第1周边区域R2有关的特征应用于第2周边区域R3。例如可以将第1周边晶体管27及727的特征应用于第2周边晶体管427及827。
在图3、图25、图33A及图33B等的例子中，与第1周边区域R2有关的第1周边基板部、与像素区域R1有关的像素基板部、以及光电变换部10依次层叠。此外，第1周边基板部、像素基板部和光电变换层12依次层叠。但是，也可以如图33A及图33B所示的第1具体例的变形例那样，与像素区域R1有关的像素基板部、与第1周边区域R2有关的第1周边基板部、以及光电变换部10依次层叠。此外，也可以像素基板部、第1周边基板部和光电变换部10依次层叠。无论采用哪种层叠顺序，第1周边晶体管都可以具有特定种。无论采用哪种层叠顺序，第1周边晶体管都可以具有导电型杂质。无论采用哪种层叠顺序，第1周边晶体管都可以具有第1特定层。
第1周边晶体管可以用低温工艺制造也可以用低温工艺以外的工艺制造。无论用怎样的制法制造第1周边晶体管，第1周边晶体管都可以具有特定种。无论用怎样的制法制造第1周边晶体管，第1周边晶体管都可以具有导电型杂质。无论用怎样的制法制造第1周边晶体管，第1周边晶体管都可以具有第1特定层。
工业实用性
本公开的摄像装置例如对于图像传感器、数码相机等是有用的。本公开的摄像装置例如能够用于医疗用像机、机器人用像机、安全像机、搭载在车辆中使用的像机等。
标号说明
10 光电变换部
11 像素电极
12 光电变换层
13 对置电极
20 读出电路
22 放大晶体管
24 地址晶体管
25、27、27a、27b、29、427、727、827 晶体管
26 复位晶体管
32 电源布线
34 地址信号线
35 垂直信号线
36 复位信号线
38 电压线
39 复位电压线
45 负载电路
47 列信号处理电路
49 水平共通信号线
60n、61n、131、131a 杂质区域
62an、62bn N型半导体层
63p P型半导体层
64、64a、64b P型区域
65p、82p P型杂质区域
66p P型半导体层
67a、313a、413a、713a、813a 源极
67b、313b、413b、713b、813b 漏极
67c、302、402、702、802 栅极电极
68、303、403、703、803 沟道扩散层
69、301、401、701、801栅极绝缘膜
70、309a、309b、409a、409b、709a、709b、809a、809b 偏移间隔层
71a、71b、308Aa、308Ab、408Aa、408Ab、708Aa、708Ab、808Aa、808Ab 第1侧墙
72a、72b、308Ba、308Bb、408Ba、408Bb、708Ba、708Bb、808Ba、808Bb 第2侧墙
80 光电二极管
81n N型杂质区域
84 滤色器
85 片上透镜
86 布线层
87 布线
88 电路径
89 导电构造
90A、90B、90C 层间绝缘层(绝缘部)
100A、100B、100C、100D、100E、100F、100G 摄像装置
110 像素
120A、120B 周边电路
122、129 垂直扫描电路
124、127 水平信号读出电路
126 电压供给电路
128 控制电路
130A、130Aa、130Ab、130B、130C 半导体基板
130a 表面
130b 背面
131s 硅化物层
140A、140B、140C 支承基板
200A、200B 遮断区域
211、cp、cx 接触插塞
cy 插塞
220、221、222 元件分离部
303A N型沟道杂质注入层
304A N型阱杂质注入层
306a、306b、406a、406b、706a、706b、806a、806b 扩展扩散层
306Aa、306Ab 第1P型杂质注入层
307a、307b、407a、407b、707a、707b、807a、807b 袋状扩散层
307Aa、307Ab N型袋状杂质注入层
310a、310b 非晶层
311Aa、311Ab 碳注入层
313Aa、313Ab 第2P型杂质注入层
FD 电荷积蓄节点
R1 像素区域
R1a FD部
R1b 像素晶体管部
R2、R3 周边区域
Z 电荷积蓄区域

Claims (20)

1.一种摄像装置，其特征在于，
具备：
像素区域，包含像素基板部和放大晶体管，该放大晶体管设于上述像素基板部并且输出与信号电荷的量对应的信号电压；以及
第1周边区域，包含第1周边基板部和设于上述第1周边基板部的第1周边晶体管；
上述像素基板部及上述第1周边基板部相互层叠；
将对于导电型杂质的瞬态增强扩散的抑制有贡献的至少1种杂质定义为特定种时，
上述第1周边晶体管包含第1特定层，该第1特定层位于上述第1周边基板部内并且含有导电型杂质及上述特定种。
2.如权利要求1所述的摄像装置，其特征在于，
上述特定种包括从由碳、氮及氟构成的组中选择的至少1种。
3.如权利要求1或2所述的摄像装置，其特征在于，
上述特定种包括从由锗、硅及氩构成的组中选择的至少1种。
4.如权利要求1～3中任一项所述的摄像装置，其特征在于，
上述第1周边晶体管的栅极长比上述放大晶体管的栅极长短。
5.如权利要求1～4中任一项所述的摄像装置，其特征在于，
上述放大晶体管包含放大栅极绝缘膜；
上述第1周边晶体管包含第1周边栅极绝缘膜；
上述第1周边栅极绝缘膜比上述放大栅极绝缘膜薄。
6.如权利要求1～5中任一项所述的摄像装置，其特征在于，
上述第1周边晶体管包含第1源极、第1漏极及第1扩展扩散层，上述第1扩展扩散层与上述第1源极或上述第1漏极邻接，比上述第1源极及上述第1漏极浅；
上述第1扩展扩散层包含上述第1特定层。
7.如权利要求1～5中任一项所述的摄像装置，其特征在于，
上述第1周边晶体管包含第1源极、第1漏极及第1袋状扩散层；
上述第1袋状扩散层与上述第1源极或上述第1漏极邻接；
上述第1袋状扩散层包含上述第1特定层。
8.如权利要求1～7中任一项所述的摄像装置，其特征在于，
上述像素基板部包含电荷积蓄区域，该电荷积蓄区域是积蓄通过光电变换生成的电荷的杂质区域；
上述第1特定层中的碳的浓度比上述电荷积蓄区域中的碳的浓度高。
9.如权利要求1～8中任一项所述的摄像装置，其特征在于，
上述放大晶体管包含栅极；
上述第1特定层中的碳的浓度比上述像素基板部的表面中的在平面观察时与上述栅极重合的部分中的碳的浓度高。
10.如权利要求1～9中任一项所述的摄像装置，其特征在于，
上述像素区域还包含光电变换层；
上述光电变换层、上述像素基板部及上述第1周边基板部相互层叠。
11.如权利要求1～10中任一项所述的摄像装置，其特征在于，
上述第1周边晶体管含有范围末端缺陷；
上述第1特定层的至少一部分位于上述范围末端缺陷的上方，并且在平面观察时与上述范围末端缺陷重合。
12.如权利要求1～11中任一项所述的摄像装置，其特征在于，
上述第1周边晶体管包含上述特定种在上述第1周边基板部的深度方向上偏析的偏析部；
上述第1特定层的至少一部分位于上述偏析部的上方，并且在平面观察时与上述偏析部重合。
13.如权利要求1～12中任一项所述的摄像装置，其特征在于，
还具备绝缘部；
上述像素基板部及上述第1周边基板部隔着上述绝缘部而层叠。
14.如权利要求1～13中任一项所述的摄像装置，其特征在于，
还具备第2周边区域，该第2周边区域包含第2周边基板部和设于上述第2周边基板部的第2周边晶体管；
上述第1周边基板部及上述第2周边基板部包含在1个半导体基板中。
15.如权利要求1～13中任一项所述的摄像装置，其特征在于，
还具备第2周边区域，该第2周边区域具有第2周边基板部和设于上述第2周边基板部的第2周边晶体管；
上述像素基板部、上述第1周边基板部及上述第2周边基板部相互层叠。
16.如权利要求14或15所述的摄像装置，其特征在于，
上述第2周边晶体管的栅极长比上述第1周边晶体管的栅极长长，比上述放大晶体管的栅极长短。
17.如权利要求16所述的摄像装置，其特征在于，
上述第2周边晶体管包含位于上述第2周边基板部内并含有导电型杂质的第2特定层；
上述第1特定层中的上述特定种的浓度比上述第2特定层中的上述特定种的浓度高。
18.如权利要求16或17所述的摄像装置，其特征在于，
上述放大晶体管包含放大栅极绝缘膜；
上述第1周边晶体管包含第1周边栅极绝缘膜；
上述第2周边晶体管包含第2周边栅极绝缘膜；
上述第2周边栅极绝缘膜比上述第1周边栅极绝缘膜厚，比上述放大栅极绝缘膜薄。
19.如权利要求14～18中任一项所述的摄像装置，其特征在于，
上述第1周边晶体管的动作电压比上述第2周边晶体管的动作电压小。
20.如权利要求14～19中任一项所述的摄像装置，其特征在于，
上述第1周边晶体管的阈值电压比上述第2周边晶体管的阈值电压小。
CN202280022197.1A 2021-04-05 2022-03-14 摄像装置及其制造方法 Pending CN117043952A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-064237 2021-04-05
JP2021064237 2021-04-05
PCT/JP2022/011257 WO2022215442A1 (ja) 2021-04-05 2022-03-14 撮像装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN117043952A true CN117043952A (zh) 2023-11-10

Family

ID=83546344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280022197.1A Pending CN117043952A (zh) 2021-04-05 2022-03-14 摄像装置及其制造方法

Country Status (4)

Country Link
US (1) US20230422535A1 (zh)
JP (1) JPWO2022215442A1 (zh)
CN (1) CN117043952A (zh)
WO (1) WO2022215442A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5235486B2 (ja) * 2008-05-07 2013-07-10 パナソニック株式会社 半導体装置
JP6650719B2 (ja) * 2015-09-30 2020-02-19 キヤノン株式会社 撮像装置、撮像システムおよび半導体装置の製造方法
JPWO2017163926A1 (ja) * 2016-03-24 2019-01-31 ソニー株式会社 撮像装置、電子機器
JP2019024075A (ja) * 2017-07-24 2019-02-14 パナソニックＩｐマネジメント株式会社 撮像装置

Also Published As

Publication number Publication date
US20230422535A1 (en) 2023-12-28
JPWO2022215442A1 (zh) 2022-10-13
WO2022215442A1 (ja) 2022-10-13

Similar Documents

Publication Publication Date Title
US10319758B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
US8466530B2 (en) Co-implant for backside illumination sensor
KR100757654B1 (ko) 시모스 이미지 센서 및 그 제조 방법
US20090121264A1 (en) Cmos image sensor and method of forming the same
TW201707151A (zh) 超薄通道電晶體結構、製造及應用
US20080111165A1 (en) Transfer transistor of cmos image sensor
KR20080084849A (ko) Ｐ 및 ｎ 도핑된 게이트를 갖는 집적 회로를 제공하는 방법및 장치
US9812555B2 (en) Bottom-gate thin-body transistors for stacked wafer integrated circuits
US20150221689A1 (en) Mechanisms for forming image sensor with lateral doping gradient
KR20080008719A (ko) 시모스 이미지 센서 및 그 제조 방법
US9257463B2 (en) Self-aligned implantation process for forming junction isolation regions
US20220344394A1 (en) Imaging device
CN117043952A (zh) 摄像装置及其制造方法
US20130234214A1 (en) Solid-state imaging device and method of manufacturing the same
US9318630B2 (en) Pixel with raised photodiode structure
WO2023276744A1 (ja) 撮像装置及びその製造方法
WO2023135953A1 (ja) 撮像装置
KR20070029369A (ko) 암전류 발생을 억제할 수 있는 이미지센서 제조 방법
KR100587608B1 (ko) 씨모스 이미지 센서의 제조방법
JP2015046505A (ja) 半導体装置およびその製造方法
WO2022176491A1 (ja) 撮像装置
KR100766705B1 (ko) 이미지 센서 및 그 제조방법
KR20060059553A (ko) 부유 확산층을 갖는 이미지 센서 및 그 형성 방법
KR20040095954A (ko) 씨모스 이미지센서의 제조방법
TWI581409B (zh) 固態成像裝置，製造固態成像裝置之方法，及成像裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination