JPWO2017163926A1 - 撮像装置、電子機器 - Google Patents

撮像装置、電子機器 Download PDF

Info

Publication number
JPWO2017163926A1
JPWO2017163926A1 JP2018507215A JP2018507215A JPWO2017163926A1 JP WO2017163926 A1 JPWO2017163926 A1 JP WO2017163926A1 JP 2018507215 A JP2018507215 A JP 2018507215A JP 2018507215 A JP2018507215 A JP 2018507215A JP WO2017163926 A1 JPWO2017163926 A1 JP WO2017163926A1
Authority
JP
Japan
Prior art keywords
unit
imaging device
input
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2018507215A
Other languages
English (en)
Inventor
信二 宮澤
信二 宮澤
佳明 桝田
佳明 桝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2017163926A1 publication Critical patent/JPWO2017163926A1/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

本開示は、装置サイズをより小型化することができるようにする撮像装置、電子機器に関する。画素アレイ部が形成された第１構造体と、所定の信号を装置の外部から入力させ、画素から出力された画素信号を装置の外部へ出力するための入出力回路部と信号処理回路が形成された第２構造体とが積層されて構成され、第２構造体の一部を構成する半導体基板を貫通する第１貫通ビアと、第１貫通ビアを介して外部と接続する信号出力用外部端子と、入力回路部に接続され半導体基板を貫通する第２貫通ビアと、第２貫通ビアを介して外部と接続する信号入力用外部端子と、第１構造体の画素アレイ部の下方に配置され、信号出力用外部端子と信号入力用外部端子とに接続される基板と、基板の信号出力用外部端子と信号入力用外部端子が接続されている面と対向する面に接続されている回路基板とを備える。本開示は、例えば、撮像装置等に適用できる。

Description

本開示は、撮像装置、電子機器に関し、特に、装置サイズをより小型化することができるようにする撮像装置、電子機器に関する。
CMOS（Complementary Metal Oxide Semiconductor）イメージセンサ等の撮像装置は、複数の半導体基板を積層した構成が提案されるなど、より一層の小型化が進んでいる（例えば、特許文献１参照）。
特開２０１４−７２２９４号公報
撮像装置の小型化を進めると、装置の平面サイズに対して、出力信号を取り出す端子部の占める面積が大きくなり、小型化が難しくなる。
本開示は、このような状況に鑑みてなされたものであり、装置サイズをより小型化することができるようにするものである。
本技術の一側面の第１の撮像装置は、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、所定の信号を装置の外部から入力させる入力回路部、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、前記第１構造体の下方に位置する第２構造体とが、積層されて構成され、前記出力回路部、前記出力回路部に接続され前記第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、前記第１貫通ビアを介して前記出力回路部を前記装置の外部と接続する信号出力用外部端子を含む出力部と、前記入力回路部、前記入力回路部に接続され前記半導体基板を貫通する第２貫通ビア、及び、前記第２貫通ビアを介して前記入力回路部を前記装置の外部と接続する信号入力用外部端子を含む入力部とが、前記第１構造体の前記画素アレイ部の下方に配置され、前記信号出力用外部端子と前記信号入力用外部端子とに接続される基板と、前記基板の前記信号出力用外部端子と前記信号入力用外部端子が接続されている面と対向する面に接続されている回路基板とを備える。
本技術の一側面の第２の撮像装置は、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記第１構造体の上方に位置するガラス基板と、前記第１構造体の上方に位置し、入射光の透過率を減衰させる透過率減衰層と、所定の信号を装置の外部から入力させる入力回路部、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、前記第１構造体の下方に位置する第２構造体とが、積層されて構成され、前記出力回路部、前記出力回路部に接続され前記第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、前記第１貫通ビアを介して前記出力回路部を前記装置の外部と接続する信号出力用外部端子を含む出力部と、前記入力回路部、前記入力回路部に接続され前記半導体基板を貫通する第２貫通ビア、及び、前記第２貫通ビアを介して前記入力回路部を前記装置の外部と接続する信号入力用外部端子を含む入力部とが、前記第１構造体の前記画素アレイ部の下方に配置されている。
本技術の一側面の第３の撮像装置は、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記第１構造体の上方に位置し、光が入射する面がモスアイ加工されているガラス基板と、所定の信号を装置の外部から入力させる入力回路部、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、前記第１構造体の下方に位置する第２構造体とが、積層されて構成され、前記出力回路部、前記出力回路部に接続され前記第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、前記第１貫通ビアを介して前記出力回路部を前記装置の外部と接続する信号出力用外部端子を含む出力部と、前記入力回路部、前記入力回路部に接続され前記半導体基板を貫通する第２貫通ビア、及び、前記第２貫通ビアを介して前記入力回路部を前記装置の外部と接続する信号入力用外部端子を含む入力部とが、前記第１構造体の前記画素アレイ部の下方に配置されている。
本技術の一側面の電子機器は、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、所定の信号を装置の外部から入力させる入力回路部、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、前記第１構造体の下方に位置する第２構造体とが、積層されて構成され、前記出力回路部、前記出力回路部に接続され前記第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、前記第１貫通ビアを介して前記出力回路部を前記装置の外部と接続する信号出力用外部端子を含む出力部と、前記入力回路部、前記入力回路部に接続され前記半導体基板を貫通する第２貫通ビア、及び、前記第２貫通ビアを介して前記入力回路部を前記装置の外部と接続する信号入力用外部端子を含む入力部とが、前記第１構造体の前記画素アレイ部の下方に配置され、前記信号出力用外部端子と前記信号入力用外部端子とに接続される基板と、前記基板の前記信号出力用外部端子と前記信号入力用外部端子が接続されている面と対向する面に接続されている回路基板とを備える。
本技術の一側面の第１の撮像装置においては、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、所定の信号を装置の外部から入力させる入力回路部、画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、第１構造体の下方に位置する第２構造体とが、積層されて構成されている。また、出力回路部、出力回路部に接続され第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、第１貫通ビアを介して出力回路部を装置の外部と接続する信号出力用外部端子を含む出力部と、入力回路部、入力回路部に接続され半導体基板を貫通する第２貫通ビア、及び、第２貫通ビアを介して入力回路部を装置の外部と接続する信号入力用外部端子を含む入力部とが、第１構造体の画素アレイ部の下方に配置されている。また、信号出力用外部端子と信号入力用外部端子とに接続される基板と、基板の信号出力用外部端子と信号入力用外部端子が接続されている面と対向する面に接続されている回路基板とが備えられている。
本技術の一側面の第２の撮像装置においては、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、第１構造体の上方に位置するガラス基板と、第１構造体の上方に位置し、入射光の透過率を減衰させる透過率減衰層と、所定の信号を装置の外部から入力させる入力回路部、画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、第１構造体の下方に位置する第２構造体とが、積層されて構成されている。また出力回路部、出力回路部に接続され第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、第１貫通ビアを介して出力回路部を装置の外部と接続する信号出力用外部端子を含む出力部と、入力回路部、入力回路部に接続され半導体基板を貫通する第２貫通ビア、及び、第２貫通ビアを介して入力回路部を装置の外部と接続する信号入力用外部端子を含む入力部とが、第１構造体の画素アレイ部の下方に配置されている。
本技術の一側面の第３の撮像装置においては、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、第１構造体の上方に位置し、光が入射する面がモスアイ加工されているガラス基板と、所定の信号を装置の外部から入力させる入力回路部、画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、第１構造体の下方に位置する第２構造体とが、積層されて構成されている。また、出力回路部、出力回路部に接続され第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、第１貫通ビアを介して出力回路部を装置の外部と接続する信号出力用外部端子を含む出力部と、入力回路部、入力回路部に接続され半導体基板を貫通する第２貫通ビア、及び、第２貫通ビアを介して入力回路部を装置の外部と接続する信号入力用外部端子を含む入力部とが、第１構造体の画素アレイ部の下方に配置されている。
本技術の一側面の電子機器は、前記第１の撮像装置を含む装置とされている。
本技術の一側面によれば、装置サイズをより小型化することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を採用した撮像装置の概略の構造を示す図である。 撮像装置のシステム構成例を示すブロック図である。 画素の回路配置構成例を示す図である。 入力回路部と出力回路部の構成例を示す図である。 撮像装置における回路配置の第１の回路配置構成例を示す図である。 図５のＡ−Ａ’線における断面構造を示す図である。 撮像装置における回路配置の第２の回路配置構成例を示す図である。 図７のＢ−Ｂ’線における断面構造を示す図である。 比較例１としての撮像装置の最終形状における断面を表す図である。 比較例２としての撮像装置の最終形状における断面を表す図である。 比較例３としての撮像装置の最終形状における断面を表す図である。 撮像装置における回路配置の第３の回路配置構成例を示す図である。 撮像装置における回路配置の第４の回路配置構成例を示す図である。 図１３のＣ−Ｃ’線における断面構造を示す図である。 撮像装置における回路配置の第５の回路配置構成例を示す図である。 撮像装置における回路配置の第６の回路配置構成例を示す図である。 撮像装置における回路配置の第７の回路配置構成例を示す図である。 撮像装置における回路配置の第８の回路配置構成例を示す図である。 撮像装置における回路配置の第９の回路配置構成例を示す図である。 撮像装置における回路配置の第１０の回路配置構成例を示す図である。 図２０のＤ−Ｄ’線における断面構造を示す図である。 撮像装置における回路配置の第１１の回路配置構成例を示す図である。 撮像装置１の外周付近の拡大断面図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 ツインコンタクト構造の撮像装置の製造方法を説明する図である。 Cu-Cu直接接合構造の図５の撮像装置の製造方法を説明する図である。 Cu-Cu直接接合構造の図５の撮像装置の製造方法を説明する図である。 Cu-Cu直接接合構造の図５の撮像装置の製造方法を説明する図である。 Cu-Cu直接接合構造の図５の撮像装置の製造方法を説明する図である。 Cu-Cu直接接合構造の図５の撮像装置の製造方法を説明する図である。 撮像装置のさらなる変形例その１を説明する図である。 撮像装置のさらなる変形例その２を説明する図である。 撮像装置のさらなる変形例その３を説明する図である。 撮像装置のさらなる変形例その４を説明する図である。 撮像装置が３層の積層構造体で構成される例を説明する図である。 撮像装置が３層の積層構造体で構成される例を説明する図である。 レンズモジュールと基板に接続された撮像装置の構成について説明するための図である。 レンズモジュールと基板に接続された撮像装置の構成について説明するための図である。 レンズモジュールと基板に接続された撮像装置の構成について説明するための図である。 レンズモジュールと基板に接続された撮像装置の構成について説明するための図である。 レンズモジュールと基板に接続された撮像装置の構成について説明するための図である。 レンズモジュールと基板に接続された撮像装置の構成について説明するための図である。 レンズモジュールと基板に接続された撮像装置の構成について説明するための図である。 カプセル内視鏡の構成について説明するための図である。 レンズモジュールと基板を撮像装置に接続する工程について説明するための図である。 レンズモジュールと基板を撮像装置に接続する工程について説明するための図である。 カメラモジュールの構成について説明するための図である。 カメラモジュールの構成について説明するための図である。 カメラモジュールの構成について説明するための図である。 透過率について説明するための図である。 散乱面について説明するための図である。 透過率減衰層の形成位置について説明するための図である。 透過率減衰層の形成位置について説明するための図である。 透過率減衰層の形状について説明するための図である。 透過率減衰層の形状について説明するための図である。 透過率減衰層の形状について説明するための図である。 透過率減衰層の形状について説明するための図である。 透過率減衰層の形成について説明するための図である。 透過率減衰層の形成について説明するための図である。 透過率減衰層の形成について説明するための図である。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 図１の撮像装置の使用例を説明する図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．撮像装置の概略の構造
２．撮像装置のシステム構成
３．画素の回路配置構成例
４．入力回路と出力回路の構成例
５．撮像装置の回路配置構成例
６．撮像装置の断面構造
７．他の上下配線接続構造を用いた場合の撮像装置の回路配置
８．他の撮像装置との比較例
９．撮像装置の他の回路配置構成例
１０．撮像装置の詳細構造
１１．製造方法
１２．さらなる変形例
１３．３層の積層構造体の例
１４．レンズモジュールを備えた構成
１５．カプセル内視鏡の構成
１６．レンズモジュール付きの撮像装置の製造方法
１７．複眼形態について
１８．透過率減衰層を備えたカメラモジュール
１９．透過率減衰層の形成
２０．電子機器への適用例
２１．イメージセンサの使用例
２２．内視鏡手術システムへの応用例
２３．移動体への応用例
＜１．撮像装置の概略の構造＞
図１は、本技術を採用した半導体装置としての撮像装置の概略の構造を示している。
図１に示される撮像装置１は、図中の矢印の方向で装置に入射する光もしくは電磁波を電気信号へ変換する。以後、本開示では、便宜上、電気信号へと変換する対象として、光を電気信号へ変換する装置を例に用いて説明する。
撮像装置１は、第１構造体１１と第２構造体１２とが積層された積層構造体１３と、外部端子１４と、第１構造体１１の上側に形成された保護基板１８とを備える。なお、以下では、便宜上、図１における、光が装置へ入射する入射面の側を上側、入射面と対向する装置のもう一方の面の側を下側として、第１構造体１１を上側構造体１１、第２構造体１２を下側構造体１２と呼ぶことにする。
この撮像装置１は、後で述べるように、上側構造体１１の一部を構成する半導体基板（ウエハ）と、下側構造体１２の一部を構成する半導体基板（ウエハ）と、保護基板１８とを、ウエハレベルで貼り合せた後、個々の撮像装置１へと固片化して形成される。
固片化される前の上側構造体１１は、半導体基板（ウエハ）に、入射した光を電気信号へ変換するための画素が形成されたものである。画素は、例えば、光電変換するためのフォトダイオード（PD）と、光電変換動作や光電変換された電気信号を読み出す動作を制御する、複数個の画素トランジスタを備える。固片化された後の撮像装置１に含まれる上側構造体１１は、上側チップ、イメージセンサ基板、または、イメージセンサチップと呼ばれる場合もある。
撮像装置１が備える画素トランジスタは、例えば、MOSトランジスタであることが望ましい。
上側構造体１１の上面には、例えば、R（赤）、G（緑）、またはB(青)のカラーフィルタ１５とオンチップレンズ１６が形成されている。オンチップレンズ１６の上側には、撮像装置１の構造物、特にオンチップレンズ１６やカラーフィルタ１５を保護するための保護基板１８が配置されている。保護基板１８は、例えば透明なガラス基板である。保護基板１８はその硬度がオンチップレンズ１６の硬度よりも高いと、オンチップレンズ１６を保護する作用が強まる。
固片化される前の下側構造体１２は、半導体基板（ウエハ）に、トランジスタと配線とを含む半導体回路が形成されたものである。固片化された後の撮像装置１に含まれる下側構造体１２は、下側チップ、信号処理基板、または、信号処理チップと呼ばれる場合もある。下側構造体１２には、装置外部の不図示の配線と電気的に接続するための外部端子１４が、複数、形成されている。外部端子１４は、例えば、はんだボールである。
撮像装置１は、オンチップレンズ１６上に配置されたガラスシール樹脂１７を介して、上側構造体１１の上側もしくはオンチップレンズ１６の上側に保護基板１８が固定されたキャビティレス構造を成している。ガラスシール樹脂１７は、その硬度が保護基板１８の硬度よりも低いため、シール樹脂が存在しない場合と比較すると、撮像装置１の外部から保護基板１８へ加わった応力が装置内部へと伝わるのを緩和する作用を果たし得る。
なお、撮像装置１は、キャビティレス構造と異なる構造として、上側構造体１１の上面に、柱状もしくは壁状の構造を形成し、保護基板１８がオンチップレンズ１６の上方に空隙を持って担持されるように、上記柱状もしくは壁状の構造に固定されたキャビティ構造を成しても良い。
＜２．撮像装置のシステム構成＞
図２は、撮像装置１のシステム構成例を示すブロック図である。
図２の撮像装置１は、光電変換部（PD）を有する画素３１が、行方向および列方向に複数個配置された画素アレイ部２４を備える。
画素アレイ部２４は、画素３１を行毎に駆動するための行駆動信号線３２や、行毎に駆動された複数個の画素３１から、光電変換の結果生じた信号を読み出すための垂直信号線（列読出し線）３３を備える。図２に示すように、１本の行駆動信号線３２には、行方向に配列された複数個の画素３１が接続されている。１本の垂直信号線３３には、列方向に配列された複数個の画素３１が接続されている。
撮像装置１は、行駆動部２２と列信号処理部２５をさらに備える。
行駆動部２２は、例えば、画素駆動するための行の位置を決める行アドレス制御部、換言すれば、行デコーダ部と、画素３１を駆動するための信号を発生させる行駆動回路部を備える。
列信号処理部２５は、例えば、垂直信号線３３に接続され、画素３１とソースフォロア回路を形成する負荷回路部を備える。また、列信号処理部２５は、垂直信号線３３を介して画素３１から読み出された信号を増幅する増幅回路部を備えていても良い。さらに、列信号処理部２５は、光電変換の結果として画素３１から読み出された信号から、系のノイズレベルを取り除くための、ノイズ処理部をさらに備えても良い。
列信号処理部２５は、画素３１から読み出された信号もしくは上記ノイズ処理されたアナログ信号を、デジタル信号へと変換するための、アナログデジタルコンバータ（ADC）を備える。ADCは、変換対象となるアナログ信号と、これと比較対象となる参照掃引信号とを比較するためのコンパレータ部、および、コンパレータ部での比較結果が反転するまでの時間を計測するカウンタ部を備える。列信号処理部２５は、読出し列を走査する制御を行う水平走査回路部をさらに備えても良い。
撮像装置１は、タイミング制御部２３をさらに備える。タイミング制御部２３は、装置へ入力された基準クロック信号やタイミング制御信号を基にして、行駆動部２２と列信号処理部２５へ、タイミングを制御する信号を供給する。以後、本開示においては、行駆動部２２、列信号処理部２５、及びタイミング制御部２３の全部もしくは一部を、単に画素周辺回路部、周辺回路部、または、制御回路部と呼ぶ場合がある。
撮像装置１は、画像信号処理部２６をさらに備える。画像信号処理部２６は、光電変換の結果得られたデータ、換言すれば、撮像装置１における撮像動作の結果得られたデータに対して、各種の信号処理を施す回路である。画像信号処理部２６は、例えば、画像信号処理回路部と、データ保持部とを含んで構成される。画像信号処理部２６は、更にプロセッサ部を備えても良い。
画像信号処理部２６において実行される信号処理の一例は、AD変換された撮像データが、暗い被写体を撮影したデータである場合には階調を多く持たせ、明るい被写体を撮影したデータである場合には階調を少なくするトーンカーブ補正処理である。この場合、撮像データの階調をどのようなトーンカーブに基づいて補正するか、トーンカーブの特性データを予め画像信号処理部２６のデータ保持部に記憶させておくことが望ましい。
撮像装置１は、入力部２１Aをさらに備える。入力部２１Aは、例えば、上記基準クロック信号や、垂直同期信号および水平同期信号などのタイミング制御信号や、画像信号処理部２６のデータ保持部へ記憶させる特性データなどを、装置外部から撮像装置１へ入力する。入力部２１Aは、撮像装置１へデータを入力するための外部端子１４である入力端子４１と、入力端子４１へ入力された信号を撮像装置１の内部へと取り込む入力回路部４２とを備える。
入力部２１Aは、入力回路部４２で取り込まれた信号の振幅を、撮像装置１の内部で利用しやすい振幅へと変更する入力振幅変更部４３をさらに備える。
入力部２１Aは、入力データのデータ列の並びを変更する入力データ変換回路部４４をさらに備える。入力データ変換回路部４４は、例えば、入力データとしてシリアル信号を受け取って、これをパラレル信号へと変換するシリアルパラレル変換回路である。
なお、入力振幅変更部４３と入力データ変換回路部４４は、省略される場合もある。
撮像装置１がフラッシュメモリやSRAM、DRAMと言った外部のメモリデバイスと接続される場合には、入力部２１Aは、これら外部のメモリデバイスからのデータを受け取るメモリインタフェース回路をさらに備えることができる。
撮像装置１は、出力部２１Bをさらに備える。出力部２１Bは、撮像装置１で撮影された画像データや、画像信号処理部２６で信号処理された画像データを、撮像装置１から装置外部へと出力する。出力部２１Bは、撮像装置１から装置外部へとデータを出力ための外部端子１４である出力端子４８と、撮像装置１の内部から装置外部へとデータを出力する回路であり、出力端子４８と接続された撮像装置１外部の外部配線を駆動する回路である、出力回路部４７とを備える。
出力部２１Bは、撮像装置１の内部で用いた信号の振幅を、撮像装置１の外部に接続された外部デバイスで利用しやすい振幅へと変更する出力振幅変更部４６をさらに備える。
出力部２１Bは、出力データのデータ列の並びを変更する出力データ変換回路部４５をさらに備える。出力データ変換回路部４５は、例えば、撮像装置１内部で使用したパラレル信号を、シリアル信号へと変換するパラレルシリアル変換回路である。
出力データ変換回路部４５と出力振幅変更部４６は、省略される場合もある。
撮像装置１がフラッシュメモリやSRAM、DRAMと言った外部のメモリデバイスと接続される場合には、出力部２１Bは、これら外部のメモリデバイスへとデータを出力するメモリインタフェース回路をさらに備えることができる。
なお、本開示においては、便宜上、入力部２１Aと出力部２１Bの双方もしくは少なくとも一方を含む回路ブロックを、入出力部２１と呼ぶ場合がある。また、入力回路部４２と出力回路部４７の双方もしくは少なくとも一方を含む回路部を、入出力回路部４９と呼ぶ場合がある。
＜３．画素の回路配置構成例＞
図３は、本実施の形態に係る撮像装置１の画素３１の回路配置構成例を示している。
画素３１は、光電変換素子としてのフォトダイオード５１、転送トランジスタ５２、FD(フローティングディフュージョン)５３、リセットトランジスタ５４、増幅トランジスタ５５、および選択トランジスタ５６を有する。
フォトダイオード５１は、受光した光量に応じた電荷（信号電荷）を生成し、かつ、蓄積する。フォトダイオード５１は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ５２を介して、FD５３に接続されている。
転送トランジスタ５２は、転送信号TRによりオンされたとき、フォトダイオード５１で生成された電荷を読み出し、FD５３に転送する。
FD５３は、フォトダイオード５１から読み出された電荷を保持する。リセットトランジスタ５４は、リセット信号RSTによりオンされたとき、FD５３に蓄積されている電荷がドレイン（定電圧源Vdd）に排出されることで、FD５３の電位をリセットする。
増幅トランジスタ５５は、FD５３の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ５５は、垂直信号線３３を介して接続されている定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、FD５３に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ５５から選択トランジスタ５６と垂直信号線３３を介して列信号処理部２５に出力される。
選択トランジスタ５６は、選択信号SELにより画素３１が選択されたときオンされ、画素３１の画素信号を、垂直信号線３３を介して列信号処理部２５に出力する。転送信号TR、選択信号SEL、及びリセット信号RSTが伝送される各信号線は、図２の行駆動信号線３２に対応する。
画素３１は、以上のように構成することができるが、この構成に限定されるものではなく、その他の構成を採用することもできる。
＜４．入力回路部と出力回路部の構成例＞
図４は、本実施の形態に係る撮像装置１の入力部２１Aに備わる入力回路部４２と、出力部２１Bに備わる出力回路部４７の回路配置構成例を示している。
なお、入出力回路部４９は、１つの外部端子１４に対して、入力回路部４２もしくは出力回路部４７のどちらか一方を含む構成でも良いし、入力回路部４２と出力回路部４７との双方を並列に備えた双方向の入出力回路の構成であっても良い。
入力回路部４２は、以下の特徴を有する回路である。
(1) 撮像装置１の入力端子４１から入力回路部４２へ入力されるデータと、入力回路部４２から撮像装置１の内部回路へと出力されるデータとにおいて、論理が同じ、もしくは反転するだけの回路である、換言すれば、信号列におけるデータの並びを変えない回路である、さらに換言すれば、信号列において論理の”１”と”０”若しくは”Hi”と”Low”が切替わる位置を変えない回路である。
(2) 撮像装置１の入力端子４１に入力された信号の電圧振幅を、入力回路部４２の後段に配置された回路、換言すれば撮像装置１においてより内部となる回路が受け取るに好ましい電圧振幅へと変換する回路である。この回路は、回路に入力されたデータを、電圧振幅が小さくなる方向へ変換する場合がある。
(2)’ または、入力回路部４２に入力された信号(例えばLVDSの小振幅差動信号)を、入力回路部４２の後段に配置された回路、換言すれば撮像装置１においてより内部となる回路が受け取るに好ましいフォーマットもしくは電圧振幅(例えばシングルエンドでフルスイングするデジタル信号)へと変換して出力する回路である。この回路は、回路に入力されたデータを、電圧振幅が大きくなる方向へ変換する場合がある。
(3) さらに、入力回路部４２へ過大なノイズが入力され場合に、このノイズを入力回路部４２の後段に配置された回路、換言すれば撮像装置１においてより内部となる回路へ伝播させずに遮断する保護回路を備える場合もある。
出力回路部４７は、以下の特徴を有する回路である。
(1) 撮像装置１の内部回路から出力回路部４７へ入力されるデータと、出力回路部４７から撮像装置１の出力端子４８を介して撮像装置１の外部へと出力されるデータとにおいて、論理が同じ、もしくは反転するだけの回路である、換言すれば、信号列におけるデータの並びを変えない回路である、さらに換言すれば、信号列において論理の”１”と”０”若しくは”Hi”と”Low”が切替わる位置を変えない回路である。
(2) 撮像装置１の出力端子４８と撮像装置１に接続される外部素子との間の信号線を、駆動する電流能力を大きくする回路である。若しくは、信号線の電圧振幅を大きくする回路である。この回路は、回路に入力されたデータを、電圧振幅が大きくなる方向へ変換する場合がある。
(2)’ または、撮像装置１の内部の回路から出力回路部４７に入力された信号(シングルエンドでフルスイングするデジタル信号)を、出力端子４８に接続された外部素子が信号を受け取るに好ましいフォーマットもしくは電圧振幅(例えばLVDSの小振幅差動信号)へと変換して出力する回路である。この回路は、回路に入力されたデータを、電圧振幅が小さくなる方向へ変換する場合がある。
図４に示すように、少なくとも入力回路部４２もしくは出力回路部４７のどちらか一方を含む入出力回路部４９は、１つ以上トランジスタを含む。本開示においては、便宜上、入出力回路部４９に含まれるトランジスタを、入出力トランジスタと呼ぶ場合がある。入出力回路部４９は、インバータ回路、バッファ回路、などを含んでいても良いし、入力動作または出力動作を制御するイネーブル回路をさらに含んでいても良い。
入力回路部４２または出力回路部４７は、回路で使用する電源電圧を適切に設定することにより、入力信号または出力信号の振幅変更部を兼ねることが出来る。例えば、撮像装置１の画素周辺回路部の一部や画像信号処理部２６における信号の振幅がV2であって、一方、撮像装置１の外部から入力端子４１へと入力される信号の振幅、あるいは、出力端子４８から撮像装置１の外部へと出力される信号の振幅がV2よりも大きなV1である場合、入力回路部４２または出力回路部４７の回路が、例えば図４で示す回路においては、撮像装置１の内部回路側に位置するインバータの電源電圧をV2、撮像装置１外側方向に位置するインバータの電源電圧をV1とすることによって、入力回路部４２は外部から振幅V1の信号を受け取り、この振幅をV2へと小さくして撮像装置１の内部回路へ入力し、出力回路部４７は、撮像装置１の内部回路から振幅V2の信号を受け取り、この振幅をV1へと大きくして外部へ出力することが出来る。なお、図４に示す電圧V1とV2を同電圧とする場合は、信号振幅変更の機能を持たない構成となる。
なお、上記の説明を含め、本開示においては、トランジスタ回路における基準電圧（図４の回路の場合、接地電圧）と、回路へ供給される電源の電圧であって上記基準電圧とは異なる電圧（図４の回路の場合、例えばV1）との電圧差を、単に電源電圧と呼ぶ場合がある。
＜５．撮像装置の回路配置構成例＞
次に、本実施の形態に係る撮像装置１の回路の配置、すなわち、図２に示した撮像装置１の各ブロックを、上側構造体１１と下側構造体１２とにどのように分けて搭載するかを説明する。
図５は、撮像装置１における回路配置の第１の回路配置構成例を示す図である。
第１の回路配置構成例においては、画素アレイ部２４は上側構造体１１に配置されている。
撮像装置１に備わる画素周辺回路部のうち、行駆動部２２は、一部が上側構造体１１に配置され、かつ、一部が下側構造体１２に配置されている。例えば、行駆動部２２のうち、行駆動回路部が上側構造体１１に配置され、行デコーダ部が下側構造体１２に配置されている。
上側構造体１１に配置される行駆動部２２は、画素アレイ部２４の行方向の外側に配置され、下側構造体１２に配置される行駆動部２２は、少なくともその一部が上側構造体１１に備わる行駆動部２２の下側に配置されている。
撮像装置１に備わる画素周辺回路部のうち、列信号処理部２５は、一部が上側構造体１１に配置され、かつ、一部が下側構造体１２に配置されている。例えば、列信号処理部２５のうち、負荷回路部、増幅回路部、ノイズ処理部、及び、ADCのコンパレータ部が上側構造体１１に配置され、ADCのカウンタ部が下側構造体１２に配置されている。
上側構造体１１に配置される列信号処理部２５は、画素アレイ部２４の列方向の外側に配置され、下側構造体１２に配置される列信号処理部２５は、少なくともその一部が上側構造体１１に備わる列信号処理部２５の下側に配置されている。
上側構造体１１に配置された行駆動部２２の外側と、下側構造体１２に配置された行駆動部２２の外側には、これら２つの行駆動部２２の配線を接続するための配線接続部２９が配置されている。
上側構造体１１に配置された列信号処理部２５の外側と、下側構造体１２に配置された列信号処理部２５の外側にも、これら２つの列信号処理部２５の配線を接続するための配線接続部２９が配置されている。これらの配線接続部２９においては、この後、図６を用いて説明する配線接続構造が用いられている。
下側構造体１２に配置された行駆動部２２と列信号処理部２５の内側に、画像信号処理部２６が配置されている。
下側構造体１２において、入出力回路部４９は、上側構造体１１の画素アレイ部２４の下側となる領域に配置される。
入出力回路部４９は、入力回路部４２と出力回路部４７の双方もしくは少なくとも一方を含む回路部である。入出力回路部４９が入力回路部４２と出力回路部４７の双方で構成される場合、入出力回路部４９は、１つの外部端子１４ごとに分かれて、下側構造体１２に複数個配置される。入出力回路部４９が入力回路部４２のみで構成される場合、入力回路部４２は、１つの外部端子１４（入力端子４１）ごとに分かれて、下側構造体１２に複数個配置される。
入出力回路部４９が出力回路部４７のみで構成される場合、出力回路部４７は、１つの外部端子１４（出力端子４８）ごとに分かれて、下側構造体１２に複数個配置される。これら複数個に分かれて配置された各入出力回路部４９の周囲には、画像信号処理部２６が配置されている。換言すれば、画像信号処理部２６を配置した領域内に、入出力回路部４９が配置されている。
なお、下側構造体１２において、入出力回路部４９は、上側構造体１１の行駆動部２２の下側もしくは列信号処理部２５の下側となる領域に配置されても良い。
換言すると、入出力回路部４９は、外部端子１４が形成される下側構造体１２側で、かつ、上側構造体１１の画素アレイ部２４の領域の下方、若しくは、上側構造体１１の画素周辺回路部（図６の画素周辺回路領域３１３のうち、上側構造体１１に形成される回路部）の下方の任意の領域に配置することができる。
なお、この後で説明する他の構成例も含めて、本実施の形態に係る撮像装置１においては、入力端子４１と入力回路部４２や、出力回路部４７と出力端子４８が配置されている領域に、これらの代わりに、電源端子や接地端子を配置しても良い。
下側構造体１２に配置されたトランジスタ回路のうち、入力回路部４２および出力回路部４７を構成するトランジスタ回路の電源電圧は、画像信号処理部２６を構成するトランジスタ回路の電源電圧よりも、高くても良い。
例えば、入力回路部４２と出力回路部４７を構成するトランジスタ回路の電源電圧が１．８Ｖ乃至３．３Ｖであって、画像信号処理部２６を構成するトランジスタ回路の電源電圧が１．２Ｖ乃至１．５Ｖであっても良い。
前者（入力回路部４２および出力回路部４７を構成するトランジスタ回路）の電源電圧と後者（画像信号処理部２６を構成するトランジスタ回路）の電源電圧とが異なるため、入力回路部４２および出力回路部４７において電源電圧が印加されるウエル領域と、これらの周囲に配置された画像信号処理部２６において電源電圧が印加されるウエル領域とを離間して配置するための距離、いわゆるウエル分離領域の幅は、画像信号処理部２６内において電源電圧が印加される複数個のウエル領域の間に設けられた距離よりも、大きいことが望ましい。
また、入力回路部４２および出力回路部４７に備わる素子分離領域の深さは、画像信号処理部２６内に備わる素子分離領域の深さよりも、深くても良い。また、入力回路部４２および出力回路部４７に備わるトランジスタのゲート長は、画像信号処理部２６内に備わるトランジスタのゲート長よりも、大きいことが望ましい。
撮像装置１に備わる画素周辺回路部のうち、上側構造体１１に配置された画素周辺回路部の一部、例えば列信号処理部２５に備わる負荷回路部、増幅回路部、ノイズ処理部、及び、ADCのコンパレータ部のいずれかを構成するトランジスタ回路の電源電圧は、下側構造体１２に配置された画素周辺回路部の一部、例えば列信号処理部２５に備わるADCのカウンタ部を構成するトランジスタ回路の電源電圧よりも、高くても良い。
例として、前者（上側構造体１１に配置された画素周辺回路部、例えば列信号処理部２５に備わる負荷回路部、増幅回路部、ノイズ処理部、または、ADCのコンパレータ部のいずれか）のトランジスタ回路の電源電圧が１．８Ｖ乃至３．３Ｖであって、後者（下側構造体１２に配置された画素周辺回路部、例えばADCのカウンタ部）のトランジスタ回路の電源電圧が１．２Ｖ乃至１．５Ｖであっても良い。
後者のトランジスタ回路の電源電圧は、下側構造体１２に配置された画像信号処理部２６を構成するトランジスタ回路の電源電圧と同じであっても良い。前者のトランジスタ回路の電源電圧が後者のトランジスタ回路の電源電圧よりも高いため、前者のトランジスタ回路において電源電圧が印加される複数個のウエル領域の間に設けられた距離は、後者のトランジスタ回路において電源電圧が印加される複数個のウエル領域の間に設けられた距離よりも、大きいことが望ましい。
また、前者のトランジスタ回路に備わる素子分離領域の深さは、後者のトランジスタ回路に備わる素子分離領域の深さよりも、深いことが望ましい。また、前者のトランジスタ回路に備わるトランジスタのゲート長は、後者のトランジスタ回路に備わるトランジスタのゲート長よりも、大きいことが望ましい。
さらに、上側構造体１１に配置された画素３１を構成する画素トランジスタ回路の電源電圧は、上側構造体１１に配置された画素周辺回路部（例えば列信号処理部２５に備わる負荷回路部、増幅回路部、ノイズ処理部、または、ADCのコンパレータ部のいずれか）を構成するトランジスタ回路の電源電圧と同じであっても良い。
上側構造体１１に配置された画素３１を構成する画素トランジスタ回路の電源電圧は、下側構造体１２に配置された画素周辺回路部（例えばADCのカウンタ部）もしくは画像信号処理部２６を構成するトランジスタ回路の電源電圧よりも、高くても良い。このため、素子分離領域として半導体基板を掘り込む構造の素子分離領域を用いる場合には、上側構造体１１に配置された画素トランジスタの周囲に備わる素子分離領域の一部の深さは、下側構造体１２に配置された画素周辺回路部もしくは画像信号処理部２６のトランジスタの周囲に備わる素子分離領域の深さよりも深くても良い。
あるいは、画素トランジスタの周囲の素子分離領域として、半導体基板を掘り込む素子分離領域ではなく、画素トランジスタの周囲に、画素トランジスタの拡散層領域とは逆の導電型となる不純物領域を形成する素子分離領域を一部に用いても良い。
また、上側構造体１１に配置された画素トランジスタのゲート長は、下側構造体１２に配置された画素周辺回路部もしくは画像信号処理部２６のトランジスタのゲート長よりも大きくても良い。一方、素子分離領域が深くなることによって増加が懸念される素子分離領域近傍でのノイズ電荷の発生を抑制するために、上側構造体１１に配置された画素トランジスタの周囲に備わる素子分離領域の深さは、上側構造体１１に配置された画素周辺回路部を構成するトランジスタの周囲に備わる素子分離領域の深さよりも、浅くても良い。
あるいは、画素トランジスタの周囲の素子分離領域として、半導体基板を掘り込む素子分離領域ではなく、画素トランジスタの周囲に、画素トランジスタの拡散層領域とは逆の導電型となる不純物領域を形成する素子分離領域を一部に用いても良い。
＜６．撮像装置の断面構造＞
本実施の形態に係る撮像装置１の断面構造と回路配置を、図６を参照してさらに説明する。図６は、図５のＡ−Ａ’線における撮像装置１に係る断面構造を示す図である。なお、便宜上、図６の一部は、この後説明する本技術の他の構成例における断面構造へと替えて記載してある。
撮像装置１に備わる上側構造体１１とその上方とを含めた部分には、オンチップレンズ１６とカラーフィルタ１５と画素トランジスタとフォトダイオード５１とを有する画素３１が、複数個、アレイ状に配列された画素アレイ部２４が配置されている。画素アレイ部２４の領域（画素アレイ領域）には、画素トランジスタ領域３０１も配置される。画素トランジスタ領域３０１は、転送トランジスタ５２、増幅トランジスタ５５、リセットトランジスタ５４のうちの少なくとも１つの画素トランジスタが形成される領域である。
下側構造体１２に備わる半導体基板８１の下側の表面で、かつ、上側構造体１１に備わる画素アレイ部２４の下方に位置する領域には、外部端子１４が複数個配置されている。
なお、図６の説明おいては、「下側構造体１２に備わる半導体基板８１の下側の表面で、かつ、上側構造体１１に備わる画素アレイ部２４の下方に位置する領域」を第１特定領域、「下側構造体１２に備わる半導体基板８１の上側の表面で、かつ、上側構造体１１に備わる画素アレイ部２４の下方に位置する領域」を第２特定領域と呼ぶ。
第１特定領域に配置された複数個の外部端子１４の少なくとも一部は、外部から撮像装置１へ信号を入力するための信号入力端子１４Ａもしくは撮像装置１から外部へ信号を出力するための信号出力端子１４Ｂである。換言すれば、信号入力端子１４Ａ及び信号出力端子１４Ｂは、外部端子１４のなかから、電源端子及び接地端子を除いた外部端子１４である。本開示では、これらの信号入力端子１４Ａもしくは信号出力端子１４Ｂを、信号入出力端子１４Ｃと呼ぶ。
第１特定領域であって、かつ、これら信号入出力端子１４Ｃの近傍に、半導体基板８１を貫通する貫通ビア８８が配置される。なお、本開示においては、半導体基板８１を貫通するビアホールとその内部に形成されたビア配線とを併せて、単に貫通ビア８８と呼ぶ場合がある。
この貫通ビアホールは、半導体基板８１の下側表面から、半導体基板８１の上側表面上方に配置された多層配線層８２の一部であってビアホールの終端（底部）となる導電性パッド３２２（以後、ビア用パッド３２２と呼ぶ場合がある）まで、掘り込んで形成された構造であることが望ましい。
第１特定領域に配置された信号入出力端子１４Ｃは、同じく第１特定領域に配置された貫通ビア８８（より具体的には、貫通ビアホール内に形成されたビア配線）へ電気的に接続される。
第２特定領域であって、かつ、信号入出力端子１４Ｃおよび上記貫通ビアの近傍となる領域に、入力回路部４２もしくは出力回路部４７を備えた入出力回路部４９が配置される。
第１特定領域に配置された信号入出力端子１４Ｃは、貫通ビア８８とビア用パッド３２２と、あるいはまた多層配線層８２の一部とを介して、入出力回路部４９へ電気的に接続される。
入出力回路部４９を配置した領域を入出力回路領域３１１と呼ぶ。下側構造体１２に備わる半導体基板８１の上側の表面には、入出力回路領域３１１に隣接して信号処理回路領域３１２が形成されている。信号処理回路領域３１２は、図２を参照して説明した画像信号処理部２６が形成される領域である。
図２を参照して説明した行駆動部２２や列信号処理部２５の全部もしくは一部を含む画素周辺回路部を配置した領域を、画素周辺回路領域３１３と呼ぶ。上側構造体１１に備わる半導体基板１０１の下側の表面及び下側構造体１２に備わる半導体基板８１の上側の表面のうち、画素アレイ部２４の外側となる領域には、画素周辺回路領域３１３が配置されている。
信号入出力端子１４Ｃは、下側構造体１２に配置された、入出力回路領域３１１の下側の領域に配置されて良いし、あるいは、信号処理回路領域３１２の下側となる領域に配置されても良い。あるいは、信号入出力端子１４Ｃは、下側構造体１２に配置された、行駆動部２２もしくは列信号処理部２５などの画素周辺回路部の下側に配置されても良い。
本開示においては、上側構造体１１の多層配線層１０２に含まれる配線と、下側構造体１２の多層配線層８２に含まれる配線とを接続する配線接続構造を上下配線接続構造と呼ぶことがあり、この構造を配置した領域を上下配線接続領域３１４と呼ぶことがある。
上下配線接続構造は、上側構造体１１の上側の表面から半導体基板１０１を貫通し多層配線層１０２に至る第１貫通電極（シリコン貫通電極）１０９と、上側構造体１１の上側の表面から半導体基板１０１と多層配線層１０２を貫通し下側構造体１２の多層配線層８２に至る第２貫通電極（チップ貫通電極）１０５と、これら２つの貫通電極（Through Silicon Via, TSV）を接続するための貫通電極接続配線１０６とによって形成されている。本開示においては、このような上下配線接続構造をツインコンタクト構造と呼ぶ場合がある。
画素周辺回路領域３１３の外側に、上下配線接続領域３１４が配置されている。
本実施の形態では、画素周辺回路領域３１３が、上側構造体１１と下側構造体１２の両方に形成されているが、いずれか一方のみに形成することもできる。
また、本実施の形態では、上下配線接続領域３１４が、画素アレイ部２４の外側であって、かつ、画素周辺回路領域３１３の外側に配置されているが、画素アレイ部２４の外側であって、かつ、画素周辺回路領域３１３の内側に配置されてもよい。
さらに、本実施の形態では、上側構造体１１の多層配線層１０２と下側構造体１２の多層配線層８２とを電気的に接続する構造として、シリコン貫通電極１０９とチップ貫通電極１０５の２本の貫通電極を用いて接続するツインコンタクト構造を採用した。
上側構造体１１の多層配線層１０２と下側構造体１２の多層配線層８２とを電気的に接続する構造としては、例えば、上側構造体１１の配線層１０３と、下側構造体１２の配線層８３のそれぞれが、１本の貫通電極に共通に接続するシェアコンタクト構造としてもよい。
＜７．他の上下配線接続構造を用いた場合の撮像装置の回路配置＞
他の上下配線接続構造を用いた場合の、撮像装置１の回路の配置と断面構造を、図７と図８を参照して説明する。
図８は、図６に示す上下配線接続構造とは異なる構造を用いた場合の、図７のＢ−Ｂ’線における、撮像装置１の断面構造を示す図である。なお便宜上、図８の一部は、この後説明する本技術の他の構成例における断面構造へと替えて記載してある。
図８の画素周辺回路領域３１３において、上側構造体１１の多層配線層１０２は、一部の配線を多層配線層１０２の最下面、換言すれば、上側構造体１１と下側構造体１２との接合面に配置している。また、下側構造体１２の多層配線層８２も、一部の配線を多層配線層８２の最上面、換言すれば、上側構造体１１と下側構造体１２との接合面に配置している。
そして、多層配線層１０２の一部の配線と、多層配線層８２の一部の配線が、この接合面における略同一の位置に配置されて、配線どうしが電気的に接続されている。配線どうしを電気的に接続する形態としては、２つの配線を直接接触させる形態で良いし、あるいは、２つの配線間に薄膜の絶縁膜や高抵抗膜が形成され、形成された膜が一部で電気的に導通している形態であっても良い。あるいは、２つの配線間に薄膜の絶縁膜や高抵抗膜が形成され、２つの配線が容量結合によって電気信号を伝播させる形態であっても良い。
本開示においては、上側構造体１１の多層配線層１０２の配線の一部の配線と下側構造体１２の多層配線層８２の配線の一部の配線を上記接合面の略同一の位置に形成し２つの配線を電気的に接続する構造の総称として、上下配線直接接続構造あるいは単に配線直接接続構造と呼ぶ場合がある。
上記略同一の位置の具体的な例としては、例えば、撮像装置１を上側から下側方向へ平面視した場合に、電気的に接続する上記２つの配線の少なくとも一部が重なる位置であれば良い。接続する２つの配線の材料として、例えば、銅（Ｃｕ）を用いた場合には、この接続構造を、Cu-Cu直接接合構造あるいは単にCu-Cu接合構造と呼ぶ場合がある。
上下配線直接接続構造を用いる場合には、この接続構造を画素アレイ部２４の外側に配置することができる。あるいは、この接続構造を、上側構造体１１が備える画素周辺回路領域３１３の内部と、下側構造体１２が備える画素周辺回路領域３１３の内部とに、配置することができる。
より具体的には、上下配線直接接続構造を構成する配線のうち、上記接合面の上側構造体１１の側に配置する配線は、上側構造体１１の画素周辺回路領域３１３に備わる回路の下側に配置することができる。また、上下配線直接接続構造を構成する配線のうち、上記接合面の下側構造体１２の側に配置する配線は、下側構造体１２の画素周辺回路領域３１３に備わる回路の上側に配置することができる。あるいは、上側構造体１１の配線として画素アレイ部２４（画素トランジスタ領域３０１）に配置された配線を用いて、これと下側構造体１２の配線とによる上下配線直接接続構造を、画素アレイ部２４（画素トランジスタ領域３０１）の下方に配置することもできる。
＜第２の回路配置構成例＞
図７は、撮像装置１の第２の回路配置構成例を示す図である。
第２の回路配置構成例においては、上下配線接続構造として、上記上下配線直接接続構造を用いている。
図７に示すように、第２の回路配置構成例における画素アレイ部２４の配置は、図５に示した第１の回路配置構成例と同様である。すなわち、画素アレイ部２４は上側構造体１１に配置されている。
また、図７に示すように、第２の回路配置構成例における撮像装置１の行駆動部２２と列信号処理部２５の配置も、図５に示した第１の回路配置構成例と同様である。
一方、第２の回路配置構成例における上下配線接続部の配置は、図５に示す第１の回路配置構成例と異なる。
上側構造体１１に配置された行駆動部２２の配線と、下側構造体１２に配置された行駆動部２２の配線との接続は、上側構造体１１に配置された行駆動部２２と下側構造体１２に配置された行駆動部２２とが重なる領域において、上下配線直接接続構造を用いて形成される。
上側構造体１１に配置された列信号処理部２５の配線と、下側構造体１２に配置された列信号処理部２５の配線との接続は、上側構造体１１に配置された列信号処理部２５と下側構造体１２に配置された列信号処理部２５とが重なる領域において、上下配線直接接続構造を用いて形成される。
図５に示した第１の回路配置構成例においては、行駆動部２２の配線を接続する上下配線接続構造と列信号処理部２５の配線を接続する上下配線接続構造は、それぞれ、行駆動部２２の外側と列信号処理部２５の外側の配線接続部２９に配置されていた。これに対して、図７に示す第２の回路配置構成例においては、行駆動部２２の配線を接続する上下配線接続構造と列信号処理部２５の配線を接続する上下配線接続構造は、それぞれ、行駆動部２２の領域内と列信号処理部２５の領域内に形成されている。このため、第２の回路配置構成例に示す撮像装置１は、上側構造体１１及び下側構造体１２において配線接続部２９が省略されており、第１の回路配置構成例に示す撮像装置１よりも、外形サイズの小さな装置を実現し得る。
＜８．他の撮像装置との比較例＞
＜比較例１＞
他の撮像装置の構造と比較して、撮像装置１の構造の特徴について説明する。
図９は、比較例１として、特開２０１４−７２２９４号公報（以下、比較構造開示文献１という。）に開示された、撮像装置の最終形状における断面を表す図である。
図９の撮像装置６００は、第１半導体層６１１を含む第１素子部６２１と第１配線部６２２とを備える第１部分６２３と、第２半導体層６３１を含む第２素子部６４１と第２配線部６４２とを備える第２部分６４３とが積層された構造を有する。第１部分６２３の裏面側には、カラーフィルタ６５１とオンチップレンズ６５２などが形成された光学部材６５３が配置されている。
撮像装置６００は、制御ユニットを構成するトランジスタＴｒ３とＴｒ４の外側、および、信号処理ユニットを構成するトランジスタＴｒ５乃至Ｔｒ８を配置した領域の外側に、導電部材６６２を介して、第１配線６６１と第２配線６６３を接続する構造が形成され、この接続構造の外側に、外部端子６６４が配置されている。なお、入出力回路をどこへ配置するかの記載は無い。
これに対して、本技術は、（１）外部端子１４と、（２）外部端子１４に接続する入力回路部４２もしくは出力回路部４７を形成した半導体領域と、（３）撮像を行うフォトダイオード５１および画素トランジスタを形成した半導体領域と、（４）カラーフィルタ１５およびオンチップレンズ１６と、（５）保護基板１８と、を略同一となる領域に積層した構造によって、図９の撮像装置６００よりも、外形サイズを小さくすることができる。
図９の撮像装置６００は、その最終形状において、オンチップレンズ６５２の上側に、オンチップレンズ６５２を保護するための保護基板を備えていない。そして、比較構造開示文献１では、図９の撮像装置６００の製造方法として、第１部分６２３と第２部分６４３とを接合し、カラーフィルタ６５１とオンチップレンズ６５２を形成し、その後、基板を反転させた後、電極部を露出させる開口と外部端子６６４の形成を行うことが記載されている。外部端子６６４を形成する際には、外部端子６６４を金属配線上へ、特定値以上の応力を加えて圧着させる必要がある。オンチップレンズ６５２上に保護基板を備えない撮像装置６００において、上記製造方法で外部端子６６４を形成すると、外部端子６６４を圧着させる際に、オンチップレンズ６５２が製造装置に押し付けられ、オンチップレンズ６５２に傷が付くおそれがある。
さらに、図９の撮像装置６００では、外部端子６６４は、画素アレイ部の外側の領域に形成されており、オンチップレンズ６５２の直下には形成されていない。この場合、外部端子６６４を圧着する際にオンチップレンズ６５２へ加わる力は、外部端子６６４を圧着するために印加する力が斜め方向に分散されたものとなる。
仮に、外形サイズの小さな撮像装置を実現するために、画素領域の直下、すなわちオンチップレンズ６５２の直下に外部端子６６４を形成する場合には、外部端子６６４を圧着するために印加する力の方向の延長線上にオンチップレンズ６５２があるため、オンチップレンズ６５２に加わる力はより大きくなり、オンチップレンズ６５２への傷の発生がより深刻となるおそれがある。
また、比較構造開示文献１では、外部端子６６４を形成した後、カラーフィルタ６５１とオンチップレンズ６５２を形成する製法も開示されている。
しかし、この製法の場合、撮像装置表面に外部端子６６４による突出部を多数備えた状態では、カラーフィルタ６５１とオンチップレンズ６５２を形成する際に、これらの製造装置へ撮像装置を、真空吸着法と言った一般的な方法では固定することが困難となるおそれがある。
これに対して、図１の撮像装置１は、オンチップレンズ１６上に保護基板１８を有する。このため、オンチップレンズ１６を外部端子１４の製造装置へと押し付けることなく、外部端子１４を形成することが可能となる。撮像装置１は、（１）外部端子１４と、（２）外部端子１４に接続する入力回路部４２もしくは出力回路部４７を形成した半導体領域と、（３）撮像を行うフォトダイオード５１および画素トランジスタを形成した半導体領域と、（４）カラーフィルタ１５およびオンチップレンズ１６と、（５）保護基板１８と、を略同一となる領域に積層した構造を可能とし、図９の撮像装置６００よりも、外形サイズを小さくすることができる。
＜比較例２＞
図１０は、比較例２として、特開２０１０−５０１４９号公報（比較構造開示文献２）に開示された、撮像装置の最終形状における断面を表す図である。
図１０の撮像装置７００は、フォトダイオード(不図示)、カラーフィルタ７１１、オンチップレンズ７１２等が形成される撮像領域７２２と、その周辺に形成された周辺領域７２３とに分かれている。
周辺領域７２３には、駆動パルスや信号入出力のための第１パッド７２４が配置されている。第１パッド７２４には、ボンディングワイヤ７２５が接続される。そして、撮像領域７２２内に、基準電位Vssを与える第２パッド７２６が配置されている。第２パッド７２６上に、外部端子（半田ボール）７２７が設けられている。
以上のように、撮像装置７００は、画素アレイの下側に外部端子７２７を備える。
撮像装置１は、（１）外部端子１４と、（２）外部端子１４に接続する入力回路部４２もしくは出力回路部４７を形成した半導体領域と、（３）撮像を行うフォトダイオード５１および画素トランジスタを形成した半導体領域と、（４）カラーフィルタ１５およびオンチップレンズ１６と、（５）保護基板１８と、を略同一となる領域に積層した構造によって、図１０の撮像装置７００よりも、外形サイズを小さくすることができる。
図１０の撮像装置７００は、撮像装置１の上側構造体１１と下側構造体１２のような積層構造を備えていない、換言すれば、トランジスタ回路が形成された半導体基板を１層しか備えない固体半導体装置である。
図１０に開示された撮像装置７００は、その最終形状において、支持基板７３１を貫通するビア７３２と外部端子７２７とが、撮像領域７２２内の画素アレイの下側に形成されている。
しかし、図１０において形成されている外部端子７２７は、基準電位Vss（接地電位）用の端子である。基準電位Vssの端子は、基準電位Vssを撮像装置内部へと供給する際、トランジスタ回路によって構成される入力回路を必要としない。このため、図１０に開示された撮像装置７００は、基準電位Vss用の外部端子７２７を、撮像領域７２２の下側に配置出来ている。
一方、撮像領域７２２には、フォトダイオードと画素トランジスタとを備えた画素が並べて配置されている。このため、トランジスタ回路が形成された半導体基板７４１を１層しか備えない構造の場合、画素が形成された半導体基板７４１において、画素領域内に入力回路を併せて形成することは難しい。このため、図１０に開示された半導体基板７４１を１層しか備えない撮像装置７００は、画素領域の下側に、入出力回路を必要としない電源端子を配置することは可能であるが、入力回路もしくは出力回路を必要とする外部端子、換言すれば信号入力用または信号出力用の外部端子を配置することは出来ない。
さらに、図１０の撮像装置７００は、図９に示した撮像装置６００と同様に、オンチップレンズ７１２上に保護基板を備えない。このため、外部端子圧着時にオンチップレンズ７１２に傷が付くという問題が発生する。
これに対して、撮像装置１は、トランジスタ回路を形成した半導体基板を複数層積層した構造を備える。これにより、画素領域の下側に、入力回路もしくは出力回路を必要とする外部端子１４、換言すれば信号入力用または信号出力用の信号入出力端子１４Ｃを配置することが可能となる。
また、撮像装置１は、オンチップレンズ１６上に保護基板１８を有する。このため、オンチップレンズ１６を外部端子１４の製造装置へと押し付けることなく、外部端子１４を形成することが可能となる。これにより、撮像装置１は、（１）外部端子１４と、（２）外部端子１４に接続する入力回路部４２もしくは出力回路部４７を形成した半導体領域と、（３）撮像を行うフォトダイオード５１および画素トランジスタを形成した半導体領域と、（４）カラーフィルタ１５およびオンチップレンズ１６と、（５）保護基板１８と、を略同一となる領域に積層した構造を可能とし、図１０の撮像装置７００よりも、外形サイズを小さくすることができる。
＜比較例３＞
図１１は、比較例３として、特開２０１１−９６４５号公報（比較構造開示文献３）に開示された、撮像装置の最終形状における断面を表す図である。
図１１の撮像装置８００は、半導体基板８１１の第１主面（上側の面）に、フォトダイオード及びトランジスタを含む撮像素子８１２が形成されている。撮像素子８１２の上側に、多層配線層８１３、カラーフィルタ８１４、オーバーコート８１５、及び、オンチップレンズ８１６が形成されている。また、撮像装置８００は、オンチップレンズ８１６の上側に、保護基板８１７を備えている。
撮像素子８１２やカラーフィルタ８１４、オンチップレンズ８１６が形成された撮像画素部８２２の外側に、半導体基板８１１を貫通するシリコン貫通電極８３１、外部に接続される外部端子（はんだボール）８３２などが形成された周辺回路部８２３が配置されている。
図１１の撮像装置８００は、比較例２の撮像装置７００と同様に、上側構造体と下側構造体を積層させた積層構造を備えてない、換言すれば、トランジスタ回路が形成された半導体基板を１層しか備えない固体半導体装置である。このため、画素領域の下側に、入力回路もしくは出力回路を必要とする外部端子、換言すれば信号入力用または信号出力用の外部端子を配置することは出来ない。
これに対して、撮像装置１は、トランジスタ回路を形成した半導体基板を複数層積層した構造を備える。これにより、画素領域の下側に、入力回路もしくは出力回路を必要とする外部端子１４、換言すれば信号入力用または信号出力用の外部端子１４を配置することが可能となる。
これにより、撮像装置１は、（１）外部端子１４と、（２）外部端子１４に接続する入力回路部４２もしくは出力回路部４７を形成した半導体領域と、（３）撮像を行うフォトダイオード５１および画素トランジスタを形成した半導体領域と、（４）カラーフィルタ１５およびオンチップレンズ１６と、（５）保護基板１８と、を略同一となる領域に積層した構造を可能とし、図１１の撮像装置８００よりも、外形サイズを小さくすることができる。
また、図１１の撮像装置８００のように、装置外周部（周辺回路部８２３）のみにシリコン貫通電極８３１が形成されている場合には、電源端子やグランド端子についても同様に、装置外周部のみに配置されることになる。
この場合、IRドロップ対策や配線遅延対策のために、電源端子及びグランド端子を多数配置する必要があった。これに対して、撮像装置１は、貫通ビア８８を、上下基板接続領域３１４より内側の下側構造体１２の任意の領域に配置できるので、そのうちの一部を電源端子や接地端子用として使用することができる。即ち、電源端子や接地端子についても任意の領域に配置することができる。これにより、電源端子及び接地端子の個数を、外周部のみに配置した場合よりも少なくすることができる。これにより、撮像装置１全体としての回路面積を削減することができる。
＜図１の撮像装置と比較例との差異＞
撮像装置１は、（１）外部端子１４と、（２）外部端子１４に接続する入力回路部４２もしくは出力回路部４７を形成した半導体領域と、（３）撮像を行うフォトダイオード５１および画素トランジスタを形成した半導体領域と、（４）カラーフィルタ１５およびオンチップレンズ１６と、（５）保護基板１８と、を略同一となる領域に積層した構造によって、外形サイズを小さくすることができるものである。
比較例１と比較例２に示した、保護基板を備えない、半導体積層構造の撮像装置の場合、オンチップレンズに傷が付く恐れがある。すなわち、上記（１）乃至（４）を略同一となる領域に積層した構造にして、本技術と同等の外形サイズの撮像装置を得るには、阻害要因がある。つまり、「上記（１）乃至（４）を略同一となる領域に積層して小型の撮像装置を実現する」という機能及び作用は、比較例１と比較例２に示した、保護基板を備えない、半導体積層構造の撮像装置によっては、得られない機能及び作用である。
比較例３に示した、トランジスタ回路が形成された半導体基板を１層しか備えない固体半導体装置の場合、上記（１）乃至（５）を略同一となる領域に積層した構造にして、本技術と同等の外形サイズの撮像装置を得ることは出来ない。換言すれば、阻害要因がある。つまり、「上記（１）乃至（５）を略同一のとなる領域に積層して小型の撮像装置を実現する」という機能及び作用は、比較例３に示した、トランジスタ回路が形成された半導体基板を１層しか備えない撮像装置によっては、得られない機能及び作用である。
このように、本技術の「上記（１）乃至（５）を略同一となる領域に積層した構造によって、この構造を備えない撮像装置よりも、外形サイズの小さな撮像装置を実現する」という機能及び作用は、比較例１と比較例２で示した「保護基板を備えない半導体積層構造の撮像装置」の構成単独では得られない機能及び作用であり、かつ、比較例３で示した「トランジスタ回路が形成された半導体基板を１層しか備えない撮像装置」の構成単独でも得られない機能及び作用である。
＜９．撮像装置の他の回路配置構成例＞
＜第３の回路配置構成例＞
図１２は、撮像装置１の他の回路配置構成例であって、第１の回路配置構成例の変形となる第３の回路配置構成例を示す図である。
図５に示した第１の回路配置構成例においては、入出力回路部４９が、それぞれ、１つの外部端子１４ごとに分かれて配置されていた。そして、それぞれの入出力回路部４９の周囲を、画像信号処理部２６が取り囲んでいた。
これに対して、図１２に示す第３の回路配置構成例においては、入出力回路部４９が、複数個の外部端子１４毎にまとめて配置されている。入出力回路部４９の１つの領域の内部では、例えば、ある外部端子１４の入出力回路部４９と他の外部端子１４の入出力回路部４９とが接して配置され、これら入出力回路部４９の間には、画像信号処理部２６が配置されていない。
電源電圧が異なる入出力回路部４９と画像信号処理部２６とを交互に隣接させて配置する第１の回路配置構成例よりも、電源電圧が同じ複数個の入出力回路部４９をまとめて１かたまりの入出力回路部領域として配置する第３の回路配置構成例の方が、電源電圧が異なるウエルの間を分離して配置する箇所が少なくなるため、撮像装置１の外形サイズが同じであっても、下側構造体１２において、例えば画像信号処理部２６へより多くの回路を搭載できる可能性がある。
さらに、図１２に示す第３の回路配置構成例においては、入出力回路部４９の一部を、上側構造体１１に含まれる画素アレイ部２４の下側に配置するのではなく、上側構造体１１に含まれる画素周辺回路部の下側、例えば上側構造体１１に含まれる行駆動部２２の下側、もしくは下側構造体１２に含まれる画像信号処理部２６を配置する領域の外側に配置しても良い。これにより、撮像装置１の外形サイズが同じであっても、下側構造体１２において、例えば画像信号処理部２６へさらに多くの回路を搭載できる可能性がある。
＜第４の回路配置構成例＞
図１３は、撮像装置１の他の回路配置構成例であって、第１及び第３の回路配置構成例の変形となる第４の回路配置構成例を示す図である。
図１４は、図１３のＣ−Ｃ’線における撮像装置１に係る断面構造を示す図である。なお便宜上、図１４の一部は、この後説明する本技術の他の構成例における断面構造へと替えて記載してある。
図１３と図１４に示す第４の回路配置構成例においては、入出力回路部４９、換言すれば、入力回路部４２と出力回路部４７の全てを、下側構造体１２に含まれる画像信号処理部２６を配置した領域の外周部に配置している。この入出力回路部４９を配置する領域は、上側構造体１１に含まれる行駆動部２２と列信号処理部２５（画素周辺回路領域３１３）の下側であっても良いし、上側構造体１１に含まれる画素アレイ部２４の外周部下側でも良い。
なお、入出力回路部４９を配置する領域は、例えば、列信号処理部２５の行方向全体に渡って切れ目なく配置される必要は無く、列信号処理部２５と画像信号処理部２６との間に、入出力回路部４９が配置されない領域があっても良い。
また、入出力回路部４９を配置する領域は、行駆動部２２の列方向全体に渡って切れ目なく配置される必要は無く、行駆動部２２と画像信号処理部２６との間に、入出力回路部４９が配置されない領域があっても良い。
第４の回路配置構成例により、電源電圧が異なるウエルの間を分離して配置する箇所が、第３の回路配置構成例よりも少なくなるため、撮像装置１の外形サイズが同じであっても、下側構造体１２において、例えば画像信号処理部２６へより多くの回路を搭載できる可能性がある。
＜第５の回路配置構成例＞
図１５は、撮像装置１の他の回路配置構成例であって、第１、第３、及び第４の回路配置構成例の変形となる第５の回路配置構成例を示す図である。
図１３に示した第４の回路配置構成例においては、入出力回路部４９が、列信号処理部２５と画像信号処理部２６との間、および、行駆動部２２と画像信号処理部２６との間に、配置されない領域があった。
これに対して、図１５に示す第５の回路配置構成例においては、入出力回路部４９が、列信号処理部２５の行方向全体に渡って、また、行駆動部２２の列方向全体に渡って、列状に配置されている。これにより、入出力回路部４９の面積を大きくできる可能性がある。
また、第５の回路配置構成例においては、第１及び第３の回路配置構成例の撮像装置１と外形サイズが同じであっても、下側構造体１２において、例えば画像信号処理部２６へより多くの回路を搭載できる可能性がある。
＜第６の回路配置構成例＞
図１６は、撮像装置１の他の回路配置構成例であって、第１及び第３の回路配置構成例の変形となる第６の回路配置構成例を示す図である。
第１及び第３の回路配置構成例においては、入出力回路部４９は、下側構造体１２において、上側構造体１１の画素アレイ部２４の下側となる領域に配置され、その周囲には、画像信号処理部２６が配置されていた。
図１６の第６の回路配置構成例においては、下側構造体１２の画像信号処理部２６は、破線により分割された複数個（図１６では３個）の回路ブロックを含む構成となって配置されている。そして、第６の回路配置構成例においては、入出力回路部４９は、画像信号処理部２６が備える回路ブロックのブロック境界か、または、行駆動部２２との境界となる部分に配置されている。
画像信号処理部２６を複数個の回路ブロックに分けて配置する場合、ブロック境界部分に、各回路ブロックが備える回路への電源供給線や接地線を配置する場合がある。このため、ブロック境界部分おける回路と回路との間の距離は、回路ブロック内部における回路と回路との間の距離よりも大きくなるように配置されている場合がある。
このように、回路密度が比較的低くなっている回路ブロックの境界部分に入出力回路部４９を配置することによって、回路ブロック内部に入出力回路部４９を配置する場合よりも、回路のレイアウト設計が容易かつ回路の集積度をあまり下げることなく入出力回路部４９を配置することが出来る可能性がある。これにより、撮像装置１の外形サイズが同じであっても、第６の回路配置構成例を用いることによって、下側構造体１２において、例えば画像信号処理部２６へより多くの回路を搭載できる可能性がある。
＜第７の回路配置構成例＞
図１７は、撮像装置１の他の回路配置構成例であって、第５の回路配置構成例の変形となる第７の回路配置構成例を示す図である。
図１７の第７の回路配置構成例においては、上側構造体１１に配置されている行駆動部２２の面積よりも、下側構造体１２に配置されている行駆動部２２の面積が大きく形成されている。また、上側構造体１１に配置されている行駆動部２２よりも、下側構造体１２に配置されている行駆動部２２の方が、装置の内側方向へ延在させて配置されている。
同様にして、上側構造体１１に配置されている列信号処理部２５の面積よりも、下側構造体１２に配置されている列信号処理部２５の面積が大きく形成されている。また、上側構造体１１に配置されている列信号処理部２５よりも、下側構造体１２に配置されている列信号処理部２５の方が、装置の内側方向へ延在させて配置されている。
これにより、第７の回路配置構成例は、図１５に示した第５の回路配置構成例と比較して、撮像装置１の画素アレイ部２４のサイズが同じであっても、撮像装置１の外形サイズを小さく出来る可能性がある。
なお、第７の回路配置構成例に示した行駆動部２２と列信号処理部２５の配置例は、本技術の他の構成例へも適応出来る。
＜第８の回路配置構成例＞
図１８は、撮像装置１の他の回路配置構成例であって、第７の回路配置構成例の変形となる第８の回路配置構成例を示す図である。
図１７に示した第７の回路配置構成例においては、下側構造体１２に配置される行駆動部２２よりも面積が小さいながらも、上側構造体１１にも行駆動部２２が配置されていた。同様にして、下側構造体１２に配置される列信号処理部２５よりも面積が小さいながらも、上側構造体１１にも列信号処理部２５が配置されていた。
これに対して、図１８の第８の回路配置構成例においては、行駆動部２２と列信号処理部２５が、下側構造体１２のみに配置されている。行駆動部２２から画素アレイ部２４へと出力される信号は、図８に示した画素周辺回路領域３１３の上下配線接続構造を有する配線接続部２９を介して、下側構造体１２に配置された行駆動部２２から、上側構造体１１に配置された画素アレイ部２４へと伝達される。
同様に、画素アレイ部２４から列信号処理部２５へと入力される信号は、図８に示した画素周辺回路領域３１３の上下配線接続構造を有する配線接続部２９を介して、上側構造体１１に配置された画素アレイ部２４から、下側構造体１２に配置された列信号処理部２５へと伝達される。これにより、図１７に示した第７の回路配置構成例と比較して、第８の回路配置構成例は、撮像装置１の画素アレイ部２４のサイズが同じであっても、撮像装置１の外形サイズを小さく出来る可能性がある。
なお、第８の回路配置構成例に示した行駆動部２２と列信号処理部２５の配置例は、本技術の他の構成例へも適応出来る。
＜第９の回路配置構成例＞
図１９は、撮像装置１の他の回路配置構成例であって、第５の回路配置構成例の変形となる第９の回路配置構成例を示す図である。
図１９に示す第９の回路配置構成例においては、行駆動部２２と列信号処理部２５が、全て上側構造体１１に配置されている。そして、下側構造体１２において、上側構造体１１に配置された行駆動部２２と列信号処理部２５の下側に位置する領域には、図１５に示した第５の回路配置構成例と比較して、画像信号処理部２６が、外周方向に延在して配置されている。
また、上側構造体１１に配置された行駆動部２２と列信号処理部２５の下側に位置する領域に、入出力回路部４９を配置しても良い。これにより、図１５に示した第５の回路配置構成例と比較して、第９の回路配置構成例は、撮像装置１の画素アレイ部２４のサイズが同じであっても、画像信号処理部２６の面積を大きくし、画像信号処理部２６へより多くの回路を搭載できる可能性がある。
なお、第９の回路配置構成例に示した行駆動部２２と列信号処理部２５の配置例は、本技術の他の構成例へも適応出来る。
＜第１０の回路配置構成例＞
図２０は、撮像装置１の他の回路配置構成例であって、第２の回路配置構成例の変形となる第１０の回路配置構成例を示す図である。
図２１は、図２０のＤ−Ｄ’線における撮像装置１に係る断面構造を示す図である。なお便宜上、図２１の一部は、この後説明する本技術の他の構成例における断面構造へと替えて記載してある。
図２０と図２１に示す第１０の回路配置構成例においては、図７と図８に示す第２の回路配置構成例と同様にして、上下配線直接接続構造を、上側構造体１１が備える画素周辺回路領域３１３の内部と、下側構造体１２が備える画素周辺回路領域３１３の内部とに、配置することができる。
また、図２０と図２１に示す第１０の回路配置構成例においては、入出力回路部４９、換言すれば、入力回路部４２と出力回路部４７の全てが、下側構造体１２の画像信号処理部２６が配置された領域の外側に配置されている。この入出力回路部４９が配置される領域は、上側構造体１１に含まれる行駆動部２２と列信号処理部２５の下側であっても良いし、上側構造体１１に含まれる画素アレイ部２４の下側でも良い。
なお、入出力回路部４９が配置される領域は、例えば、列信号処理部２５の行方向全体に渡って切れ目なく配置される必要は無く、列信号処理部２５と画像信号処理部２６との間に、入出力回路部４９が配置されない領域があっても良い。
また、入出力回路部４９が配置される領域は、行駆動部２２の列方向全体に渡って切れ目なく配置される必要は無く、行駆動部２２と画像信号処理部２６との間に、入出力回路部４９が配置されない領域があっても良い。第１０の回路配置構成例により、図７に示した第２の回路配置構成例の撮像装置１と外形サイズが同じであっても、下側構造体１２において、例えば画像信号処理部２６へより多くの回路を搭載できる可能性がある。
なお、第１０の回路配置構成例に示した回路の配置例は、本技術の他の構成例へも適応出来る。
＜第１１の回路配置構成例＞
図２２は、撮像装置１の他の回路配置構成例であって、第１０の回路配置構成例の変形となる第１１の回路配置構成例を示す図である。
図２０に示した第１０の回路配置構成例においては、上側構造体１１と下側構造体１２の双方に、行駆動部２２の一部と列信号処理部２５の一部とが配置されていた。そして、下側構造体１２において、上側構造体１１に配置された行駆動部２２の下側となる領域であって、かつ、下側構造体１２に配置された行駆動部２２よりも装置内側となる領域に、入出力回路部４９が配置されていた。
同様に、下側構造体１２において、上側構造体１１に配置された列信号処理部２５の下側となる領域であって、かつ、下側構造体１２に配置された列信号処理部２５よりも装置内側となる領域に、入出力回路部４９が配置されていた。
図２２に示す第１１の回路配置構成例においては、上側構造体１１と下側構造体１２の双方に、行駆動部２２の一部と列信号処理部２５の一部とが配置されている。そして、下側構造体１２において、上側構造体１１に配置された行駆動部２２の下側となる領域であって、かつ、下側構造体１２に配置された行駆動部２２よりも装置外側となる領域に、入出力回路部４９が配置されている。同様にして、下側構造体１２において、上側構造体１１に配置された列信号処理部２５の下側となる領域であって、かつ、下側構造体１２に配置された列信号処理部２５よりも装置外側となる領域に、入出力回路部４９が配置されている。
これにより、図２０に示した第１０の回路配置構成例と比較して、例えば、下側構造体１２において、下側構造体１２に配置される画像信号処理部２６と行駆動部２２との間の信号線、および、画像信号処理部２６と列信号処理部２５との間の信号線の配置が容易になる、あるいは、これらの信号線を高密度に配置できる可能性がある。
なお、第１１の回路配置構成例に示した回路の配置例は、本技術の他の構成例へも適応出来る。
＜１０．撮像装置の詳細構造＞
次に、図２３を参照して、撮像装置１の詳細構造について説明する。図２３は、ツインコンタクト構造を備えた撮像装置１の外周付近を拡大して示した断面図である。
下側構造体１２には、例えばシリコン（Si）で構成された半導体基板８１の上側（上側構造体１１側）に、多層配線層８２が形成されている。この多層配線層８２により、図６に示した入出力回路領域３１１、信号処理回路領域３１２（図２３では不図示）、画素周辺回路領域３１３などが形成されている。
多層配線層８２は、上側構造体１１に最も近い最上層の配線層８３ａ、中間の配線層８３ｂ、及び、半導体基板８１に最も近い最下層の配線層８３ｃなどからなる複数の配線層８３と、各配線層８３の間に形成された層間絶縁膜８４とで構成される。
複数の配線層８３は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）などを用いて形成され、層間絶縁膜８４は、例えば、シリコン酸化膜、シリコン窒化膜などで形成される。複数の配線層８３及び層間絶縁膜８４のそれぞれは、全ての階層が同一の材料で形成されていてもよし、階層によって２つ以上の材料を使い分けてもよい。
半導体基板８１の所定の位置には、半導体基板８１を貫通するシリコン貫通孔８５が形成されており、シリコン貫通孔８５の内壁に、絶縁膜８６を介して接続導体８７が埋め込まれることにより、貫通ビア（TSV：Through Silicon Via）８８が形成されている。
絶縁膜８６は、例えば、SiO2膜やSiN膜などで形成することができる。貫通ビア８８は、本実施の形態では、外部端子１４側よりも配線層８３側の平面積が小さい逆テーパ形状となっているが、反対に、外部端子１４側の平面積が小さい順テーパ形状でもよいし、外部端子１４側と配線層８３側の面積が略同一の非テーパ形状でも良い。
貫通ビア８８の接続導体８７は、半導体基板８１の下面側に形成された再配線９０と接続されており、再配線９０は、外部端子１４と接続されている。接続導体８７及び再配線９０は、例えば、銅（Cu）、タングステン（W）、チタン（Ti）、タンタル（Ta）、チタンタングステン合金（TiW）、ポリシリコンなどで形成することができる。
また、半導体基板８１の下面側には、外部端子１４が形成されている領域を除いて、再配線９０と絶縁膜８６を覆うように、ソルダマスク（ソルダレジスト）９１が形成されている。
一方、上側構造体１１には、例えばシリコン（Si）で構成された半導体基板１０１の下側（下側構造体１２側）に、多層配線層１０２が形成されている。この多層配線層１０２により、図３に示した画素３１の回路が形成されている。
多層配線層１０２は、半導体基板１０１に最も近い最上層の配線層１０３ａ、中間の配線層１０３ｂ、及び、下側構造体１２に最も近い最下層の配線層１０３ｃなどからなる複数の配線層１０３と、各配線層１０３の間に形成された層間絶縁膜１０４とで構成される。
複数の配線層１０３及び層間絶縁膜１０４として使用される材料は、上述した配線層８３及び層間絶縁膜８４の材料と同種のものを採用することができる。また、複数の配線層１０３や層間絶縁膜１０４が、１または２つ以上の材料を使い分けて形成されてもよい点も、上述した配線層８３及び層間絶縁膜８４と同様である。
なお、図２３の例では、上側構造体１１の多層配線層１０２は５層の配線層１０３で構成され、下側構造体１２の多層配線層８２は４層の配線層８３で構成されているが、配線層の総数はこれに限られず、任意の層数で形成することができる。
半導体基板１０１内には、PN接合により形成されたフォトダイオード５１が、画素３１ごとに形成されている。
また、詳細な図示は省略されているが、多層配線層１０２と半導体基板１０１には、転送トランジスタ５２、増幅トランジスタ５５などの複数の画素トランジスタや、FD５３なども形成されている。
カラーフィルタ１５とオンチップレンズ１６が形成されていない半導体基板１０１の所定の位置には、上側構造体１１の所定の配線層１０３と接続されているシリコン貫通電極１０９と、下側構造体１２の所定の配線層８３と接続されているチップ貫通電極１０５が、形成されている。
チップ貫通電極１０５とシリコン貫通電極１０９は、半導体基板１０１上面に形成された接続用配線１０６で接続されている。また、シリコン貫通電極１０９及びチップ貫通電極１０５のそれぞれと半導体基板１０１との間には、絶縁膜１０７が形成されている。
半導体基板１０１のフォトダイオード５１とカラーフィルタ１５の間は平坦化膜１０８が形成されており、オンチップレンズ１６とガラスシール樹脂１７の間も、平坦化膜１１０が形成されている。
以上のように、図１に示される撮像装置１の積層構造体１３は、下側構造体１２の多層配線層８２側と、上側構造体１１の多層配線層１０２側とを貼り合わせた積層構造となっている。図２３では、下側構造体１２の多層配線層８２と、上側構造体１１の多層配線層１０２との貼り合わせ面が、一点鎖線で示されている。
また、撮像装置１の積層構造体１３では、上側構造体１１の配線層１０３と下側構造体１２の配線層８３が、シリコン貫通電極１０９とチップ貫通電極１０５の２本の貫通電極により接続され、下側構造体１２の配線層８３と外部端子（裏面電極）１４が、貫通ビア８８と再配線９０により接続されている。これにより、上側構造体１１の画素３１で生成された画素信号が、下側構造体１２に伝送され、下側構造体１２で信号処理が施されて、外部端子１４から、装置の外部へ出力される。
＜１１．製造方法＞
＜ツインコンタクト構造の場合の製造方法＞
次に、図２４乃至図３８を参照して、ツインコンタクト構造を備えた撮像装置１の製造方法について説明する。
初めに、ウエハ状態の下側構造体１２と上側構造体１１とが別々に製造される。
下側構造体１２としては、シリコン基板（シリコンウエハ）８１の各チップ部となる領域に、入出力回路部４９や、行駆動部２２または列信号処理部２５の一部となる多層配線層８２が形成される。この時点での半導体基板８１は、薄肉化される前の状態であり、例えば、６００μｍ程度の厚みを有する。
一方、上側構造体１１としては、シリコン基板（シリコンウエハ）１０１の各チップ部となる領域に各画素３１のフォトダイオード５１や画素トランジスタのソース／ドレイン領域が形成される。また、半導体基板１０１の一方の面に、行駆動信号線３２、垂直信号線３３などを構成する多層配線層１０２が形成される。この時点での半導体基板１０１も、薄肉化される前の状態であり、例えば、６００μｍ程度の厚みを有する。
そして、図２４に示されるように、製造されたウエハ状態の、下側構造体１２の多層配線層８２側と上側構造体１１の多層配線層１０２側とが向き合うように貼り合わされた後、図２５に示されるように、上側構造体１１の半導体基板１０１が、薄肉化される。
貼り合わせは、例えばプラズマ接合と、接着剤による接合があるが、本実施の形態では、プラズマ接合により行われるものとする。プラズマ接合の場合は、上側構造体１１と下側構造体１２の接合面に、それぞれプラズマTEOS膜、プラズマSiN膜、SiON膜（ブロック膜）、あるいはSiC膜などの膜を形成して接合面をプラズマ処理して重ね合わせ、その後アニール処理することにより、両者が接合される。
上側構造体１１の半導体基板１０１が薄肉化された後、図２６に示されるように、上下配線接続領域３１４となる領域に、ダマシン法などを用いて、シリコン貫通電極１０９及びチップ貫通電極１０５、それらを接続する接続用配線１０６が、形成される。
次に、図２７に示されるように、各画素３１のフォトダイオード５１の上方に、平坦化膜１０８を介して、カラーフィルタ１５及びオンチップレンズ１６が形成される。
そして、図２８に示されるように、上側構造体１１と下側構造体１２とが貼り合わされた積層構造体１３のオンチップレンズ１６が形成されている面全体に、平坦化膜１１０を介してガラスシール樹脂１７が塗布され、図２９に示されるように、キャビティレス構造で、ガラス保護基板１８が接続される。
次に、図３０に示されるように、積層構造体１３全体が反転された後、下側構造体１２の半導体基板８１が、デバイス特性に影響がない程度の厚み、例えば、３０乃至１００μｍ程度に薄肉化される。
次に、図３１に示されるように、薄肉化された半導体基板８１上の、貫通ビア８８（不図示）を配置する位置が開口されるように、フォトレジスト２２１がパターニングされた後、ドライエッチングにより、半導体基板８１と、その下の層間絶縁膜８４の一部が除去され、開口部２２２が形成される。
次に、図３２に示されるように、開口部２２２を含む半導体基板８１上面全体に、絶縁膜（アイソレーション膜）８６が、例えば、プラズマCVD法で成膜される。上述したように、絶縁膜８６は、例えば、SiO2膜やSiN膜などとすることができる。
次に、図３３に示されるように、開口部２２２の底面の絶縁膜８６が、エッチバック法を用いて除去され、半導体基板８１に最も近い配線層８３ｃが露出される。
次に、図３４に示されるように、スパッタ法を用いて、バリアメタル膜（不図示）と、Ｃｕシード層２３１が形成される。バリアメタル膜は、図３５に示す接続導体８７（Ｃｕ）の拡散を防止するための膜であり、Ｃｕシード層２３１は、電解めっき法により接続導体８７を埋め込む際の電極となる。
バリアメタル膜の材料には、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）及び、その窒化膜、炭化膜等を用いることができる。本実施の形態においては、バリアメタル膜としてチタンが用いられる。
次に、図３５に示されるように、Ｃｕシード層２３１上の所要の領域にレジストパターン２４１を形成した後、電解めっき法により、接続導体８７としての銅（Ｃｕ）がめっきされる。これにより、貫通ビア８８が形成されるとともに、半導体基板８１上側に再配線９０も形成される。
次に、図３６に示されるように、レジストパターン２４１が除去された後、ウェットエッチングにより、レジストパターン２４１下のバリアメタル膜（不図示）とＣｕシード層２３１が除去される。
次に、図３７に示されるように、ソルダマスク９１を形成して、再配線９０を保護した後、外部端子１４を搭載する領域のみソルダマスク９１を除去することで、ソルダマスク開口部２４２が形成される。
そして、図３８に示されるように、ソルダマスク開口部２４２に、はんだボールマウント法などにより、外部端子１４が形成される。
以上のように、本開示の製造方法によれば、まず、光電変換を行うフォトダイオード５１や画素トランジスタ回路などが形成された上側構造体１１（第１の半導体基板）と、画素３１から出力された画素信号を撮像装置１の外部へ出力するための入出力回路部４９が画素アレイ部２４の下方となるように形成された下側構造体１２（第２の半導体基板）とが、配線層どうしが向き合うようにして貼り合わされる。
そして、下側構造体１２を貫通する貫通ビア８８が形成され、入出力回路部４９と貫通ビア８８を介して撮像装置１の外部と電気的に接続する外部端子１４が形成される。これにより、図５に示した撮像装置１を製造することができる。
本開示の製造方法によれば、ガラス保護基板１８を支持基板として、貫通ビア８８を形成するので、貫通ビア８８は、外部端子１４側から配線層８３（回路）側へと掘り込んだ形状となる。
＜Cu-Cu直接接合構造の場合の製造方法＞
次に、図３９乃至図４３を参照して、下側構造体１２と上側構造体１１がCu-Cu直接接合構造により接続される場合の撮像装置１の製造方法について説明する。
初めに、上下配線接続構造としてツインコンタクト構造を採用した場合における製造方法と同様に、ウエハ状態の下側構造体１２と上側構造体１１とが別々に製造される。
ただし、ツインコンタクト構造と異なる点として、図３９に示されるように、画素アレイ部２４のさらに外側となる上下配線接続領域３１４のうち、上側構造体１１において、下側構造体１２に最も近い最下層の配線層１０３ｃよりさらに下側構造体１２側に、下側構造体１２の配線層８３ｘと直接接続するための配線層１０３ｘが形成されている。
同様に、上下配線接続領域３１４のうち、下側構造体１２においても、上側構造体１１に最も近い最上層の配線層８３ａよりさらに上側構造体１１側に、上側構造体１１の配線層１０３ｘと直接接続するための配線層８３ｘが形成されている。
そして、図４０に示されるように、下側構造体１２の多層配線層８２側と、上側構造体１１の多層配線層１０２側とが向き合うように貼り合わされた後、上側構造体１１の半導体基板１０１が、薄肉化される。この貼り合わせにより、下側構造体１２の配線層８３ｘと、上側構造体１１の配線層１０３ｘが、金属結合（Cu-Cu接合）により接続される。
次に、図４１に示されるように、各画素３１のフォトダイオード５１の上方に、平坦化膜１０８を介して、カラーフィルタ１５及びオンチップレンズ１６が形成される。
そして、図４２に示されるように、貼り合わされた下側構造体１２と上側構造体１１のオンチップレンズ１６が形成されている面全体に、平坦化膜１１０を介してガラスシール樹脂１７が塗布され、キャビティレス構造で、ガラス保護基板１８が接続される。
なお、この例では、下側構造体１２において、入出力回路部４９や行駆動部２２または列信号処理部２５の一部となる配線層８３ａ乃至８３ｃとは別に、上側構造体１１の配線層１０３と直接接続するための配線層８３ｘを形成し、上側構造体１１において、画素トランジスタの駆動配線等となる配線層１０３ａ乃至１０３ｃとは別に、下側構造体１２の配線層８３と直接接続するための配線層１０３ｘを形成したが、勿論、下側構造体１２の最上層の配線層８３ａと、上側構造体１１の最下層の配線層１０３ｃを、金属結合（Cu-Cu接合）により接続してもよい。
図４２に示した以降の工程は、上下配線接続構造としてツインコンタクト構造を採用した場合の、図３０乃至図３８を参照して説明した工程と同様である。最終状態として、図４３に示す状態となる。
＜１２．さらなる変形例＞
＜さらなる変形例その１＞
次に、図４４を参照して、撮像装置１のさらなる変形例について説明する。
図４４のAは、さらなる変形例その１に係る撮像装置１の外周付近の断面図であり、図４４のBは、さらなる変形例その１に係る撮像装置１の外部端子１４側の平面図である。
さらなる変形例その１では、図４４のAに示されるように、外部端子１４が、平面位置で貫通ビア８８の位置と重なるように、貫通ビア８８の直上に形成されている。これにより、図４４のBに示されるように、撮像装置１の裏面側に再配線９０を形成する面積が不要となるので、入出力部２１を形成する面積不足を解消することができる。
＜さらなる変形例その２＞
次に、図４５を参照して、撮像装置１のさらなる変形例について説明する。
図４５は、さらなる変形例その２に係る撮像装置１の断面図である。
さらなる変形例その２では、例えば一般的な針立て式の半導体装置測定機を用いて、撮像装置１を固片化する前の状態、換言すれば複数個の撮像装置１がウエハ上に形成された状態で、撮像装置１の動作を測定することを目的として、撮像装置１は、測定用の針を立てるための導電性パッド４１１を備えている。
針立て測定用の導電性パッド４１１は、図４５に示すように、画素アレイ部２４の外側の領域、例えば、行駆動部２２や列信号処理部２５などが形成された画素周辺回路領域３１３の上側に形成されている。導電性パッド４１１は、シリコン貫通電極４１２により、上側構造体１１の所定の配線層１０３に接続されている。
撮像装置１の表面に保護基板１８が配置される前に、針立て測定用の導電性パッド４１１が形成されていることが望ましい。これにより、保護基板１８を固定する前に、複数個の撮像装置１がウエハ上に形成された状態で、撮像装置１の動作を測定することが可能となる。
針立て測定用の導電性パッド４１１は、上側構造体１１が備える多層配線層１０２の一部で形成されて良い。
また、針立て測定用の導電性パッド４１１は、撮像装置１が備える、基準レベル信号、換言すれば黒レベル信号を取得するための、一般的にはオプティカルブラック画素領域あるいは単にオプティカルブラック領域（不図示）と呼ばれる領域の上側に形成されても良い。
針立て測定用の導電性パッド４１１を、撮像装置１の保護基板１８を固定する前に撮像装置１に形成することで、保護基板１８を形成する前の、複数個の撮像装置１がウエハ上に形成された状態で、撮像装置１の動作を、針立て式の半導体装置の測定装置を用いて測定することが可能になる。
＜さらなる変形例その３＞
次に、図４６を参照して、撮像装置１のさらなる変形例について説明する。
図４６は、さらなる変形例その３に係る撮像装置１の断面図である。
さらなる変形例その３に係る撮像装置１もまた、例えば一般的な針立て式の半導体装置測定機を用いて、撮像装置１を固片化する前の状態、換言すれば複数個の撮像装置１がウエハ上に形成された状態で、撮像装置１の動作を測定することを目的として、測定用の針を立てるための導電性パッド４２１を備えている。
針立て測定用の導電性パッド４２１は、図４６に示すように、各撮像装置１の間のスクライブライン（ダイシングライン）上に形成されている。
撮像装置１の表面に保護基板１８が配置される前に、針立て測定用の導電性パッド４２１が形成されていることが望ましい。これにより、保護基板１８を固定する前に、複数個の撮像装置１がウエハ上に形成された状態で、撮像装置１の動作を測定することが可能となる。
針立て測定用の導電性パッド４２１は、上側構造体１１が備える多層配線層１０２の一部で形成されて良いし、下側構造体１２が備える多層配線層８２の一部で形成されても良いし、あるいは、上下配線接続構造で用いる導電層の一部と同じ層で形成されても良い。そして、針立て測定用の導電性パッド４２１は、上側構造体１１が備える多層配線層１０２の一部を介して撮像装置１の内部と接続されて良いし、あるいは、下側構造体１２が備える多層配線層８２の一部を介して撮像装置１の内部と接続されても良い。
針立て測定用の導電性パッド４２１を、撮像装置１の保護基板１８を固定する前に撮像装置１に形成することで、保護基板１８を形成する前の、複数個の撮像装置１がウエハ上に形成された状態で、撮像装置１の動作を、針立て式の半導体装置の測定装置を用いて測定することが可能になる。
＜さらなる変形例その４＞
次に、図４７を参照して、撮像装置１のさらなる変形例について説明する。
図４７は、さらなる変形例その４に係る撮像装置１の断面図である。
さらなる変形例その４に係る撮像装置１もまた、複数個の撮像装置１がウエハ上に形成された状態で、撮像装置１の動作を測定することを目的として、測定用の針を立てるための導電性パッド４２２を備えている。
針立て測定用の導電性パッド４２２は、図４７に示すように、複数個の撮像装置１がウエハ上に形成された状態で、下側構造体１２の下側に形成されている。針立て測定用の導電性パッド４２２は、例えば、下側構造体１２が備える再配線９０で形成されて良い。
複数個の撮像装置１がウエハ上に形成された状態で、撮像装置１の表面に保護基板１８が配置された後に、上記ウエハを上下反転させ、保護基板１８を下側、針立て測定用の導電性パッド４２２を上側に配置させて、撮像装置１の動作を測定することが可能となる。この場合、撮像装置１の下側から光を入射させる装置を用いて、撮像装置１の動作を測定しても良い。
＜１３．３層の積層構造体の例＞
上述した各実施の形態は、撮像装置１の積層構造体１３が、下側構造体１２と上側構造体１１の２層で構成されていたが、３層以上の構造体で構成することもできる。
図４８及び図４９を参照して、下側構造体１２と上側構造体１１の間に、第３構造体５１１を設けることにより、積層構造体１３が３層で構成される例について説明する。
図４８においては、画素アレイ部２４が、画素共有構造を有する場合の構成が示されている。
画素共有構造は、フォトダイオード（PD）５１と転送トランジスタ５２については画素３１ごとに有するが、FD５３、増幅トランジスタ５５、リセットトランジスタ５４、及び選択トランジスタ５６ついては複数画素で共有する構造である。
図４８では、共有ユニット５２０として、行方向に２個ずつ、列方向に２個ずつ（２ｘ２）の４画素で、FD５３、増幅トランジスタ５５、リセットトランジスタ５４、及び選択トランジスタ５６を共有する構造が示されている。
４個の転送トランジスタ５２のゲート電極には、それぞれ行方向に延在する転送トランジスタ駆動信号線５２１が１本ずつ接続されている。４個の転送トランジスタ５２のゲート電極のそれぞれに接続され、行方向に延在する４本の転送トランジスタ駆動信号線５２１は、４本が平行になって、列方向に並べて配置されている。
FD５３は、不図示の配線を介して、増幅トランジスタ５５のゲート電極およびリセットトランジスタ５４の拡散層へ接続されている。リセットトランジスタ５４のゲート電極には、行方向に延在するリセットトランジスタ駆動信号線５２２が１本接続されている。
選択トランジスタ５６のゲート電極には、行方向に延在する選択トランジスタ駆動信号線５２３が１本接続されている。選択トランジスタ５６は省略される場合もある。
図２に示した撮像装置１のシステム構成例においては、列方向に延在する垂直信号線３３に、複数個の画素３１が、画素毎に接続されていた。そして、複数本の垂直信号線３３のそれぞれが、その先に配置された列信号処理部２５へと接続され、列信号処理部２５において、ノイズ処理やAD変換処理が行われていた。
これに対して、図４８に示す３層の積層構造体１３による撮像装置１は、下側構造体１２と上側構造体１１の間の第３構造体５１１に、エリア信号処理部５３１を備える。
エリア信号処理部５３１は、ノイズ処理部やADCを有する読み出し信号処理部５３２と、AD変換後のデジタルデータを保持するデータ保持部５３３を備える。
例えば、共有ユニット５２０の画素３１それぞれが、AD変換後に１６ビットで表されるデータを出力する場合には、データ保持部５３３は、これらのデータを保持するために、６４ビット分のラッチやシフトレジスタなどのデータ保持手段を備える。
エリア信号処理部５３１は、さらに、データ保持部５３３に保持されたデータを、エリア信号処理部５３１の外部へ出力するための出力信号配線５３７を備える。この出力信号配線は、例えば、データ保持部５３３に保持された６４ビットのデータを並列して出力する６４ビットの信号線であっても良いし、データ保持部５３３に保持された４画素分のデータを、１画素分ずつ出力するための１６ビットの信号線であっても良いし、あるいは１画素分のデータの半分となる８ビットの信号線や、２画素分のデータとなる３２ビットの信号線であっても良い。あるいは、データ保持部５３３に保持されたデータを１ビットずつ読み出す１ビットの信号線であっても良い。
図４８に示す撮像装置１は、上側構造体１１の１個の共有ユニット５２０が、第３構造体５１１の１個のエリア信号処理部５３１に接続されている。換言すれば、共有ユニット５２０とエリア信号処理部５３１が１対１に対応している。このため、図４８に示すように、第３構造体５１１は、エリア信号処理部５３１が、行方向および列方向にそれぞれ複数個配列されたエリア信号処理部アレイ５３４を備える。
また、第３構造体５１１は、行方向および列方向にそれぞれ複数個配列された各エリア信号処理部５３１が備えるデータ保持部５３３のデータを読み出す行アドレス制御部５３５を備える。行アドレス制御部５３５は、一般的な半導体メモリ装置と同じように、行方向の読出し位置を定める。
エリア信号処理部アレイ５３４の行方向に並ぶエリア信号処理部５３１は、行アドレス制御部５３５から行方向に延びる制御信号線に接続され、行アドレス制御部５３５の制御によって、エリア信号処理部５３１の動作が制御される。
エリア信号処理部アレイ５３４の列方向に並ぶエリア信号処理部５３１は、列方向に延びる列読出し信号線５３７に接続され、列読出し信号線は、エリア信号処理部アレイ５３４の先に配置された列読出し部５３６へと接続されている。
エリア信号処理部アレイ５３４の各エリア信号処理部５３１のデータ保持部５３３に保持されたデータは、行方向に並んだ全てのエリア信号処理部５３１のデータ保持部５３３のデータが、同時に、列読出し部５３６へと読み出されても良いし、列読出し部５３６から指定された、特定のエリア信号処理部５３１のデータのみが読み出されても良い。
列読出し部５３６には、エリア信号処理部５３１から読み出したデータを、第３構造体５１１の外部へと出力するための配線が接続されている。
下側構造体１２は、第３構造体５１１の列読出し部５３６からの配線が接続され、この列読出し部５３６から出力されたデータを受け取るための読出し部５４１を備える。
また、下側構造体１２は、第３構造体５１１から受け取ったデータを画像信号処理するための画像信号処理部２６を備える。
さらに、下側構造体１２は、第３構造体５１１から受け取ったデータを画像信号処理部２６を経由して出力するあるいは経由せずに出力するための入出力部２１を備える。この入出力部２１は、出力回路部４７だけでなく、例えば、画素アレイ部２４で使用するタイミング信号や、画像信号処理部２６で使用する特性データを、撮像装置１の外部から装置内へ入力するための入力回路部４２を備えていても良い。
図４９のBに示されるように、上側構造体１１に形成された各共有ユニット５２０は、その共有ユニット５２０の直下に配置された第３構造体５１１のエリア信号処理部５３１と接続されている。この上側構造体１１と第３構造体５１１との間の配線接続は、例えば、図８に示したCu-Cu直接接合構造によって接続することができる。
また、図４９のBに示されるように、第３構造体５１１に形成されたエリア信号処理部アレイ５３４の外側の列読出し部５３６は、その列読出し部５３６の直下に配置された下側構造体１２の読出し部５４１と接続されている。この第３構造体５１１と下側構造体１２との間の配線接続は、例えば、図８に示したCu-Cu直接接合構造、あるいは、図６に示したツインコンタクト構造によって接続することができる。
従って、図４９のAに示されるように、上側構造体１１に形成された各共有ユニット５２０の画素信号が、第３構造体５１１の対応するエリア信号処理部５３１に出力される。エリア信号処理部５３１のデータ保持部５３３で保持されているデータが、列読出し部５３６から出力され、下側構造体１２の読出し部５４１に供給される。そして、画像信号処理部２６において、データに対して、各種の信号処理（例えば、トーンカーブ補正処理）が施され、入出力部２１から、装置外部へ出力される。
なお、３層の積層構造体１３による撮像装置１において、下側構造体１２に形成される入出力部２１は、第３構造体５１１の行アドレス制御部５３５の下側に配置して良い。
また、３層の積層構造体１３による撮像装置１において、下側構造体１２に形成される入出力部２１は、第３構造体５１１のエリア信号処理部５３１の下側に配置しても良い。
さらに、３層の積層構造体１３による撮像装置１において、下側構造体１２に形成される入出力部２１は、上側構造体１１の画素アレイ部２４の下側に配置しても良い。
＜１４．レンズモジュールを備えた構成＞
＜第１の構造＞
上述した撮像装置１を、レンズモジュールと組み合わせた場合の構成について説明する。図５０に、撮像装置１とレンズモジュールを組み合わせた場合の構成例（レンズモジュールを備えた撮像装置１の第１の構造）を示す。
図５０に示した構成は、撮像装置１の保護基板１８上に、レンズモジュール９０１が載置され、撮像装置１の積層構造体１３下に、基板９２１が接続されている構造とされている。
レンズモジュール９０１は、アクチュエータ９０２、レンズバレル９０３、レンズ９０４から構成されている。レンズバレル９０３の内側には、レンズ９０４−１、レンズ９０４−２、レンズ９０４−３が組み込まれ、レンズバレル９０３は、それらのレンズ９０４−１乃至９０４−３を保持する構成とされている。レンズバレル９０３は、アクチュエータ９０２に内包されている。
例えば、レンズバレル９０３の外側の側面にはネジ（不図示）が備えられ、アクチュエータ９０２の内部の一部分には、このネジと螺合する位置にネジ（不図示）が備えられ、レンズバレル９０３のネジとアクチュエータ９０２内部のネジは、螺合するように構成されている。レンズバレル９０３がアクチュエータ９０２に螺合されるのは、製造時に撮像装置１との距離を合わせる（ピントを合わせる）ためである。なお、このようなレンズバレル９０３のアクチュエータ９０２への装着の仕方は、一例であり、他の仕組みでレンズバレル９０３がアクチュエータ９０２に装着されるようにしても良い。
レンズバレル９０３が図中、上下方向に可動するように構成し、オートフォーカス（ＡＦ：Auto-Focus）が行えように構成した場合、例えば、レンズバレル９０３の側面（レンズバレル９０３が装着されたレンズキャリ）に、コイルが設けられる。また、このコイルに対向する位置であり、アクチュエータ９０２の内側には、マグネットが設けられる。マグネットには、ヨークが備えられ、コイル、マグネット、およびヨークでボイスコイルモータが構成される。
コイルに電流が流されると、図中上下方向に力が発生する。この発生された力で、レンズバレル９０３が上方向または下方向に移動する。レンズバレル９０３が移動することで、レンズバレル９０３が保持しているレンズ９０４−１乃至９０４−３と、撮像装置１の距離が変化する。このような仕組みにより、オートフォーカスを実現することができる。
なお、他の仕組みでオートフォーカスが実現されるように構成することも可能であり、その実現の仕方に応じた構成とされる。
レンズモジュール９０１の下部の中央部には、撮像装置１が設けられている。撮像装置１は、例えば、図１に示したような構造を有する。撮像装置１は、下部に、外部端子１４を備える。外部端子１４は、撮像装置１の下側に設けられる基板９２１（基板９２１内の配線）と接続されている。基板９２１内には、配線が形成されている。
基板９２１には、回路基板９３１−１、回路基板９３１−２が外部端子で接続されている。また、基板９２１には、ボンディングワイヤ９４１が接続されている。基板９２１の下部（撮像装置１と接続されている側と対向する側）には、回路基板９３１が接続される領域（回路基板領域Ａ）と、ワイヤボンディングにより、ボンディングワイヤ９４１が接続され、外部の回路（不図示）と接続される領域（ワイヤボンディング領域Ｂ）が設けられている。
なお、基板９２１に接続するものは、回路基板９３１に限定されない。チップコンデンサ、チップ抵抗、無線アンテナなどの受動素子であっても良い。また、電源ＩＣ、無線送信ＩＣ、半導体メモリなどのＩＣまたは能動素子であっても良い。また、これらの受動素子やＩＣもしくは能動素子を実装した電子基板でも良い。これらの各態様を包括して、本明細書では回路基板９３１と記載する。本明細書に記載の回路基板９３１は、これらの各態様のいずれかであっても良いし、全てを含んでいても良い。
図５０に示した構造においては、レンズモジュール９０１、撮像装置１、および回路基板９３１が縦方向に積層されている。ここで、比較のため、従来の構造を図５１に示す。
図５１に示した構造においては、レンズモジュール９０１の下側に撮像装置１が設けられ、外部端子１４を介して、基板９２１と接続されている点は、図５０に示した構造と同じであるが、回路基板９３１とボンディングワイヤ９４１が、撮像装置１の下側ではなく、同一平面上に設けられている点が異なる。
図５１に示した構造においては、撮像装置１の図中右側に延長された基板９２１上であり、撮像装置１が積載されている側に、回路基板９３１−１、回路基板９３１−２、およびボンディングワイヤ９４１が接続されている。すなわち、撮像装置１、回路基板９３１、およびボンディングワイヤ９４１が搭載されている基板９２１は、回路基板領域Ａ、ワイヤボンディング領域Ｂ、およびレンズモジュール領域Ｃを有している。レンズモジュール領域Ｃ内には、撮像装置１が搭載される撮像装置領域Ｄが含まれている。
図５１に示した構造においては、基板９２１の平面上には、レンズモジュール領域Ｃ、回路基板領域Ａ、およびワイヤボンディング領域Ｂが設けられている。これに対して、図５０に示した構造においては、基板９２１の平面上には、レンズモジュール領域Ｃだけ設けられていればよい構造となっている。
図５０を再度参照するに、レンズモジュール領域Ｃ内には、撮像装置領域Ｄが含まれる。また、レンズモジュール領域Ｄ内には、回路基板領域Ａとワイヤボンディング領域Ｂも含まれる。すなわち、図５０に示した構造においては、基板９２１の平面でみたとき、レンズモジュール領域Ｃと同等の大きさがあれば、レンズモジュール９０１、撮像装置１、回路基板９３１、ボンディングワイヤ９４１などの主要な部品を実装させることができる。
このように、図５０に示した構造、換言すれば、レンズモジュール９０１、撮像装置１、回路基板９３１（ボンディングワイヤ９４１）を積層する構造とすることで、平面積を小型化することが可能となる。このように、平面積が小型化された構造とすることで、例えば、後述するカプセル内視鏡などの小型化が望まれる装置に適用するのに好適な構造とすることが可能となる。
＜第２の構造＞
図５２にレンズモジュールを備えた撮像装置１の第２の構造について説明する。図５２に示した構造は、基板９２１上に、レンズモジュール９０１が載置されている。図５０に示した構造と、図５２に示した構造を比較する。図５０に示した構造は、撮像装置１の保護基板１８上にレンズモジュール９０１（レンズモジュール９０１の一部を構成するフレーム）が載置されている構造であったのに対し、図５２に示した構造は、基板９２１にレンズモジュール９０１（レンズモジュール９０１の一部を構成するフレーム）が載置されている構造である。
図５２に示した構造も、基板９２１の上側には、撮像装置１が載置され、下側には回路基板９３１やボンディングワイヤ９４１が接続されている。このように、撮像装置１を囲み、基板９２１上に、レンズモジュール９０１が載置される構造としても良い。
図５２に示した構造においても、基板９２１の平面積は、レンズモジュール領域Ｃとほぼ同等の大きさであれば良く、図５１に示した構造よりも平面積を小型化することができる。
＜第３の構造＞
図５３にレンズモジュールを備えた撮像装置１の第３の構造について説明する。図５３に示した構造は、撮像装置１の保護基板１８が備えられていない構造となっている。図５２に示した構造と、図５３に示した構造を比較する。図５３に示した構造における撮像装置１は、図５２に示した構造における撮像装置１から、保護基板１８を削除した構成となっている点が異なり、他の部分は、同一である。
保護基板１８は、オンチップレンズ１６やカラーフィルタ１５を保護するために設けられている。撮像装置１が、レンズモジュール９０１と基板９２１で囲まれる構造とすることで、外部からの影響を遮断できる空間内に、撮像装置１を搭載することができ、オンチップレンズ１６やカラーフィルタ１５を保護することができる。よって、図５３に示したように、撮像装置１を保護基板１８を積層しない構造としても良い。
図５３に示した構造も、基板９２１の上側には、撮像装置１が載置され、下側には回路基板９３１やボンディングワイヤ９４１が接続されている。このように、撮像装置１を囲み、基板９２１上に、レンズモジュール９０１が載置される構造としても良い。
図５３に示した構造においても、基板９２１の平面積は、レンズモジュール領域Ｃとほぼ同等の大きさであれば良く、図５１に示した構造よりも平面積を小型化することができる。
＜第４の構造＞
図５４にレンズモジュールを備えた撮像装置の第４の構造について説明する。図５０乃至図５３に示した構造は、撮像装置１として、例えば、図１に示した撮像装置１を用いた場合を例に挙げて説明したが、レンズモジュール９０１、撮像装置１、回路基板９３１を積層し、平面積を小型化する構造に関しては、図１に示した撮像装置１に適用が限定されるわけではない。
例えば、撮像装置１の変形例として、図４４乃至図４７を参照して説明した構造を有する撮像装置１に対しても適用できる。
また、図９乃至図１１に示した撮像装置６００、撮像装置７００、または撮像装置８００を、撮像装置１の代わりに用いることも可能である。図５４では、例えば図１０に示した撮像装置７００にレンズモジュール９０１と基板９２１を積層した構造例を示している。
図５４に示したように、撮像装置７００は、フレーム９６１上に載置され、フレーム９６１の下部に設けられている外部端子７２７とワイヤボンディングによるボンディングワイヤ７２５を介して接続されている。
フレーム９６１上に保護基板９６２（例えば、ガラス）が積層されている。図５３に示した構造と同じく、レンズモジュール９０１は、基板９２１上に積層されている。
図５４に示した構造においても、基板９２１の平面積は、レンズモジュール領域Ｃとほぼ同等の大きさであれば良く、図５１に示した構造よりも平面積を小型化することができる。
＜第５の構造＞
図５５にレンズモジュールを備えた撮像装置の第５の構造について説明する。図５５に示した構造は、図５４に示した構造と同じく、撮像装置７００が基板９２１上に積載された構造であり、フレーム９６１上に設けられた保護基板９６２上にレンズモジュール９０１が積層された構造である。
図５５に示した構造の場合も、図５０に示した構造の場合と同じく、基板９２１の平面積は、レンズモジュール領域Ｃとほぼ同等の大きさであれば良く、図５１に示した構造よりも平面積を小型化することができる。
＜第６の構造＞
図５６にレンズモジュールを備えた撮像装置の第６の構造について説明する。図５６に示した構造は、基板９２１が、Ｔ字型に構成されている点が、第１乃至第５の構造と異なる。基板９２１−１は横方向に配置され、基板９２１−２は縦方向に配置されている。また基板９２１−１と基板９２１−２は、互いに垂直に交わるように接続された基板とされている。
縦方向に配置されている基板９２１−２には、回路基板９３１-１乃至９３１−４が接続されている。基板９２１−１上側には、図５０に示した構造を有する撮像装置１やレンズモジュール９０１が積層されている。なお、図５６では、図５０に示した第１の構造を例示しているが、レンズモジュール９０１から基板９２１−１までの構造は、図５２に示した第２の構造、図５３に示した第３の構造、図５４に示した第４の構造、または図５５に示した第５の構造であっても良い。
なお、図５６に示した例では、縦方向に配置されている基板９２１−２は、１枚である場合を例に挙げて説明したが、２枚、３枚など、多数の基板９２１が、横方向に配置されている基板９２１−１と接続された構造とすることも可能である。
図５６に示したように、基板９２１をＴ字型などの立体的な構成とすることで、より多くの回路基板９３１を接続することが可能となる。また、図５６に示した構造の場合も、第１乃至図５の構造と同じく、基板９２１の平面積は、レンズモジュール領域Ｃとほぼ同等の大きさであれば良く、図５１に示した構造よりも平面積を小型化することができる。
＜１５．カプセル内視鏡の構成＞
ここで、図５０乃至図５６を参照して説明したように、平面積を小型化したレンズモジュール付きの撮像装置を適用して好適な装置の一例を挙げて、その説明を行う。
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、カプセル型内視鏡を用いた患者の体内情報取得システムに適用されてもよい。
図５７は、本開示に係る技術が適用され得る体内情報取得システム１０００の概略的な構成の一例を示す図である。図５７を参照すると、体内情報取得システム１０００は、カプセル型内視鏡１１００と、体内情報取得システム１０００の動作を統括的に制御する外部制御装置１２００と、から構成される。検査時には、カプセル型内視鏡１１００が患者によって飲み込まれる。
カプセル型内視鏡１１００は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１２００に順次無線送信する。外部制御装置１２００は、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
体内情報取得システム１０００では、このようにして、カプセル型内視鏡１１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した画像を随時得ることができる。
カプセル型内視鏡１１００と外部制御装置１２００の構成及び機能についてより詳細に説明する。図示するように、カプセル型内視鏡１１００は、カプセル型の筐体１１０１内に、光源部１１０３、撮像部１１０５、画像処理部１１０７、無線通信部１１０９、給電部１１１３、電源部１１１５、状態検出部１１１７及び制御部１１１９の機能が搭載されて構成される。
光源部１１０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、撮像部１１０５の撮像視野に対して光を照射する。
撮像部１１０５は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。当該撮像素子は、観察光を受光して光電変換することにより、観察光に対応した電気信号、すなわち観察像に対応した画像信号を生成する。撮像部１１０５によって生成された画像信号は、画像処理部１１０７に提供される。
なお、撮像部１１０５の撮像素子としては、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ又はＣＣＤ（Charge Coupled Device）イメージセンサ等、各種の公知の撮像素子が用いられてよい。
画像処理部１１０７は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等のプロセッサによって構成され、撮像部１１０５によって生成された画像信号に対して各種の信号処理を行う。当該信号処理は、画像信号を外部制御装置１２００に伝送するための最小限の処理（例えば、画像データの圧縮、フレームレートの変換、データレートの変換及び／又はフォーマットの変換等）であってよい。画像処理部１１０７が必要最小限の処理のみを行うように構成されることにより、当該画像処理部１１０７を、より小型、より低消費電力で実現することができるため、カプセル型内視鏡１１００に好適である。
また、撮像部１１０５と画像処理部１１０７を、図５０乃至図５６（図５１を除く）に示したような構造とすることで、平面積を小型化でき、カプセル型内視鏡１１００に好適である。
すなわち、例えば、図５０に示した撮像装置１とレンズモジュール９０１を、撮像部１１０５として適用し、回路基板９３１を、画像処理部１１０７として適用することができる。
図５７中、左右方向を、カプセル型内視鏡１１００が進む方向とした場合、上下方向の大きさ（幅）は小さい方が、より患者の負担が軽減されることは明らかである。このようなカプセル型内視鏡１１００に、例えば、図５０に示した撮像装置１を搭載した場合、レンズモジュール９０１の開口部は、左右方向、例えば図５７では、図中左側方向に設けられる。
よって、カプセル型内視鏡１１００の上下方向の大きさは、撮像装置１が載置されている基板９２１の平面積が小さくなれば、その分小さくなる。上記したように、例えば、図５０に示した撮像装置１においては、基板９２１の平面積を小さくすることができるため、カプセル型内視鏡１１００等の装置に適用して好適な撮像装置１とすることができる。
なお、筐体１１０１内のスペースや消費電力に余裕がある場合であれば、画像処理部１１０７において、更なる信号処理（例えば、ノイズ除去処理や他の高画質化処理等）が行われてもよい。画像処理部１１０７は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１１０９に提供する。なお、無線通信部１１０９は、状態検出部１１１７によってカプセル型内視鏡１１００の状態（動きや姿勢等）についての情報が取得されている場合には、当該情報と紐付けて、画像信号を無線通信部１１０９に提供してもよい。これにより、画像が撮像された体内における位置や画像の撮像方向等と、撮像画像とを関連付けることができる。
無線通信部１１０９は、外部制御装置１２００との間で各種の情報を送受信可能な通信装置によって構成される。当該通信装置は、アンテナ１１１１と、信号の送受信のための変調処理等を行う処理回路等から構成される。無線通信部１１０９は、画像処理部１１０７によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１１１１を介して外部制御装置１２００に送信する。また、無線通信部１１０９は、外部制御装置１２００から、カプセル型内視鏡１１００の駆動制御に関する制御信号を、アンテナ１１１１を介して受信する。無線通信部１１０９は、受信した制御信号を制御部１１１９に提供する。
給電部１１１３は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部１１１３では、いわゆる非接触充電の原理を用いて電力が生成される。具体的には、給電部１１１３のアンテナコイルに対して外部から所定の周波数の磁界（電磁波）が与えられることにより、当該アンテナコイルに誘導起電力が発生する。
当該電磁波は、例えば外部制御装置１２００からアンテナ１２０１を介して送信される搬送波であってよい。当該誘導起電力から電力再生回路によって電力が再生され、昇圧回路においてその電位が適宜調整されることにより、蓄電用の電力が生成される。給電部１１１３によって生成された電力は、電源部１１１５に蓄電される。
電源部１１１５は、二次電池によって構成され、給電部１１１３によって生成された電力を蓄電する。図５７では、図面が煩雑になることを避けるために、電源部１１１５からの電力の供給先を示す矢印等の図示を省略しているが、電源部１１１５に蓄電された電力は、光源部１１０３、撮像部１１０５、画像処理部１１０７、無線通信部１１０９、状態検出部１１１７及び制御部１１１９に供給され、これらの駆動に用いられ得る。
状態検出部１１１７は、加速度センサ及び／又はジャイロセンサ等の、カプセル型内視鏡１１００の状態を検出するためのセンサから構成される。状態検出部１１１７は、当該センサによる検出結果から、カプセル型内視鏡１１００の状態についての情報を取得することができる。状態検出部１１１７は、取得したカプセル型内視鏡１１００の状態についての情報を、画像処理部１１０７に提供する。画像処理部１１０７では、上述したように、当該カプセル型内視鏡１１００の状態についての情報が、画像信号と紐付けられ得る。
制御部１１１９は、ＣＰＵ等のプロセッサによって構成され、所定のプログラムに従って動作することによりカプセル型内視鏡１１００の動作を統括的に制御する。制御部１１１９は、光源部１１０３、撮像部１１０５、画像処理部１１０７、無線通信部１１０９、給電部１１１３、電源部１１１５及び状態検出部１１１７の駆動を、外部制御装置１２００から送信される制御信号に従って適宜制御することにより、以上説明したような各部における機能を実現させる。
外部制御装置１２００は、ＣＰＵ、ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイコン若しくは制御基板等であり得る。外部制御装置１２００は、アンテナ１２０１を有し、当該アンテナ１２０１を介して、カプセル型内視鏡１１００との間で各種の情報を送受信可能に構成される。
具体的には、外部制御装置１２００は、カプセル型内視鏡１１００の制御部１１１９に対して制御信号を送信することにより、カプセル型内視鏡１１００の動作を制御する。例えば、外部制御装置１２００からの制御信号により、光源部１１０３における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１２００からの制御信号により、撮像条件（例えば、撮像部１１０５におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１２００からの制御信号により、画像処理部１１０７における処理の内容や、無線通信部１１０９が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
また、外部制御装置１２００は、カプセル型内視鏡１１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Noise reduction）処理及び／又は手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の公知の信号処理が行われてよい。
外部制御装置１２００は、表示装置（図示せず）の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
以上、本開示に係る技術が適用され得る体内情報取得システム１０００の一例について説明した。撮像部１１０５と画像処理部１１０７を、図５０乃至図５６（図５１を除く）に示したような構造とすることで、平面積を小型化でき、カプセル型内視鏡１１００自体を小型化することが可能となる。また撮像装置１を適用することでパッケージサイズ自体を小型化することができ、よりカプセル型内視鏡１１００自体を小型化することが可能となる。このように小型化することが可能となることで、患者の負担を更に軽減することができる。
＜１６．レンズモジュール付きの撮像装置の製造方法＞
図５０乃至図５６（図５１を除く）に示したレンズモジュール９０１付きの撮像装置の製造方法について、図５８、図５９を参照して説明する。
工程Ｓ１０１において、上記（図２４乃至図４３を参照して説明）したようにして、ウェハレベルで撮像装置１が製造される。工程Ｓ１０２において、レンズモジュール９０１が撮像装置１に積載される。レンズモジュール９０１も、ウェハレベルで製造される。
工程Ｓ１０３において、個片化される。個片化されることで、レンズモジュール９０１が積層された撮像装置１が製造される。さらに、工程Ｓ１０４（図５９）において、基板９２１が撮像装置１に接続される。
ここでは、工程Ｓ１０３において、個片化され、その後、工程Ｓ１０４において、基板９２１が積層される例を示したが、この流れを入れ替えることも可能である。工程Ｓ１０３において、基板９２１がウェハレベルで撮像装置１に積層され、その後、工程Ｓ１０４において個片化されるようにしても良い。
工程Ｓ１０５において、個片化された撮像装置１の基板９２１に、回路基板９３１がさらに接続される。
ここでは、個片化された後、工程Ｓ１０５において、回路基板９３１が積層される例を示したが、この流れを入れ替えることも可能である。工程Ｓ１０３において、基板９２１がウェハレベルで撮像装置１に積層され、工程Ｓ１０４において、回路基板９３１がさらに積層され、工程Ｓ１０５において、個片化されるようにしても良い。
このようにして、図５０に示したようなレンズモジュール９０１を備えた撮像装置１が製造される。この後、必要に応じ、ボンディングワイヤ９４１が接続され、外部の回路と接続される。
＜１７．複眼形態について＞
次に、撮像装置１を用いた複眼形態について説明する。図６０は、積層レンズ構造体を用いたカメラモジュールの形態を示す図である。
図６０に示したカメラモジュール２０００は、複数のレンズ付き基板２０２１ａ乃至２０２１ｅが積層された積層レンズ構造体２０１１と、積層構造体１３を含んで構成される。積層レンズ構造体２０１１は、 複数個の光学ユニットを備える。１点鎖線２０５４は、それぞれの光学ユニットの光軸を表す。積層構造体１３は、積層レンズ構造体２０１１の下側に配置されている。カメラモジュール２０００において、上方からカメラモジュール２０００内へと入射した光は、積層レンズ構造体２０１１を透過し、積層レンズ構造体２０１１の下側に配置された積層構造体１３で受光される。
積層レンズ構造体２０１１は、積層された５枚のレンズ付き基板２０２１ａ乃至２０２１ｅを備える。５枚のレンズ付き基板２０２１ａ乃至２０２１ｅを特に区別しない場合には、単に、レンズ付き基板２０２１と記述して説明する。
積層レンズ構造体２０１１を構成する各レンズ付き基板２０２１の貫通孔２０５３の断面形状は、下側(積層構造体１３を配置する側)に向かって開口幅が小さくなる、いわゆる下すぼみの形状となっている。
積層レンズ構造体２０１１の上には、絞り板２０３１が配置されている。絞り板２０３１は、例えば、光吸収性もしくは遮光性を有する材料で形成された層を備える。絞り板２０３１には、開口部２０３２が設けられている。
積層構造体１３は、例えば、表面照射型または裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサで構成される。積層構造体１３の積層レンズ構造体２０１１側となる上側の面には、オンチップレンズ１６が形成されており、積層構造体１３の下側の面には、信号を入出力する外部端子１４が形成されている。
積層レンズ構造体２０１１、積層構造体１３、絞り板２０３１などは、レンズバレル２０４３に収納されている。
本実施の形態では、積層レンズ構造体２０１１は、積層された５枚のレンズ付き基板２０２１ａ乃至２０２１ｅを備えるが、レンズ付き基板２０２１の積層枚数は２枚以上であれば特に限定されない。
積層レンズ構造体２０１１を構成するそれぞれのレンズ付き基板２０２１は、担体基板２０５１にレンズ樹脂部２０５２が追加された構成である。担体基板２０５１は貫通孔２０５３を有し、貫通孔２０５３の内側に、レンズ樹脂部２０５２が形成されている。
なお、レンズ付き基板２０２１ａ乃至２０２１ｅそれぞれの担体基板２０５１、レンズ樹脂部２０５２、または、貫通孔２０５３を区別する場合には、図１３に示されるように、レンズ付き基板２０２１ａ乃至２０２１ｅに対応して、担体基板２０５１ａ乃至２０５１ｅ、レンズ樹脂部２０５２ａ乃至２０５２ｅ、または、貫通孔２０５３ａ乃至２０５３ｅのように記述して説明する。
積層構造体１３の上側には、光透過性を有するガラスシール樹脂１７が配置されている。そのガラスシール樹脂１７を介して、積層構造体１３と保護基板１８が固定されている。
保護基板１８の上側には、構造材２０６１が配置されている。その構造材２０６１を介して、保護基板１８と積層レンズ構造体２０１１が固定されている。構造材２０６１は、例えばエポキシ系の樹脂である。
ガラスシール樹脂１７は、積層構造体１３の上側全面に配置されている。そのガラスシール樹脂１７を介して、積層構造体１３と保護基板１８が固定されている。積層構造体１３の上側全面に配置されたガラスシール樹脂１７は、保護基板１８の上方から保護基板１８に応力が加わった場合に、これが積層構造体１３の一部の領域に集中して印加されることを防ぎ、積層構造体１３全面に応力を分散させて受け止める作用または効果をもたらす。
保護基板１８の上側には、構造材２０６１が配置されている。その構造材２０６１を介して、保護基板１８と積層レンズ構造体２０１１が固定されている。
図６０以降における説明においては、図中、左側に位置する積層構造体１３などを含む部分を、撮像装置１−１とし、右側に位置する積層構造体１３などを含む部分を、撮像装置１−２とする。
図６０に示すような構成を有するカメラモジュール２０００は、図６１のＡに示したように、光の入射面上に、縦横２個ずつ、合計４個の光学ユニット（撮像装置１）を備える構成とすることができる。４個の光学ユニット同士では、レンズの形状と絞り板２０３１の開口部２０３２の大きさは同じになっている。
カメラモジュール２０００は、光の入射面の縦方向と横方向のそれぞれについて２個ずつ配置した光学ユニットに備わる光軸が、同じ方向に延びている。このような構造のカメラモジュール２０００は、超解像技術を利用して、１個の光学ユニットで撮影するよりも、解像度が高い画像を撮影することに適している。
カメラモジュール２０００では、縦方向と横方向のそれぞれについて、光軸が同じ方向を向きながら、異なる位置に配置された複数個の積層構造体１３（に含まれる受光素子）で画像を撮影することにより、あるいは１個の受光素子の中の異なる領域の受光画素で画像を撮影することにより、光軸が同じ方向を向きながら、必ずしも同一ではない複数枚の画像を得ることができる。これら同一ではない複数枚の画像が持っている場所毎の画像データを合わせることで、解像度が高い画像を得ることができる。
図６１のＢに示したように、カメラモジュール２０００を構成することも可能である。図６１のＢに示した構成は、光の入射面上に、縦横２個ずつ、合計４個の光学ユニット（撮像装置１）を備え構成とされている。４個の光学ユニット同士では、レンズの形状は同じになっている。
４個の光学ユニットは、積層レンズ構造体２０１１の最上層に、絞り板２０３１を備えるが、その絞り板２０３１の開口部２０３２の大きさが、４個の光学ユニットの間で異なる。これにより、カメラモジュール２０００は、例えば、以下のようなカメラモジュール２０００を実現することができる。
すなわち、例えば防犯用の監視カメラにおいて、昼間のカラー画像監視用に、ＲＧＢ３種類のカラーフィルタを備えてＲＧＢ３種の光を受光する受光画素と、夜間の白黒画像監視用に、ＲＧＢ用のカラーフィルタを備えない受光画素と、を備えた積層構造体１３を用いたカメラモジュール２０００において、照度が低い夜間の白黒画像を撮影するための画素だけ絞りの開口の大きさを大きくすることが可能となる。
＜１８．透過率減衰層を備えたカメラモジュール＞
また、カメラモジュール２０００を、高照度用の画素と低照度用の画素を備える構成とし、高照度用の画素で得られた信号と、低照度用の画素で得られた信号を用いることでダイナミックレンジを拡大した撮像を行うような構成とすることも可能である。
例えば、画素Ａ（低照度用の画素）と画素Ｂ（高照度用の画素）は、画素に備わる信号生成手段（例えばフォトダイオード）として、画素Ａよりも画素Ｂの方が、その適正な動作限界が高いもの（例えば飽和電荷量が大きいもの）を備え、かつ画素に備わる生成信号の変換手段（例えば電荷電圧変換容量）の大きさも、画素Ａよりも画素Ｂの方が大きいものを備える。
これらの構成により、画素Ｂは、単位時間当たりに一定量の信号（例えば電荷）が生成した場合の出力信号が画素Ａよりも小さく抑えられ、かつ飽和電荷量が大きいために、例えば、被写体の照度が高い場合にも、画素が動作限界には至らず、これにより高い階調性を有する画像を得られる、という作用をもたらす。
一方、画素Ａは、単位時間当たりに一定量の信号（例えば電荷）が生成した場合に、画素Ｂよりも大きな出力信号が得られるため、例えば、被写体の照度が低い場合にも、高い階調性を有する画像を得られる、という作用をもたらす。
このような画素Ａと画素Ｂとを備えるため、広い照度範囲において高い階調性を有する画像を得られる、いわゆるダイナミックレンジの広い画像を得られる、という作用をもたらす。
このように、高照度用の画素と低照度用の画素を備える構成とする場合、図６１のＢに示したように、絞りの開口の大きさ異ならせることで高照度用の画素と低照度用の画素を実現することもできるが、低照度用の画素に、図６２に示すように、入射光の透過率を減衰させる層を設ける構成とすることで実現することもできる。
図６２に示したカメラモジュール２０００は、図６０に示したカメラモジュール２０００と基本的に同様の構成を有しているため、同様の部分には、同様の符号を付し、その説明を省略する。図６２に示したカメラモジュール２０００の撮像装置１−２の保護基板１８上に、透過率減衰層２１００が形成されている点が、図６０に示したカメラモジュール２０００と異なり、他の部分は、同一である。
なおここでは、図６２に示すように、撮像装置１が２個備えられている装置（カメラモジュール２０００）において、一方の撮像装置１に透過率減衰層２０００を備え、他方は備えない構成を例に挙げて説明するが、本技術は、このような構成にのみ適用が限定されるわけではない。
例えば、１個の撮像装置１を備える装置に対して本技術を適用し、透過率減衰層２０００を備える構成としても良い。また、複数の撮像装置１を備え、そのうちの所定個の撮像装置１に対して、透過率減衰層２０００を備える構成としてもよい。
透過率減衰層２１００は、入射された光の透過率を減衰させる層である。透過率について図６３を参照して説明する。透過率減衰層２１００に入射された光の内、Ａ％の光は、透過率減衰層２１００で反射され、Ｂ％の光は、透過率減衰層２１００を透過する。また、透過率減衰層２１００に入射された光の内、Ｃ％の光は、透過率減衰層２１００に吸収される。
すなわち、透過率減衰層２１００に入射された光の内、Ａ％は、反射光となり、Ｂ％は、透過光となり、Ｃ％は、吸収光となる。なお、Ａ＋Ｂ＋Ｃ＝１００％である。透過率減衰層２１００は、透過光の割合（透過率）を減衰させる層である。透過率を減衰させるためには、反射光の割合を高くしたり、吸収光の割合を高くしたりすればよい。
すなわち、反射率を０％以上にし、または／および、吸収率を０％以上にするための透過率減衰層２１００が、撮像装置１−２上に形成される。透過率減衰層２１００は、反射光の割合を高くするための材料、吸収光の割合を高くするための材料で形成された層である。
反射光の割合を高くするために、図６４に示すように、保護基板１８の表面に散乱面を形成しても良い。保護基板１８は、例えば、ガラス基板で形成されるが、そのガラス面に散乱面を形成し、透過率減衰層２１００としても良い。散乱面により、入射光が散乱されるため、反射光の割合が増え、透過率が減衰することになる。
このように、透過率減衰層２１００は、反射率、吸収率、散乱係数のうちの少なくとも１つが、０以外の値を有する層とされる。
このように、カメラモジュール２０００に含まれる複数の撮像装置１の一部の撮像装置１に、透過率減衰層２１００を形成し、透過光の割合が異なる撮像装置１からの信号が得られる構成とする。
上記した実施の形態において、透過率減衰層２１００が設けられている撮像装置１（図６２においては撮像装置１−２）は、画素Ｂに該当し、単位時間当たりに一定量の信号（例えば電荷）が生成した場合の出力信号が画素Ａよりも小さく抑えられ、かつ飽和電荷量が大きいために、例えば、被写体の照度が高い場合にも、画素が動作限界には至らず、これにより高い階調性を有する画像を得られる画素として用いることが可能である。
また、上記した実施の形態において、透過率減衰層２１００が設けられていない撮像装置１（図６２においては撮像装置１−１）は、画素Ａに該当し、単位時間当たりに一定量の信号（例えば電荷）が生成した場合に、画素Ｂよりも大きな出力信号が得られるため、例えば、被写体の照度が低い場合にも、高い階調性を有する画像を得られる画素として用いることが可能である。
よって、図６２に記載のカメラモジュール２０００は、画素Ａと画素Ｂに相当する撮像装置１−１と撮像装置１−２を備える構成とされているため、広い照度範囲において高い階調性を有する画像を得られる、いわゆるダイナミックレンジの広い画像を得られる装置とすることができる。
透過率減衰層２１００は、図６２に示したように、撮像装置１の保護基板１８上に形成されても良いが、図６５、図６６にそれぞれ示す位置に形成されていても良い。図６５を参照するに、透過率減衰層２１００は、撮像装置１の保護基板１８とガラスシール樹脂１７との間に形成されている。また、図６６を参照するに、透過率減衰層２１００は、撮像装置１の保護基板１８内に形成されている。
このように、透過率減衰層２１００は、保護基板１８上、保護基板１８内、または保護基板１８下に形成することができる。
また透過率減衰層２１００は、図６２に示したように、撮像装置１の保護基板１８上に均一の材料で、略同一の厚さで形成されても良いが、図６７に示すように、複数の材料（複数の層）で形成されていても良い。
図６７に示した透過率減衰層２１００は、透過率減衰層２１００−１、透過率減衰層２１００−２、および透過率減衰層２１００−３の３層で形成されている。これら３層の透過率減衰層２１００は、それぞれ異なる材料で形成されている。異なる材料で形成することで、所望の透過率が得られる層とされている。
なお、３層以外の複数層で透過率減衰層２１００が形成されていても良い。
また、図６８に示したように、透過率減衰層２１００は、撮像装置１の全面に形成されているのではなく、一部に形成されているようにしても良い。図６８に示した例では、撮像装置１の保護基板１８の平面の半分の領域（有効画素領域の半分の領域）に、透過率減衰層２１００を形成した例を示している。
なお、図６８では、有効画素領域の右側半分に透過率減衰層２１００を形成した例を示したが、左側半分に形成されたり、短冊状に形成されたりしても良い。また、図６９に示したように、透過率減衰層２１００の厚さを、左右で異なる厚さとしても良い。図６９に示した例では、有効画素領域の左側半分に設けられている透過率減衰層２１００の厚さは、右側半分に設けられている透過率減衰層２１００の厚さよりも薄く形成されている。
図６８や図６９に示したように、透過率減衰層２１００の厚さを有効が領域内で異ならせることで、機能差分を付けることが可能となる。
また、図７０に示したように、撮像装置１の両端に透過率減衰層２１００を形成するようにしても良い。例えば、撮像装置１の両端に、オプティカルブラック領域（ＯＰＢ領域）が設けられている場合、そのオプティカルブラック領域上に、透過率減衰層２１００を形成するようにしても良い。この場合、フレアを抑制できるという効果を得ることができる。
図６７乃至図７０を参照して説明した透過率減衰層２１００に対しても、図６５、図６６を参照して説明したように、形成する位置は、保護基板１８上、保護基板１８内、保護基板１８下に形成することができる。
透過率減衰層２１００は、Ａｌ（アルミニウム）、Ａｕ（金）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）、Ｃｕ（銅）、Ｗ（タングステン）、Ｔｉ（チタン）などの金属、ＳｉＯ（一酸化ケイ素）、ＳｉＮ（シリコンナイトライド）、ＳｉＯＮ（シリコン酸窒化膜）などの無機材料で形成することができる。また、有機材料が用いられても良い。また結晶や液晶などの偏光子が用いられても良い。
透過率減衰層２１００を有機材料で形成するようにした場合、カラーフィルタとしても透過率減衰層２１００が機能するように構成しても良い。例えば、図６２に示した透過率減衰層２１００を、赤色（Ｒ）のカラーフィルタ、緑色（Ｇ）のカラーフィルタ、または青色（Ｂ）のカラーフィルタとすることができる。
透過率減衰層２１００は、このような金属、無機材料、有機材料、偏光子のいずれか、または組み合わせで構成される。
また、図６１のＡに示したように、撮像装置１が、４個備えられているカメラモジュール２０００の場合、それぞれの撮像装置１を、赤色のカラーフィルタが透過率減衰層２１００として形成されている撮像装置１、緑色のカラーフィルタが透過率減衰層２１００として形成されている撮像装置１、青色のカラーフィルタが透過率減衰層２１００として形成されている撮像装置１としても良い。この場合、ＲＧＢのベイヤー配列を適用した場合、緑色のカラーフィルタが透過率減衰層２１００として形成されている撮像装置１が２個、カメラモジュール２０００に含まれるように構成することができる。
また、ＲＧＢＣの配列とした場合、４個の内の１個の撮像装置１には、透明（Ｃ）のカラーフィルタが透過率減衰層２１００として形成されているか、または透過率減衰層２１００が形成されていない構造とされる。
図６１のＡに示したように、撮像装置１が、４個備えられているカメラモジュール２０００のカラーフィルタの配列としては、上記したＲＧＢ、ＲＧＢＣ以外にも、例えば、ＲＣＣＣ（４個の撮像装置１の内、１個が赤色のカラーフィルタ、残り３個が透明のカラーフィルタ）、ＲＣＣＢ（４個の撮像装置１の内、１個が赤色のカラーフィルタ、２個が透明のカラーフィルタ、残り１個が青色のカラーフィルタ）、ＲＧＢＩＲ（４個の撮像装置１の内、１個が赤色のカラーフィルタ、１個が緑色のカラーフィルタ、１個が青色のカラーフィルタ、１個が赤外線を透過するカラーフィルタ）等の配列に対して本技術を適用することも可能である。
＜１９．透過率減衰層の形成＞
透過率減衰層２１００は、図７１に示すように形成することができる。すなわち、保護基板１８上に透過率減衰層２１００が形成された基板と、ガラスシール樹脂１７まで積層された基板を張り合わすことで、透過率減衰層２１００が形成された撮像装置１を製造することができる。
図７１では、透過率減衰層２１００が、保護基板１８上に形成されている場合を図示したが、図７１に示した状態から、透過率減衰層２１００が形成されている基板を反転し、反転後、透過率減衰層２１００とガラスシール樹脂１７を接合することで、ガラスシール樹脂１７と保護基板１８との間に透過率減衰層２１００が形成された撮像装置１を製造することができる。
また図７２に示したように、保護基板１８まで形成された撮像装置１上に、透過率減衰層２１００を形成することで、透過率減衰層２１００が形成された撮像装置１を製造することができる。
図７１、図７２に示した透過率減衰層２１００の形成は、ウェハレベルで行われても良いし、個片化された後に行われるようにしても良い。
個片化した後に、透過率減衰層２１００が形成されるようにした場合、図７３に示すように、撮像装置１の側面にも、透過率減衰層２１００が形成されるようにすることができる。個片化後は、各チップ（撮像装置１）は、シートに着いた状態でハンドリングされ、シートをエキスパンドしてから、透過率減衰層２１００を保護基板１８上に形成すると、側面にも透過率減衰層２１００が形成される。
例えば、透過率減衰層２１００を防湿効果のある材料で形成した場合、撮像装置１を防湿効果のある材料で囲うことができ、撮像装置１内に水分が侵入するようなことを防ぐことが可能となる。
上述した実施の形態においては、透過率減衰層２１００は、入射された光の透過率を減衰させる層であるとして説明したが、透過率を向上させる層として形成しても良い。例えば、ガラス基板で形成されている保護基板１８の表面を、モスアイ加工することで、ガラス界面の反射率を抑制し、透過率を向上させた構造とすることも可能である。
＜２０．電子機器への適用例＞
本技術は、撮像装置への適用に限られるものではない。即ち、本開示は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に撮像装置を用いる電子機器全般に対して適用可能である。撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図７４は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
図７４の撮像装置３０００は、レンズ群などからなる光学部３００１、図１の撮像装置１の構成が採用される撮像装置（撮像デバイス）３００２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路３００３を備える。また、撮像装置３０００は、フレームメモリ３００４、表示部３００５、記録部３００６、操作部３００７、および電源部３００８も備える。DSP回路３００３、フレームメモリ３００４、表示部３００５、記録部３００６、操作部３００７および電源部３００８は、バスライン３００９を介して相互に接続されている。
光学部３００１は、被写体からの入射光（像光）を取り込んで撮像装置３００２の撮像面上に結像する。撮像装置３００２は、光学部３００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像装置３００２として、図１の撮像装置１、即ち、積層構造体１３の動作を測定することを目的として、測定用の針を立てるための導電性パッドが外周部に設けられておらず、入出力回路部４９が上側構造体１１の画素アレイ部２４の領域の下方、若しくは、上側構造体１１の画素周辺回路領域３１３の下方の領域に配置されることにより小型化された撮像装置を用いることができる。
表示部３００５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、撮像装置３００２で撮像された動画または静止画を表示する。記録部３００６は、撮像装置３００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部３００７は、ユーザによる操作の下に、撮像装置３０００が持つ様々な機能について操作指令を発する。電源部３００８は、DSP回路３００３、フレームメモリ３００４、表示部３００５、記録部３００６および操作部３００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、撮像装置３００２として、上述した各実施の形態に係る撮像装置１を用いることで、半導体パッケージのパッケージサイズを小型化することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置３０００においても、装置の小型化を図ることができる。
＜２１．イメージセンサの使用例＞
図７５は、上述の撮像装置１を使用する使用例を示す図である。
撮像装置１としてのCMOSイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
撮像装置１は、電子を信号電荷とするもの、正孔を信号電荷とするものの両方に適用できる。
また、本開示は、可視光の入射光量の分布を検知して画像として撮像する撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の撮像装置（物理量分布検知装置）全般に対して適用可能である。
また、本開示は、撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
＜２２．内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図７６は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図７６では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図７７は、図７６に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）、ＣＣＵ１１２０１（の画像処理部１１４１２）等）に適用され得る。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜２３．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図７８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図７８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図７８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図７９は、撮像部１２０３１の設置位置の例を示す図である。
図７９では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図７９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。
本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
なお、本開示は以下のような構成も取ることができる。
（１）
光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
所定の信号を装置の外部から入力させる入力回路部、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、前記第１構造体の下方に位置する第２構造体とが、
積層されて構成され、
前記出力回路部、前記出力回路部に接続され前記第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、前記第１貫通ビアを介して前記出力回路部を前記装置の外部と接続する信号出力用外部端子を含む出力部と、
前記入力回路部、前記入力回路部に接続され前記半導体基板を貫通する第２貫通ビア、及び、前記第２貫通ビアを介して前記入力回路部を前記装置の外部と接続する信号入力用外部端子を含む入力部とが、
前記第１構造体の前記画素アレイ部の下方に配置され、
前記信号出力用外部端子と前記信号入力用外部端子とに接続される基板と、
前記基板の前記信号出力用外部端子と前記信号入力用外部端子が接続されている面と対向する面に接続されている回路基板と
を備える撮像装置。
（２）
前記第１構造体の上方に位置するガラス基板と、
レンズバレルとをさらに備え、
前記ガラス基板上に前記レンズバレルが載置されている
前記（１）に記載の撮像装置。
（３）
レンズバレルをさらに備え、
前記第１構造体上に前記レンズバレルが載置されている
前記（１）に記載の撮像装置。
（４）
前記基板は、垂直に交わる２以上の基板から構成されている
前記（１）乃至（３）のいずれかに記載の撮像装置。
（５）
レンズバレルをさらに備え、
前記レンズバレルが配置されている前記基板の領域内であり、前記レンズバレルが配置されている面に対向する面の該当する領域内に前記回路基板が接続される
前記（１）乃至（４）のいずれかに記載の撮像装置。
（６）
レンズバレルをさらに備え、
前記レンズバレルが配置されている前記基板の領域内であり、前記レンズバレルが配置されている面に対向する面の該当する領域内に前記回路基板とワイヤボンディングのためのワイヤがそれぞれ接続される
前記（１）乃至（４）のいずれかに記載の撮像装置。
（７）
光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
前記第１構造体の上方に位置するガラス基板と、
前記第１構造体の上方に位置し、入射光の透過率を減衰させる透過率減衰層と、
所定の信号を装置の外部から入力させる入力回路部、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、前記第１構造体の下方に位置する第２構造体とが、
積層されて構成され、
前記出力回路部、前記出力回路部に接続され前記第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、前記第１貫通ビアを介して前記出力回路部を前記装置の外部と接続する信号出力用外部端子を含む出力部と、
前記入力回路部、前記入力回路部に接続され前記半導体基板を貫通する第２貫通ビア、及び、前記第２貫通ビアを介して前記入力回路部を前記装置の外部と接続する信号入力用外部端子を含む入力部とが、
前記第１構造体の前記画素アレイ部の下方に配置されている
撮像装置。
（８）
前記透過率減衰層は、前記ガラス基板上に形成されている
前記（７）に記載の撮像装置。
（９）
前記透過率減衰層は、前記ガラス基板内に形成されている
前記（７）に記載の撮像装置。
（１０）
前記透過率減衰層は、前記ガラス基板と前記第１構造体との間に形成されている
前記（７）に記載の撮像装置。
（１１）
前記透過率減衰層は、複数層で形成されている
前記（７）乃至（１０）のいずれかに記載の撮像装置。
（１２）
前記透過率減衰層は、前記ガラス基板上の半分の領域に形成されている
前記（７）に記載の撮像装置。
（１３）
前記透過率減衰層は、前記ガラス基板上に異なる厚さで形成されている
前記（７）に記載の撮像装置。
（１４）
前記透過率減衰層は、オプティカルブラック領域上に形成されている
前記（７）に記載の撮像装置。
（１５）
前記透過率減衰層は、カラーフィルタとしての機能も有する
前記（７）に記載の撮像装置。
（１６）
複数の前記撮像装置が備えられ、
前記複数の撮像装置のうちの所定数の前記撮像装置に、前記透過率減衰層が形成されている
前記（７）乃至（１５）のいずれかに記載の撮像装置。
（１７）
前記透過率減衰層は、金属、無機材料、有機材料、偏光子のいずれか、または組み合わせで構成されている
前記（７）乃至（１６）のいずれかに記載の撮像装置。
（１８）
前記透過率減衰層は、前記ガラス基板の表面を、光を散乱する散乱面とすることで形成されている
前記（７）に記載の撮像装置。
（１９）
光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
前記第１構造体の上方に位置し、光が入射する面がモスアイ加工されているガラス基板と、
所定の信号を装置の外部から入力させる入力回路部、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、前記第１構造体の下方に位置する第２構造体とが、
積層されて構成され、
前記出力回路部、前記出力回路部に接続され前記第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、前記第１貫通ビアを介して前記出力回路部を前記装置の外部と接続する信号出力用外部端子を含む出力部と、
前記入力回路部、前記入力回路部に接続され前記半導体基板を貫通する第２貫通ビア、及び、前記第２貫通ビアを介して前記入力回路部を前記装置の外部と接続する信号入力用外部端子を含む入力部とが、
前記第１構造体の前記画素アレイ部の下方に配置されている
撮像装置。
（２０）
光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
所定の信号を装置の外部から入力させる入力回路部、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、前記第１構造体の下方に位置する第２構造体とが、
積層されて構成され、
前記出力回路部、前記出力回路部に接続され前記第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、前記第１貫通ビアを介して前記出力回路部を前記装置の外部と接続する信号出力用外部端子を含む出力部と、
前記入力回路部、前記入力回路部に接続され前記半導体基板を貫通する第２貫通ビア、及び、前記第２貫通ビアを介して前記入力回路部を前記装置の外部と接続する信号入力用外部端子を含む入力部とが、
前記第１構造体の前記画素アレイ部の下方に配置され、
前記信号出力用外部端子と前記信号入力用外部端子とに接続される基板と、
前記基板の前記信号出力用外部端子と前記信号入力用外部端子が接続されている面と対向する面に接続されている回路基板と
を備える電子機器。
１ 撮像装置， １１ 第１構造体（上側構造体）， １２ 第２構造体（下側構造体）， １３ 積層構造体， １４ 外部端子（信号入出力端子）， １５ カラーフィルタ， １６ オンチップレンズ， １７ ガラスシール樹脂， １８ 保護基板， ２１ 入出力部， ２２ 行駆動部， ２４ 画素アレイ部， ２５ 列信号処理部， ２６ 画像信号処理部， ３１ 画素， ４１ 入力端子， ４２ 入力回路部， ４７ 出力回路部， ４８ 出力端子， ４９ 入出力回路部， ５１ フォトダイオード， ８１ 半導体基板， ８８ 貫通電極ビア， ９０ 再配線， １０１ 半導体基板， １０５ チップ貫通電極， １０６ 接続用配線， １０９ シリコン貫通電極， ３１１ 入出力回路領域， ３１２ 信号処理回路領域， ３１３ 画素周辺回路領域， ３１４ 上下基板接続領域， ３２１ I/O回路， ９０１ レンズモジュール， ９０４ レンズ， ９２１ 基板， ９３１ 回路基板， ９４１ ボンディングワイヤ， ２１００ 透過率減衰層

Claims (20)

  1. 光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
    所定の信号を装置の外部から入力させる入力回路部、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、前記第１構造体の下方に位置する第２構造体とが、
    積層されて構成され、
    前記出力回路部、前記出力回路部に接続され前記第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、前記第１貫通ビアを介して前記出力回路部を前記装置の外部と接続する信号出力用外部端子を含む出力部と、
    前記入力回路部、前記入力回路部に接続され前記半導体基板を貫通する第２貫通ビア、及び、前記第２貫通ビアを介して前記入力回路部を前記装置の外部と接続する信号入力用外部端子を含む入力部とが、
    前記第１構造体の前記画素アレイ部の下方に配置され、
    前記信号出力用外部端子と前記信号入力用外部端子とに接続される基板と、
    前記基板の前記信号出力用外部端子と前記信号入力用外部端子が接続されている面と対向する面に接続されている回路基板と
    を備える撮像装置。
  2. 前記第１構造体の上方に位置するガラス基板と、
    レンズバレルとをさらに備え、
    前記ガラス基板上に前記レンズバレルが載置されている
    請求項１に記載の撮像装置。
  3. レンズバレルをさらに備え、
    前記第１構造体上に前記レンズバレルが載置されている
    請求項１に記載の撮像装置。
  4. 前記基板は、垂直に交わる２以上の基板から構成されている
    請求項１に記載の撮像装置。
  5. レンズバレルをさらに備え、
    前記レンズバレルが配置されている前記基板の領域内であり、前記レンズバレルが配置されている面に対向する面の該当する領域内に前記回路基板が接続される
    請求項１に記載の撮像装置。
  6. レンズバレルをさらに備え、
    前記レンズバレルが配置されている前記基板の領域内であり、前記レンズバレルが配置されている面に対向する面の該当する領域内に前記回路基板とワイヤボンディングのためのワイヤがそれぞれ接続される
    請求項１に記載の撮像装置。
  7. 光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
    前記第１構造体の上方に位置するガラス基板と、
    前記第１構造体の上方に位置し、入射光の透過率を減衰させる透過率減衰層と、
    所定の信号を装置の外部から入力させる入力回路部、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、前記第１構造体の下方に位置する第２構造体とが、
    積層されて構成され、
    前記出力回路部、前記出力回路部に接続され前記第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、前記第１貫通ビアを介して前記出力回路部を前記装置の外部と接続する信号出力用外部端子を含む出力部と、
    前記入力回路部、前記入力回路部に接続され前記半導体基板を貫通する第２貫通ビア、及び、前記第２貫通ビアを介して前記入力回路部を前記装置の外部と接続する信号入力用外部端子を含む入力部とが、
    前記第１構造体の前記画素アレイ部の下方に配置されている
    撮像装置。
  8. 前記透過率減衰層は、前記ガラス基板上に形成されている
    請求項７に記載の撮像装置。
  9. 前記透過率減衰層は、前記ガラス基板内に形成されている
    請求項７に記載の撮像装置。
  10. 前記透過率減衰層は、前記ガラス基板と前記第１構造体との間に形成されている
    請求項７に記載の撮像装置。
  11. 前記透過率減衰層は、複数層で形成されている
    請求項７に記載の撮像装置。
  12. 前記透過率減衰層は、前記ガラス基板上の半分の領域に形成されている
    請求項７に記載の撮像装置。
  13. 前記透過率減衰層は、前記ガラス基板上に異なる厚さで形成されている
    請求項７に記載の撮像装置。
  14. 前記透過率減衰層は、オプティカルブラック領域上に形成されている
    請求項７に記載の撮像装置。
  15. 前記透過率減衰層は、カラーフィルタとしての機能も有する
    請求項７に記載の撮像装置。
  16. 複数の前記撮像装置が備えられ、
    前記複数の撮像装置のうちの所定数の前記撮像装置に、前記透過率減衰層が形成されている
    請求項７に記載の撮像装置。
  17. 前記透過率減衰層は、金属、無機材料、有機材料、偏光子のいずれか、または組み合わせで構成されている
    請求項７に記載の撮像装置。
  18. 前記透過率減衰層は、前記ガラス基板の表面を、光を散乱する散乱面とすることで形成されている
    請求項７に記載の撮像装置。
  19. 光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
    前記第１構造体の上方に位置し、光が入射する面がモスアイ加工されているガラス基板と、
    所定の信号を装置の外部から入力させる入力回路部、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、前記第１構造体の下方に位置する第２構造体とが、
    積層されて構成され、
    前記出力回路部、前記出力回路部に接続され前記第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、前記第１貫通ビアを介して前記出力回路部を前記装置の外部と接続する信号出力用外部端子を含む出力部と、
    前記入力回路部、前記入力回路部に接続され前記半導体基板を貫通する第２貫通ビア、及び、前記第２貫通ビアを介して前記入力回路部を前記装置の外部と接続する信号入力用外部端子を含む入力部とが、
    前記第１構造体の前記画素アレイ部の下方に配置されている
    撮像装置。
  20. 光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
    所定の信号を装置の外部から入力させる入力回路部、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部、及び、信号処理回路が形成され、前記第１構造体の下方に位置する第２構造体とが、
    積層されて構成され、
    前記出力回路部、前記出力回路部に接続され前記第２構造体の一部を構成する半導体基板を貫通する第１貫通ビア、及び、前記第１貫通ビアを介して前記出力回路部を前記装置の外部と接続する信号出力用外部端子を含む出力部と、
    前記入力回路部、前記入力回路部に接続され前記半導体基板を貫通する第２貫通ビア、及び、前記第２貫通ビアを介して前記入力回路部を前記装置の外部と接続する信号入力用外部端子を含む入力部とが、
    前記第１構造体の前記画素アレイ部の下方に配置され、
    前記信号出力用外部端子と前記信号入力用外部端子とに接続される基板と、
    前記基板の前記信号出力用外部端子と前記信号入力用外部端子が接続されている面と対向する面に接続されている回路基板と
    を備える電子機器。
JP2018507215A 2016-03-24 2017-03-10 撮像装置、電子機器 Abandoned JPWO2017163926A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016059979 2016-03-24
JP2016059979 2016-03-24
PCT/JP2017/009669 WO2017163926A1 (ja) 2016-03-24 2017-03-10 撮像装置、電子機器

Publications (1)

Publication Number Publication Date
JPWO2017163926A1 true JPWO2017163926A1 (ja) 2019-01-31

Family

ID=59900190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018507215A Abandoned JPWO2017163926A1 (ja) 2016-03-24 2017-03-10 撮像装置、電子機器

Country Status (6)

Country Link
US (3) US10777598B2 (ja)
EP (1) EP3435414B1 (ja)
JP (1) JPWO2017163926A1 (ja)
CN (1) CN108780800B (ja)
DE (1) DE112017001519T5 (ja)
WO (1) WO2017163926A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6939568B2 (ja) * 2016-01-15 2021-09-22 ソニーグループ株式会社 半導体装置および撮像装置
JP2017183388A (ja) 2016-03-29 2017-10-05 ソニー株式会社 固体撮像装置
WO2019146144A1 (ja) * 2018-01-25 2019-08-01 オリンパス株式会社 光学ユニットおよび内視鏡
CN108470711B (zh) * 2018-02-12 2020-10-02 上海集成电路研发中心有限公司 图像传感器的深沟槽和硅通孔的制程方法
JP6897628B2 (ja) * 2018-04-26 2021-07-07 株式会社デンソー 半導体装置
TWI681554B (zh) * 2018-05-10 2020-01-01 友達光電股份有限公司 畫素陣列基板及其驅動方法
US10700094B2 (en) 2018-08-08 2020-06-30 Xcelsis Corporation Device disaggregation for improved performance
TWI685125B (zh) * 2018-12-05 2020-02-11 海華科技股份有限公司 影像擷取模組及可攜式電子裝置
DE102019201228B4 (de) * 2019-01-31 2023-10-05 Robert Bosch Gmbh Verfahren zum Herstellen einer Mehrzahl von Sensoreinrichtungen und Sensoreinrichtung
CN109817659B (zh) * 2019-02-15 2021-08-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR102396489B1 (ko) * 2020-05-08 2022-05-10 (주)에이피텍 카메라 패키징 장치
KR102396490B1 (ko) * 2020-05-08 2022-05-10 (주)에이피텍 반도체 칩을 포함하는 카메라 패키징 장치
JP2022046358A (ja) * 2020-09-10 2022-03-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP2022135798A (ja) * 2021-03-05 2022-09-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、カバーガラスの製造方法及び電子機器
CN117043952A (zh) * 2021-04-05 2023-11-10 松下知识产权经营株式会社 摄像装置及其制造方法
CN115236001A (zh) * 2022-07-26 2022-10-25 豪威半导体（上海）有限责任公司 图像传感器及其制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607160B2 (ja) 2000-04-07 2005-01-05 三菱電機株式会社 撮像装置
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
JP2002171430A (ja) * 2000-11-30 2002-06-14 Canon Inc 複眼撮像系、撮像装置および電子機器
JP2003274420A (ja) * 2002-03-13 2003-09-26 Ricoh Co Ltd デジタルスチルカメラ
JP4950542B2 (ja) 2006-04-07 2012-06-13 岩手東芝エレクトロニクス株式会社 固体撮像装置およびその製造方法
KR100871564B1 (ko) * 2006-06-19 2008-12-02 삼성전기주식회사 카메라 모듈
JP4799594B2 (ja) 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
JP2010273757A (ja) 2009-05-27 2010-12-09 Zycube:Kk イメージセンサ応用装置
JP2011009645A (ja) 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
JP5489681B2 (ja) * 2009-12-02 2014-05-14 キヤノン株式会社 固体撮像装置
US8698887B2 (en) 2010-04-07 2014-04-15 Olympus Corporation Image pickup apparatus, endoscope and manufacturing method for image pickup apparatus
JP5701550B2 (ja) * 2010-09-17 2015-04-15 オリンパス株式会社 撮像装置および撮像装置の製造方法
JP5533339B2 (ja) * 2010-06-28 2014-06-25 ソニー株式会社 光電変換装置とそのパッケージ構造、並びに光電変換装置の製造方法
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP2013090139A (ja) * 2011-10-18 2013-05-13 Sony Corp 撮像素子およびカメラシステム
JP2013090127A (ja) 2011-10-18 2013-05-13 Olympus Corp 固体撮像装置および撮像装置
US20130249031A1 (en) * 2012-03-22 2013-09-26 Vage Oganesian Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same
US8957358B2 (en) * 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
JP5421475B2 (ja) 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
JP2014072294A (ja) 2012-09-28 2014-04-21 Canon Inc 光電変換装置および半導体装置の製造方法
WO2014129366A1 (ja) * 2013-02-19 2014-08-28 富士フイルム株式会社 近赤外線吸収性組成物、近赤外線カットフィルタおよびその製造方法、並びに、カメラモジュールおよびその製造方法
JP5424371B1 (ja) * 2013-05-08 2014-02-26 誠 雫石 固体撮像素子及び撮像装置
JP2015068853A (ja) 2013-09-26 2015-04-13 ソニー株式会社 積層体、撮像素子パッケージ、撮像装置および電子機器

Also Published As

Publication number Publication date
US20230055685A1 (en) 2023-02-23
US11508773B2 (en) 2022-11-22
EP3435414B1 (en) 2020-12-16
EP3435414A1 (en) 2019-01-30
CN108780800B (zh) 2022-12-16
DE112017001519T5 (de) 2018-12-06
US10777598B2 (en) 2020-09-15
EP3435414A4 (en) 2019-05-22
WO2017163926A1 (ja) 2017-09-28
US20190043910A1 (en) 2019-02-07
US20200357839A1 (en) 2020-11-12
CN108780800A (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
US11508773B2 (en) Image pickup device and electronic apparatus
JP7439214B2 (ja) 固体撮像素子および電子機器
JP7267940B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
US11784197B2 (en) Solid-state imaging unit, method of producing the same, and electronic apparatus
WO2021124964A1 (ja) 撮像素子、撮像素子の駆動方法および電子機器
US11830898B2 (en) Wafer level lens
WO2019069669A1 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
EP4124010A1 (en) Sensor package, method for manufacturing same, and imaging device
WO2021192584A1 (ja) 撮像装置およびその製造方法
WO2021261234A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2019230243A1 (ja) 撮像装置
WO2020059495A1 (ja) 撮像素子、半導体素子および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200219

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20200520