JP2022046358A - 固体撮像装置及びその製造方法、並びに電子機器 - Google Patents

固体撮像装置及びその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP2022046358A
JP2022046358A JP2020152364A JP2020152364A JP2022046358A JP 2022046358 A JP2022046358 A JP 2022046358A JP 2020152364 A JP2020152364 A JP 2020152364A JP 2020152364 A JP2020152364 A JP 2020152364A JP 2022046358 A JP2022046358 A JP 2022046358A
Authority
JP
Japan
Prior art keywords
metal pad
conductive polymer
semiconductor substrate
multilayer wiring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020152364A
Other languages
English (en)
Inventor
健吾 琴尾
Kengo Kotoo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2020152364A priority Critical patent/JP2022046358A/ja
Priority to US18/043,664 priority patent/US20230268368A1/en
Priority to PCT/JP2021/029921 priority patent/WO2022054501A1/ja
Publication of JP2022046358A publication Critical patent/JP2022046358A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】対向する電極間の導通を確保する。【解決手段】固体撮像装置は、第１半導体基体と、第１半導体基体と接合された第２半導体基体と、導電性ポリマーと、を備え、第１半導体基体は、光電変換を行う光電変換部が設けられた第１半導体層と、第１半導体層に積層された第１多層配線層と、第１多層配線層の、第１半導体層側の面とは反対側の面に形成された第１メタルパッドと、を有し、第２半導体基体は、能動素子が設けられた第２半導体層と、第２半導体層に積層された第２多層配線層と、第２多層配線層の、第２半導体層側の面とは反対側の面に形成された第２メタルパッドと、を有し、導電性ポリマーは、第１メタルパッドと第２メタルパッドとの間に介在し、第１メタルパッドと第２メタルパッドとを電気的に導通させる。【選択図】図４

Description

本技術（本開示に係る技術）は、固体撮像装置及びその製造方法並びに電子機器に関し、特に、互いに向かい合って貼り合わされた２つの半導体基体を有する固体撮像装置及びその製造方法、並びに電子機器に適用して有効な技術に関するものである。
近年、半導体部材同士を貼り合わせて３次元集積回路等を作製する方法の中に半導体部材の貼り合せ面に設けられた電極同士を直接接合する方法がある。例えば、受光素子が形成された第１基板と周辺回路が形成された第２基板とを、各々の基板に設けられた例えばＣｕ電極（ＣｕＰａｄ）によって接合する方法がある。
この様な方法では、それぞれの半導体部材に設けられたＣｕ電極と層間絶縁膜とを同一面に平坦化（ＣＭＰ）して、対向するＣｕ電極同士及び層間絶縁膜同士を接合する（ＣｕＣｕ接合）。
特開２００６－１９１０８１号公報 特開２０１６－１７４０１６号公報
上述のような接合、例えばＣｕＣｕ接合では、今後、Ｃｕ電極ピッチの微細化が求められるようになる。しかしながら、Ｃｕ電極が小さくなるにつれて、Ｃｕ電極と層間絶縁膜を同一面に平坦化する際にＣｕ電極の方の研磨が進行し易くなり、層間絶縁膜に対してＣｕ電極が凹むことで（ＣｕＰａｄリセス）、平坦化が困難になってきている。Ｃｕ電極が凹んでいると、基板を貼り合せた際に対向するＣｕ電極同士が接続できない可能性があり、電気が流れない接続不良を招く可能性がある。
また、Ｃｕ電極と層間絶縁膜の平坦化を行った後にＳｉ膜を成膜し、熱処理によりＣｕ電極上のＳｉ膜をシリサイド化させる場合、シリサイド化がＣｕ電極上以外にも及ぶと、隣り合うＣｕ電極間でショートすることが懸念される。
本技術は、対向する電極の間の導通を確保することが可能な固体撮像装置及びその製造方法、並びに電子機器を提供することを目的とする。
本技術の一態様に係る固体撮像装置は、第１半導体基体と、上記第１半導体基体と接合された第２半導体基体と、導電性ポリマーと、を備え、上記第１半導体基体は、光電変換を行う光電変換部が設けられた第１半導体層と、上記第１半導体層に積層された第１多層配線層と、上記第１多層配線層の、上記第１半導体層側の面と反対側の面に形成された第１メタルパッドと、を有し、上記第２半導体基体は、能動素子が設けられた第２半導体層と、上記第２半導体層に積層された第２多層配線層と、上記第２多層配線層の、上記第２半導体層側の面と反対側の面に形成された第２メタルパッドと、を有し、上記導電性ポリマーは、上記第１メタルパッドと上記第２メタルパッドとの間に介在され、上記第１メタルパッドと上記第２メタルパッドとを電気的に導通させる。
本技術の他の態様に係る固体撮像装置の製造方法は、光電変換を行う光電変換部が設けられた第１半導体層、上記第１半導体層に積層された第１多層配線層、及び上記第１多層配線層の上記第１半導体層側とは反対側に設けられた第１メタルパッドを有する第１半導体基体と、能動素子が設けられた第２半導体層、上記第２半導体層に積層された第２多層配線層、及び上記第２多層配線層の上記第２半導体層側とは反対側に設けられた第２メタルパッドを有する第２半導体基体と、を準備し、
上記第１メタルパッド及び上記第２メタルパッドのうち少なくとも何れか一方に導電性ポリマーを配向し、
上記第１半導体基体の上記第１多層配線層と、上記第２半導体基体の上記第２多層配線層とを貼り合わせる、
ことを含む。
本技術の他の態様に係る電子機器は、上記固体撮像装置を備える。
本技術の実施形態に係る固体撮像装置の一構成例を示すチップレイアウト図である。 本技術の実施形態に係る固体撮像装置の一構成例を示すブロック図である。 画素の一構成例を示す等価回路図である。 図２のII－II切断線に沿った断面構造を示す要部断面図である。 図４の導電性ポリマー膜を拡大して示す要部拡大断面図である。 本技術の実施形態に係る導電性ポリマーの一例を示す図である。 本技術の実施形態に係る導電性ポリマーの他の一例を示す図である。 本技術の実施形態に係る導電性ポリマーの他の一例を示す図である。 本技術の実施形態に係る導電性ポリマーの他の一例を示す図である。 本技術の実施形態に係る導電性ポリマーの官能基の種類を例示する図である。 本技術の実施形態に係る導電性ポリマーの重合体の種類を例示する図である。 本技術の実施形態に係る重合体の重合度を説明する図である。 共役系高分子の電気伝導度を示す図である。 導電性ポリマーの重合体の電気伝導度の例を示す図である。 ポリマーの分子量に対する分子数を示す図である。 導電性ポリマーの鎖長のばらつきを示す図である。 リセス量が大きい場合を示す図である。 リセス量が小さい場合を示す図である。 本技術の実施形態に係る導電性ポリマーの合成例を示す図である。 ウエハの平面構成を示す図である。 図１３ＡのＡ領域を拡大してチップ形成領域の構成を示す図である。 本技術の実施形態に係るウエハ接合処理を説明するフローチャートである。 本技術の実施形態に係るウエハ接合処理を説明する模式的工程図である。 本技術の実施形態に係るウエハ接合処理を説明する模式的工程断面図である。 図１５Ａに続く模式的工程図である。 図１５Ｂに続く模式的工程断面図である。 図１６Ａに続く模式的工程図である。 図１６Ｂに続く模式的工程断面図である。 図１７Ａに続く模式的工程図である。 図１７Ｂに続く模式的工程断面図である。 図１８Ａに続く模式的工程図である。 図１８Ｂに続く模式的工程断面図である。 図１９Ａに続く模式的工程図である。 図１９Ｂに続く模式的工程断面図である。 本技術の実施形態に係るウエハ接合処理において、アニール前の導電性ポリマーを示す工程断面図である。 本技術の実施形態に係るウエハ接合処理において、アニール後の導電性ポリマーを示す工程断面図である。 本技術の実施例を示す図である。 本技術の実施例を示す図である。 本技術の実施例を示す図である。 本技術の他の実施例を示す図である。 本技術の他の実施例を示す図である。 本技術の他の実施例を示す図である。 本技術の他の実施例を示す図である。 本技術のセンサチップを利用した距離画像機器の一構成例を示すブロック図である。
以下、図面を参照して本技術の実施形態を詳細に説明する。
なお、本技術の実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
また、各図面は模式的なものであって、現実のものとは異なる場合がある。また、以下の実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものではない。すなわち、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
また、以下の実施形態では、空間内で互に直交する三方向において、同一平面内で互に直交する第１の方向及び第２の方向をそれぞれＸ方向、Ｙ方向とし、第１の方向及び第２の方向のそれぞれと直交する第３の方向をＺ方向とする。そして、以下の実施形態では、半導体層の厚さ方向をＺ方向として説明する。
〔実施形態〕
この実施形態では、光検出器として、裏面照射型のＣＭＯＳ（Ｃomplementary Ｍetal Ｏxide Ｓemiconductor）イメージセンサである固体撮像装置に本技術を適用した一例について説明する。
≪実施形態の全体構成≫
図１に示すように、本技術の実施形態に係る固体撮像装置１は、平面視したときの二次元平面形状が矩形のセンサチップ２を主体に構成されている。すなわち、固体撮像装置１は、センサチップ２に搭載されている。センサチップ２は、二次元平面において、中央部に配置された矩形状の画素領域２Ａと、この画素領域２Ａの外側に画素領域２Ａを囲むようにして配置された周辺領域２Ｂとを備えている。
画素領域２Ａは、図示しない光学系により集光される光を受光する受光面である。そして、画素領域２Ａには、Ｘ方向及びＹ方向を含む二次元平面において、複数の画素３が行列状に配置されている。
周辺領域２Ｂには、複数の電極パッド４が配置されている。複数の電極パッド４の各々は、例えば、センサチップ２の二次元平面における４つの辺に沿って配列されている。複数の電極パッド４の各々は、センサチップ２を図示しない外部装置と電気的に接続する際に用いられる入出力端子である。
図２に示すように、センサチップ２は、画素領域２Ａとともにバイアス電圧印加部５を備えている。バイアス電圧印加部５は、画素領域２Ａに配置された複数の画素３の各々に対してバイアス電圧を印加する。
図３に示すように、複数の画素３の各々の画素３は、光電変換素子として例えばＡＰＤ（アバランシェフォトダイオード）素子６と、例えばｐ型ＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransistor）からなるクエンチング抵抗素子７と、例えば相補型ＭＯＳＦＥＴ（Ｃonplementary ＭＯＳ）からなるインバータ８とを備えている。
ＡＰＤ素子６は、アノードがバイアス電圧印加部５（図３参照）と接続され、カソードがクエンチング抵抗素子７のソース端子と接続されている。ＡＰＤ素子６のアノードには、バイアス電圧印加部５からバイアス電圧ＶＢが印加される。ＡＰＤ素子６は、カソードに大きな負電圧が印加されることによってアバランシェ増倍領域（空乏層）を形成し、１フォントの入射で発生する電子をアバランシェ増倍させることができる光電変換素子である。
クエンチング抵抗素子７は、ＡＰＤ素子６と直列に接続され、ソース端子がＡＰＤ素子６のカソードと接続され、ドレイン端子が図示しない電源と接続されている。クエンチング抵抗素子７のドレイン端子には、電源から励起電圧ＶＥが印加される。クエンチング抵抗素子７は、ＡＰＤ素子６でアバランシェ増倍された電子による電圧が負電圧ＶＢＤに達すると、ＡＰＤ素子６で増倍された電子を放出して、当該電圧を初期電圧に戻すクエンチング（quenting）を行う。
図３に示すように、インバータ８は、入力端子がＡＰＤ素子６のカソード及びクエンチング抵抗素子７のソース端子と接続され、出力端子が図示しない後段の演算処理部と接続されている。インバータ８は、ＡＰＤ素子６で増倍された電子に基づいて受光信号を出力する。より具体的には、インバータ８は、ＡＰＤ素子６で増倍された電子により発生する電圧を整形する。そして、インバータ８は、１フォントの到来時刻を始点として例えば図３に示すパルス波形が発生する受光信号（ＡＰＤＯＵＴ）を演算処理部に出力する。例えば、演算処理部は、それぞれの受光信号において１フォントの到来時刻を示すパルスが発生したタイミングに基づいて、被写体までの距離を求める演算処理を行って、画素３ごとに距離を求める。そして、それらの距離に基づいて、複数の画素３により検出された被写体までの距離を平面的に並べた距離画像が生成される。
＜センサチップの構成＞
図４に示すように、センサチップ２は、互いに向かい合って接合された第１半導体基体（光電変換基板部）１０及び第２半導体基体（回路基板部）３０を備えている。第１半導体基体１０には、上述の画素領域２Ａが構成されている。第２半導体基体３０には、上述のバイアス電圧印加部５、クエンチング抵抗素子７、インバータ８、電極パッド４や、画素領域２Ａの画素３から出力された電荷に基づく画素信号を出力する読み出し回路や、垂直駆動回路、カラム信号処理回路、水平駆動回路及び出力回路などを含むロジック回路が構成されている。
図４に示すように、第１半導体基体１０は、第１半導体層１１と、この第１半導体層１１の厚さ方向（Ｚ方向）において互いに反対側に位置する第１の面Ｓ１及び第２の面Ｓ２のうちの第１の面（主面）Ｓ１側に配置された第１多層配線層２１とを備えている。また、第１半導体基体１０は、第１半導体層１１の第２の面Ｓ２側に、この第２の面Ｓ２側から順次積層された平坦化膜７１及びマイクロレンズ層７２を備えている。
ここで、第１半導体層１１の第１の面Ｓ１を主面又は素子形成面、第２の面Ｓ２を裏面又は光入射面と呼ぶこともある。
第２半導体基体３０は、第２半導体層３１と、この第２半導体層３１の互いに反対側に位置する第１の面及び第２の面のうちの第１の面側に配置された第２多層配線層４１と、を備えている。第２半導体基体３０の第１の面には、後述するＭＯＳＦＥＴ３２が設けられている。そして、第１半導体基体１０と第２半導体基体３０とは、第１多層配線層２１と第２多層配線層４１とが貼り合わされることにより、貼り合わされる。そして、第１多層配線層２１と第２多層配線層４１とが電気的及び機械的に接続されている。
第１多層配線層２１及び第２多層配線層４１には、バイアス電圧印加部５からＡＰＤ素子６に印加する電圧を供給するための配線や、ＡＰＤ素子６で発生した電子を第１半導体基体１０から取り出すための配線などが形成されている。
＜第１半導体基体の構成＞
（第１半導体層の構成）
図４に示すように、画素３は、第１半導体基体１０の画素形成領域１０ａと、この画素形成領域１０ａを区画する分離部１０ｂとを含む。そして、画素形成領域１０ａは、互いに直交するＸ方向及びＹ方向のそれぞれの方向に分離部１０ｂを介して繰り返し配置されている。画素形成領域１０ａは、隣り合う画素形成領域１０ａと分離部１０ｂによって電気的及び光学的に分離されている。複数の画素形成領域１０ａの各々の画素形成領域１０ａには、上述のＡＰＤ素子６が構成されている。
分離部１０ｂは、第１半導体層１１の第１の面Ｓ１及び第２の面Ｓ２に亘って延伸し、隣り合う画素形成領域１０ａ間を電気的及び光学的に分離している。分離部１０ｂは、例えば酸化シリコン（ＳｉＯ２）からなる単層構造、或いは金属膜の両側を絶縁膜で挟んだ多層構造になっている。
複数の画素３の各々の画素３は、上述したように、ＡＰＤ素子６を備えている。ＡＰＤ素子６は、第１半導体基体１０の画素形成領域１０ａに第１半導体基体１０の第１の面Ｓ１から第２の面Ｓ２に亘って設けられたｐ型のウエル領域１３と、このｐ型のウエル領域１３に第１半導体基体１０の第２の面Ｓ２側から第１の面Ｓ１側に向かって順次設けられた光吸収部１４及び増倍部１５と、を有する。
また、ＡＰＤ素子６は、第１半導体基体１０の画素形成領域１０ａに、後述するｎ型の第２電極領域１５ｂと電気的に接続して設けられたｎ型の第１コンタクト領域１６と、第１半導体基体１０の画素形成領域１０ａに、後述するｐ型の第１電極領域１５ａと電気的に接続して設けられたｐ型の第２コンタクト領域１７と、を有する。
また、ＡＰＤ素子６は、ｐ型のウエル領域及１３びｐ型の第２コンタクト領域１７と電気的に接続して設けられたｐ型の電荷蓄積領域１２を有する。
光吸収部１４は、主にｐ型のウエル領域１３で構成され、第１半導体基体１０の第２の面Ｓ２側（光入射面側）から入射した光を吸収して電子（キャリア）を生成する光電変換部である。そして、光吸収部１４は、光電変換により生成された電子を増倍部１５へ電界により転送する。ｐ型のウエル領域１３は、ＡＰＤ素子６を構成する半導体領域の中で最も不純物濃度が低いｐ型の半導体領域で構成されている。
増倍部１５は、光吸収部１４から転送された電子をアバランシェ増倍する。増倍部１５は、第１半導体基体１０の第１の面Ｓ１側に設けられたｐ型の第１電極領域１５ａ、及び第１半導体基体１０の第１の面Ｓ１からｐ型の第１電極領域１５ａよりも浅い位置にｐ型の第１電極領域１５ａとｐｎ接合をなして設けられたｎ型の第２電極領域１５ｂを含み、かつｐｎ接合の界面部にアバランシェ増倍領域１５ｃが形成される。
図４に示すように、ｐｎ接合をなすｐ型の第１電極領域１５ａ及びｎ型の第２電極領域１５ｂは、ｐ型のウエル領域１３内において、第１半導体基体１０の第２の面Ｓ２側から第１の面Ｓ１側に向かって順次配置されている。この実施形態において、ｎ型の第２電極領域１５ｂは、第１半導体基体１０の第１の面Ｓ１から深さ方向に伸びている。ｐ型の第１電極領域１５ａはｐ型のウエル領域１３よりも不純物濃度が高いｐ型の半導体領域で構成され、ｎ型の第２電極領域１５ｂはｐ型のウエル領域１３よりも不純物濃度が高いｎ型の半導体領域で構成されている。
アバランシェ増倍領域１５ｃは、ｎ型の第２電極領域１５ｂに印加される大きな負電圧によって、ｐ型の第１電極領域１５ａとｎ型の第２電極領域１５ｂとのｐｎ接合の界面部に形成される高電界領域（空乏層）であり、ＡＰＤ素子６に入射する１フォントで生成された電子（ｅ－）を増倍する。
ｐ型の電荷蓄積領域１２は、分離部１０ｂの壁面に沿って設けられている。そして、この実施形態では、電荷蓄積領域１２は、画素形成領域１０ａの第２の面Ｓ２側である下部の底面に沿って設けられている。すなわち、電荷蓄積領域１２は、ウエル領域１３の側面と接する第１部分１２ａと、ウエル領域１３の底面と接する第２部分１２ｂとでウエル領域１３を囲むようにして設けられている。
ｐ型の電荷蓄積領域１２は、ｐ型のウエル領域１３及びｐ型の第１電極領域１５ａよりも不純物濃度が高いｐ型の半導体領域で構成され、キャリアとして正孔（ホール）を蓄積する。ｐ型の電荷蓄積領域１２は、アノードとして機能するｐ型の第２コンタクト領域１７と電気的に接続されており、バイアス調整を可能とする。これにより、ｐ型の電荷蓄積領域１２の正孔濃度が強化され、ピニングが強固になることによって、例えば暗電流の発生を抑制することができる。
ｐ型の第２コンタクト領域１７は、第１半導体層１１の第１の面Ｓ１側の表層部において、ウエル領域１３の外周を囲い、かつｐ型の電荷蓄積領域１２の第１部分１２ａと重なるようにして設けられている。ｐ型の第２コンタクト領域１７は、後述するコンタクト電極２３ｂとのオーミックコンタクト抵抗を低減するとともに、アノードとして機能する。ｐ型の第２コンタクト領域１７は、ｐ型の第１電極領域１５ａよりも不純物濃度が高いｐ型の半導体領域で構成されている。
図４に示すように、ｎ型の第１コンタクト領域１６は、第１半導体層１１の第１の面Ｓ１とｎ型の第２電極領域１５ｂとの間に設けられている。ｎ型の第１コンタクト領域１６は、ｎ型の第２電極領域１５ｂよりも不純物濃度が高いｎ型の半導体領域で構成され、後述するコンタクト電極２３ａとのオーミックコンタクト抵抗を低減するとともに、カソードとして機能する。
（第１多層配線層の構成）
図４に示すように、第１半導体基体１０の第１多層配線層２１は、第１半導体層１１に積層され、第１層間絶縁膜２２を介して配線層が例えば２段に積層された２層配線構造になっている。第１層間絶縁膜２２は、少なくとも一部に、テトラエトキシシラン（Ｔetar ＥthＯxy Ｓilane：ＴＥＯＳ）ガスを用いて成膜されたＴＥＯＳ絶縁膜を含んでいても良い。第１半導体層１１側から数えて１層目の配線層には、第１メタル配線２４ａ及び第２メタル配線２４ｂが設けられている。第１半導体層１１側から数えて２層目の配線層には、第１メタルパッド（第１基体側メタルパッド）２７ａ及び２７ｂが設けられている。
図４に示すように、第１メタルパッド２７ａ及び２７ｂは、第１多層配線層２１の、第１半導体層１１側の面とは反対側の面である第３の面Ｓ３に形成されている。すなわち、第１メタルパッド２７ａ及び２７ｂは、第１半導体層１１に積層された第１層間絶縁膜２２（絶縁層）の、第１半導体層１１側の面と反対側の面（第３の面Ｓ３）に形成されている。
ここで、第１多層配線層２１の第１半導体層１１側の面は第１半導体基体１０の第１多層配線層２１側の面（第２半導体基体３０と接合する接合面）に対応するので、第１半導体基体１０の第１多層配線層２１側の面を第３の面Ｓ３と呼ぶこともある。
図４に示すように、第１メタルパッド２７ａは第１凹部２６ａ内に設けられ、第１メタルパッド２７ｂは第１凹部２６ｂ内に設けられている。第１凹部２６ａ及び２６ｂは、第１多層配線層２１の、第１半導体層１１側の面と反対側の面（第３の面Ｓ３）に形成されている。第１凹部２６ａは第３の面Ｓ３に開口２８ａを有し、第１凹部２６ｂは第３の面Ｓ３に開口２８ｂを有する。すなわち、第１メタルパッド２７ａ及び２７ｂの各々は、第１多層配線層２１の最上層の絶縁層に設けられた第１凹部２６ａ及び第１凹部２６ｂの各々に、第１凹部２６ａ及び第１凹部２６ｂの開口２８ａ，２８ｂから接合面側が露出する状態で個別に埋め込まれている。
そして、１層目の配線層と第１半導体層１１との間の第１層間絶縁膜２２には、コンタクト電極２３ａ及び２３ｂが埋め込まれている。また、１層目の配線層と２層目の配線層との間の第１層間絶縁膜２２には、コンタクト電極２５ａ及び２５ｂが埋め込まれている。
コンタクト電極２３ａは、ｎ型の第１コンタクト領域１６と第１メタル配線２４ａとを電気的に接続している。コンタクト電極２３ｂは、ｐ型の第２コンタクト領域１７と第２メタル配線２４ｂとを電気的に接続している。コンタクト電極２５ａは、第１メタル配線２４ａと第１メタルパッド２７ａとを電気的に接続している。コンタクト電極２５ｂは、第２メタル配線２４ｂと第１メタルパッド２７ｂとを電気的に接続している。
第１メタルパッド２７ａ及び２７ｂは、後述する第２半導体基体３０の第２多層配線層４１に設けられた第２メタルパッド（第２基体側メタルパッド）４７ａ及び４７ｂと、導電性ポリマー膜５０ａを介して電気的に接続されている。
第１メタルパッド２７ａ及び２７ｂ、並びに第２メタルパッド４７ａ及び４７ｂは、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などの金属で構成され、ここでは銅を用いて構成されているものとして、説明する。
＜第２半導体基体の構成＞
（第２半導体層の構成）
図４に示すように、第２半導体基体３０の第２半導体層３１には、バイアス電圧印加部５、読み出し回路、及びロジック回路などの回路を構成する電界効果トランジスタ（能動素子）として、例えば複数のＭＯＳＦＥＴ３２が構成されている第２半導体層３１としては、例えば単結晶シリコンかなる半導体基板を用いている。
（第２多層配線層の構成）
図４に示すように、第２半導体基体３０の第２多層配線層（多層配線層）４１は、第２半導体層３１に積層され、第２層間絶縁膜４２を介して配線層が例えば７段に積層された７層配線構造になっている。第２層間絶縁膜４２は、少なくとも一部にＴＥＯＳ絶縁膜を含んでいても良い。第２半導体層３１側から数えて１層目～５層目の配線層の各々には、配線４３が設けられている。この１層目～５層目の各配線層の配線４３は、第２層間絶縁膜４２に埋め込まれたコンタクト電極を介して、異なる配線層の配線４３と電気的に接続されている。そして、１層目の配線層の配線４３は、第２層間絶縁膜４２に埋め込まれたコンタクト電極を介して第２半導体層３１のＭＯＳＦＥＴ３２と電気的に接続されている。図４では、１層目の配線層の配線４３がコンタクト電極を介してＭＯＳＦＥＴ３２のゲート電極３３と電気的に接続された構成を一例として示している。
第２半導体層３１側から数えて６層目の配線層には、電極パッド４４ａ及び４４ｂが設けられている。第２半導体層３１側から数えて７層目の配線層には、第２メタルパッド４７ａ及び４７ｂが設けられている。
図４に示すように、第２メタルパッド４７ａ及び４７ｂは、第２多層配線層４１の、第２半導体層３１側の面とは反対側の面である第４の面Ｓ４に形成されている。すなわち、第２メタルパッド４７ａ及び４７ｂは、第２半導体層３１に積層された第２層間絶縁膜４２（絶縁層）の、第２半導体層３１側の面とは反対側の面である第４の面Ｓ４に形成されている。
ここで、第２多層配線層４１の第２半導体層３１側の面は第２半導体基体３０の第２多層配線層４１側の面（第１半導体基体１０と接合する接合面）に対応するので、第２半導体基体３０の第２多層配線層４１側の面を第４の面Ｓ４と呼ぶこともある。
図４に示すように、第２メタルパッド４７ａは第２凹部４６ａ内に設けられ、第２メタルパッド４７ｂは第２凹部４６ｂ内に設けられている。第２凹部４６ａ及び４６ｂは、第２多層配線層４１の、第２半導体層３１側の面とは反対側の面である第４の面Ｓ４に形成されている。第２凹部４６ａは第４の面Ｓ４に開口４８ａを有し、第２凹部４６ｂは第４の面Ｓ４に開口４８ｂを有する。すなわち、第２メタルパッド４７ａ及び４７ｂの各々は、第２多層配線層４１の最上層の絶縁層に設けられた第２凹部４６ａ及び第２凹部４６ｂの各々に、第２凹部４６ａ及び第２凹部４６ｂの開口４８ａ，４８ｂから接合面側が露出する状態で個別に埋め込まれている。
そして、６層目の配線層と７層目の配線層との間の第２層間絶縁膜４２には、コンタクト電極４５ａ及び４５ｂが設けられている。コンタクト電極４５ａは、電極パッド４４ａと第２メタルパッド４７ａとを電気的に接続している。コンタクト電極４５ｂは、電極パッド４４ｂと第２メタルパッド４７ｂとを電気的に接続している。電極パッド４４ａ及び４４ｂは、下層の配線層の配線４３と電気的に接続されている。
第２メタルパッド４７ａは第１半導体基体１０側の第１メタルパッド２７ａと導電性ポリマー膜５０ａを介して電気的に接合され、第２メタルパッド４７ｂは第１半導体基体１０側の第１メタルパッド２７ｂと導電性ポリマー膜５０ｂを介して電気的に接合されている。そして、第２層間絶縁膜４２（絶縁層）の第２半導体層３１側の面とは反対側の面（Ｓ４）は、第１層間絶縁膜２２（絶縁層）の第１半導体層１１側の面とは反対側の面（Ｓ３）と貼り合わされている。
（導電経路の構成）
図４に示すように、第２半導体基体３０では、電極パッド４４ａが各配線層の配線４３及び各第２層間絶縁膜４２のコンタクト電極を介して第２半導体層３１のＭＯＳＦＥＴ３２と電気的に接続され、かつコンタクト電極４５ａ及び第２メタルパッド４７ａと電気的に接続されている。そして、第１半導体基体１０では、第１メタルパッド２７ａが、コンタクト電極２５ａ、第１メタル配線２４ａ及びコンタクト電極２３ａを介して、ｎ型の第１コンタクト領域１６と電気的に接続されている。そして、第２半導体基体３０の第２メタルパッド４７ａは、導電性ポリマー膜５０ａを介して第１半導体基体１０の第１メタルパッド２７ａと電気的に接合されている。
また、図４に示すように、第２半導体基体３０では、電極パッド４４ｂが各配線層の配線４３及び各第２層間絶縁膜４２のコンタクト電極を介して第２半導体層３１のＭＯＳＦＥＴ３２と電気的に接続され、かつコンタクト電極４５ｂ及び第２メタルパッド４７ｂと電気的に接続されている。そして、第１半導体基体１０では、第１メタルパッド２７ａが、コンタクト電極２５ｂ、第２メタル配線２４ｂ、コンタクト電極２３ｂ、を介して、第１半導体層１１のｐ型の第２コンタクト領域１７と電気的に接続されている。そして、第２半導体基体３０の第２メタルパッド４７ｂは、導電性ポリマー膜５０ｂを介して第１半導体基体１０の第１メタルパッド２７ｂと電気的に接合されている。
このようにして、図３に示す等価回路が実現される。
＜メタルパッドの接合部分の構成＞
次に、上述の第１メタルパッド２７ａ及び２７ｂと第２メタルパッド４７ａ及び４７ｂとの間の接合部分について、図を参照しながら説明する。
図５に示す第１メタルパッド２７は、上述の第１メタルパッド２７ａ及び２７ｂに対応し、符号の末尾の英数字を省略したものである。同様に、第１凹部２６は、上述の第１凹部２６ａ及び第１凹部２６ｂに対応し、符号の末尾の英数字を省略したものである。同様に、開口２８は、上述の開口２８ａ及び２８ｂに対応し、符号の末尾の英数字を省略したものである。同様に、第２メタルパッド４７は、上述の第２メタルパッド４７ａ及び４７ｂに対応し、符号の末尾の英数字を省略したものである。同様に、第２凹部４６は、上述の第２凹部４６ａ及び第２凹部４６ｂに対応し、符号の末尾の英数字を省略したものである。同様に、開口４８は、上述の開口４８ａ及び４８ｂに対応し、符号の末尾の英数字を省略したものである。同様に、導電性ポリマー膜５０は、上述の導電性ポリマー膜５０ａ及び５０ｂに対応し、符号の末尾の英数字を省略したものである。
図５に示すように、第１半導体基体１０の第１メタルパッド２７は、導電性ポリマー膜５０を介して第２半導体基体３０の第２メタルパッド４７と電気的及び機械的に接続されている。
＜リセス量＞
図５に示すように、第１半導体基体１０の第１メタルパッド２７は、第１多層配線層２１の第３の面Ｓ３から後退している。そして、その後退量は、図５に示すように、第１多層配線層２１の第３の面Ｓ３から第１メタルパッド２７の表面２７Ｓまでの距離である。この距離を、第１リセス量ｈ１とする。また、第２半導体基体３０の第２メタルパッド４７は、図５に示すように、第２多層配線層４１の第４の面Ｓ４から後退している。そして、その後退量は、図５に示すように、第２多層配線層４１の第４の面Ｓ４から第２メタルパッド４７の表面４７Ｓまでの距離である。この距離を、第２リセス量ｈ２とする。そして、第１リセス量ｈ１と第２リセス量ｈ２の合計を、リセス量ｈとする（ｈ＝ｈ１＋ｈ２）。すなわち、リセス量ｈは、第１メタルパッド２７の表面２７Ｓと第２メタルパッド４７の表面４７Ｓとの間に生じた距離である。
ここで、メタルパッドを形成するためには、凹部が形成された多層配線層上に凹部を埋め込むようにしてメタル層を堆積し、その後、凹部内にメタル層が選択的に残存するように多層配線上のメタル層を除去すると共に多層配線層の表面をＣＭＰ（Ｃhemical Ｍechanical Ｐolishing）により平坦化する。この形成方法では、メタルパッドの寸法が小さくなるにつれ、メタル層の研磨が多層配線層の層間絶縁膜の研磨より進行し易くなる。その結果、上述のようなメタルパッドの後退が生じる場合がある。
この実施形態では、導電性ポリマー膜５０をスペーサーとして第１メタルパッド２７と第２メタルパッド４７との間に介在させることにより、第１メタルパッド２７と第２メタルパッド４７との電気的な導通を確保している。
＜導電性ポリマー膜の構成＞
図５に示すように、導電性ポリマー膜５０は、複数の導電性ポリマー５１を含む。導電性ポリマー５１は、第１メタルパッド２７と第２メタルパッド４７との間に介在し、第１メタルパッド２７と第２メタルパッド４７とを導通させている。複数の導電性ポリマー５１は、ファンデワールス力により互いに引き寄せ合い、これにより、複数の導電性ポリマー５１を含む導電性ポリマー膜５０が形成されている。複数の導電性ポリマー５１は、金属に自己組織化し分子膜を形成することから、自己組織化分子（Ｓelf-Ａssembly Ｍolecular：ＳＡＭ）と呼ばれている。つまり、導電性ポリマー５１は導電性ＳＡＭである。
そして、図５及び図６Ａから図６Ｄに示すように、導電性ポリマー５１のそれぞれは、導電性を有する分子をｎ（ｎ≧２）個重合して得られた重合体（ポリマー）５２を含む。また、重合される分子の個数を、図６Ａから図６Ｄに示すように、重合度ｎとする。
さらに、図５及び図６Ａから図６Ｄに示すように、導電性ポリマー５１は、重合体５２と、重合体５２の両終端に設けられた官能基５３とを含む。つまり、導電性ポリマー５１は、その両終端に官能基を備えている。図６Ａから図６Ｄの例では、官能基５３としてＳＨが示されている。ここで、ＳＨのＳは硫黄原子であり、Ｈは水素原子である。重合体５２の両終端の官能基５３は、図５示すように、一方が第１メタルパッド２７に結合し、他方が第２メタルパッド４７と結合している。これにより、導電性ポリマー５１は、第１メタルパッド２７と第２メタルパッド４７とを電気的に導通させている。
図６Ａに示すように、導電性ポリマー５１は、分子がｎ個重合されたポリアセチレンと、その両終端に設けられたＳＨとを含んでも良い。また、導電性ポリマー５１は、図６Ｂに示すように、分子がｎ個重合されたポリ（ｐ－フェニレンビニレン）と、その両終端に設けられたＳＨとを含んでも良い。また、導電性ポリマー５１は、図６Ｃに示すように、分子がｎ個重合されたポリアニリン（Ｘ＝ＮＨ/Ｎ）又はポリ（ｐ－フェニレンスルフィド）（Ｘ＝Ｓ）と、その両終端に設けられたＳＨとを含んでも良い。また、導電性ポリマー５１は、図６Ｄに示すように、分子がｎ個重合されたポリピロール（Ｘ＝ＮＨ）又はポリチオフェン（Ｘ＝Ｓ）と、その両終端に設けられたＳＨとを含んでも良い。
以下、官能基５３の構成から説明する。
＜官能基の構成＞
本技術では、第１メタルパッド２７及び第２メタルパッド４７を構成する金属に、導電性ポリマー５１を選択的に配向させている。ここで、配向するとは、導電性ポリマー５１の官能基が金属に結合して、導電性ポリマー５１が起き上がっている、例えば垂直に立っている状態である。本実施形態において第１メタルパッド２７及び第２メタルパッド４７を構成する金属はＣｕであるので、図６Ａから図６Ｄに示すように、導電性ポリマー５１は、Ｃｕと結合可能な官能基５３であるＳＨを両終端において備えている。
導電性ポリマー５１の両終端をこの様な官能基５３にしておくことで、導電性ポリマー５１の一方の終端を第１メタルパッド２７に結合させ、他方の終端を第２メタルパッド４７に結合させることができる。そして、これにより、第１メタルパッド２７と第２メタルパッド４７とを電気的に接続することができる。
図７に示すように、Ｃｕと自己組織化する官能基５３として、有機硫黄分子が知られている。アルキル鎖の末端が硫黄になっている分子は、金属に自己組織化し分子膜を形成する。ここで、図７の“Ｒ”及び“Ｒ’”はアルキル鎖を示している。
また、第１メタルパッド２７及び第２メタルパッド４７を構成する金属として、Ｃｕ以外にも金（Ａｕ）やアルミ（Ａｌ）等の材質がある。Ｃｕ以外の材質をメタルパッドとして用いた場合、その材質と良く結合できる官能基５３を選定すれば良い。各金属に結合する官能基５３の例を、図７に示す。
図７に示すように、有機硫黄分子の官能基５３は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）及び水銀（Ｈｇ）と結合するＲ－ＳＨ（alkylthiol、アルキルチオール）、プラチナ（Ｐｔ）及びパラジウム（Ｐｄ）と結合するＲＳ－ＳＲ’（dialkyldisulfide、ジアルキルジスルフィド）、鉄（Ｆｅ）、ニッケル（Ｎｉ）及び亜鉛（Ｚｎ）と結合するＲ－ＳＣＮ（thiocyanate、チオシアネート）等がある。
また、図７に示すように、有機セレン／テルル分子の官能基５３は、金（Ａｕ）及び銀（Ａｇ）と結合するＲ－ＳｅＨ（alkylselenolate、アルキルセレノラート）、Ｒ－ＴｅＨ（－tellurolate、－テルロラート）等がある。
また、図７に示すように、官能基５３は、金（Ａｕ）、プラチナ（Ｐｔ）及びパラジウム（Ｐｄ）と結合するＲ-ＮＣ（isocyanide (isonitrile)、イソシアニド）、Ｒ-ＮＣＯ（isocyanate、イソシアネート）がある。
また、図７に示すように、官能基５３は、金（Ａｕ）と結合するＲ－ＳｉＨ３、Ｒ－Ｓｉ（ＣＨ３）２Ｈ、Ｒ－Ｓｉ（ＣＨ３）３（alkylsilane、アルキルシラン）がある。
このように、官能基５３として様々な材料があるので、メタルパッドを構成する金属に応じて、適切な官能基５３を選定すれば良い。次に、重合体５２の構成について、説明する。
＜重合体の構成＞
（重合体の種類）
重合体５２の種類として、例えば、図８に示す材料がある。重合体５２はπ共役系を持つ高分子であり、図８に示すように、分子構造により脂肪族、芳香族、混合型、複素環、含ヘテロ原子、複鎖型、二次元型に大別することができる。本技術では、どの様な構造であっても用いることができる。図８に示すように、脂肪族共役系としてポリアセチレン、芳香族共役系としてポリ（ｐ－フェニレン）、混合型共役系としてポリ（ｐ－フェニレンビニレン）、複素環共役系としてポリピロール、ポリチオフェン、及びＰＥＤＯＴ、含ヘテロ原子共役系としてポリアニリン、複鎖型共役系としてポリアセン（仮想分子）、二次元型共役系としてグラフェン等がある。
（重合体の重合度）
比較的分子サイズが大きいポリ（ｐ－フェニレンビニレン）を例として、重合体５２の重合度ｎについて説明する。また、図５に示す第１メタルパッド２７の第１リセス量ｈ１が３ｎｍ、第２メタルパッド４７の第２リセス量ｈ２が３ｎｍ、計６ｎｍのリセス量ｈがある場合を例として、重合度ｎについて説明する。
図９に示すように、ポリ（ｐ－フェニレンビニレン）は、分子の長さが１．１４ｎｍである。リセス量ｈが６ｎｍであるので、重合度ｎが６以上（ｎ≧６）であれば、重合されたポリ（ｐ－フェニレンビニレン）の長さ（鎖長）は分子の長さの６倍以上、すなわち１．１４ｎｍ×６＝６．８４ｎｍ以上となる。これにより、重合されたポリ（ｐ－フェニレンビニレン）を含む導電性ポリマー５１は、リセス量ｈを補い、第１メタルパッド２７と第２メタルパッド４７の間を接続することができる。
例えば、合成法に依存するが、分子量３０００から１０００００（重合度ｎは１４から４８）の導電性ポリマー５１は、スペーサーとしては十分な大きさである。重合度は、重合体５２の鎖長がリセス量ｈを埋める程度の値であれば良い。このように、重合体５２の鎖長がリセス量ｈ以上になるように、重合度ｎが設定されていれば良い。また、重合体５２の鎖長を導電性ポリマー５１の鎖長と見なしても良い。
（電気伝導度）
重合体５２はπ共役系を持つ高分子である。π共役系高分子として、図１０Ａに示すように、半導体から導体（金属）までの電気伝導度を有するものが存在する。また、重合体５２の電気伝導度の例として、図１０Ｂに示すものがある。図１０Ｂに示すように、ポリアセチレン（polyacetylene、ＰＡ）の電気伝導度は２×１０５Ｓ／ｃｍであり、ポリチオフェン（polythiophene、ＰＴ）の電気伝導度は５×１０２Ｓ／ｃｍである。また、図１０Ｂに示すように、ポリ（3-メチルチオフェン）（poly(3-methylthiophene)、ＰＭｅＴ）の電気伝導度は５×１０２Ｓ／ｃｍであり、ポリピロール（polypyrrole、ＰＰｙ）の電気伝導度は５×１０２Ｓ／ｃｍである。
また、Heegerら（A. J. Heeger et al., Synth. Met., 1988, 22, 371）は、ポリアセチレンの固有の電気伝導度を２．０×１０８Ｓ／ｍと見積もっており、これはＣｕの電気伝導度(６．４×１０７Ｓ／ｍ)の約３倍である。よって、重合条件、後処理条件、ドーパントの種類等の条件によっては、Ｃｕと同等の電気伝導度を有する導電性ポリマー５１を得ることは可能と考えられる。
（分子量分布、フレキシブル性）
一般的に、ポリマーの分子量は、重合度の違いにより分布を有する。例えば、図１１Ａに示すように、ポリマーの分子量に対する分子数（ポリマーの数）は、分布を有する。ポリマーの分子量に分布があるということは、ポリマーの重合度及びポリマーの長さ（鎖長）にも分布があることを示す。つまりポリマー鎖が長いものと、短いものが混在する。
よって、導電性ポリマー膜５０には、鎖長が異なる導電性ポリマー５１が混在している。例えば、導電性ポリマー膜５０の導電性ポリマー５１は、図１１Ｂに示すように、第１鎖長を有する第１導電性ポリマー５１ａと、第１鎖長より短い第２鎖長を有する第２導電性ポリマー５１ｂとを含む。また、リセス量ｈについても、半導体ウエハ面内及び半導体ウエハ間でばらつきが生じる場合がある。そのような場合であっても、導電性ポリマー５１の鎖長に分布があるので、第１メタルパッド２７と第２メタルパッド４７とが導電性ポリマー５１により電気的に接合される。
例えば、リセス量ｈが大きいときは、図１１Ｃに示すように、第２導電性ポリマー５１ｂはその鎖長がリセス量ｈより小さいため、第１メタルパッド２７と第２メタルパッド４７とを接続できないが、第２導電性ポリマー５１ｂより鎖長が大きい第１導電性ポリマー５１ａは、第１メタルパッド２７と第２メタルパッド４７とを接続できる。これにより、鎖長が長い第１導電性ポリマー５１ａを介して第１メタルパッド２７と第２メタルパッド４７との間に電気が通る。
また、例えば、リセス量ｈが小さいときは、図１１Ｄに示すように、鎖長が小さい第２導電性ポリマー５１ｂが第１メタルパッド２７と第２メタルパッド４７とを接続し、さらには、リセス量ｈより鎖長が大きい第１導電性ポリマー５１ａも、折り曲がることで第１メタルパッド２７と第２メタルパッド４７とを接続する。導電性ポリマー５１はフレキシブル性を有するので、折り曲がることが可能である。これにより、鎖長が長い第１導電性ポリマー５１ａ及び鎖長が短い第２導電性ポリマー５１ｂの両方を介して第１メタルパッド２７と第２メタルパッド４７との間に電気が通る。
このように、リセス量ｈが大きい場合は、鎖長が大きい第１導電性ポリマー５１ａがスペーサーとしての役割を果たして電気を通すが、鎖長が小さい第２導電性ポリマー５１ｂは、通電に寄与しないことになる。逆にリセス量ｈが小さい場合は、鎖長の大小に関わらず通電に寄与する。
つまり、半導体ウエハ面内及び半導体ウエハ間でばらつきのあるリセス量ｈに対して、リセス量に応じた鎖長の導電性ポリマー５１により電気を流すことができる。また、導電性ポリマー５１はフレキシブル性を有するので、折り曲がることにより第１メタルパッド２７と第２メタルパッド４７との間の導通に寄与できる。
＜導電性ポリマーの合成＞
このような導電性ポリマー５１がどのように合成されたものであるのか、一例を用いて説明する。例えば、導電性ＳＡＭであるポリアセチレンジオールは、図１２に示すように合成される。アセチレンは、図１２に示すように、チーグラー・ナッタ（Ziegler Natta）触媒（(TiCl4),AlEt3）により重合し、さらにチーグラー・ナッタ触媒によりＳＨを付ける。ここで、ＳＨは、場合によってＳＨ保護基を使用しても良い。
≪固体撮像装置の製造方法≫
次に、この実施形態に係る固体撮像装置１の製造方法について、図を参照しながら説明する。図１３Ａは、ウエハの平面構成を示す図である。図１３Ｂは、図１３ＡのＡ領域を拡大してチップ形成領域の構成を示す図である。図１３Ａ及び図１３Ｂに示すように、固体撮像装置１は、半導体ウエハ６０のチップ形成領域６２に製作される。チップ形成領域６２は、スクライブライン６１で区画され、行列状に複数配置されている。図１３Ｂでは、９個のチップ形成領域６２を示している。そして、この複数のチップ形成領域６２をスクライブライン６１に沿って個々に個片化することにより、固体撮像装置１を搭載したセンサチップ２が形成される。チップ形成領域６２の個片化は、以下に説明する製造工程が施された後に行われる。
なお、スクライブライン６１は物理的に形成されているものではない。
この実施形態に係る固体撮像装置１の製造方法では、第１半導体基体１０を含む第１半導体ウエハ６３と第２半導体基体３０を含む第２半導体ウエハ６４とを貼り合わせて（図２０Ａ参照）、第１半導体層１１及び第２半導体層３１を含む半導体ウエハ６０（図１３Ａ参照）が形成される。このとき、第１半導体ウエハ６３と第２半導体ウエハ６４は、図４を参照して説明すると、第１半導体基体１０の第１多層配線層２１と第２半導体基体３０の第２多層配線層４１とが向かい合う状態、すなわち、第１多層配線層２１の第３の面Ｓ３と第２多層配線層４１の第４の面Ｓ４が向かい合う状態で貼り合わせる。
次に、第１半導体層１１の第２の面側を例えばＣＭＰ法などにより研削及び研磨して第１半導体層１１の厚さを薄くし、第１半導体層１１の第２の面Ｓ２側に平坦化膜７１及びマイクロレンズ層７２を順次積層する。
ここでは、第１半導体基体１０を含む第１半導体ウエハ６３と第２半導体基体３０を含む第２半導体ウエハ６４との接合処理について主に説明し、その他の固体撮像装置１の詳細な製造工程については、説明を省略する。
＜ウエハ接合処理の説明＞
導電性ポリマー膜５０は、第１半導体基体１０を含む第１半導体ウエハ６３と第２半導体基体３０を含む第２半導体ウエハ６４とを貼り合わせる前に形成される。そこで、導電性ポリマー膜５０の形成から第１半導体基体１０と第２半導体基体３０との貼り合わせまでを含むウエハ接合処理について、図１５Ａから図２１Ｂを参照しながら、図１４のフローチャートを用いて、以下に説明する。なお、図１５Ａ，図１６Ａ，図１７Ａ，図１８Ａ，図１９Ａ，図２０Ａは、ウエハ状態を示し、図１５Ｂ，図１６Ｂ，図１７Ｂ，図１８Ｂ，図１９Ｂ，図２０Ｂは、メタルパッド部を示す。
まず、図１４に示すように、導電性ポリマー膜５０を構成する導電性ポリマー５１を選定する（ステップＳ０１）。具体的には、導電性ポリマー５１の重合体５２の分子及び分子の重合度ｎと、官能基とを選定する。重合体の種類は、固体撮像装置において必要な電気伝導度に基づいて選定する。導電性ポリマー５１の重合体５２を構成する分子の重合度ｎは、リセス量ｈに応じた重合度を選定する、すなわち、導電性ポリマー５１の鎖長がリセス量ｈ以上の長さとなるように重合度を選定する。そして、官能基は、第１メタルパッド２７及び第２メタルパッド４７を構成する金属に結合可能な官能基を選定する。このように選定された導電性ポリマー５１は、溶媒に溶けた状態でウエハに塗布されることになる。
次に、選定された導電性ポリマー５１がプラズマ処理により影響を受けるか否か、判定する（ステップＳ０２）。これは、プラズマ処理において、イオンが衝突することによりポリマーが切れる等の影響があるか否かを判定するものである。影響を受けると判定された場合（ステップＳ０２：ＹＥＳ）、ステップＳ０３に移行する。
ステップＳ０３においては、第１半導体基体１０を含む第１半導体ウエハ６３及び第２半導体基体３０を含む第２半導体ウエハ６４のそれぞれに対してプラズマ処理を行い、第１半導体基体１０の第３の面Ｓ３及び第２半導体基体３０の第４の面Ｓ４を活性化させる。
次に、導電性ポリマー５１が溶けた溶媒Ｌ１を、第１半導体基体１０を含む第１半導体ウエハ６３に塗布し（ステップＳ０４）、第１層間絶縁膜２２の表面に塗布された余分な導電性ポリマー５１をリンス溶媒Ｌ２により除去し（ステップＳ０５）、洗浄水Ｌ３を用いた水洗により第１半導体ウエハ６３上に残ったリンス溶媒Ｌ２を除去する（ステップＳ０６）。そして、第２半導体基体３０を含む第２半導体ウエハ６４と、ステップＳ０６により洗浄された第１半導体基体１０を含む第１半導体ウエハ６３とを貼り合わせて（ステップＳ０７）、処理は終了する。
なお、ステップＳ０２において、選定された導電性ポリマー５１がプラズマ処理においてイオンの衝突により影響を受けないと判定された場合（ステップＳ０２：ＮＯ）、ステップＳ０８に移行して、導電性ポリマー５１が溶けた溶媒Ｌ１を、第１半導体基体１０を含む第１半導体ウエハ６３に塗布する（ステップＳ０８）。そして、第１層間絶縁膜２２の表面に塗布された余分な導電性ポリマー５１をリンス溶媒Ｌ２により除去し（ステップＳ０９）、洗浄水Ｌ３を用いた水洗により第１半導体ウエハ６３上に残ったリンス溶媒Ｌ２を除去し（ステップＳ１０）、第２半導体基体３０を含む第２半導体ウエハ６４及び水洗後の第１半導体基体１０を含む第１半導体ウエハ６３のそれぞれに対してプラズマ処理を行い（ステップＳ１１）、ステップＳ０７に移行する。これらステップＳ０８からステップＳ１１では、先に導電性ポリマー５１を第１メタルパッド２７に配向させてからプラズマ処理している点で、ステップＳ０３からステップＳ０７と異なるが、個々のステップＳ０８、Ｓ９、Ｓ１０、Ｓ１１は、対応する上述のステップＳ０４、Ｓ０５、Ｓ０６、Ｓ０３と同じである。
以下、上述のステップＳ０３、Ｓ０４、Ｓ０５、Ｓ０６について、図面を参照してより詳細に説明する。ステップＳ０３において、第１半導体ウエハ６３及び第２半導体ウエハ６４の表面を、図１５Ａに示すように、プラズマ処理により活性化すると、活性化された第１層間絶縁膜２２及び第２層間絶縁膜４２の表面には、ＯＨ基が生成される。図１５Ｂでは、第１層間絶縁膜２２の表面に、ＯＨ基が生成されている。
次のステップＳ０４において、図１６Ａに示すように、導電性ポリマー５１が溶けた溶媒Ｌ１を、第１半導体ウエハ６３の第３の面Ｓ３に対して塗布する。この塗布は、第１半導体ウエハ６３の第３の面Ｓ３に対して導電性ポリマー５１が溶けた溶媒Ｌ１をポッティングし、第１半導体ウエハ６３を回転させ、第１半導体ウエハ６３の全面に対して溶媒Ｌ１を薄く広げて塗布する、いわゆるスピンコートにより行われる。塗布後は、図１６Ｂに示すように、導電性ポリマー５１が第１半導体ウエハ６３の全面に付着している。
第１メタルパッド２７に溶媒Ｌ１が塗布されると、導電性ポリマー５１の両終端の官能基５３のうちの一方が第１メタルパッド２７と結合する。これにより、導電性ポリマー５１が第１メタルパッド２７に配向される。
ここで、第１メタルパッド２７はＣｕであり、導電性ポリマー５１の官能基５３はＣｕと結合するＳＨであるので、導電性ポリマー５１の両終端の官能基５３の一方は、図５示すように、第１メタルパッド２７に選択的に結合する。そして、官能基５３がＣｕと選択的に結合した導電性ポリマー５１同士は、図５示すように、ファンデワールス力で相互作用して立つようになり、Ｃｕと自己組織化する。そして、このような複数の導電性ポリマー５１を含む導電性ポリマー膜５０が形成される。
また、この時点では、第１層間絶縁膜２２上にも導電性ポリマー５１が存在している。しかし、官能基５３であるＳＨは、第１層間絶縁膜２２の表面に生成されたＯＨ基と相互作用（例えば水素結合）しない。よって、余分な導電性ポリマー５１は洗浄により除去され、第１層間絶縁膜２２上に残ることは無い。
次のステップＳ０５において、第１半導体ウエハ６３は、図１７Ａに示すように、リンス溶媒Ｌ２により洗浄される。これにより、第１層間絶縁膜２２の表面に塗布された導電性ポリマー５１は、図１７Ｂに示すように除去され、第１メタルパッド２７上に配向された複数の導電性ポリマー５１を含む導電性ポリマー膜５０が選択的に残る。
そして、次のステップＳ０６において、第１半導体ウエハ６３は、図１８Ａ、図１８Ｂに示すように、洗浄水Ｌ３を用いた水洗により洗浄される。これにより、第１層間絶縁膜２２の表面に残留していたリンス溶媒Ｌ２が除去される。導電性ポリマー膜５０は、図１８Ｂに示すように、この工程による変化はない。
次のステップＳ０５において、第１半導体ウエハ６３は第２半導体ウエハ６４と貼り合わされる。まず、図１９Ａ及び図１９Ｂに示すように、第１半導体ウエハ６３と貼り合わされる第２半導体ウエハ６４を準備する。そして、第１半導体ウエハ６３と第２半導体ウエハ６４とを貼り合わせる。ここで、貼り合わせるとは、第１半導体ウエハ６３と第２半導体ウエハ６４を図２０Ａ及び図２０Ｂに示すように接合し、さらに第１半導体ウエハ６３と第２半導体ウエハ６４を接合した状態でアニールすることである。
まず、第１半導体ウエハ６３と第２半導体ウエハ６４との接合について、説明する。図２０Ａ及び図２０Ｂに示すように、第１半導体ウエハ６３の第３の面Ｓ３と第２半導体ウエハ６４の第４の面Ｓ４とを接触させると、導電性ポリマー５１の両終端の官能基５３の他方、すなわち第１メタルパッド２７に結合していない方の官能基５３は、図５示すように、第２メタルパッド４７に選択的に結合する。これにより、第１メタルパッド２７は、導電性ポリマー膜５０を介して第２メタルパッド４７と電気的に接続される。
さらに、第１半導体ウエハ６３の第３の面Ｓ３と第２半導体ウエハ６４の第４の面Ｓ４とを接触させると、第１層間絶縁膜２２と第２層間絶縁膜４２とが接合する。そして、接合された第１半導体ウエハ６３と第２半導体ウエハ６４をアニール（熱処理）することで、第１層間絶縁膜２２の表面のＯＨ基と第２層間絶縁膜４２の表面のＯＨ基とが脱水縮合反応することで完了する。この第１層間絶縁膜２２の表面と第２層間絶縁膜４２の表面との接合は、アニールすることにより水素結合が共有結合に変換される。これにより、第１層間絶縁膜２２と第２層間絶縁膜４２との結合がより強くなる。
また、このアニールにより、第１メタルパッド２７及び第２メタルパッド４７を構成するＣｕが熱により膨張する。例えば、図２１Ａに示すように、アニール前のリセス量ｈが６ｎｍである場合を考える。また、導電性ポリマー膜５０に含まれ、第１メタルパッド２７と第２メタルパッド４７とを、真直ぐな状態で電気的に接続している導電性ポリマー５１ｃについて考える。さらに、アニール後において、図２１Ｂに示すように、例えば第１メタルパッド２７及び第２メタルパッド４７がそれぞれ０．５ｎｍずつ膨張し、アニール後のリセス量ｈが５ｎｍになった場合を考える。
アニールによってリセス量ｈが減少した場合であっても、導電性ポリマー５１ｃはフレキシブル性を有するので、図２１Ｂに示すように、官能基５３が第１メタルパッド２７及び第２メタルパッド４７に結合したまま折り曲がることが可能である。これにより、アニールによってリセス量ｈが減少した場合であっても、導電性ポリマー５１による第１メタルパッド２７と第２メタルパッド４７との間の電気的な導通を維持することができる。
また、従来、アニールの温度を４００℃程度にしてウエハの接合を行っていた。しかし、アニールの温度を低温（例えば２００℃程度）化できるようになったので、導電性ポリマー５１等の有機材料をデバイスに適用することが可能になっている。
≪実施形態の効果≫
次に、この実施形態の主な効果について説明する。
この実施形態の固体撮像装置１では、第１メタルパッド２７及び第２メタルパッド４７が後退してリセス量ｈが生じている場合であっても、導電性ポリマー膜５０をスペーサーとして第１メタルパッド２７と第２メタルパッド４７との間に介在させることにより、第１メタルパッド２７と第２メタルパッド４７との間の接続不良を改善し、電気的な導通を確保できる。
また、この実施形態の固体撮像装置１では、第１メタルパッド２７及び第２メタルパッド４７が熱処理により膨張しても互いに接合しない程度にリセス量ｈが大きい場合であっても、導電性ポリマー膜５０をスペーサーとして第１メタルパッド２７と第２メタルパッド４７との間に介在させることにより、第１メタルパッド２７と第２メタルパッド４７との間の接続不良を改善し、電気的導通を確保できる。
また、この実施形態の固体撮像装置１では、第１メタルパッド２７及び第２メタルパッド４７を形成する金属に導電性ポリマー５１が選択的に配向されているので、隣り合うメタルパッド同士、例えば図４に示す第１メタルパッド２７ａ及び第２メタルパッド４７ａと第１メタルパッド２７ｂ及び第２メタルパッド４７ｂとがショートすることはない。
また、この実施形態の固体撮像装置１では、導電性ポリマー膜５０が備える導電性ポリマー５１はフレキシブル性を有し折れ曲がることが可能であるので、メタルパッドが凹凸にかみ合う様に接合する技術と比べて、層間絶縁膜同士の接触や貼り合せをより確実に行うことができる。また、メタルパッドが凹凸にかみ合う様に接合する技術では凹側を貼り合せのアライメント精度を考慮したデザインにする必要があったが、この実施形態の固体撮像装置１では、第１メタルパッド２７及び第２メタルパッド４７のサイズを同じにできるので、設計制約が少なくなる。
また、この実施形態の固体撮像装置１では、導電性ポリマー５１の両終端を第１メタルパッド２７及び第２メタルパッド４７を構成する金属に結合可能な官能基５３にしてあるので、導電性ポリマー５１は、第１メタルパッド２７と第２メタルパッド４７とを電気的に接続することができる。
また、この実施形態の固体撮像装置１では、鎖長の長い第１導電性ポリマー５１ａと鎖長が第２導電性ポリマー５１ａより短い第２導電性ポリマー５１ｂが混在しているので、半導体ウエハ面内及び半導体ウエハ間でリセス量ｈにばらつきがあったとしても、第１メタルパッド２７と第２メタルパッド４７とを電気的に接続することができる。
なお、上述の実施形態では、固体撮像装置１の例として距離画像を生成するイメージセンサについて説明したが、固体撮像装置は２次元画像を生成するイメージセンサであっても良い。
また、上述の実施形態では導電性ポリマー５１はフレキシブル性を有している場合について説明したが、フレキシブル性を有していなくても良い。その場合、導電性ポリマー５１の鎖長は、リセス量ｈと同程度の長さ、例えばリセス量ｈと同じ長さを有していればよい。
また、上述の実施形態では、図１４のステップＳ０１において、固体撮像装置１において必要な電気伝導度に基づいて重合体の分子を選定する場合について説明したが、第１メタルパッド２７及び第２メタルパッド４７を形成する金属と電気伝導度が同等の分子を選定しても良い。
また、上述の実施形態では、第１メタルパッド２７に導電性ポリマー膜５０の導電性ポリマー５１を配向する場合について説明したが、第２メタルパッド４７に導電性ポリマー膜５０の導電性ポリマー５１を配向しても良い。
さらに、第１メタルパッド２７及び第２メタルパッド４７の両方に導電性ポリマー膜５０の導電性ポリマー５１を配向しても良い。その場合、第１半導体ウエハ６３と第２半導体ウエハ６４とを接触させると、第１メタルパッド２７に形成された導電性ポリマー５１の両終端の官能基５３の他方、すなわち第１メタルパッド２７に結合していない方の官能基５３は、第２メタルパッド４７に形成された複数の導電性ポリマー５１の隙間を通過して、第２メタルパッド４７と結合する。それは、導電性ポリマー５１は、ファンデワールス力で互いに引き寄せ合っているが結合していないので、その間に隙間があるからである。第２メタルパッド４７に形成された導電性ポリマー５１の両終端の官能基５３の他方、すなわち第２メタルパッド４７に結合していない方の官能基５３も、同様に、第１メタルパッド２７に形成された複数の導電性ポリマー５１の隙間を通過して、第１メタルパッド２７と結合する。
また、上述の実施形態においては、第１半導体ウエハ６３と第２半導体ウエハ６４を貼り合わせるとは、第１半導体ウエハ６３と第２半導体ウエハ６４とを接触させて接合し、接合した状態でアニールすることとして説明したが、アニールを行わず、第１半導体ウエハ６３と第２半導体ウエハ６４とを接触させて接合するだけでも良い。
また、上述の実施形態においては、第１層間絶縁膜２２の表面と第２層間絶縁膜４２の表面とが接合されている場合について説明したが、導電性ポリマー５１の官能基５３と第１メタルパッド２７及び第２メタルパッド４７との結合強度が高ければ、第１層間絶縁膜２２の表面と第２層間絶縁膜４２の表面とは接合されていなくても良い。
≪固体撮像装置の実施例≫
（実施例１）
この実施例１において、固体撮像装置１の第１メタルパッド２７１及び第２メタルパッド４７１を構成する材料はＣｕであり、図２２Ａに示す第１メタルパッド２７１と第２メタルパッド４７１との間のリセス量ｈは、６.０ｎｍである。
また、この実施例１において、図２２Ａ及び図２２Ｂに示す導電性ポリマー５１１の重合体５２１には、図２２Ｃに示すポリアセチレン（ＰＡ）を使用し、図２２Ａ及び図２２Ｂに示す官能基５３１にはＣｕと結合するＳＨを使用した。
また、ポリアセチレンの分子の長さは、図２２Ｃに示すように、０．２５ｎｍである。この場合、重合度ｎの必要量は、ｎ＝６．０／０．２５＝２４より、２４となる。
そして、図２２Ａに示すように、第１メタルパッド２７１と第２メタルパッド４７１との間に、複数の導電性ポリマー５１１を含む導電性ポリマー膜５０１が形成される。
（実施例２）
この実施例２において、固体撮像装置１の第１メタルパッド２７２及び第２メタルパッド４７２を構成する材料はＡｇであり、図２３Ａに示す第１メタルパッド２７２と第２メタルパッド４７２の間のリセス量ｈは、６.０ｎｍである。
また、この実施例２において、図２３Ａ及び図２３Ｂに示す導電性ポリマー５１２の重合体５２２には、図２２Ｃに示すポリアセチレン（ＰＡ）を使用し、図２３Ａ及び図２３Ｂに示す官能基５３２にはＡｇと結合するＳＨ、ＳｅＨ及びＴｅＨのうちのいずれか１つを使用した。
また、ポリアセチレンの分子の長さは、図２２Ｃに示すように、０．２５ｎｍである。この場合、重合度ｎの必要量は、ｎ＝６．０／０．２５＝２４より、２４となる。
そして、図２３Ａに示すように、第１メタルパッド２７２と第２メタルパッド４７２との間に、複数の導電性ポリマー５１２を含む導電性ポリマー膜５０２が形成される。
（実施例３）
この実施例３において、固体撮像装置１の第１メタルパッド２７３及び第２メタルパッド４７３を構成する材料はＡｕであり、図２４Ａに示す第１メタルパッド２７３と第２メタルパッド４７３の間のリセス量ｈは、６.０ｎｍである。
また、この実施例３において、図２４Ａ及び図２４Ｂに示す導電性ポリマー５１３の重合体５２３には、図２２Ｃに示すポリアセチレン（ＰＡ）を使用し、図２４Ａ及び図２４Ｂに示す官能基５３３にはＡｕと結合するＳＨ、ＳｅＨ、ＴｅＨ、ＮＣＯ、及びＳｉＨ３のうちのいずれか１つを使用した。
また、ポリアセチレンの一分子の長さは、図２２Ｃに示すように、０．２５ｎｍである。この場合、重合度ｎの必要量は、ｎ＝６．０／０．２５＝２４より、２４となる。
そして、図２４Ａに示すように、第１メタルパッド２７３と第２メタルパッド４７３との間に、複数の導電性ポリマー５１３を含む導電性ポリマー膜５０３が形成される。
≪電子機器の構成例≫
図２５に示すように、電子機器としての距離画像機器２０１は、光学系２０２、センサチップ２Ｘ、画像処理回路２０３、モニタ２０４、及びメモリ２０５を備えて構成される。距離画像機器２０１は、光源装置２１１から被写体に向かって投光され、被写体の表面で反射された光（変調光やパルス光）を受光することにより、被写体までの距離に応じた距離画像を取得することができる。
光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）をセンサチップ２Ｘに導き、センサチップ２Ｘの受光面（センサ部）に結像させる。
センサチップ２Ｘとしては、上述した実施形態の固体撮像装置１を搭載したセンサチップ２が適用され、センサチップ２Ｘから出力される受光信号（ＡＰＤ ＯＵＴ）から求められる距離を示す距離信号が画像処理回路２０３に供給される。
画像処理回路２０３は、センサチップ２Ｘから供給された距離信号に基づいて距離画像を構築する画像処理を行い、その画像処理により得られた距離画像（画像データ）は、モニタ２０４に供給されて表示されたり、メモリ２０５に供給されて記憶（記録）されたりする。
このように構成された距離画像機器２０１では、上述したセンサチップ２を適用することで、安定性の高い画素３からの受光信号のみに基づいて被写体までの距離を演算し、精度の高い距離画像を生成することが可能となる。すなわち、距離画像機器２０１は、より正確な距離画像を取得することができる。
≪イメージセンサの使用例≫
上述したセンサチップ２（イメージセンサ）は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
なお、本技術は、以下のような構成としてもよい。
（１）
第１半導体基体と、
前記第１半導体基体と接合された第２半導体基体と、
導電性ポリマーと、を備え、
前記第１半導体基体は、
光電変換を行う光電変換部が設けられた第１半導体層と、
前記第１半導体層に積層された第１多層配線層と、
前記第１多層配線層の、前記第１半導体層側の面と反対側の面に形成された第１メタルパッドと、を有し、
前記第２半導体基体は、
能動素子が設けられた第２半導体層と、
前記第２半導体層に積層された第２多層配線層と、
前記第２多層配線層の、前記第２半導体層側の面と反対側の面に形成された第２メタルパッドと、を有し、
前記導電性ポリマーは、前記第１メタルパッドと前記第２メタルパッドとの間に介在し、前記第１メタルパッドと前記第２メタルパッドとを電気的に導通させる、
固体撮像装置。
（２）
前記導電性ポリマーは、その両終端に前記第１メタルパッド及び前記第２メタルパッドに結合する官能基を備える、上記（１）に記載の固体撮像装置。
（３）
前記導電性ポリマーの鎖長は、前記第１メタルパッドの後退量と前記第２メタルパッドの後退量との合計であるリセス量以上の長さである、上記（１）または（２）に記載の固体撮像装置。
（４）
前記導電性ポリマーは、第１鎖長を有する第１導電性ポリマーと、前記第１鎖長より短い第２鎖長を有する第２導電性ポリマーを含む、請求項１に記載の固体撮像装置。
（５）
前記導電性ポリマーは、フレキシブル性を有する、上記（１）から（３）の何れかに記載の固体撮像装置。
（６）
前記第１半導体基体の前記第１多層配線層の絶縁層は、前記第２半導体基体の前記第２多層配線層の絶縁層と貼り合わされている、上記（１）から（５）の何れかに記載の固体撮像装置。
（７）
光電変換を行う光電変換部が設けられた第１半導体層、前記第１半導体層に積層された前記第１多層配線層、及び前記第１多層配線層の前記第１半導体層側とは反対側に設けられた第１メタルパッドを有する第１半導体基体と、能動素子が設けられた第２半導体層、前記第２半導体層に積層された第２多層配線層、及び前記第２多層配線層の前記第２半導体層側とは反対側に設けられた第２メタルパッドを有する第２半導体基体と、を準備し、
前記第１メタルパッド及び前記第２メタルパッドのうち少なくとも何れか一方に導電性ポリマーを配向し、
前記第１半導体基体の前記第１多層配線層と、前記第２半導体基体の前記第２多層配線層とを貼り合わせる、
ことを含む固体撮像装置の製造方法。
（８）
前記導電性ポリマーを配向する前に、前記導電性ポリマーがその両終端に備える官能基として、前記第１メタルパッド及び前記第２メタルパッドを構成する金属に結合可能な官能基を選定する、上記（７）に記載の固体撮像装置の製造方法。
（９）
前記導電性ポリマーを配向する前に、前記導電性ポリマーの鎖長が前記第１メタルパッドの後退量と前記第２メタルパッドの後退量との合計であるリセス量以上の長さとなるように、前記導電性ポリマーを構成する分子の重合度を選定する、上記（７）または（８）に記載の固体撮像装置の製造方法。
（１０）
第１半導体基体、前記第１半導体基体と接合された第２半導体基体、及び導電性ポリマーを備えた固体撮像装置と、
前記固体撮像装置に被写体からの像光を結像させる光学系と、
を備え、
前記第１半導体基体は、
光電変換を行う光電変換部が設けられた第１半導体層と、
前記第１半導体層に積層された第１多層配線層と、
前記第１多層配線層の、前記第１半導体層側の面と反対側の面に形成された第１メタルパッドと、を有し、
前記第２半導体基体は、
能動素子が設けられた第２半導体層と、
前記第２半導体層に積層された第２多層配線層と、
前記第２多層配線層の、前記第２半導体層側の面と反対側の面に形成された第２メタルパッドと、を有し、
前記導電性ポリマーは、前記第１メタルパッドと前記第２メタルパッドとの間に介在し、前記第１メタルパッドと前記第２メタルパッドとを電気的に導通させる、
電子機器。
本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
１…固体撮像装置
２…センサチップ
１０…第１半導体基体
１０ａ…画素形成領域
１０ｂ…分離部
１１…第１半導体層
１２…電荷蓄積領域
１３…ウエル領域
１４…光吸収部
１５…増倍部
１５ａ…第１電極領域
１５ｂ…第２電極領域
１５ｃ…アバランシェ増倍領域
１６…ｎ型の第１コンタクト領域
１７…ｐ型の第２コンタクト領域
２１…第１多層配線層
２２…第１層間絶縁膜
２３ａ、２３ｂ…コンタクト電極
２４ａ…第１メタル配線
２４ｂ…第２メタル配線
２５ａ、２５ｂ…コンタクト電極
２７、２７ａ、２７ｂ…第１メタルパッド
２８、２８ａ、２８ｂ…開口
３０…第２半導体基体
３１…第２半導体層
３２…ＭＯＳＦＥＴ
３３…ゲート電極
４１…第２多層配線層
４２…第２層間絶縁膜
４３…配線
４４…電極パッド
４５…コンタクト電極
４７、４７ａ、４７ｂ…第２メタルパッド
４８、４８ａ、４８ｂ…開口
５０、５０１、５０２、５０３…導電性ポリマー膜
５１、５１ａ、５１ｂ、５１ｃ、５１１、５１２、５１３…導電性ポリマー
５２、５２１、５２２、５２３…重合体
５３、５３１、５３２、５３３…官能基
６０…半導体ウエハ
６３…第１半導体ウエハ
６４…第２半導体ウエハ
７１…平坦化膜
７２…マイクロレンズ層
２０１…距離画像機器

Claims (10)

  1. 第１半導体基体と、
    前記第１半導体基体と接合された第２半導体基体と、
    導電性ポリマーと、を備え、
    前記第１半導体基体は、
    光電変換を行う光電変換部が設けられた第１半導体層と、
    前記第１半導体層に積層された第１多層配線層と、
    前記第１多層配線層の、前記第１半導体層側の面とは反対側の面に形成された第１メタルパッドと、を有し、
    前記第２半導体基体は、
    能動素子が設けられた第２半導体層と、
    前記第２半導体層に積層された第２多層配線層と、
    前記第２多層配線層の、前記第２半導体層側の面と反対側の面に形成された第２メタルパッドと、を有し、
    前記導電性ポリマーは、前記第１メタルパッドと前記第２メタルパッドとの間に介在し、前記第１メタルパッドと前記第２メタルパッドとを電気的に導通させる、
    固体撮像装置。
  2. 前記導電性ポリマーは、その両終端に前記第１メタルパッド及び前記第２メタルパッドに結合する官能基を備える、請求項１に記載の固体撮像装置。
  3. 前記導電性ポリマーの鎖長は、前記第１メタルパッドの後退量と前記第２メタルパッドの後退量との合計であるリセス量以上の長さである、請求項１に記載の固体撮像装置。
  4. 前記導電性ポリマーは、第１鎖長を有する第１導電性ポリマーと、前記第１鎖長より短い第２鎖長を有する第２導電性ポリマーを含む、請求項１に記載の固体撮像装置。
  5. 前記導電性ポリマーは、フレキシブル性を有する、請求項１に記載の固体撮像装置。
  6. 前記第１半導体基体の前記第１多層配線層の絶縁層は、前記第２半導体基体の前記第２多層配線層の絶縁層と貼り合わされている、請求項１に記載の固体撮像装置。
  7. 光電変換を行う光電変換部が設けられた第１半導体層、前記第１半導体層に積層された第１多層配線層、及び前記第１多層配線層の前記第１半導体層側とは反対側に設けられた第１メタルパッドを有する第１半導体基体と、
    能動素子が設けられた第２半導体層、前記第２半導体層に積層された第２多層配線層、及び前記第２多層配線層の前記第２半導体層側とは反対側に設けられた第２メタルパッドを有する第２半導体基体と、を準備し、
    前記第１メタルパッド及び前記第２メタルパッドのうち少なくとも何れか一方に導電性ポリマーを配向し、
    前記第１半導体基体の前記第１多層配線層と、前記第２半導体基体の前記第２多層配線層とを貼り合わせる、
    ことを含む固体撮像装置の製造方法。
  8. 前記導電性ポリマーを配向する前に、前記導電性ポリマーが前記導電性ポリマーの両終端に備える官能基として、前記第１メタルパッド及び前記第２メタルパッドを構成する金属に結合可能な官能基を選定する、請求項７に記載の固体撮像装置の製造方法。
  9. 前記導電性ポリマーを配向する前に、前記導電性ポリマーの鎖長が前記第１メタルパッドの後退量と前記第２メタルパッドの後退量との合計であるリセス量以上の長さとなるように、前記導電性ポリマーを構成する分子の重合度を選定する、請求項７に記載の固体撮像装置の製造方法。
  10. 第１半導体基体、前記第１半導体基体と接合された第２半導体基体、及び導電性ポリマーを備えた固体撮像装置と、
    前記固体撮像装置に被写体からの像光を結像させる光学系と、
    を備え、
    前記第１半導体基体は、
    光電変換を行う光電変換部が設けられた第１半導体層と、
    前記第１半導体層に積層された第１多層配線層と、
    前記第１多層配線層の、前記第１半導体層側の面と反対側の面に形成された第１メタルパッドと、を有し、
    前記第２半導体基体は、
    能動素子が設けられた第２半導体層と、
    前記第２半導体層に積層された第２多層配線層と、
    前記第２多層配線層の、前記第２半導体層側の面とは反対側の面に形成された第２メタルパッドと、を有し、
    前記導電性ポリマーは、前記第１メタルパッドと前記第２メタルパッドとの間に介在し、前記第１メタルパッドと前記第２メタルパッドとを電気的に導通させる、
    電子機器。
JP2020152364A 2020-09-10 2020-09-10 固体撮像装置及びその製造方法、並びに電子機器 Pending JP2022046358A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020152364A JP2022046358A (ja) 2020-09-10 2020-09-10 固体撮像装置及びその製造方法、並びに電子機器
US18/043,664 US20230268368A1 (en) 2020-09-10 2021-08-16 Solid-state imaging device, method of producing the same, and electronic apparatus
PCT/JP2021/029921 WO2022054501A1 (ja) 2020-09-10 2021-08-16 固体撮像装置及びその製造方法、並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020152364A JP2022046358A (ja) 2020-09-10 2020-09-10 固体撮像装置及びその製造方法、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2022046358A true JP2022046358A (ja) 2022-03-23

Family

ID=80632242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020152364A Pending JP2022046358A (ja) 2020-09-10 2020-09-10 固体撮像装置及びその製造方法、並びに電子機器

Country Status (3)

Country Link
US (1) US20230268368A1 (ja)
JP (1) JP2022046358A (ja)
WO (1) WO2022054501A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024004378A1 (ja) * 2022-06-28 2024-01-04 ソニーセミコンダクタソリューションズ株式会社 受光装置および測距装置
CN117423716B (zh) * 2023-12-19 2024-04-09 合肥晶合集成电路股份有限公司 背照式半导体结构刻蚀方法及刻蚀装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150187681A1 (en) * 2013-12-26 2015-07-02 Ravi V. Mahajan Flexible microelectronic assembly and method
JPWO2017163926A1 (ja) * 2016-03-24 2019-01-31 ソニー株式会社 撮像装置、電子機器

Also Published As

Publication number Publication date
WO2022054501A1 (ja) 2022-03-17
US20230268368A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
WO2022054501A1 (ja) 固体撮像装置及びその製造方法、並びに電子機器
CN107278328B (zh) 摄像装置、其制造方法和电子设备
US20220278160A1 (en) Solid-state imaging device and electronic apparatus
CN113990838B (zh) 半导体装置、光检测装置和车辆传感器
CN110265414B (zh) 摄像装置
US10510912B2 (en) Image sensor device and method
CN107112341B (zh) 半导体装置和制造方法以及电子设备
US20100295170A1 (en) Semiconductor device
US20120068291A1 (en) Image sensing device and method of manufacturing the same
US20230015360A1 (en) Imaging device, manufacturing method, and electronic device
US20230154962A1 (en) Solid-state image-capturing device, semiconductor apparatus, electronic apparatus, and manufacturing method
TW201826512A (zh) 固體攝像元件及製造方法、以及電子機器
JP2010245076A (ja) 光電変換装置、エックス線撮像装置、光電変換装置の製造方法
US20240006449A1 (en) Solid-state imaging element, manufacturing method, and electronic apparatus
KR100571948B1 (ko) 반도체 집적 장치 및 그 제조 방법
KR100907157B1 (ko) 이미지 센서 및 그 제조 방법