CN117034857A - 多边形大面积重叠的集成电路版图网络标识方法及装置 - Google Patents

多边形大面积重叠的集成电路版图网络标识方法及装置 Download PDF

Info

Publication number
CN117034857A
CN117034857A CN202311303464.5A CN202311303464A CN117034857A CN 117034857 A CN117034857 A CN 117034857A CN 202311303464 A CN202311303464 A CN 202311303464A CN 117034857 A CN117034857 A CN 117034857A
Authority
CN
China
Prior art keywords
polygons
polygon
layout
triangle
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311303464.5A
Other languages
English (en)
Other versions
CN117034857B (zh
Inventor
唐章宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Wisechip Simulation Technology Co Ltd
Original Assignee
Beijing Wisechip Simulation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Wisechip Simulation Technology Co Ltd filed Critical Beijing Wisechip Simulation Technology Co Ltd
Priority to CN202311303464.5A priority Critical patent/CN117034857B/zh
Publication of CN117034857A publication Critical patent/CN117034857A/zh
Application granted granted Critical
Publication of CN117034857B publication Critical patent/CN117034857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了多边形大面积重叠的集成电路版图网络标识方法及装置，通过采用基于初始网格剖分的丢失边恢复和网格单元遍历的技术对重叠的版图进行融合，避免直接对给定的数量众多的覆铜多边形进行短路和开路诊断导致花费巨大的诊断时间，且会产生大量的对设计工程师无用的错误诊断信息的问题；最后对网格单元的网络进行标识，形成最终的非重叠的集成电路版图及其网络标识，即可基于非重叠的集成电路版图的网络标识对版图设计进行快速精确的诊断，解决现有技术针对需要诊断的集成电路的版图设计并不一次性的给出最终的覆铜多边形，而是由粗到细的分批次给定，不同批次给定的覆铜多边形会出现大面积重叠现象时出现的误诊断问题和诊断速度慢的问题。

Description

多边形大面积重叠的集成电路版图网络标识方法及装置
技术领域
本发明属于集成电路版图检测技术领域，具体涉及多边形大面积重叠的集成电路版图网络标识方法及装置。
背景技术
集成电路的制备过程通常包括原理图设计、版图设计以及依据设计的版图进行集成电路制备。集成电路制备由集成电路供应商完成，其工艺过程通常包括电路掩膜制备、对晶片进行抛光、氧化、杂化、光刻、扩散、淀积、金属化等几十道工序，最终实现将电路掩膜转移到晶片上，从而通过晶片高密度的电子线路和元器件分布实现非常复杂的电路功能。由于集成电路制备工艺极其复杂，为保证芯片制造的正确性和尽可能高的成品率，集成电路供应商要求设计的集成电路版图满足严格的设计规则，且为了保证小制程的工艺要求，工程师在设计版图的金属层形状时，有可能并不一次性的精准给定版图形状，而是由粗到细的分批次给定，给定粗尺寸的版图形状考虑的是大范围的设计轮廓，允许粗尺寸量级的误差存在，而细尺寸的版图形状则是在不同的局部再次对大范围下给定的设计轮廓进行精准修正，允许的误差量级为细尺寸的量级。因此，设计工程师通过集成电路版图设计软件生成的版图设计文件实际上包含了与制备工艺相关的信息，针对不同的工艺尺寸，给出了由粗到细的版图形状，最终形成的版图为设计的版图形状。
针对由粗到细且大面积出现叠加在一起的版图形状，传统的方法对集成电路版图的网络进行标识时，诊断方法没有将重叠的版图多边形进行融合，而是直接对原始输入的重叠的版图多边形的网络进行标识，在此基础上对其形成的网络的开路与短路进行诊断，从而极有可能出现错误诊断，给出设计的集成电路出现数以万计的设计错误的结论，然而，这些结论绝大部分都不是设计工程师想要的，工程师需要通过比对和判断从这数以万计的诊断结论里面挑选仅仅几条或数十条真正有用的正确诊断结论，这个正确诊断结论的甄别反而占据了工程师绝大部分的时间，总的时间花费甚至可以和工程师自己对原始设计的版图进行人工诊断的时间相比拟，从而导致集成电路版图诊断软件失去了使用价值。
发明内容
针对上述现有技术的不足，本申请提供多边形大面积重叠的集成电路版图网络标识方法及装置。
第一方面本申请提出了多边形大面积重叠的集成电路版图网络标识方法，包括以下步骤：
获取集成电路版图中的版图信息，所述版图信息包括版图元素、所述版图元素对应的版图层以及所述版图元素对应的版图网络，将属于同一版图层的版图元素归为同一组，同一组版图元素形成该层的初始版图，所述版图元素包括覆铜多边形、挖空多边形、挖空圆、焊盘、反焊盘、走线和过孔；
将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，设置所述覆铜多边形、走线与焊盘为positive=1的多边形，positive=1表示正的多边形，正的多边形的顶点按逆时针的顺序排列，设置挖空多边形、挖空圆与反焊盘为positive=-1的多边形，positive=-1表示负的多边形，负的多边形的顶点按顺时针的顺序排列；
基于所有多边形的顶点形成初始Delaunay三角形网格剖分，得到初始网格剖分结果；
基于所述初始网格剖分结果通过边交换法恢复丢失的多边形的边，如果不同多边形的边相交，在所有不同多边形的边的交点插入新网格节点，得到完整网格剖分结果；
从所有多边形中的每个正的多边形的每个边出发遍历所述完整网格剖分结果中的单元，并基于所有多边形对应的版图网络对遍历后的完整网格剖分结果中的单元进行标识。
在一些实施例中，所述将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，包括：
将走线离散成多边形的步骤为：
将所述初始版图中覆铜部分的走线按起始点、终止点和宽度转换为覆铜矩形外加第一半圆和第二半圆，第一半圆的直径边为起始点所在的走线宽边，第二半圆的直径边为终止点所在的走线宽边；
预设离散数量，基于所述第一半圆和所述预设离散数量形成第一半圆离散点，离散点逆时针排列形成第一半多边形，基于所述第二半圆和所述预设离散数量形成第二半圆离散点，离散点逆时针排列形成第二半多边形；
将所述覆铜矩形、第一半多边形和第二半多边形进行组合形成复合多边形：将所述形成第一半多边形的逆时针排列的离散点与所述形成第二半多边形的逆时针排列的离散点直接拼接，形成离散点按逆时针顺序排列的复合多边形。
在一些实施例中，所述将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，还包括：
将挖空圆和反焊盘离散成多边形的步骤为：
当所述挖空圆和反焊盘的形状在集成电路版图的版图元素中定义为圆时，将圆离散为等边多边形，则所述挖空圆和反焊盘离散成的多边形为第一等边多边形，第一等边多边形的顶点顺时针排列；
当所述挖空圆和反焊盘的形状在集成电路版图的版图元素中定义为椭圆时，按椭圆在极坐标下等弧度取第三离散点，则所述挖空圆和反焊盘离散成的多边形为由所述第三离散点依次连成的第三多边形，第三多边形的顶点顺时针排列。
在一些实施例中，所述将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，还包括：
将焊盘离散成多边形的步骤为：
当所述焊盘的形状在集成电路版图的版图元素中定义为圆时，将圆离散为等边多边形，则所述焊盘离散成的多边形为第二等边多边形，第二等边多边形的顶点逆时针排列；
当所述焊盘的形状在集成电路版图的版图元素中定义为椭圆时，按椭圆在极坐标下等弧度取第四离散点，则所述焊盘离散成的多边形为由所述第四离散点依次连成的第四多边形，第四多边形的顶点逆时针排列。
在一些实施例中，所述基于所述初始网格剖分结果通过边交换法恢复丢失的多边形的边，如果不同多边形的边相交，在所有不同多边形的边的交点插入新网格节点，得到完整网格剖分结果，包括：
步骤A1：收集所有不是两个三角形公共边的多边形的边，按边长排序形成集合Lost；
步骤A2：从所述集合Lost中取出边长最长的边并将其从所述集合Lost中移除；
步骤A3：从边的一个顶点A出发，搜索包含顶点A且顶点C、D位于边/>两侧的三角形ΔACD，交换所述三角形ΔACD与其邻居三角形ΔDCE的公共边，得到三角形ΔACE与ΔEDA，其中，所述邻居三角形表示与该三角形本身有公共边的三角形；
步骤A4：若边不与任何其他多边形边相交，则重复搜索包含顶点A且另外两个 顶点位于边两侧的三角形与其邻居三角形的公共边的交换，直到边为两个邻居三 角形的公共边；
步骤A5：若搜索到与边相交的边为另一多边形的边，则在该两条边的交点处新增一个顶点以及一个网格节点，并将所述网格节点插入到初始网格剖分结果的Delaunay三角形网格中，所述网格节点将两个邻居三角形分为四个三角形，该顶点将两条相交的边分为四条共用该顶点的边；
步骤A6：判断集合Lost是否为空集，若否，则重新从所述集合Lost中取出最长的边，将最长的边从集合Lost中移除并继续进行边交换，若是，则结束边交换，得到完整网格剖分结果。
在一些实施例中，所述从所有多边形中的每个正的多边形的每个边出发遍历所述完整网格剖分结果中的单元，并基于所有多边形对应的版图网络对遍历后的完整网格剖分结果中的单元进行标识，包括：
步骤B1：初始设置所述完整网格剖分结果中的单元中所有三角形的标识状态为未标识，设置当前外围覆铜网格单元集合Frontp为空集，设置当前处理第q=1个多边形，获取第q个多边形对应的网络Netq；
步骤B2：当q>多边形的数量时，结束；否则，如果当前处理的第q个多边形为正的多边形，转入步骤B3，如果当前处理的第q个多边形为负的多边形，则设置q=q+1,继续转入步骤B2；
步骤B3：对第q个正的多边形，从多边形的任意边e出发，找到这个边关联的左三角形t1，若所述左三角形t1的标识状态为未标识，则将左三角形t1的标识状态设置为已标识，标识其网络为Netq，将其加入到集合Frontp中；若所述左三角形t1的标识状态为已标识，转入步骤B6；其中，多边形任意边e的左三角形为包含该边e且三角形边e的方向与多边形边e的方向相同的三角形；
步骤B4：从所述外围覆铜网格单元集合Frontp取出一个三角形t并将所述三角形t从集合Frontp中移除，若所述三角形t的三个邻居三角形中的任何一个或多个邻居三角形的标识状态为未标识，且公共边不为任何多边形的边，则将所述三角形t的一个或多个邻居三角形加入所述外围覆铜网格单元集合Frontp中，并将新加入所述外围覆铜网格单元集合Frontp的三角形的标识状态设置为已标识，标识其网络为Netq，其中，公共边表示所述三角形t相邻的三角形与所述三角形t的公共边；
步骤B5：判断所述外围覆铜网格单元集合Frontp是否为空集，若否，转入步骤B4，若是，转入步骤B6；
步骤B6：判断第q个正的多边形的边是否已经处理完毕，若否，设置e为第q个正的多边形的下一条边，转入步骤B3，若是，设置q=q+1，转入步骤B2。
第二方面本申请提出多边形大面积重叠的集成电路版图网络标识装置，包括版图信息获取单元、多边形处理单元、网格剖分单元、网格节点处理单元和多边形标识单元；
所述版图信息获取单元，用于获取集成电路版图中的版图信息，所述版图信息包括版图元素、所述版图元素对应的版图层以及所述版图元素对应的版图网络，将属于同一版图层的版图元素归为同一组，同一组版图元素形成该层的初始版图，所述版图元素包括覆铜多边形、挖空多边形、挖空圆、焊盘、反焊盘、走线和过孔；
所述多边形处理单元，用于将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，设置所述覆铜多边形、走线与焊盘为positive=1的多边形，positive=1表示正的多边形，正的多边形的顶点按逆时针的顺序排列，设置挖空多边形、挖空圆与反焊盘为positive=-1的多边形，positive=-1表示负的多边形，负的多边形的顶点按顺时针的顺序排列；
所述网格剖分单元，用于基于所有多边形的顶点形成初始Delaunay三角形网格剖分，得到初始网格剖分结果；
所述网格节点处理单元，用于基于所述初始网格剖分结果通过边交换法恢复丢失的多边形的边，如果不同多边形的边相交，在所有不同多边形的边的交点插入新网格节点，得到完整网格剖分结果；
所述多边形标识单元，用于从所有多边形中的每个正的多边形的每个边出发遍历所述完整网格剖分结果中的单元，并基于所有多边形对应的版图网络对遍历后的完整网格剖分结果中的单元进行标识。
第三方面本申请提出一种电子设备，包括存储器、处理器以及存储在所述存储器中并且可以在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述方法的步骤。
第四方面本申请提出一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述方法的步骤。
本发明的有益效果：
通过采用基于初始网格剖分的丢失边恢复和网格单元遍历的技术对重叠的版图进行融合，避免直接对给定的数量众多的覆铜多边形进行短路和开路诊断导致花费巨大的诊断时间，且会产生大量的对设计工程师无用的错误诊断信息的问题；最后对网格单元的网络进行标识，形成最终的非重叠的集成电路版图及其网络标识，即可基于非重叠的集成电路版图的网络标识对版图设计进行快速精确的诊断，解决现有技术针对需要诊断的集成电路的版图设计并不一次性的给出最终的覆铜多边形，而是由粗到细的分批次给定，不同批次给定的覆铜多边形会出现大面积重叠现象时出现的误诊断问题和诊断速度慢的问题。
附图说明
图1为本发明的总体流程图。
图2为长短不同的走线重叠形成特定形状覆铜区域的示意图。
图3为走线重叠后形成特定形状的覆铜区域的效果图。
图4为走线起始点对应的半圆离散方式示意图。
图5为走线最终离散形成的复合多边形示意图。
图6为本发明的装置原理框图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制；相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
图2-图3为版图设计工程师利用重叠的短的走线形成特定形状的覆铜区域，如果采用传统的诊断方法对设计进行诊断，则会给出不同走线发生短路的设计错误的诊断信息；
其中，图2为长短不同的8条走线重叠形成特定形状的覆铜区域，图3为走线重叠后形成特定形状的覆铜区域的效果，如果按传统方法直接对这些走线形成的覆铜多边形进行短路和开路诊断，会得出这些相互重叠的走线短路的错误结论，基于上述问题，本申请提出了多边形大面积重叠的集成电路版图网络标识方法及装置对上述问题进行解决。
第一方面本申请提出了多边形大面积重叠的集成电路版图网络标识方法，包括以下步骤：
S100：获取集成电路版图中的版图信息，所述版图信息包括版图元素、所述版图元素对应的版图层以及所述版图元素对应的版图网络，将属于同一版图层的版图元素归为同一组，同一组版图元素形成该层的初始版图，所述版图元素包括覆铜多边形、挖空多边形、挖空圆、焊盘、反焊盘、走线和过孔；
S200：将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，设置所述覆铜多边形、走线与焊盘为positive=1的多边形，positive=1表示正的多边形，正的多边形的顶点按逆时针的顺序排列，设置挖空多边形、挖空圆与反焊盘为positive=-1的多边形，positive=-1表示负的多边形，负的多边形的顶点按顺时针的顺序排列；
在一些实施例中，所述将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，包括：
将走线离散成多边形的步骤为：
将所述初始版图中覆铜部分的走线按起始点、终止点和宽度转换为覆铜矩形外加第一半圆和第二半圆，第一半圆的直径边为起始点所在的走线宽边，第二半圆的直径边为终止点所在的走线宽边；
预设离散数量，基于所述第一半圆和所述预设离散数量形成第一半圆离散点，离散点逆时针排列形成第一半多边形，基于所述第二半圆和所述预设离散数量形成第二半圆离散点，离散点逆时针排列形成第二半多边形；
将所述覆铜矩形、第一半多边形和第二半多边形进行组合形成复合多边形：将所述形成第一半多边形的逆时针排列的离散点与所述形成第二半多边形的逆时针排列的离散点直接拼接，形成离散点按逆时针顺序排列的复合多边形。
如图4-图5所示，所述复合多边形的具体形成步骤包括：
其中，由走线起始点出发，基于其宽度对应的直径按离散数量形成半圆的离散点；假设半圆离散数量为6，则形成图4所示的1,2,3,4,5,6的半圆离散点，且点1-6形成逆时针排列；
类似的，离散走线终止点对应的半圆为7-12的离散点；
进一步的，如图5所示，直接将走线第一半圆对应的半圆离散点与走线第二半圆对应的半圆离散点进行拼接，形成离散点1,2,…,12按顺序排列的复合多边形。
在一些实施例中，所述将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，还包括：
将挖空圆和反焊盘离散成多边形的步骤为：
当所述挖空圆和反焊盘的形状在集成电路版图的版图元素中定义为圆时，将圆离散为等边多边形，则所述挖空圆和反焊盘离散成的多边形为第一等边多边形，第一等边多边形的顶点顺时针排列；
当所述挖空圆和反焊盘的形状在集成电路版图的版图元素中定义为椭圆时，按椭圆在极坐标下等弧度取第三离散点，则所述挖空圆和反焊盘离散成的多边形为由所述第三离散点依次连成的第三多边形，第三多边形的顶点顺时针排列。
在一些实施例中，所述将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，还包括：
将焊盘离散成多边形的步骤为：
当所述焊盘的形状在集成电路版图的版图元素中定义为圆时，将圆离散为等边多边形，则所述焊盘离散成的多边形为第二等边多边形，第二等边多边形的顶点逆时针排列；
当所述焊盘的形状在集成电路版图的版图元素中定义为椭圆时，按椭圆在极坐标下等弧度取第四离散点，则所述焊盘离散成的多边形为由所述第四离散点依次连成的第四多边形，第四多边形的顶点逆时针排列。
S300：基于所有多边形的顶点形成初始Delaunay三角形网格剖分，得到初始网格剖分结果；
其中，本方案形成初始Delaunay三角形网格剖分时采用的方法为Delaunay三角剖分算法中的Lawson算法。
S400：基于所述初始网格剖分结果通过边交换法恢复丢失的多边形的边，如果不同多边形的边相交，在所有不同多边形的边的交点插入新网格节点，得到完整网格剖分结果；
在一些实施例中，所述基于所述初始网格剖分结果通过边交换法恢复丢失的多边形的边，如果不同多边形的边相交，在所有不同多边形的边的交点插入新网格节点，得到完整网格剖分结果，包括：
步骤A1：收集所有不是两个三角形公共边的多边形的边，按边长排序形成集合Lost；
步骤A2：从所述集合Lost中取出边长最长的边并将其从所述集合Lost中移除；
步骤A3：从边的一个顶点A出发，搜索包含顶点A且顶点C、D位于边/>两侧的三角形ΔACD，交换所述三角形ΔACD与其邻居三角形ΔDCE的公共边，得到三角形ΔACE与ΔEDA，其中，所述邻居三角形表示与该三角形本身有公共边的三角形；
步骤A4：若边不与任何其他多边形边相交，则重复搜索包含顶点A且另外两个 顶点位于边两侧的三角形与其邻居三角形的公共边的交换，直到边为两个邻居三 角形的公共边；
步骤A5：若搜索到与边相交的边为另一多边形的边，则在该两条边的交点处新增一个顶点以及一个网格节点，并将所述网格节点插入到初始网格剖分结果的Delaunay三角形网格中，所述网格节点将两个邻居三角形分为四个三角形，该顶点将两条相交的边分为四条共用该顶点的边；
步骤A6：判断集合Lost是否为空集，若否，则重新从所述集合Lost中取出最长的边，将最长的边从集合Lost中移除并继续进行边交换，若是，则结束边交换，得到完整网格剖分结果。
S500：从所有多边形中的每个正的多边形的每个边出发遍历所述完整网格剖分结果中的单元，并基于所有多边形对应的版图网络对遍历后的完整网格剖分结果中的单元进行标识。
在一些实施例中，步骤A5中的所述Delaunay三角形网格是随着新插入的网格节点动态变化的。
在一些实施例中，所述从所有多边形中的每个正的多边形的每个边出发遍历所述完整网格剖分结果中的单元，并基于所有多边形对应的版图网络对遍历后的完整网格剖分结果中的单元进行标识，包括：
步骤B1：初始设置所述完整网格剖分结果中的单元中所有三角形的标识状态为未标识，设置当前外围覆铜网格单元集合Frontp为空集，设置当前处理第q=1个多边形，获取第q个多边形对应的网络Netq；
步骤B2：当q>多边形的数量时，结束；否则，如果当前处理的第q个多边形为正的多边形，转入步骤B3，如果当前处理的第q个多边形为负的多边形，则设置q=q+1,继续转入步骤B2；
步骤B3：对第q个正的多边形，从多边形的任意边e出发，找到这个边关联的左三角形t1，若所述左三角形t1的标识状态为未标识，则将左三角形t1的标识状态设置为已标识，标识其网络为Netq，将其加入到集合Frontp中；若所述左三角形t1的标识状态为已标识，转入步骤B6；其中，多边形任意边e的左三角形为包含该边e且三角形边e的方向与多边形边e的方向相同的三角形；
步骤B4：从所述外围覆铜网格单元集合Frontp取出一个三角形t并将所述三角形t从集合Frontp中移除，若所述三角形t的三个邻居三角形中的任何一个或多个邻居三角形的标识状态为未标识，且公共边不为任何多边形的边，则将所述三角形t的一个或多个邻居三角形加入所述外围覆铜网格单元集合Frontp中，并将新加入所述外围覆铜网格单元集合Frontp的三角形的标识状态设置为已标识，标识其网络为Netq，其中，公共边表示所述三角形t相邻的三角形与所述三角形t的公共边；
步骤B5：判断所述外围覆铜网格单元集合Frontp是否为空集，若否，转入步骤B4，若是，转入步骤B6；
步骤B6：判断第q个正的多边形的边是否已经处理完毕，若否，设置e为第q个正的多边形的下一条边，转入步骤B3，若是，设置q=q+1，转入步骤B2。
第二方面本申请提出多边形大面积重叠的集成电路版图网络标识装置，如图6所示，包括版图信息获取单元、多边形处理单元、网格剖分单元、网格节点处理单元和多边形标识单元；
所述版图信息获取单元，用于获取集成电路版图中的版图信息，所述版图信息包括版图元素、所述版图元素对应的版图层以及所述版图元素对应的版图网络，将属于同一版图层的版图元素归为同一组，同一组版图元素形成该层的初始版图，所述版图元素包括覆铜多边形、挖空多边形、挖空圆、焊盘、反焊盘、走线和过孔；
所述多边形处理单元，用于将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，设置所述覆铜多边形、走线与焊盘为positive=1的多边形，positive=1表示正的多边形，正的多边形的顶点按逆时针的顺序排列，设置挖空多边形、挖空圆与反焊盘为positive=-1的多边形，positive=-1表示负的多边形，负的多边形的顶点按顺时针的顺序排列；
所述网格剖分单元，用于基于所有多边形的顶点形成初始Delaunay三角形网格剖分，得到初始网格剖分结果；
所述网格节点处理单元，用于基于所述初始网格剖分结果通过边交换法恢复丢失的多边形的边，如果不同多边形的边相交，在所有不同多边形的边的交点插入新网格节点，得到完整网格剖分结果；
所述多边形标识单元，用于从所有多边形中的每个正的多边形的每个边出发遍历所述完整网格剖分结果中的单元，并基于所有多边形对应的版图网络对遍历后的完整网格剖分结果中的单元进行标识。
第三方面本申请提出一种电子设备，包括存储器、处理器以及存储在所述存储器中并且可以在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述方法的步骤。
第四方面本申请提出一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述方法的步骤。
以上仅是本发明优选的实施方式，需指出的是，对于本领域技术人员在不脱离本技术方案的前提下，作出的若干变形和改进的技术方案应同样视为落入本权利要求书要求保护的范围。

Claims (9)

1.多边形大面积重叠的集成电路版图网络标识方法，其特征在于：包括以下步骤：
获取集成电路版图中的版图信息，所述版图信息包括版图元素、所述版图元素对应的版图层以及所述版图元素对应的版图网络，将属于同一版图层的版图元素归为同一组，同一组版图元素形成该层的初始版图，所述版图元素包括覆铜多边形、挖空多边形、挖空圆、焊盘、反焊盘、走线和过孔；
将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，设置所述覆铜多边形、走线与焊盘为positive=1的多边形，positive=1表示正的多边形，正的多边形的顶点按逆时针的顺序排列，设置挖空多边形、挖空圆与反焊盘为positive=-1的多边形，positive=-1表示负的多边形，负的多边形的顶点按顺时针的顺序排列；
基于所有多边形的顶点形成初始Delaunay三角形网格剖分，得到初始网格剖分结果；
基于所述初始网格剖分结果通过边交换法恢复丢失的多边形的边，如果不同多边形的边相交，在所有不同多边形的边的交点插入新网格节点，得到完整网格剖分结果；
从所有多边形中的每个正的多边形的每个边出发遍历所述完整网格剖分结果中的单元，并基于所有多边形对应的版图网络对遍历后的完整网格剖分结果中的单元进行标识。
2.根据权利要求1所述的方法，其特征在于：所述将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，包括：
将走线离散成多边形的步骤为：
将所述初始版图中覆铜部分的走线按起始点、终止点和宽度转换为覆铜矩形外加第一半圆和第二半圆，第一半圆的直径边为起始点所在的走线宽边，第二半圆的直径边为终止点所在的走线宽边；
预设离散数量，基于所述第一半圆和所述预设离散数量形成第一半圆离散点，离散点逆时针排列形成第一半多边形，基于所述第二半圆和所述预设离散数量形成第二半圆离散点，离散点逆时针排列形成第二半多边形；
将所述覆铜矩形、第一半多边形和第二半多边形进行组合形成复合多边形：将所述形成第一半多边形的逆时针排列的离散点与所述形成第二半多边形的逆时针排列的离散点直接拼接，形成离散点按逆时针顺序排列的复合多边形。
3.根据权利要求2所述的方法，其特征在于：所述将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，还包括：
将挖空圆和反焊盘离散成多边形的步骤为：
当所述挖空圆和反焊盘的形状在集成电路版图的版图元素中定义为圆时，将圆离散为等边多边形，则所述挖空圆和反焊盘离散成的多边形为第一等边多边形，第一等边多边形的顶点顺时针排列；
当所述挖空圆和反焊盘的形状在集成电路版图的版图元素中定义为椭圆时，按椭圆在极坐标下等弧度取第三离散点，则所述挖空圆和反焊盘离散成的多边形为由所述第三离散点依次连成的第三多边形，第三多边形的顶点顺时针排列。
4.根据权利要求3所述的方法，其特征在于：所述将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，还包括：
将焊盘离散成多边形的步骤为：
当所述焊盘的形状在集成电路版图的版图元素中定义为圆时，将圆离散为等边多边形，则所述焊盘离散成的多边形为第二等边多边形，第二等边多边形的顶点逆时针排列；
当所述焊盘的形状在集成电路版图的版图元素中定义为椭圆时，按椭圆在极坐标下等弧度取第四离散点，则所述焊盘离散成的多边形为由所述第四离散点依次连成的第四多边形，第四多边形的顶点逆时针排列。
5.根据权利要求4所述的方法，其特征在于：所述基于所述初始网格剖分结果通过边交换法恢复丢失的多边形的边，如果不同多边形的边相交，在所有不同多边形的边的交点插入新网格节点，得到完整网格剖分结果，包括：
步骤A1：收集所有不是两个三角形公共边的多边形的边，按边长排序形成集合Lost；
步骤A2：从所述集合Lost中取出边长最长的边并将其从所述集合Lost中移除；
步骤A3：从边的一个顶点A出发，搜索包含顶点A且顶点C、D位于边/>两侧的三角形ΔACD，交换所述三角形ΔACD与其邻居三角形ΔDCE的公共边，得到三角形ΔACE与ΔEDA，其中，所述邻居三角形表示与该三角形本身有公共边的三角形；
步骤A4：若边不与任何其他多边形边相交，则重复搜索包含顶点A且另外两个顶点位于边/>两侧的三角形与其邻居三角形的公共边的交换，直到边/>为两个邻居三角形的公共边；
步骤A5：若搜索到与边相交的边为另一多边形的边，则在该两条边的交点处新增一个顶点以及一个网格节点，并将所述网格节点插入到初始网格剖分结果的Delaunay三角形网格中，所述网格节点将两个邻居三角形分为四个三角形，该顶点将两条相交的边分为四条共用该顶点的边；
步骤A6：判断集合Lost是否为空集，若否，则重新从所述集合Lost中取出最长的边，将最长的边从集合Lost中移除并继续进行边交换，若是，则结束边交换，得到完整网格剖分结果。
6.根据权利要求5所述的方法，其特征在于：所述从所有多边形中的每个正的多边形的每个边出发遍历所述完整网格剖分结果中的单元，并基于所有多边形对应的版图网络对遍历后的完整网格剖分结果中的单元进行标识，包括：
步骤B1：初始设置所述完整网格剖分结果中的单元中所有三角形的标识状态为未标识，设置当前外围覆铜网格单元集合Frontp为空集，设置当前处理第q=1个多边形，获取第q个多边形对应的网络Netq；
步骤B2：当q>多边形的数量时，结束；否则，如果当前处理的第q个多边形为正的多边形，转入步骤B3，如果当前处理的第q个多边形为负的多边形，则设置q=q+1,继续转入步骤B2；
步骤B3：对第q个正的多边形，从多边形的任意边e出发，找到这个边关联的左三角形t1，若所述左三角形t1的标识状态为未标识，则将左三角形t1的标识状态设置为已标识，标识其网络为Netq，将其加入到集合Frontp中；若所述左三角形t1的标识状态为已标识，转入步骤B6；其中，多边形任意边e的左三角形为包含该边e且三角形边e的方向与多边形边e的方向相同的三角形；
步骤B4：从所述外围覆铜网格单元集合Frontp取出一个三角形t并将所述三角形t从集合Frontp中移除，若所述三角形t的三个邻居三角形中的任何一个或多个邻居三角形的标识状态为未标识，且公共边不为任何多边形的边，则将所述三角形t的一个或多个邻居三角形加入所述外围覆铜网格单元集合Frontp中，并将新加入所述外围覆铜网格单元集合Frontp的三角形的标识状态设置为已标识，标识其网络为Netq，其中，公共边表示所述三角形t相邻的三角形与所述三角形t的公共边；
步骤B5：判断所述外围覆铜网格单元集合Frontp是否为空集，若否，转入步骤B4，若是，转入步骤B6；
步骤B6：判断第q个正的多边形的边是否已经处理完毕，若否，设置e为第q个正的多边形的下一条边，转入步骤B3，若是，设置q=q+1，转入步骤B2。
7.多边形大面积重叠的集成电路版图网络标识装置，其特征在于：包括版图信息获取单元、多边形处理单元、网格剖分单元、网格节点处理单元和多边形标识单元；
所述版图信息获取单元，用于获取集成电路版图中的版图信息，所述版图信息包括版图元素、所述版图元素对应的版图层以及所述版图元素对应的版图网络，将属于同一版图层的版图元素归为同一组，同一组版图元素形成该层的初始版图，所述版图元素包括覆铜多边形、挖空多边形、挖空圆、焊盘、反焊盘、走线和过孔；
所述多边形处理单元，用于将所述初始版图中的走线、挖空圆、焊盘和反焊盘离散成多边形，设置所述覆铜多边形、走线与焊盘为positive=1的多边形，positive=1表示正的多边形，正的多边形的顶点按逆时针的顺序排列，设置挖空多边形、挖空圆与反焊盘为positive=-1的多边形，positive=-1表示负的多边形，负的多边形的顶点按顺时针的顺序排列；
所述网格剖分单元，用于基于所有多边形的顶点形成初始Delaunay三角形网格剖分，得到初始网格剖分结果；
所述网格节点处理单元，用于基于所述初始网格剖分结果通过边交换法恢复丢失的多边形的边，如果不同多边形的边相交，在所有不同多边形的边的交点插入新网格节点，得到完整网格剖分结果；
所述多边形标识单元，用于从所有多边形中的每个正的多边形的每个边出发遍历所述完整网格剖分结果中的单元，并基于所有多边形对应的版图网络对遍历后的完整网格剖分结果中的单元进行标识。
8.一种电子设备，包括存储器、处理器以及存储在所述存储器中并且可以在所述处理器上运行的计算机程序，其特征在于：所述处理器执行所述计算机程序时实现如权利要求1至6中任一项所述方法的步骤。
9.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于：所述计算机程序被处理器执行时实现如权利要求1至6中任一项所述方法的步骤。
CN202311303464.5A 2023-10-10 2023-10-10 多边形大面积重叠的集成电路版图网络标识方法及装置 Active CN117034857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311303464.5A CN117034857B (zh) 2023-10-10 2023-10-10 多边形大面积重叠的集成电路版图网络标识方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311303464.5A CN117034857B (zh) 2023-10-10 2023-10-10 多边形大面积重叠的集成电路版图网络标识方法及装置

Publications (2)

Publication Number Publication Date
CN117034857A true CN117034857A (zh) 2023-11-10
CN117034857B CN117034857B (zh) 2024-01-12

Family

ID=88643492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311303464.5A Active CN117034857B (zh) 2023-10-10 2023-10-10 多边形大面积重叠的集成电路版图网络标识方法及装置

Country Status (1)

Country Link
CN (1) CN117034857B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117574839A (zh) * 2024-01-15 2024-02-20 北京智芯仿真科技有限公司 多层集成电路版图网表信息的并行确定方法及装置
CN117852481A (zh) * 2024-01-15 2024-04-09 北京智芯仿真科技有限公司 一种集成电路版图网表信息的快速确定方法及系统
CN117852482A (zh) * 2024-01-15 2024-04-09 北京智芯仿真科技有限公司 针对走线的集成电路版图网表信息的快速诊断方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050084766A1 (en) * 2001-12-14 2005-04-21 Micronic Laser Systems Ab Method and apparatus for patterning a workpiece
CN112132973A (zh) * 2020-11-24 2020-12-25 北京智芯仿真科技有限公司 三维集成电路电磁仿真全三维网格快速生成方法及装置
CN114357941A (zh) * 2022-02-22 2022-04-15 北京智芯仿真科技有限公司 一种集成电路版图电流密度超标区域优化方法及系统
CN115544958A (zh) * 2022-11-30 2022-12-30 北京智芯仿真科技有限公司 集成电路版图设计缺陷的诊断及自动修复方法
CN115600549A (zh) * 2022-11-30 2023-01-13 北京智芯仿真科技有限公司（Cn） 基于网格剖分确定集成电路版图设计缺陷的精准检测方法
CN115600550A (zh) * 2022-11-30 2023-01-13 北京智芯仿真科技有限公司（Cn） 基于端口电阻确定集成电路版图设计缺陷的精准检测方法
CN115618803A (zh) * 2022-12-19 2023-01-17 北京智芯仿真科技有限公司 一种用于集成电路版图检测微孔的方法和系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050084766A1 (en) * 2001-12-14 2005-04-21 Micronic Laser Systems Ab Method and apparatus for patterning a workpiece
CN112132973A (zh) * 2020-11-24 2020-12-25 北京智芯仿真科技有限公司 三维集成电路电磁仿真全三维网格快速生成方法及装置
CN114357941A (zh) * 2022-02-22 2022-04-15 北京智芯仿真科技有限公司 一种集成电路版图电流密度超标区域优化方法及系统
CN115544958A (zh) * 2022-11-30 2022-12-30 北京智芯仿真科技有限公司 集成电路版图设计缺陷的诊断及自动修复方法
CN115600549A (zh) * 2022-11-30 2023-01-13 北京智芯仿真科技有限公司（Cn） 基于网格剖分确定集成电路版图设计缺陷的精准检测方法
CN115600550A (zh) * 2022-11-30 2023-01-13 北京智芯仿真科技有限公司（Cn） 基于端口电阻确定集成电路版图设计缺陷的精准检测方法
CN115618803A (zh) * 2022-12-19 2023-01-17 北京智芯仿真科技有限公司 一种用于集成电路版图检测微孔的方法和系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117574839A (zh) * 2024-01-15 2024-02-20 北京智芯仿真科技有限公司 多层集成电路版图网表信息的并行确定方法及装置
CN117852481A (zh) * 2024-01-15 2024-04-09 北京智芯仿真科技有限公司 一种集成电路版图网表信息的快速确定方法及系统
CN117852482A (zh) * 2024-01-15 2024-04-09 北京智芯仿真科技有限公司 针对走线的集成电路版图网表信息的快速诊断方法及系统
CN117574839B (zh) * 2024-01-15 2024-04-12 北京智芯仿真科技有限公司 多层集成电路版图网表信息的并行确定方法及装置

Also Published As

Publication number Publication date
CN117034857B (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
CN117034857B (zh) 多边形大面积重叠的集成电路版图网络标识方法及装置
CN117057308B (zh) 大面积叠加的集成电路版图融合与精准诊断方法及装置
CN117034858B (zh) 大面积叠加的集成电路版图快速网格剖分方法及装置
CN115544958B (zh) 集成电路版图设计缺陷的诊断及自动修复方法
CN115600549B (zh) 基于网格剖分确定集成电路版图设计缺陷的精准检测方法
JPS63225869A (ja) 配線経路探索方式
CN115600550B (zh) 基于端口电阻确定集成电路版图设计缺陷的精准检测方法
CN114556352A (zh) 用于执行自动布线的方法和系统
JP2005202928A (ja) レイアウト処理装置、レイアウト処理方法、及びプログラム
CN117272914B (zh) 基于四叉树快速确定覆铜形状形成拓扑结构的方法及装置
CN112800716B (zh) 一种集成电路版图布线中线网开路检测方法
JP4058127B2 (ja) 半導体装置のレイアウト変更方法
CN115618802B (zh) 一种用于集成电路版图检测孤岛的方法和系统
JP2008310562A (ja) 回路シミュレーション用の抵抗網作成装置、及び抵抗網作成プログラム
JP2002535752A (ja) 集積回路のレイアウトをコンピュータによって検証する方法および装置ならびに該方法の、集積回路を製造するための使用
CN117574839B (zh) 多层集成电路版图网表信息的并行确定方法及装置
US20210406441A1 (en) Segregating defects based on computer-aided design (cad) identifiers associated with the defects
CN117574838B (zh) 基于确定的集成电路版图网表信息的版图诊断方法及装置
CN117852482B (zh) 针对走线的集成电路版图网表信息的快速诊断方法及系统
JP2523702B2 (ja) 半導体集積回路の自動配線方法
Liu et al. Substrate topological routing for high-density packages
JPS63129466A (ja) 回路接続検査装置
CN115618789B (zh) 一种集成电路版图孤岛和微孔的自动消除的方法和系统
WO2024021797A1 (zh) 芯片版图的布线方法、装置、设备、存储介质及芯片版图
CN115310401A (zh) 一种集成电路版图满足交叉对称模拟约束的布线方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant