CN116995062A - 半导体测试结构 - Google Patents
半导体测试结构 Download PDFInfo
- Publication number
- CN116995062A CN116995062A CN202310934682.2A CN202310934682A CN116995062A CN 116995062 A CN116995062 A CN 116995062A CN 202310934682 A CN202310934682 A CN 202310934682A CN 116995062 A CN116995062 A CN 116995062A
- Authority
- CN
- China
- Prior art keywords
- metal
- conductive
- test structure
- semiconductor test
- conductive via
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体测试结构，所述测试结构包括：第一金属层，包括若干个沿第一方向和第二方向间隔排布的第一金属块；第二金属层，包括若干个沿所述第一方向和所述第二方向间隔排布的第二金属块，其中，所述第二金属块错位设置于所述第一金属块的上方，并与所述第一金属块垂直，且与所述第一金属块通过首尾导电通孔首尾连接，以形成一首尾相连的链状结构；中间导电通孔，形成于所述第一金属层的上方，且同一所述第一金属块的两个所述首尾导电通孔之间至少设置一个所述中间导电通孔。通过本发明解决了现有的失效位置定位方法无法为工艺改进提供全面的信息的问题。
Description
技术领域
本发明涉及集成电路制造技术领域，特别是涉及一种半导体测试结构。
背景技术
在半导体的先进制程开发过程中会设计各种测试结构，用于反应当前工艺存在的问题。通过测试相应的电性参数，发现参数异常的结构，对其进行失效分析以找出失效原因，进而改进线上工艺条件，最终促进研发进度。然而，目前很多的测试结构的设计并不利于失效分析。如图1所示的用于监控由于工艺缺陷导致的短路或者高阻问题的上下结构互相连接的链状结构，对于该结构，通过利用电压衬度(VC)的方式能够定位到失效位置(如图2所示)，但是具体的失效端(失效端指的是导电通孔Via A与导电通孔Via B)无法判断出来，只能通过X-CUT的方式将两端(导电通孔Via A与Via B)包进去制备TEM，但通过这种方式无法看到通孔层(VX-1)相对于金属层(MX-1)的相互位置状态(Landing状态)；而如果是通过Y-CUT的方式获取样品来制备TEM，也只有50％的概率找到失效位置。综上原因，目前这种结构的VC定位无法为工艺改进提供更全面的信息。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体测试结构，用于解决现有的失效位置定位方法无法为工艺改进提供全面的信息的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体测试结构，所述测试结构包括：
第一金属层，包括若干个沿第一方向和第二方向间隔排布的第一金属块；
第二金属层，包括若干个沿所述第一方向和所述第二方向间隔排布的第二金属块，其中，所述第二金属块错位设置于所述第一金属块的上方，并与所述第一金属块垂直，且与所述第一金属块通过首尾导电通孔首尾连接，以形成一首尾相连的链状结构；
中间导电通孔，形成于所述第一金属层的上方，且同一所述第一金属块的两个所述首尾导电通孔之间至少设置一个所述中间导电通孔。
可选地，所述中间导电通孔与所述首尾导电通孔具有相同的结构。
可选地，所述中间导电通孔与所述首尾导电通孔通过相同的工艺同步形成。
可选地，所述测试结构还包括介质层，其位于所述第一金属层及所述第二金属层之间，且所述首尾导电通孔及所述中间导电通孔贯穿所述介质层。
可选地，所述介质层的材料包括氧化硅和氮化硅。
可选地，所述第一金属层的一端连接第一衬垫，其另一端连接第二衬垫。
可选地，所述第一金属块、所述第二金属块、所述首尾导电通孔及所述中间导电通孔的材料包括金属铜或铜合金。
可选地，所述第一方向为X方向，所述第二方向为Y方向。
如上所述，本发明的半导体测试结构，通过于两个首尾导电通孔之间设置中间导电通孔，从而达到对失效位置精确定位的目的，以提高失效定位的成功率，进而为工艺改进提供全面的信息。
附图说明
图1显示为现有的一种半导体测试结构示意图。
图2显示为图1所示半导体测试结构测试时的示意图。
图3显示为本发明的半导体测试结构示意图。
图4显示为本发明的半导体测试结构测试时显示失效位置的一种示意图。
图5显示为本发明的半导体测试结构测试时显示失效位置的另一种示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图3所示，本实施例提供一种半导体测试结构，所述测试结构包括：
第一金属层，包括若干个沿第一方向和第二方向间隔排布的第一金属块；
第二金属层，包括若干个沿所述第一方向和所述第二方向间隔排布的第二金属块，其中，所述第二金属块错位设置于所述第一金属块的上方，并与所述第一金属块垂直，且与所述第一金属块通过首尾导电通孔首尾连接，以形成一首尾相连的链状结构；
中间导电通孔，形成于所述第一金属层的上方，且同一所述第一金属块的两个所述首尾导电通孔之间至少设置一个所述中间导电通孔。
本实施例中，所述链状结构为Mx-Viax-1-Mx-1 Chain，即金属层-通孔-金属层式的链状结构。在本实施例中，所述中间导电通孔的个数为1。当然，所述中间导电通孔的数量可根据需要进行选择，这对本实施例没有什么影响。
具体的，所述第一方向为X方向，所述第二方向为Y方向。
本实施例中，所述第一金属块沿X方向延伸，并呈行列的方式分布(也即是沿X方向及Y方向间隔排布)；所述第二金属块沿Y方向延伸，并呈行列的方式分布(也即是沿X方向及Y方向间隔排布)。
具体的，所述中间导电通孔与所述首尾导电通孔具有相同的结构。本实施例中，所述中间导电通孔及所述首尾导电通孔均包括孔及填充于孔内的导电金属。
具体的，所述中间导电通孔与所述首尾导电通孔通过相同的工艺同步形成。
本实施例中，由于所述中间导电通孔与所述首尾导电通孔具有相同的结构，因此，从节省工艺步骤及节约成本的角度出发，可将二者同步形成。
具体的，所述测试结构还包括介质层，其位于所述第一金属层及所述第二金属层之间，且所述首尾导电通孔及所述中间导电通孔贯穿所述介质层。
本实施例中，通孔刻蚀工艺刻蚀所述介质层以形成孔，通过填充工艺于孔内填充导电金属，从而形成所述首尾导电通孔及所述中间导电通孔。
作为示例，所述介质层的材料包括氧化硅和氮化硅。
具体的，所述第一金属层的一端连接第一衬垫，其另一端连接第二衬垫。本实施例中，所述第一衬垫及所述第二衬垫的材质包括金属铜。
具体的，所述第一金属块、所述第二金属块、所述首尾导电通孔及所述中间导电通孔的材料包括金属铜或铜合金。
本实施例精确定位失效位置的方法包括：在判断失效端是首尾导电通孔A还是首尾导电通孔B时，将第一衬垫接地，利用电子束扫描整个链状结构，若首尾导电通孔A与首尾导电通孔B之间中间导电通孔呈现的亮度比较亮，则可断定首尾导电通孔A断开或高阻，而首尾导电通孔B没有问题(图4中用黑色区域表示比较亮的亮度)；若中间导电通孔呈现的亮度比较暗，则可断定首尾导电通孔B断开或高阻，而首尾导电通孔A没有问题(图5中用黑色区域表示比较亮的亮度)。通过上述方式可精确的定位到失效位置的失效端。
综上所述，本发明的半导体测试结构，通过于两个首尾导电通孔之间设置中间导电通孔，从而达到对失效位置精确定位的目的，以提高失效定位的成功率，进而为工艺改进提供全面的信息。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种半导体测试结构，其特征在于，所述测试结构包括：
第一金属层，包括若干个沿第一方向和第二方向间隔排布的第一金属块；
第二金属层，包括若干个沿所述第一方向和所述第二方向间隔排布的第二金属块，其中，所述第二金属块错位设置于所述第一金属块的上方，并与所述第一金属块垂直，且与所述第一金属块通过首尾导电通孔首尾连接，以形成一首尾相连的链状结构；
中间导电通孔，形成于所述第一金属层的上方，且同一所述第一金属块的两个所述首尾导电通孔之间至少设置一个所述中间导电通孔。
2.根据权利要求1所述的半导体测试结构，其特征在于，所述中间导电通孔与所述首尾导电通孔具有相同的结构。
3.根据权利要求2所述的半导体测试结构，其特征在于，所述中间导电通孔与所述首尾导电通孔通过相同的工艺同步形成。
4.根据权利要求1所述的半导体测试结构，其特征在于，所述测试结构还包括介质层，其位于所述第一金属层及所述第二金属层之间，且所述首尾导电通孔及所述中间导电通孔贯穿所述介质层。
5.根据权利要求4所述的半导体测试结构，其特征在于，所述介质层的材料包括氧化硅和氮化硅。
6.根据权利要求1所述的半导体测试结构，其特征在于，所述第一金属层的一端连接第一衬垫，其另一端连接第二衬垫。
7.根据权利要求1所述的半导体测试结构，其特征在于，所述第一金属块、所述第二金属块、所述首尾导电通孔及所述中间导电通孔的材料包括金属铜或铜合金。
8.根据权利要求1～7任一项所述的半导体测试结构，其特征在于，所述第一方向为X方向，所述第二方向为Y方向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310934682.2A CN116995062A (zh) | 2023-07-27 | 2023-07-27 | 半导体测试结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310934682.2A CN116995062A (zh) | 2023-07-27 | 2023-07-27 | 半导体测试结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116995062A true CN116995062A (zh) | 2023-11-03 |
Family
ID=88524290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310934682.2A Pending CN116995062A (zh) | 2023-07-27 | 2023-07-27 | 半导体测试结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116995062A (zh) |
-
2023
- 2023-07-27 CN CN202310934682.2A patent/CN116995062A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1264868A (en) | Semiconductor defect monitor for diagnosing processing-induced defects | |
| CN109342513B (zh) | 显示面板以及显示面板的裂纹检测方法 | |
| CN102386167B (zh) | 一种半导体器件结构 | |
| US7749778B2 (en) | Addressable hierarchical metal wire test methodology | |
| US8546155B2 (en) | Via chains for defect localization | |
| CN105304614B (zh) | 一种测试结构及测试方法 | |
| US7170189B2 (en) | Semiconductor wafer and testing method therefor | |
| CN205376473U (zh) | 一种电迁移测试结构 | |
| CN113224035B (zh) | 半导体测试结构及测试方法 | |
| CN104143519A (zh) | 一种产品通孔刻蚀缺陷的检测方法 | |
| CN112864131B (zh) | 电迁移测试结构及电迁移测试方法 | |
| CN107991599B (zh) | 一种用于叉指状栅goi结构漏电点精确定位的方法 | |
| CN107346751B (zh) | 测试结构及其形成方法以及测试方法 | |
| CN116995062A (zh) | 半导体测试结构 | |
| KR101055507B1 (ko) | 패턴부의 리페어 구조 및 리페어 방법 | |
| CN108428639A (zh) | 一种实现集成电路连线开路至短路转变的方法 | |
| CN1189932C (zh) | 检视测试区内导电层间电性瑕疵的方法 | |
| CN205376515U (zh) | 一种电迁移测试结构 | |
| CN111952285B (zh) | 阵列基板母板和检测刻蚀残留的方法 | |
| CN111856239B (zh) | 一种切割修复设备的测试方法及显示面板 | |
| US7084652B2 (en) | Non-destructive contact test | |
| JP3333155B2 (ja) | プラズマダメージ評価用ｔｅｇパターンおよびそれを用いた評価方法 | |
| CN207009435U (zh) | 晶圆测试结构 | |
| CN116995063A (zh) | 便于tem制样的测试结构 | |
| CN111653549A (zh) | 电迁移测试结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |