CN116994491A - 显示面板及显示装置 - Google Patents

Abstract

本发明提供了一种显示面板及显示装置，通过将M0条信号线与第一驱动电路相之间相交叠设置，及将N0条信号线与第二驱动电路之间相交叠设置，进而能够减小部分信号线占用面积，减小显示装置的边框宽度。并且，本发明通过将第一驱动电路的宽度W1，第二驱动电路的宽度W2，M0条信号线的总宽度D1和N0条信号线的总宽度D2的关系设置为W2＞W1，D2＞D1，且D2/W2＞D1/W1，进一步优化宽度较大的移位寄存器和宽度较小的移位寄存器，与各自相应信号线的总宽度的交叠设置，充分减小驱动电路和信号线的占用面积，进一步减小显示装置的边框宽度。

Description

显示面板及显示装置

本申请是申请日为2021年9月10日，申请号为：202111063932.7，发明名称为：显示面板及显示装置的专利的分案申请。

技术领域

本发明涉及显示技术领域，更为具体地说，涉及一种显示面板及显示装置。

背景技术

现有的显示装置边框区包括有周边驱动电路，用于为显示区像素单元提供驱动信号。在显示装置中，其显示区域设置多个像素单元，每个像素单元均包括有像素电路。各个像素电路分别与边框区域处的周边驱动电路电连接，通过周边驱动电路为像素电路提供扫描控制信号和发光控制信号，以控制像素电路为发光元件提供驱动电流。但是，现有驱动电路占用空间较大，导致显示装置的边框宽度难以缩小。

发明内容

有鉴于此，本发明提供了一种显示面板及显示装置，有效解决现有技术存在的技术问题，保证显示装置的边框宽度较小。

为实现上述目的，本发明提供的技术方案如下：

一种显示面板，包括：

驱动电路和像素电路，所述驱动电路为所述像素电路提供控制信号，所述像素电路为所述显示面板的发光元件提供驱动电流；

所述驱动电路包括第一驱动电路和第二驱动电路；

信号线组，所述信号线组包括第一信号线组和第二信号线组，所述第一信号线组包括为所述第一驱动电路提供信号的M条信号线，所述第二信号线组包括为所述第二驱动电路提供信号的N条信号线，M≥1，N≥1；

在垂直于所述显示面板表面的方向上，所述第一信号线组中的M0条信号线与所述第一驱动电路相交叠，所述第二信号线组中的N0条信号线与所述第二驱动电路相交叠，1≤M0≤M，1≤N0≤N；

所述第一驱动电路包括沿第一方向延伸的S1级移位寄存器，所述第二驱动电路包括沿所述第一方向延伸的S2级移位寄存器，第二方向平行于所述显示面板表面所在平面，且垂直于所述第一方向，S1≥2，S2≥2；其中，

沿所述第二方向上，所述第一驱动电路的宽度为W1,所述第二驱动电路的宽度为W2，所述第一信号线组中的所述M0条信号线的总宽度为D1，所述第二信号线组中的所述N0条信号线的总宽度为D2；

W2＞W1，D2＞D1，且D2/W2＞D1/W1。

相应的，本发明还提供了一种显示装置，包括上述的显示面板。

相较于现有技术，本发明提供的技术方案至少具有以下优点：

本发明提供了一种显示面板及显示装置，通过将M0条信号线与第一驱动电路之间相交叠设置，及将N0条信号线与第二驱动电路之间相交叠设置，进而能够减小部分信号线占用面积，减小显示装置的边框宽度。并且，本发明通过将第一驱动电路的宽度W1，第二驱动电路的宽度W2，M0条信号线的总宽度D1和N0条信号线的总宽度D2的关系设置为W2＞W1，D2＞D1，且D2/W2＞D1/W1，进一步优化宽度较大的移位寄存器和宽度较小的移位寄存器，与各自相应信号线的总宽度的交叠设置，充分减小驱动电路和信号线的占用面积，进一步减小显示装置的边框宽度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种显示面板的结构示意图；

图2为本发明实施例提供的另一种显示面板的结构示意图；

图3为本发明实施例提供的又一种显示面板的结构示意图；

图4为本发明实施例提供的又一种显示面板的结构示意图；

图5为本发明实施例提供的又一种显示面板的结构示意图；

图6为本发明实施例提供的又一种显示面板的结构示意图；

图7为本发明实施例提供的又一种显示面板的结构示意图；

图8为本发明实施例提供的一种移位寄存器的结构示意图；

图9为图8所示移位寄存器的结构版图；

图10为本发明实施例提供的另一种移位寄存器的结构示意图；

图11为图10所示移位寄存器的结构版图；

图12为本发明实施例提供的又一种移位寄存器的结构示意图；

图13为图12所示移位寄存器的结构版图；

图14为本发明实施例提供的一种第一驱动电路的移位寄存器的结构示意图；

图15为本发明实施例提供的一种第二驱动电路的移位寄存器的结构示意图；

图16为本发明实施例提供的一种信号线的结构示意图；

图17为本发明实施例提供的另一种信号线的结构示意图；

图18为本发明实施例提供的又一种显示面板的结构示意图；

图19为本发明实施例提供的又一种显示面板的结构示意图；

图20为本发明实施例提供的又一种显示面板的结构示意图；

图21为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，现有的显示装置边框区包括有周边驱动电路，用于为显示区像素单元提供驱动信号。在显示装置中，其显示区域设置多个像素单元，每个像素单元均包括有像素电路。各个像素电路分别与边框区域处的周边驱动电路电连接，通过周边驱动电路为像素电路提供扫描控制信号和发光控制信号，以控制像素电路为发光元件提供驱动电流。但是，现有驱动电路占用空间较大，导致显示装置的边框宽度难以缩小。

基于此，本发明实施例提供了一种显示面板及显示装置，有效解决现有技术存在的技术问题，保证显示装置的边框宽度较小。

为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图21对本发明实施例提供的技术方案进行详细的描述。

参考图1所示，为本发明实施例提供的一种显示面板的结构示意图，其中，显示面板包括：驱动电路和像素电路20，所述驱动电路为所述像素电路20提供控制信号，所述像素电路20为所述显示面板的发光元件30提供驱动电流。

显示面板包括有显示区域AA和边框区域NA，像素电路20和发光元件30可以设置于显示区域AA，且驱动电路设置于边框区域NA。所述驱动电路包括第一驱动电路11和第二驱动电路12。

位于边框区域NA处，显示面板包括有信号线组，所述信号线组包括第一信号线组和第二信号线组，所述第一信号线组包括为所述第一驱动电路11提供信号的M条信号线，所述第二信号线组包括为所述第二驱动电路12提供信号的N条信号线，M≥1，N≥1。以及，在垂直于所述显示面板表面的方向(亦即在垂直显示面板的出光方向上)上，所述第一信号线组中的M0条信号线110与所述第一驱动电路11相交叠，所述第二信号线组中的N0条信号线120与所述第二驱动电路12相交叠，1≤M0≤M，1≤N0≤N。

所述第一驱动电路11包括沿第一方向Y延伸的S1级移位寄存器，所述第二驱动电路12包括沿所述第一方向Y延伸的S2级移位寄存器，以及，第一驱动电路11和第二驱动电路12可以沿第二方向X设置。其中，第二方向X平行于所述显示面板表面所在平面，且垂直于所述第一方向Y，S1≥2，S2≥2；其中，

沿所述第二方向X上，所述第一驱动电路11的宽度为W1,所述第二驱动电路12的宽度为W2，所述第一信号线组中的所述M0条信号线110的总宽度为D1，所述第二信号线组中的所述N0条信号线120的总宽度为D2；W2＞W1，D2＞D1，且D2/W2＞D1/W1。

可以理解的，通过将M0条信号线与第一驱动电路之间相交叠设置，及将N0条信号线与第二驱动电路之间相交叠设置，其中M0条信号线的延伸方向及N0条信号线的延伸方向为第一方向，进而能够减小部分信号线占用面积，减小显示装置的边框宽度。

在第二方向上，当驱动电路的宽度越宽，信号线的宽度越宽时，显示面板的边框就越大，为了减小边框，一般地，可以设置信号线与驱动电路之间相互交叠，以减小边框；而当边框中有不只一组驱动电路时，如何设置能够充分地减小边框，就是一个问题。基于此问题，本申请的发明人发现，当W2＞W1，D2＞D1，通过设置D2/W2＞D1/W1，使得宽度较大的驱动电路所交叠的信号线的宽度也更大，从而充分减小宽度较大的驱动电路和其所连接的信号线的在显示面板上占据的宽度，使得宽度较大的驱动电路和宽度较小的驱动电路均与其各自的信号线之间达到较好的交叠关系，充分减小边框。因此，本申请实施例通过将第一驱动电路的宽度W1，第二驱动电路的宽度W2，M0条信号线的总宽度D1和N0条信号线的总宽度D2的关系设置为W2＞W1，D2＞D1，且D2/W2＞D1/W1，进一步优化宽度较大的移位寄存器和宽度较小的移位寄存器，与各自相应信号线的总宽度的交叠设置，充分减小驱动电路和信号线的占用面积，进一步减小显示装置的边框宽度。

在本发明一实施例中，本发明所提供的显示面板可以为单边驱动的面板结构，如图1所述，驱动电路的第一驱动电路11和第二驱动电路12位于显示区域AA的一侧，通过单边驱动电路对像素电路20进行驱动。或者，本发明所提供的显示面板还可以为双边驱动的面板结构，如图2所示，驱动电路包括位于显示区域AA两侧边的第一驱动电路11，及驱动电路包括位于显示区域AA两侧边的第二驱动电路12，进而通过双边驱动电路对像素电路20进行驱动。

如图2所示，本发明实施例提供的双边驱动的面板结构，同一行的像素电路20可以由位于显示区域AA不同侧的两个第一驱动电路11同时进行驱动，及同一行的像素电路20可以由位于显示区域AA不同侧的两个第二驱动电路12同时进行驱动。

可以理解的，显示区域不同侧的第一驱动电路(定义为第一侧第一驱动电路和第二侧第一驱动电路)各自包括多个级联的移位寄存器，第一侧第一驱动电路的第一级移位寄存器和第二侧第一驱动电路的第一级移位寄存器均与第一行的像素电路电连接，第一侧第一驱动电路的第二级移位寄存器和第二侧第一驱动电路的第二级移位寄存器均与第二行的像素电路电连接，以此类推，第一侧第一驱动电路的最后一级移位寄存器和第二侧第一驱动电路的最后一级移位寄存器均与最后一行的像素电路电连接。同样的，显示区域不同侧的第二驱动电路(定义为第一侧第二驱动电路和第二侧第二驱动电路)各自包括多个级联的移位寄存器，第一侧第二驱动电路的第一级移位寄存器和第二侧第二驱动电路的第一级移位寄存器均与第一行的像素电路电连接，第一侧第二驱动电路的第二级移位寄存器和第二侧第二驱动电路的第二级移位寄存器均与第二行的像素电路电连接，以此类推，第一侧第二驱动电路的最后一级移位寄存器和第二侧第二驱动电路的最后一级移位寄存器均与最后一行的像素电路电连接。

或者，如图3所示，本发明实施例提供的双边驱动的面板结构，不同行的像素电路20可以由位于显示区域AA不同侧的两个第一驱动电路11分别进行驱动，及不同行的像素电路20可以由位于显示区域AA不同侧的两个第二驱动电路12分别进行驱动。

可以理解的，第一驱动电路中奇数级第一驱动电路位于显示区域的第一侧，而第一驱动电路中偶数级第一驱动电路位于显示区域的第二侧，其中，奇数级第一驱动电路对应与奇数行的像素电路电连接，偶数级第一驱动电路对应与偶数行的像素电路电连接。同样的，第二驱动电路中奇数级第二驱动电路位于显示区域的第一侧，而第二驱动电路中偶数级第二驱动电路位于显示区域的第二侧，其中，奇数级第二驱动电路对应与奇数行的像素电路电连接，偶数级第二驱动电路对应与偶数行的像素电路电连接。

在本发明一实施例中，本发明提供的所述显示面板包括衬底基板，所述驱动电路和所述像素电路位于所述衬底基板上；所述M0条信号线位于所述第一驱动电路背离所述衬底基板的一侧，所述N0条信号线位于所述第二驱动电路背离所述衬底基板的一侧，且，所述M0条信号线位于同一层，和/或，所述N0条信号线位于同一层。如图4所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，显示面板包括衬底基板100。位于衬底基板100上的晶体管阵列层，晶体管阵列层包括位于衬底基板100上的半导体层210，半导体层210包括多个有源区；位于半导体层210背离衬底基板100一侧的栅极绝缘层220；位于栅极绝缘层220背离衬底基板100一侧的栅金属层230，栅金属层230包括多个栅极和多个第一电容极板；位于栅金属层230背离衬底基板100一侧的层间绝缘层240；位于层间绝缘层240背离衬底基板100一侧的电容金属层250，电容金属层250包括与第一电容极板相对交叠设置的第二电容极板；位于电容金属层250背离衬底基板100一侧的隔离层260；位于隔离层260背离衬底基板100一侧的源漏金属层270，源漏金属层270包括多个源极和漏极，且源极和漏极通过各自对应的过孔与有源区接触连接；其中，晶体管阵列层包括有驱动电路和像素电路。位于源漏金属层270背离衬底基板100一侧的第一绝缘层310。位于第一绝缘层310背离衬底基板100一侧的M0条信号线110，其中，M0条信号线110可以由同一导电层制备而成。以及，显示面板还包括位于第一绝缘层310背离衬底基板100一侧的N0条信号线120，其中，N0条信号线120可以由同一导电层制备而成。

如图4所示，本发明实施例提供的M0条信号线110和N0条信号线120可以由同一导电层制备而成，即M0条信号线110和N0条信号线120位于同层。或者，如图5所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，本发明实施例提供的M0条信号线110和N0条信号线120可以由不同导电层制备而成，即M0条信号线110和N0条信号线120之间具有第二绝缘层320，其中，M0条信号线110或N0条信号线120可以位于第二绝缘层320靠近第一绝缘层310一侧，对此本发明不做具体限制。

在本发明一实施例中，本发明还可以进一步对信号线和驱动电路的宽度进行优化处理，进而优化显示面板的边框区域的宽度，实现窄边框的趋势。其中，在沿所述第二方向，所述M条信号线的总宽度为D11，所述N条信号线的总宽度为D22；其中，[(W1-D11)-(W2-D22)]×[(D11-D1)-(D22-D2)]≤0。

可以理解的，本发明实施例提供的第一驱动电路的宽度W1、第二驱动电路的宽度W2、M条信号线的总宽度D11、M0条信号线的总宽度D1、N条信号线的总宽度D22和N0条信号线的总宽度D2中，其中(W1-D11)和(W2-D22)之中较大的一者，表明信号线的总宽度与对应驱动电路的宽度之间的差值较大，信号线的总宽度相比对应驱动电路的宽度更小，此时该驱动电路所在区域有更多的空间来设置与该驱动电路具有交叠的信号线。进而，由于相应的驱动电路(第一驱动电路或第二驱动电路)所在区域能够交叠更多的信号线，那么该驱动电路则对应(D11-D1)和(D22-D2)中较小的一者，如此设置，能够充分的节省显示面板的边框区域，避免多余的空间浪费，且符合窄边框设计。可选的，本发明实施例提供的(D11-D1)＝(D22-D2)＝0，亦即M条信号线均与第一驱动电路交叠，及N条信号线均与第二驱动电路交叠，最大化减小显示面板的边框区域的宽度，保证显示面板的边框更窄。

如图6所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，本发明实施例提供的N0条信号线120的数量和M0条信号线110的数量的关系可以为：N0-M0≥1。

可以理解的，本发明实施例提供的第一驱动电路的宽度W1，第二驱动电路的宽度W2，M0条信号线的总宽度D1和N0条信号线的总宽度D2的关系为W2＞W1，D2＞D1，且D2/W2＞D1/W1，故而，通过将N0条信号线数量和M0条信号线的数量设置为N0-M0≥1，使得N0条信号线与第二驱动电路交叠的数量更多，达到减小边框区域的宽度的目的。

如图7所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，所述第M0条信号线120中的i信号线11i与所述N0条信号线中的j信号线12j为传输相同功能信号的信号线；沿所述第二方向X上，所述i信号线11i的宽度为Di，所述j信号线12j的宽度为Dj；其中，Dj＞Di。其中，i信号线为M0条信号线中任意信号线，及j信号线为N0条信号线中任意信号线。

需要说明的是，本发明实施例提供的i信号线和j信号线可以为单根信号线，还可以为多条信号线的组合，对此本发明不做具体限制。其中，在i信号线和j信号线为多条信号线的组合时，i信号线和j信号线的宽度为各自包括信号线的总宽度。

可以理解的，第二驱动电路的宽度W2大于第一驱动电路的宽度W1，相较于第一驱动电路的移位寄存器中的晶体管，第二驱动电路的移位寄存器中晶体管的占用面积较大，且很多情况下，可能第二驱动电路中移位寄存器的输出要求更高，因此，为了保证第二驱动电路传输信号、输出信号的精确和稳定，第二驱动电路需要连接更宽的信号线，来减小信号线上的压降，避免信号线上传输的信号波动较大。由此，本发明实施例提供的技术方案，第二驱动电路的宽度W2较大，同时将宽度较大的j信号线与第二驱动电路在显示面板的出光方向上交叠设计，能够在保证第二驱动电路的正常输出的前提下，避免j信号线影响显示面板的边框区域的宽度，保证显示面板的宽度较小。

在本发明一实施例中，本发明提供的所述i信号线11i与所述j信号线12j可以同为时钟信号线；所述第一驱动电路11为所述像素电路20的发光控制晶体管提供发光控制信号，所述第二驱动电路12为所述像素电路20中的PMOS型晶体管提供控制信号；其中，Dj/W2＞Di/W1。

具体结合图8和图9所示，图8为本发明实施例提供的一种移位寄存器的结构示意图，图9为图8所示移位寄存器的结构版图。图8可以为第一驱动电路中的移位寄存器的结构示意图，其中，第一驱动电路中移位寄存器包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第一电容C11、第二电容C12和第三电容C13，其中，第一信号线组包括起始信号线STV1(其中起始信号线STV1为第一驱动电路中级联移位寄存器中处于端部的移位寄存器提供开启信号)、时钟信号线CK1、时钟信号线XCK1(时钟信号线CK1与时钟信号线XCK1传输的脉冲信号相位反相)、低电平电压信号线VGL和高电平电压信号线VGH。其中，通过第一信号线组为第一驱动电路中移位寄存器提供信号，进而通过第一晶体管M1至第十三晶体管M13及第一电容C11至第三电容C13的配合，最终使得移位寄存器输出控制像素电路20中发光控制晶体管工作的发光控制信号。本发明实施例提供的起始信号线STV1、时钟信号线CK1、时钟信号线XCK1、低电平电压信号线VGL和高电平电压信号线VGH均可以与第一驱动电路相交叠，亦即M0条信号线包括有起始信号线STV1、时钟信号线CK1、时钟信号线XCK1、低电平电压信号线VGL和高电平电压信号线VGH，保证显示面板的边框区域宽度较小。

以及结合图10和图11所示，图10为本发明实施例提供的另一种移位寄存器的结构示意图，图11为图10所示移位寄存器的结构版图。图10可以为第二驱动电路中移位寄存器的结构示意图，其中，可选的，第二驱动电路用于控制像素电路中PMOS型晶体管，第二驱动电路中移位寄存器包括第一晶体管P1、第二晶体管P2、第三晶体管P3、第四晶体管P4、第五晶体管P5、第六晶体管P6、第七晶体管P7、第八晶体管P8、第一电容C21和第二电容C22，其中，第二信号线组包括起始信号线STV2(其中起始信号线STV2为第二驱动电路中级联移位寄存器中处于端部的移位寄存器提供开启信号)、时钟信号线CK2、时钟信号线XCK2、低电平电压信号线VGL和高电平电压信号线VGH。其中，通过第二信号线组为第二驱动电路中移位寄存器提供信号，进而通过第一晶体管P1至第八晶体管P8、第一电容C21及第二电容C23的配合，最终使得移位寄存器输出控制像素电路20中PMOS晶体管工作的控制信号。本发明实施例提供的起始信号线STV2、时钟信号线CK2、时钟信号线XCK2(时钟信号线CK2与时钟信号线XCK2传输的脉冲信号相位反相)、低电平电压信号线VGL和高电平电压信号线VGH均可以与第二驱动电路相交叠，亦即N0条信号线包括有起始信号线STV2、时钟信号线CK2、时钟信号线XCK2、低电平电压信号线VGL和高电平电压信号线VGH，保证显示面板的边框区域宽度较小。

结合图11所示，本发明实施例提供的所述j信号线包括j1信号线CK2和j2信号线XCK2，沿所述第二方向X，j2信号线XCK2位于j1信号线CK2朝向所述显示面板的显示区AA的一侧，j1信号线CK2的宽度为Dj1，j2信号线XCK2的宽度为Dj2，Dj2＞Dj1；其中，Dj1≥Di，和/或，Dj2≥Di，其中，可选的，Dj＝Dj1+Dj2。

可以理解的，本发明实施例提供的j信号线与第二驱动电路的输出控制及电路其他相关控制过程均有关系，因此j信号线实质上可以设置为j1信号线和j2信号线的组合，且j2信号线可以设置于j1信号线朝向显示区的一侧。并且，由于驱动电路的输出端一般设置在其朝向显示区域的一侧，以便于与显示区域处像素电路相电连接，并且j2信号线可能与移位寄存器的输出模块相连接，对此，将j2信号线的宽度设计为更大，保证输出模块接入的信号的传输稳定性，由此可以将Dj2设计为大于Dj1；且在此基础上，还可以将宽度关系设置为Dj1≥Di，和/或，Dj2≥Di，进而满足宽度较大的第二驱动电路的移位寄存器接入信号的传输稳定性高。同时，本发明实施例提供的第二驱动电路的宽度W2更大，因此能够设置更宽的j信号线与其相交叠，来实现窄边框的设计。

在本发明一实施例中，本发明提供i信号线和j信号线还可以为其他类型信号线。即本发明提供的所述i信号线11i与所述j信号线还可以同为高电平电压信号线或者低电平电压信号线；所述第一驱动电路11为所述像素电路20的发光控制晶体管提供发光控制信号，可选的，所述第二驱动电路12为所述像素电路20中的NMOS型晶体管提供控制信号，所述NMOS型晶体管与驱动晶体管的栅极连接；其中，Dj/W2＞Di/W1。其中，驱动晶体管即为像素电路20中用于提供驱动电流的晶体管，像素电路20中的发光元件响应该驱动电流而发光。

本发明实施例提供的第一驱动电路的移位寄存器可以如图8和图9所示移位寄存器的电路结构。及结合图12和图13所示，图12为本发明实施例提供的又一种移位寄存器的结构示意图，图13为图12所示移位寄存器的版图。图12可以为第二驱动电路中移位寄存器的结构示意图，其中，可选的，第二驱动电路用于控制像素电路中NMOS型晶体管，其中，第二驱动电路中移位寄存器包括第一晶体管N1、第二晶体管N2、第三晶体管N3、第四晶体管N4、第五晶体管N5、第六晶体管N6、第七晶体管N7、第八晶体管N8、第九晶体管N9、第十晶体管N10、第十一晶体管N11、第十二晶体管N12、第十三晶体管N13、第一电容C31、第二电容C32和第三电容C33，其中，第二信号线组包括起始信号线STV3(其中起始信号线STV3为第二驱动电路中级联移位寄存器中处于端部的移位寄存器提供开启信号)、时钟信号线CK3、时钟信号线XCK3(时钟信号线CK3与时钟信号线XCK3传输的脉冲信号相位反相)、低电平电压信号线VGL和高电平电压信号线VGH。其中，通过第二信号线组为第二驱动电路中移位寄存器提供信号，进而通过第一晶体管N1至第十三晶体管N13及第一电容C31至第三电容C33的配合，最终使得移位寄存器输出控制像素电路20中NMOS型晶体管工作的控制信号。本发明实施例提供的起始信号线STV3、时钟信号线CK3、时钟信号线XCK3、低电平电压信号线VGL和高电平电压信号线VGH均可以与第二驱动电路相交叠，亦即N0条信号线包括有起始信号线STV3、时钟信号线CK3、时钟信号线XCK3、低电平电压信号线VGL和高电平电压信号线VGH，保证显示面板的边框区域宽度较小。

结合图8和图12所示，在i信号线和j信号线同为高电平电压信号线VGH或低电平电压信号线VGL时，第一驱动电路的移位寄存器和第二驱动电路的移位寄存器中，第一驱动电路的移位寄存器的输出晶体管(第九晶体管M9和第十晶体管M10)及第二驱动电路的移位寄存器的输出晶体管(第九晶体管N9和第十晶体管N10)接入的是高电平电压信号线VGH和低电平电压信号线VGL；由于像素电路中驱动晶体管的栅极电位与驱动电流的大小息息相关，故而连接驱动晶体管的栅极的NMOS型晶体管，对于该NMOS型晶体管的稳定性和漏电流都有较高的要求，来保证驱动晶体管的栅极的电位稳定性高。因此，本发明实施例通过将第二驱动电路的宽度W2设计较大，能够使得第二驱动电路中移位寄存器的输出稳定性更高；并且由于第二驱动电路的宽度W2设计较大，进而能够设计宽度较大的Dj参数，最终达到降低传输信号压降和保证传输信号稳定的目的，同时还能够实现窄边框设计，进一步将宽度关系优化为Dj/W2＞Di/W1。

如图13所示，所述j信号线包括j1信号线VGL和j2信号线VGH，沿所述第二方向X，j2信号线VGH位于j1信号线VGL朝向所述显示面板的显示区AA的一侧，j1信号线VGL的宽度为Dj1，j2信号线VGH的宽度为Dj2，Dj2＞Dj1；其中，Dj1≥Di，和/或，Dj2≥Di，可选的，Dj＝Dj1+Dj2。

可以理解的，本发明实施例提供的j信号线与第二驱动电路的输出及其他电路其他相关控制过程均有关系，因此j信号线实质上可以设置为j1信号线和j2信号线的组合，且j2信号线可以设置于j1信号线朝向显示区的一侧。并且，由于驱动电路的输出端在其朝向显示区域的一侧，以便于与显示区域处像素电路相电连接，并且j2信号线与移位寄存器的输出模块相连接，对此，将j2信号线的宽度设计为更大，保证输出模块接入的信号的传输稳定性，由此可以将Dj2设计为大于Dj1；且在此基础上，还可以将宽度关系设置为Dj1≥Di，和/或，Dj2≥Di，进而满足宽度较大的第二驱动电路的移位寄存器接入信号的传输稳定性高。同时，本发明实施例提供的第二驱动电路的宽度W2更大，因此能够设置更宽的j信号线与其相交叠，来实现窄边框的设计。

在本发明一实施例中，本发明所提供的所述第一驱动电路的一级移位寄存器中包括x1个晶体管和y1个电容，x1≥1，y1≥1；所述第二驱动电路的一级移位寄存器中包括x2个晶体管和y2个电容，x1≥1，y2≥1；所述M0条信号线中的至少一条信号线与所述x1个晶体管中的至少一个相互交叠，且与所述y1个电容中的任意一者均不交叠；和/或，所述N0条信号线中的至少一条信号线与所述x2个晶体管中的至少一个相互交叠，且与所述y2个电容中的任意一者均不交叠。

可以理解的，信号线用于传输信号，在信号线与电容相交叠时，相当于原有电容连接有一新的电容，进而导致电容值发生变化，不仅对电容造成影响，还能够影响信号线上信号传输的稳定性。故而，本发明实施例提供的第一驱动电路中的移位寄存器，及第二驱动电路中的移位寄存器都包括有多个晶体管和至少一个电容，与驱动电路(第一驱动电路和/或第二驱动电路)相交叠的信号线中，至少一条信号线只与晶体管相交叠，而与电容不相交叠，保证信号线上信号传输的稳定性，同时保证驱动电路中电容的可靠性。

具体如图14和图15所示，图14为本发明实施例提供的一种第一驱动电路的移位寄存器的结构示意图，图15为本发明实施例提供的一种第二驱动电路的移位寄存器的结构示意图。其中，第一驱动电路的移位寄存器中M0条信号线包括有起始信号线STV1、时钟信号线CK1、时钟信号线XCK1、低电平电压信号线VGL和高电平电压信号线VGH，其中，起始信号线STV1、时钟信号线CK1、时钟信号线XCK1、低电平电压信号线VGL和高电平电压信号线VGH均与移位寄存器包括的晶体管相交叠，且起始信号线STV1、时钟信号线CK1和时钟信号线XCK1则与移位寄存器包括的电容无交叠，进而能够改善移位寄存器中电容的电容值发生变化的情况，同时能够保证信号线上传输信号的稳定性高。

以及，第二驱动电路的移位寄存器中N0条信号线包括有起始信号线STV2、时钟信号线CK2、时钟信号线XCK2、低电平电压信号线VGL和高电平电压信号线VGH，其中，起始信号线STV2、时钟信号线CK2、时钟信号线XCK2、低电平电压信号线VGL和高电平电压信号线VGH均与移位寄存器包括的晶体管相交叠，且起始信号线STV2、时钟信号线CK2、低电平电压信号线VGL和时钟信号线XCK2则与移位寄存器包括的电容无交叠，进而能够改善移位寄存器中电容的电容值发生变化的情况，同时能够保证信号线上传输信号的稳定性高。

进一步的，本发明实施例提供的所述M0条信号线中，至少一条时钟信号线与所述y1个电容中的任意一者均不交叠；和/或，所述N0条信号线中，至少一条时钟信号线与所述y2个电容中的任意一者均不交叠。可以理解的，由于时钟信号线上传输的是脉冲信号，脉冲信号不仅易被电容所影响，同时脉冲信号还能够影响电容的充放电过程，本发明将时钟信号线与电容的不交叠设计，能够有效保证时钟信号线上脉冲信号传输的稳定性高，及保证电容的可靠性高。具体如图14和图15所示，时钟信号线CK1和时钟信号线XCK1与相应移位寄存器的电容无交叠，及时钟信号线CK2和时钟信号线XCK2与相应移位寄存器的电容无交叠。

在本发明一实施中，本发明提供的所述M0条信号线中，沿所述第二方向上宽度最大的信号线与所述y1个电容中的任意一者均不交叠；和/或，所述N0条信号线中，沿所述第二方向上宽度最大的信号线与所述y2个电容中的任意一者均不交叠。由于电容的大小与极板相对面积成正比关系，因而将宽度较大的信号线与电容设置为不交叠的方式，避免驱动电路中电容的电容值发生较大的变化，保证信号线传输信号的稳定性高，及保证电容的可靠性高。

如图16所示，为本发明实施例提供的一种信号线的结构示意图，其中，本发明实施例提供的所述M0条信号线或者所述N0条信号线包括传输第一时钟信号的第一时钟信号线CKL和传输第二时钟信号的第二时钟信号线XCKL(时钟信号线CKL与时钟信号线XCKL传输的脉冲信号相位反相)，以及传输恒定第一电压信号的第一电压信号线VG1；所述第一时钟信号线CKL与所述第一电压信号线VG1分别位于所述第二时钟信号线XCKL两侧；其中，所述第一时钟信号线CKL与所述第二时钟信号线XCKL之间的间距L1大于所述第一电压信号线VG1与所述第二时钟信号线XCKL之间的间距L2。其中，第一电压信号线VG1可以为低电平电压信号线或高电平电压信号线。

可以理解的，本发明实施例提供的时钟信号线CKL与时钟信号线XCKL传输的脉冲信号相位反相，因此时钟信号线CKL与时钟信号线XCKL两者之间的间距需要设置较大一些，避免时钟信号线CKL与时钟信号线XCKL上的信号发生跳变时，相互之间产生的电场对各自脉冲信号产生较大的影响。而第一电压信号线VG1传输的是恒定电压信号，其不存在上升沿和下降沿，因而其与时钟信号线的间距较小时产生的影响较小，可以将其与第二时钟信号线XCKL之间的间距L2设置为小于第一时钟信号线CKL与第二时钟信号线XCKL之间的间距L1，优化线路的布局空间。

如图17所示，为本发明实施例提供的另一种信号线的结构示意图，其中，所述M0条信号线或者所述N0条信号线包括传输恒定第一电压信号的第一电压信号线VG1和传输恒定第二电压信号的第二电压信号线VG2，以及传输第一时钟信号的第一时钟信号线CK；所述第一电压信号线VG1与所述第一时钟信号线CK分别位于所述第二电压信号线VG2两侧；其中，所述第一电压信号线VG1与所述第二电压信号线VG2之间的间距L3大于所述第一时钟信号线CK与所述第二电压信号线VG2之间的间距L4。

可以理解的，本发明实施例提供的第一电压信号线VG1与第二电压信号线VG2传输不同的电平电压信号，即第一电压信号线VG1为高电平电压信号线时，第二电压信号线VG2为低电平电压信号线；及第一电压信号线VG1为低电平电压信号线时，第二电压信号线VG2为高电平电压信号线；因此，要求电压信号线VG1与第二电压信号线VG2传输信号的稳定性高，本发明将第一电压信号线VG1和第二电压信号线VG2之间间距设置较大，避免两者之间相互影响而使得各自传输的信号稳定性较差，导致驱动电路输出信号不稳定。

如图18所示，为本发明实施例提供的又一种显示面板的结构示意图，其中，所述驱动电路还包括第三驱动电路13，所述信号线组还包括第三信号线组，所述第三信号线组包括为所述第三驱动电路13提供信号的P条信号线，P≥1；在垂直于显示面板表面的方向上，所述第三信号线组中的P0条信号线130与所述第三驱动电路13相交叠，1≤P0≤P；所述第三驱动电路13包括沿所述第一方向Y延伸的S3级移位寄存器，S3≥2；其中，在所述第二方向X上，所述第三驱动电路13的宽度为W3，所述第三信号线组中的所述P0条信号线130的总宽度为D3；W2＞W3，且D3/W3＞D2/W2＞D1/W1。

可以理解的，本发明实施例提供的驱动电路可以包括有第一驱动电路、第二驱动电路和第三驱动电路，第二驱动电路的宽度W2大于第三驱动电路的宽度W3，且本发明实施例提供的第三驱动电路的宽度W3可以位于第一驱动电路的宽度W1和第二驱动电路的宽度W2之间。其中，本发明实施例提供的P0条信号线130的总宽度D3较大，使得D3/W3＞D2/W2＞D1/W1。

当第三驱动电路的宽度W3相对于第二驱动电路W2的宽度较小，而对其输出要求较高的情况下，一方面，其本身对应的P条信号线中的部分信号线的宽度就较宽，为了不影响边框空间，需要将其尽量设置得与第三驱动电路相交叠，此时可能出现的情形是，W3并不太大，但是D3较大，从而可能出现D3/W3＞D2/W2＞D1/W1的情形，此时，因为D3较大，也即将P条信号线中的P0条宽度较宽的信号线都设置得与第三驱动电路交叠，从而不额外增加边框面积。

如图18所示，本发明实施例提供的技术方案，可选的，所述第一驱动电路11、所述第三驱动电路13、所述第二驱动电路12可以沿第二方向X并排设置，从而便于为各行像素电路提供不同的驱动信号。进一步可选的，沿所述第二方向X，所述第一驱动电路11、所述第三驱动电路13、所述第二驱动电路12依次由所述显示面板的边框N1朝向所述显示面板的显示区AA设置；所述第一驱动电路11为所述像素电路20的发光控制晶体管提供发光控制信号；所述第二驱动电路12为所述像素电路20中的PMOS型晶体管提供控制信号；所述第三驱动电路13为所述像素电路20中的NMOS型晶体管提供控制信号，所述NMOS型晶体管与驱动晶体管的栅极连接。

需要说明的是，本发明实施例提供的像素电路可以包括驱动晶体管、发光控制晶体管及其余的NMOS型晶体管和PMOS型晶体管，其中，驱动晶体管用于产生驱动电流，像素电路中的发光元件响应该驱动电路而发光；及，发光控制晶体管用于根据发光控制信号的控制，将该驱动电流传输至发光元件中。以及，其余的NMOS型晶体管和PMOS型晶体管则用于对像素电路进行复位、驱动晶体管的阈值抓取等控制，对此与现有技术相同，本发明不做多余赘述。

在本发明一实施例中，本发明所提供的显示面板可以为单边驱动的面板结构，如图18所述，驱动电路的第一驱动电路11、第二驱动电路12和第三驱动电路位于显示区域AA的一侧，通过单边驱动电路对像素电路20进行驱动。或者，本发明所提供的显示面板还可以为双边驱动的面板结构，如图18所示，驱动电路包括位于显示区域AA两侧边的第一驱动电路11，驱动电路包括位于显示区域AA两侧边的第二驱动电路12，及驱动电路包括位于显示区域AA两侧边的第三驱动电路13，进而通过双边驱动电路对像素电路20进行驱动。

如图19所示，本发明实施例提供的双边驱动的面板结构，同一行的像素电路20可以由位于显示区域AA不同侧的两个第一驱动电路11同时进行驱动，同一行的像素电路20可以由位于显示区域AA不同侧的两个第二驱动电路12同时进行驱动，及同一行的像素电路20可以由位于显示区域AA不同侧的两个第三驱动电路13同时进行驱动。

或者，如图20所示，本发明实施例提供的双边驱动的面板结构，不同行的像素电路20可以由位于显示区域AA不同侧的两个第一驱动电路11分别进行驱动，不同行的像素电路20可以由位于显示区域AA不同侧的两个第二驱动电路12分别进行驱动，及不同行的像素电路20可以由位于显示区域AA不同侧的两个第三驱动电路13分别进行驱动。

在本发明一实施例中，沿所述第二方向X，所述第一驱动电路11的输出晶体管的宽度小于所述第三驱动电路13的输出晶体管的宽度，所述第三驱动电路13的输出晶体管的宽度小于所述第二驱动电路12的输出晶体管的宽度。其中，输出晶体管即为与移位寄存器的输出端相连的晶体管，用于输出相关控制信号至移位寄存器的输出端。具体结合图8至图13所示，其中图8和图9所示可以为第一驱动电路11的移位寄存器，其中，第一驱动电路的移位寄存器的输出晶体管即为第九晶体管M9和第十晶体管M10，第九晶体管M9用于将高电平电压信号线VGH输出信号传输至移位寄存器的输出端OUT1，及第十晶体管M10用于将低电平电压信号线VGL输出信号传输至移位寄存器的输出端OUT1。图10和图11所示可以为第二驱动电路12的移位寄存器，其中第二驱动电路的移位寄存器的输出晶体管即为第七晶体管P7和第八晶体管P8，第七晶体管P7用于将高电平电压信号线VGH输出信号传输至移位寄存器的输出端OUT2，第八晶体管P8用于将时钟信号线XCK2输出脉冲信号传输至移位寄存器的输出端OUT2。以及图12和图13可以为第三驱动电路13的移位寄存器，第三驱动电路的移位寄存器的输出晶体管即为第九晶体管N9和第十晶体管N10，第九晶体管N9用于将高电平电压信号线VGH输出信号传输至移位寄存器的输出端OUT3，及第十晶体管N10用于将低电平电压信号线VGL输出信号传输至移位寄存器的输出端OUT3。

需要说明的是，本发明实施例提供的第一驱动电路、第二驱动电路和第三驱动电路所示的移位寄存器并非局限于图8至图13所示的移位寄存器，其还可以为其他类型的移位寄存器结构，对此本发明不做具体限制。

在本发明一实施例中，本发明所提供的第一驱动电路的宽度W1、第二驱动电路的宽度W2、第三驱动电路的宽度W3、M0条信号线的总宽度D1、N0条信号线的总宽度D2和P0条信号线的总宽度D3的关系可以为D3/W3-D2/W2＜D2/W2-D1/W1。其中，第二驱动电路和第三驱动电路中移位寄存器对于输出信号要求较高，而第一驱动电路中移位寄存器对于输出信号要求较低，因而本发明可以将D3/W3和D2/W2的值设计为较为接近，以充分避免其对应的信号线宽度较宽而造成的边框面积增大的问题，而前述二者与D1/W1的值设计为差异相对较大一些。

在本发明一实施例中，本发明提供的M0条信号线的数量、N0条信号线的数量和P0条信号线的数量的关系可以设置为M0＜P0＜N0。本发明实施例提供的第二驱动电路的宽度大于第三驱动电路的宽度，且第三驱动电路的宽度大于第一驱动电路的宽度，进而通过将信号线数量设置为M0＜P0＜N0，因为第二驱动电路对应的信号线数量较多，或者，第二驱动电路对应的信号线宽度较宽，因此，设置N0较大，可以充分避免第二驱动电路和其对应的信号线占据过多的边框面积；第三驱动电路的宽度比第二驱动电路的宽度小，如对第三驱动电路的输出要求较高，则其对应的信号线的数量也可能较多，或者信号线的宽度可能较大，因此，设置P0较大，可以充分避免第二驱动电路和其对应的信号线占据过多的边框面积；第一驱动电路其本身宽度较小，可能没有过多的空间来交叠对应的信号线，因此，M0可以设置得相对小一些；如此设置，可以保证信号线与驱动电路交叠的最优化，减小显示面板的边框宽度。

在本发明一实施例中，本发明提供的所述M0条信号线包括用于传输第三时钟信号的第三时钟信号线；所述N0条信号线包括用于传输第四时钟信号的第四时钟信号线；所述P0条信号线包括用于传输第五时钟信号的第五时钟信号线；其中，所述第三时钟信号线的宽度小于所述第五时钟信号线的宽度，所述第五时钟信号线的宽度小于所述第四时钟信号线的宽度。本发明实施例提供的第二驱动电路的宽度大于第三驱动电路的宽度，且第三驱动电路的宽度大于第一驱动电路的宽度，进而通过将第三时钟信号线的宽度设计为小于第五时钟信号线的宽度，且将第五时钟信号线的宽度设计为小于第四时钟信号线的宽度，保证不同驱动电路各自对应的时钟信号线相匹配，提高不同时钟信号线传输信号的稳定性和可靠性。

在本发明一实施例中，本发明提供的所述M0条信号线包括用于传输第三电压信号的第三电压信号线；所述N0条信号线包括用于传输第四电压信号的第四电压信号线；所述P0条信号线包括用于传输第五电压信号的第五电压信号线；其中，所述第三电压信号线的宽度小于第四电压信号线的宽度，所述第四电压信号线的宽度小于第五电压信号线的宽度。本发明实施例提供的第二驱动电路的宽度大于第三驱动电路的宽度，且第三驱动电路的宽度大于第一驱动电路的宽度，进而通过将第三电压信号线的宽度设计为小于第四电压信号线的宽度，且将第四电压信号线的宽度设计为小于第五电压信号线的宽度，保证不同驱动电路各自对应的电压信号线相匹配，提高不同电压信号线传输信号的稳定性和可靠性。

相应的，本发明实施例还提供了一种显示装置，包括上述任意一实施例提供的显示面板。

如图21所示，为本发明实施例提供的一种显示装置的结构示意图，其中，本发明实施例提供的显示装置1000可以为移动终端设备。

在本发明其他实施例中，本发明提供的显示装置还可以为手机、电脑、车载终端等电子显示设备，对此本发明不做具体限制。

本发明实施例提供了一种显示面板及显示装置，通过将M0条信号线与第一驱动电路相之间相交叠设置，及将N0条信号线与第二驱动电路之间相交叠设置，进而能够减小部分信号线占用面积，减小显示装置的边框宽度。并且，本发明实施例通过将第一驱动电路的宽度W1，第二驱动电路的宽度W2，M0条信号线的总宽度D1和N0条信号线的总宽度D2的关系设置为W2＞W1，D2＞D1，且D2/W2＞D1/W1，进一步优化宽度较大的移位寄存器和宽度较小的移位寄存器，与各自相应信号线的总宽度的交叠设置，充分减小驱动电路和信号线的占用面积，进一步减小显示装置的边框宽度。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (19)

1.一种显示面板，其特征在于，包括：

衬底基板；

驱动电路和像素电路，所述驱动电路和所述像素电路位于所述衬底基板上；

所述驱动电路包括第一驱动电路和第二驱动电路；

信号线组，所述信号线组包括第一信号线组和第二信号线组，所述第一信号线组包括为所述第一驱动电路提供信号的M条信号线，所述第二信号线组包括为所述第二驱动电路提供信号的N条信号线，M≥1，N≥1；

在垂直于所述显示面板表面的方向上，所述第一信号线组中的M0条信号线与所述第一驱动电路相交叠且位于所述第一驱动电路背离所述衬底基板的一侧，所述第二信号线组中的N0条信号线与所述第二驱动电路相交叠且位于所述第二驱动电路背离所述衬底基板的一侧，1≤M0≤M，1≤N0≤N；

所述第一驱动电路包括沿第一方向延伸的S1级移位寄存器，和/或，所述第二驱动电路包括沿所述第一方向延伸的S2级移位寄存器，第二方向平行于所述显示面板表面所在平面，且垂直于所述第一方向，S1≥2，S2≥2；

所述第一驱动电路为所述像素电路中的发光控制晶体管提供发光控制信号；

所述第二驱动电路为所述像素电路中的PMOS型晶体管提供控制信号，或者，所述第二驱动电路为所述像素电路中的NMOS型晶体管提供控制信号；

所述M0条信号线或者所述N0条信号线包括传输第一时钟信号的第一时钟信号线和传输第二时钟信号的第二时钟信号线，以及传输第一电压信号的第一电压信号线；

沿所述第二方向，所述第一时钟信号线与所述第二时钟信号线之间的间距大于所述第一电压信号线与所述第二时钟信号线之间的间距；或者，

所述M0条信号线或者所述N0条信号线包括传输第一电压信号的第一电压信号线和传输第二电压信号的第二电压信号线，以及传输第一时钟信号的第一时钟信号线；

沿所述第二方向，所述第一电压信号线与所述第二电压信号线之间的间距大于所述第一时钟信号线与所述第二电压信号线之间的间距。

2.根据权利要求1所述的显示面板，其特征在于，

所述M0条信号线或者所述N0条信号线包括传输第一时钟信号的第一时钟信号线和传输第二时钟信号的第二时钟信号线，以及传输第一电压信号的第一电压信号线；其中，

所述第一时钟信号线与所述第一电压信号线分别位于所述第二时钟信号线两侧。

3.根据权利要求1所述的显示面板，其特征在于，

所述M0条信号线或者所述N0条信号线包括传输第一电压信号的第一电压信号线和传输第二电压信号的第二电压信号线，以及传输第一时钟信号的第一时钟信号线；

所述第一电压信号线与所述第一时钟信号线分别位于所述第二电压信号线两侧。

4.根据权利要求1所述的显示面板，其特征在于，

所述第一时钟信号线与所述第二时钟信号线传输的脉冲信号相位相反；

所述第一电压信号线为低电平电压信号线或者高电平电压信号线。

5.根据权利要求1所述的显示面板，其特征在于，

所述第一电压信号线为高电平电压信号线，所述第二电压信号线为低电平电压信号线；或者，

所述第一电压信号线为低电平电压信号线，所述第二电压信号线为高电平电压信号线。

6.根据权利要求1所述的显示面板，其特征在于，

所述显示面板包括晶体管阵列层，所述晶体管阵列层包括所述驱动电路和/或所述像素电路；

所述晶体管阵列层包括：

半导体层，所述半导体层包括有源区；

栅金属层，所述栅金属层包括多个栅极；

源漏金属层，所述源漏金属层包括多个源极和多个漏极；其中，

所述M0条信号线位于所述源漏金属层背离所述衬底基板的一侧，且所述N0条信号线位于所述源漏金属层背离所述衬底基板的一侧。

7.根据权利要求1或者6所述的显示面板，其特征在于，

所述M0条信号线位于同一层，和/或，所述N0条信号线位于同一层。

8.根据权利要求1或者6所述的显示面板，其特征在于，

所述M0条信号线与所述N0条信号线位于同一层；或者，

所述M0条信号线与所述N0条信号线位于不同层。

9.根据权利要求6所述的显示面板，其特征在于，

所述源漏金属层与所述M0条信号线所在膜层之间包括第一绝缘层，或者，所述源漏金属层与所述N0条信号线所在膜层之间包括第一绝缘层；

所述M0条信号线所在膜层与所述N0条信号线所在膜层之间包括第二绝缘层。

10.一种显示面板，其特征在于，包括：

衬底基板；

驱动电路，所述驱动电路位于所述衬底基板上，所述驱动电路包括第一驱动电路和第二驱动电路；

信号线组，所述信号线组包括第一信号线组和第二信号线组，所述第一信号线组包括为所述第一驱动电路提供信号的M条信号线，所述第二信号线组包括为所述第二驱动电路提供信号的N条信号线，M≥1，N≥1；

在垂直于所述显示面板表面的方向上，所述第一信号线组中的M0条信号线与所述第一驱动电路相交叠且位于所述第一驱动电路背离所述衬底基板的一侧，所述第二信号线组中的N0条信号线与所述第二驱动电路相交叠且位于所述第二驱动电路背离所述衬底基板的一侧，1≤M0≤M，1≤N0≤N；

所述第一驱动电路包括沿第一方向延伸的S1级移位寄存器，和/或，所述第二驱动电路包括沿所述第一方向延伸的S2级移位寄存器，第二方向平行于所述显示面板表面所在平面，且垂直于所述第一方向，S1≥2，S2≥2；

所述M0条信号线或者所述N0条信号线包括传输第一时钟信号的第一时钟信号线和传输第二时钟信号的第二时钟信号线，以及传输第一电压信号的第一电压信号线；

沿所述第二方向，所述第一时钟信号线与所述第二时钟信号线之间的间距大于所述第一电压信号线与所述第二时钟信号线之间的间距；或者，

所述M0条信号线或者所述N0条信号线包括传输第一电压信号的第一电压信号线和传输第二电压信号的第二电压信号线，以及传输第一时钟信号的第一时钟信号线；

沿所述第二方向，所述第一电压信号线与所述第二电压信号线之间的间距大于所述第一时钟信号线与所述第二电压信号线之间的间距。

11.根据权利要求10所述的显示面板，其特征在于，

所述M0条信号线或者所述N0条信号线包括传输第一时钟信号的第一时钟信号线和传输第二时钟信号的第二时钟信号线，以及传输第一电压信号的第一电压信号线；其中，

所述第一时钟信号线与所述第一电压信号线分别位于所述第二时钟信号线两侧。

12.根据权利要求10所述的显示面板，其特征在于，

所述M0条信号线或者所述N0条信号线包括传输第一电压信号的第一电压信号线和传输第二电压信号的第二电压信号线，以及传输第一时钟信号的第一时钟信号线；

所述第一电压信号线与所述第一时钟信号线分别位于所述第二电压信号线两侧。

13.根据权利要求10所述的显示面板，其特征在于，

所述第一时钟信号线与所述第二时钟信号线传输的脉冲信号相位相反；

所述第一电压信号线为低电平电压信号线或者高电平电压信号线。

14.根据权利要求10所述的显示面板，其特征在于，

所述第一电压信号线为高电平电压信号线，所述第二电压信号线为低电平电压信号线；或者，

所述第一电压信号线为低电平电压信号线，所述第二电压信号线为高电平电压信号线。

15.根据权利要求10所述的显示面板，其特征在于，

所述显示面板包括晶体管阵列层，所述晶体管阵列层包括所述驱动电路；

所述晶体管阵列层包括：

半导体层，所述半导体层包括有源区；

栅金属层，所述栅金属层包括多个栅极；

源漏金属层，所述源漏金属层包括多个源极和多个漏极；其中，

所述M0条信号线位于所述源漏金属层背离所述衬底基板的一侧，且所述N0条信号线位于所述源漏金属层背离所述衬底基板的一侧。

16.根据权利要求10或者15所述的显示面板，其特征在于，

所述M0条信号线位于同一层，和/或，所述N0条信号线位于同一层。

17.根据权利要求10或者15所述的显示面板，其特征在于，

所述M0条信号线与所述N0条信号线位于同一层；或者，

所述M0条信号线与所述N0条信号线位于不同层。

18.根据权利要求15所述的显示面板，其特征在于，

所述源漏金属层与所述M0条信号线所在膜层之间包括第一绝缘层，或者，所述源漏金属层与所述N0条信号线所在膜层之间包括第一绝缘层；

所述M0条信号线所在膜层与所述N0条信号线所在膜层之间包括第二绝缘层。

19.一种显示装置，其特征在于，包括权利要求1-18任意一项所述的显示面板。