CN114241973B - 栅极驱动电路及包含其的显示面板 - Google Patents

Abstract

本发明公开一种栅极驱动电路及包含其的显示面板，栅极驱动电路与源极驱动电路设置于显示区的同侧，用于驱动显示区中的多个像素。栅极驱动电路包含多个移位暂存器，多个移位暂存器配置为多组串接电路，多个移位暂存器当中具有相同上拉信号传递路径的移位暂存器相邻设置于同一组的串接电路当中。

Description

栅极驱动电路及包含其的显示面板

技术领域

本发明涉及一种栅极驱动电路及包含其的显示面板，特别涉及一种通过移位暂存器分组配置的方式降低电路配置宽度以达到窄边框设计的栅极驱动电路及包含其的显示面板。

背景技术

在面板产业的竞争当中，轻薄短小的产品一直是各公司设计上追求的目标，对显示面板而言，为达到窄边框或无边框的设计，将栅极驱动芯片整合到玻璃基板上似为一种可行的方案。因此在设计及成本考量下，栅极驱动电路(Gate Driver on Array,GOA)的应用成为各家厂商争相研究的技术课题。

为减少显示面板周边电路的宽度，对于电路元件的设计上可进行各种变更或简化来达到节省设置空间的目的，然而，许多简化的电路在实际操作上可能使得显示面板在操作时产生各种异常或不良的显示效果，反而降低了装置的显示品质。如何降低驱动电路所需的设置空间，又不影响到驱动电路操作，将是窄边框显示装置在设计时需要解决的主要问题。

综观前所述，本发明的发明者思索并设计一种栅极驱动电路及包含其的显示面板，以期针对现有技术的问题加以改善，进而增进产业上的实施利用。

发明内容

有鉴于现有技术所述的问题，本发明的目的在于提供一种栅极驱动电路及包含其的显示面板，改变电路配置以降低边框宽度，进而解决原本以栅极驱动电路设计的显示面板与以栅极芯片设计的显示面板因边框宽度差异而无法共用机构设计的问题。

基于上述目的，本发明提供一种栅极驱动电路，栅极驱动电路与源极驱动电路设置于显示区的同侧，用于驱动显示区中的多个像素。栅极驱动电路包含多个移位暂存器，多个移位暂存器接收n相时钟信号，由本级上拉信号控制后a级移位暂存器，且由本级下拉信号下拉前b级移位暂存器，a、b、n为正整数。多个移位暂存器配置为m组的串接电路，m为2到a之间的正整数且m为a的因数，多个移位暂存器当中具有相同上拉信号传递路径的移位暂存器相邻设置于同一组的串接电路当中。

在本发明的实施例中，多个移位暂存器当中具有相同下拉信号传递路径的移位暂存器可相邻设置于同一组的串接电路当中。

在本发明的实施例中，多个移位暂存器可分别包含排线区、第一电路区、传递线路区以及第二电路区。

在本发明的实施例中，排线区中可设置多个时钟信号线，多个时钟信号线的数量为n/m。

在本发明的实施例中，传递线路区可包含传送上拉信号及下拉信号的信号传输线。

在本发明的实施例中，第一电路区可包含下拉电路，第二电路区可包含上拉电路。

在本发明的实施例中，多个移位暂存器可接收十六相时钟信号，本级上拉信号控制后八级移位暂存器，本级下拉信号下拉前八级移位暂存器。

在本发明的实施例中，串接电路可分为两组、四组或八组。

本发明提供一种包含栅极驱动电路的显示面板，其包含显示区及周边电路区，周边电路区设置于显示区的一侧，且周边电路区包含如前所述的栅极驱动电路，栅极驱动电路分别连接至显示区中的多个像素，传送栅极驱动信号以驱动多个像素。

在本发明的实施例中，周边电路区可包含源极驱动电路，源极驱动电路分别连接至显示区中的该多个像素，传送数据信号至多个像素。

承上所述，本发明的栅极驱动电路及包含其的显示面板，可通过将相同上拉信号传递路径或相同下拉信号传递路径的移位暂存电路相邻设置，使得栅极驱动电路分为多组串接电路，通过降低排线区及传递线路区的走线来降低线路配置空间，达到降低周边电路设置宽度的目标，在不变动栅极驱动电路内部驱动电路元件的情况下，达到降低面板周边宽度的效果。

附图说明

为使本发明的技术特征、内容与优点及其所能实现的技术效果更为显而易见，兹将本发明配合以下附图进行说明：

图1为本发明实施例的栅极驱动电路分组的示意图。

图2为本发明实施例的栅极驱动电路的示意图。

图3为本发明实施例的栅极驱动电路的电路示意图。

图4为本发明实施例的周边电路区的示意图。

图5为本发明实施例另一分组的周边电路区的示意图。

附图标记说明：

10,41,51：栅极驱动电路

20：像素矩阵

21：像素

30,30A：移位暂存器

31,42,52：排线区

32：第一电路区

32a：下拉电路

33,33a：传递线路区

34：第二电路区

34a：上拉电路

40,50：周边电路区

100：显示面板

AA：显示区

C：电容

COF1～COF8：覆晶式薄膜区

D：数据信号

G：栅极驱动信号

G1～G2160：第1级移位暂存器～第2160级移位暂存器

GOA1～GOA8：第1串接电路～第8串接电路

HC1～HC16：第1时钟信号～第16时钟信号

LC/VSS：其他排线区

NA：周边电路区

Q(n)：节点

ST(n-8)：前8级上拉控制信号

ST(n+8)：后8级下拉控制信号

T11～T64：晶体管

W：宽度

具体实施方式

为利了解本发明的技术特征、内容与优点及其所能实现的技术效果，兹将本发明配合附图，并以实施例的表达形式详细说明如下，而其中所使用的附图，其主旨仅为示意及辅助说明书之用，未必为本发明实施后的真实比例与精准配置，故不应就所附的附图的比例与配置关系解读、局限本发明于实际实施上的权利要求，合先叙明。

在附图中，为了淸楚起见，放大了基板、面板、区域、线路等的厚度或宽度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如基板、面板、区域或线路的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反地，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的“连接”，其可以指物理及/或电性的连接。再者，“电性连接”或“耦接”是可为二元件间存在其它元件。此外，应当理解，尽管术语“第一”、“第二”、“第三”在本文中可以用于描述各种元件、部件、区域、层及/或部分，其用于将一个元件、部件、区域、层及/或部分与另一个元件、部件、区域、层及/或部分区分开。因此，仅用于描述目的，而不能将其理解为指示或暗示相对重要性或者其顺序关系。

除非另有定义，本文所使用的所有术语具有与本发明所属技术领域的通常知识者通常理解的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地如此定义。

请参阅图1，其为本发明实施例的栅极驱动电路分组的示意图。如图所示，显示面板100包含显示区AA及周边电路区NA，周边电路区NA设置于显示区AA的天侧，周边电路区NA包含栅极驱动电路10，显示区AA包含多个像素21组成的像素矩阵20。栅极驱动电路10与源极驱动电路设置于同一侧，栅极驱动电路10传送栅极驱动信号G至像素矩阵20中的各个像素列，驱动像素列中的各个像素21写入源极驱动电路传送的数据信号D来呈现显示区AA的显示画面。栅极驱动电路10与源极驱动电路设置在显示区AA的同侧，可减少显示区AA侧边周边电路NA配置的宽度，使得显示面板100符合窄边框显示装置的设计。

栅极驱动电路10包含串接的多个移位暂存器，多个移位暂存器设置数量依据像素矩阵20的像素列有所不同，在本实施例当中，多个移位暂存器包含第1级移位暂存器G1、第2级移位暂存器G2...至第2160级移位暂存器G2160。栅极驱动电路10接收16相时钟信号，多个移位暂存器由本级上拉信号控制后8级移位暂存器，且由本级下拉信号下拉前8级移位暂存器，各个移位暂存器接收时钟信号，并通过下拉信号将上拉信号提供的电压电平下拉至预定电平后，输出至对应的像素列以驱动像素列中的各个像素21。多个移位暂存器包含多个覆晶式薄膜(Chip on film)区COF1～COF8，设置提供时钟信号源以提供各个移位暂存器所需的时钟信号。

在一般的栅极驱动电路10当中，多个移位暂存器是依像素列顺序设置，即由第1级移位暂存器G1、第2级移位暂存器G2...至第2160级移位暂存器G2160的顺序排列设置。然而，移位暂存器是通过本级上拉信号控制后a级移位暂存器，且由本级下拉信号下拉前b级移位暂存器，a、b为正整数，若是能将各个移位暂存器之间在具有相同上拉信号传递路径的移位暂存器相邻设置，或者将各个移位暂存器之间具有相同下拉信号传递路径的移位暂存器相邻设置，在上拉信号或下拉信号的传递走线配置上将能有效减少线路配置空间，进而减少周边电路NA设置的宽度W。此外，时钟信号的配置也可相应的缩减，更进一步将低周边电路NA设置的宽度W。

在本实施例中，2160个移位暂存器可以分为8组串接电路，分别为第1串接电路GOA1、第2串接电路GOA2、...至第8串接电路GOA8的顺序配置。第1串接电路GOA1包含第1级移位暂存器G1、第9级移位暂存器G9...至第2153级移位暂存器G2153；第2串接电路GOA2包含第2级移位暂存器G2、第10级移位暂存器G10...至第2154级移位暂存器G2154；以下依此类推。由于移位暂存器是通过本级上拉信号控制后8级移位暂存器，第9级移位暂存器G9接收第1级移位暂存器G1的控制信号、第17级移位暂存器G17接收第9级移位暂存器G9的控制信号、以下依此类推，也就是第1串接电路GOA1中具有相同上拉讯信号的传递路径，线路无须横跨其他移位暂存器，降低线路配置所需空间。在下拉信号传递路径上，移位暂存器是通过本级下拉信号下拉前8级移位暂存器，第1级移位暂存器G1接收第9级移位暂存器G9的控制信号、第9级移位暂存器G9接收第17级移位暂存器G17的控制信号、以下依此类推，第1串接电路GOA1中的各个移位暂存器具有相同下拉信号传递路径。这些信号传递的走线也同样可相邻设置于同一组串接电路中，无须横跨其他移位暂存器。

在上述栅极驱动电路10中，上拉后8级移位暂存器以及下拉前8级移位暂存器的级数相同(a＝b)，因此在分组上可以得到最佳的线路节省效应。在其他实施例中，移位暂存器上拉或下拉的级数可能不相同，在分组配置上，可选择以上拉信号传递路径相同的配置为同一组，或者以下拉信号传递路径相同的配置为同一组。至于分组的数量(m)，若以相同上拉信号传例路径相同的分为同一组，则m为2到a之间的正整数且m为a的因数，以本实施例a＝8为例，多个移位暂存器可分为2组、4组、8组等不同组数，区分组数越多，线路节省宽度越大，其分组数量可依据周边电路NA所需宽度或配合显示面板100相关机构需求来决定。

请参阅图2，其为本发明实施例的栅极驱动电路的示意图。栅极驱动电路包含多个移位暂存器，如图所示，移位暂存器30的电路配置上包含排线区31、第一电路区32、传递线路区33以及第二电路区34。排线区31包含栅极驱动电路的各个信号线路，例如时钟信号线、电压信号线，这些线路耦接于第一电路区32，第一电路区32包含下拉电路，下拉电路耦接于第二电路区34的上拉电路，上拉电路接收前a级的上拉信号及时钟信号，将电压节点的电压上拉至高电平，下拉电路则通过后b级的下拉信号将移位暂存器的节点电压下拉至预定电平，由输出端输出栅极驱动信号。为传递上拉电路与下拉电路之间的控制信号，第一电路区32与第二电路区34之间设有传递上拉信号及下拉信号的传递线路区33，通过传递线路区33将信号传送至前a级或后b级的上拉电路或下拉电路。

如前述实施例所述，移位暂存器30的上拉电路接收前8级的上拉控制信号，下拉电路接收后8级的下拉控制信号，在原有的顺序配置下，传递线路区33需设置9条传递上拉控制信号的走线及9条传递下拉控制信号的走线。在本实施例的配置下，相同上拉信号传递路径及相同下拉信号传递路径的移位暂存器相邻设置在同一组串接电路当中，无须设置跨级的走线，传递线路区33的走线可减少至1条上拉控制信号走线及1条传递下拉控制信号走线，降低传递线路区33所需的线路配置空间，进而减少移位暂存器30所需的配置空间。

除了减少传递线路区33的配置空间外，上述串接电路当中，相邻设置的移位暂存器仅会使用到部分的时钟信号，例如第1串接电路GOA1当中仅需通过第一时钟信号及第九时钟信号来驱动，在排线区31当中无须绘制全部16相时钟信号的走线，可减少14条信号走线的配置空间，降低移位暂存器30所需的配置空间。通过将相同传递路径的移位暂存器30相邻设置于同一组串接电路当中，可有效的减少排线区31及传递线路区33所需的配置空间，进而降低各个移位暂存器的设置宽度，使得栅极驱动电路所需空间配置降低，达到显示装置窄边框的设计需求。

请参阅图3，其为本发明实施例的栅极驱动电路的电路示意图。请同时参阅图2，如图所示，移位暂存器30A的电路配置上包含下拉电路32a及上拉电路34a。下拉电路32a及上拉电路34a为19个晶体管(T11～T64)及1电容(C)的电路配置，其中上拉电路34a耦接于高电压源VGHD，接收时钟信号HC1及前8级上拉控制信号ST(n-8)将节点Q(n)的电压上拉至高电平。下拉电路32a耦接于低电压源VSSQ、VSSG，接收后8级下拉控制信号ST(n+8)将节点Q(n)的电压下拉至预定电平，使得移位暂存器30A能输出对应的控制信号来驱动各个像素的栅极。

在本实施例中，上拉控制信号ST(n-8)及下拉控制信号ST(n+8)的传输线路设置耦接于传递线路区33a，如同前述实施例所述，由于前8级或后8级的移位暂存器是相邻设置，无须设置跨级的传输线路，可有效减少传递线路区33a的设置空间。时钟信号HC1的传输线路则设置于排线区31，与控制信号类似地，同一组串接电路仅需设置对应的时钟信号传递走线，可减少排线区31的设置空间，因此在所需传递线路减少的情况下，栅极驱动电路所需的设置空间能因此减少，降低周边电路设置宽度。

请参阅图4，其为本发明实施例的周边电路区的示意图。如图所示，周边电路区40包含栅极驱动电路41及排线区42，栅极驱动电路41包含第1级移位暂存器G1、第2级移位暂存器G2...至第2160级移位暂存器G2160，排线区42包含第1时钟信号HC1、第2时钟信号HC2...至第16时钟信号HC16以及其他排线区LC/VSS。栅极驱动电路41接收16相时钟信号，各个移位暂存器由本级上拉信号控制后8级移位暂存器，且由本级下拉信号下拉前8级移位暂存器。

在本实施例中，栅极驱动电路41将移位暂存器分组配置，形成8组串接电路(GOA1～GOA8)，在第1串接电路GOA1中，包含相邻设置的第1级移位暂存器G1、第9级移位暂存器G9...至第2153级移位暂存器G2153，对应此串接电路区域的排线区42则设置其他排线区LC/VSS、第1时钟信号HC1以及第9时钟信号HC9。第2串接电路GOA2包含相邻设置的第2级移位暂存器G2、第10级移位暂存器G10...至第2154级移位暂存器G2154，并对应设置其他排线区LC/VSS、第2时钟信号HC2以及第10时钟信号HC10，以下依此类推。与前述实施例类似，栅极驱动电路41在上拉电路与下拉电路之间的传递线路可依据分组配置方式减少栅极电路41的配置空间，同时每一串接电路配置的时钟信号数量为2，相较于原本16条时钟信号线所需的配置空间，也可显著地降低周边电路40的宽度。

请参阅图5，其为本发明实施例另一分组的周边电路区的示意图。如图所示，周边电路区50包含栅极驱动电路51及排线区52，栅极驱动电路51包含第1级移位暂存器G1、第2级移位暂存器G2...至第2160级移位暂存器G2160，排线区52包含第1时钟信号HC1、第2时钟信号HC2...至第16时钟信号HC16以及其他排线区LC/VSS。栅极驱动电路51接收16相时钟信号，各个移位暂存器由本级上拉信号控制后8级移位暂存器，且由本级下拉信号下拉前8级移位暂存器。

在本实施例中，栅极驱动电路51将移位暂存器分组配置，形成4组串接电路(GOA1～GOA4)，在第1串接电路GOA1中，包含相邻设置的第1级移位暂存器G1、第5级移位暂存器G5...至第2157级移位暂存器G2157，对应此串接电路区域的排线区52则设置其他排线区LC/VSS、第1时钟信号HC1、第5时钟信号HC5、第9时钟信号HC9以及第13时钟信号HC13。第2串接电路GOA2包含相邻设置的第2级移位暂存器G2、第6级移位暂存器G6...至第2158级移位暂存器G2158，并对应设置其他排线区LC/VSS、第2时钟信号HC2、第6时钟信号HC6、第10时钟信号HC10以及第14时钟信号HC14，以下依此类推。栅极驱动电路51在上拉电路与下拉电路之间的传递线路可依据分组配置方式减少栅极电路51的配置空间，同时每一串接电路配置的时钟信号数量为4，相较于原本16条时钟信号线所需的配置空间，也可显著地降低周边电路50的宽度。在另一实施例中，栅极驱动电路也可进一步分为2组串接电路，将相同上拉控制信号传递路径或相同下拉信号传递路径的移位暂存器相邻设置，两组串接电路则分别配置奇数的时钟信号线路及偶数的时钟信号线路。

针对上述不同组数的分组方式，每组串接电路当中控制信号传递走线的配置数量有所差异，对应每组串接电路配置的时钟信号线路的数量也同样有所差异。然而，不同分组方式，在配置空间上都能降低周边电路设置空间，达到降低周边电路宽度的需求，因此，分组方式可依据显示装置所需边框宽度的需求来决定，进而符合显示装置规格或配合机构规格的设计。

以上所述仅为举例性，而非为限制性者。任何未脱离本发明的构思与范围，而对其进行的等效修改或变更，均应包含于权利要求中。

Claims (10)

1.一种栅极驱动电路，是与一源极驱动电路设置于一显示区的同侧，用于驱动该显示区中的多个像素，该栅极驱动电路包含：

多个移位暂存器，该多个移位暂存器接收n相时钟信号，由本级上拉信号控制后第a级移位暂存器，且由本级下拉信号下拉前第b级移位暂存器，a、b、n为正整数；

其中，该多个移位暂存器配置为m组的串接电路，m为2到a之间的正整数且m为a的因数，该多个移位暂存器当中具有相同上拉信号传递路径的移位暂存器相邻相互靠近设置于同一组的该串接电路当中。

2.如权利要求1所述的栅极驱动电路，其中该多个移位暂存器当中具有相同下拉信号传递路径的移位暂存器相邻相互靠近设置于同一组的该串接电路当中。

3.如权利要求1所述的栅极驱动电路，其中该多个移位暂存器分别包含一排线区、一第一电路区、一传递线路区以及一第二电路区。

4.如权利要求3所述的栅极驱动电路，其中该排线区中设置多个时钟信号线，该多个时钟信号线的数量为n/m。

5.如权利要求3所述的栅极驱动电路，其中该传递线路区包含传送上拉信号及下拉信号的信号传输线。

6.如权利要求3所述的栅极驱动电路，其中该第一电路区包含一下拉电路，该第二电路区包含一上拉电路。

7.如权利要求1所述的栅极驱动电路，其中该多个移位暂存器接收十六相时钟信号，该本级上拉信号控制后第八级移位暂存器，该本级下拉信号下拉前第八级移位暂存器。

8.如权利要求7所述的栅极驱动电路，其中该串接电路分为两组、四组或八组。

9.一种包含栅极驱动电路的显示面板，其包含一显示区及一周边电路区，该周边电路区设置于该显示区的一侧，且该周边电路区包含如权利要求1至8中任一所述的栅极驱动电路，该栅极驱动电路分别连接至该显示区中的多个像素，传送一栅极驱动信号以驱动该多个像素。

10.如权利要求9所述的包含栅极驱动电路的显示面板，其中该周边电路区包含一源极驱动电路，该源极驱动电路分别连接至该显示区中的该多个像素，传送一数据信号至该多个像素。