CN116978798A - 芯片封装结构及其制备方法、电子设备 - Google Patents

芯片封装结构及其制备方法、电子设备 Download PDF

Info

Publication number
CN116978798A
CN116978798A CN202210423579.7A CN202210423579A CN116978798A CN 116978798 A CN116978798 A CN 116978798A CN 202210423579 A CN202210423579 A CN 202210423579A CN 116978798 A CN116978798 A CN 116978798A
Authority
CN
China
Prior art keywords
conductive
substrate
bonding wire
bonding wires
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210423579.7A
Other languages
English (en)
Inventor
黄江
沈晓菊
徐斌
汤佳杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202210423579.7A priority Critical patent/CN116978798A/zh
Priority to PCT/CN2023/089033 priority patent/WO2023202587A1/zh
Publication of CN116978798A publication Critical patent/CN116978798A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60277—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本申请提供了一种芯片封装结构及其制备方法、电子设备，涉及芯片技术领域，可降低工艺难度和成本、提升工艺良率。该制备方法包括形成带有多条键合线的导电板，所述多条键合线围绕所述导电板的目标区域。形成设置有导电浆的基板，所述基板包括导电图案，所述导电浆与所述导电图案电连接，所述基板还包括目标器件。将所述导电板与所述基板对接，使所述目标区域与所述目标器件相对，且使所述多条键合线的另一端与所述导电浆连接，所述多条键合线围绕所述目标器件。在所述导电板与所述基板之间填充封装材料。上述芯片封装结构用于芯片的封装。

Description

芯片封装结构及其制备方法、电子设备
技术领域
本申请涉及芯片技术领域，尤其涉及一种芯片封装结构及其制备方法、电子设备。
背景技术
随着第五代移动通信技术(5th Generation Mobile CommunicationTechnology，简称5G)的发展，搭载高频模组的芯片已经得到广泛的应用。并且，随着芯片的高频模组的集成度的提高，芯片的封装尺寸也逐渐缩小，实现了芯片的小尺寸化。
但是，随着芯片的高频模组的集成度的提高，高频模组中器件之间的间距也在减小，使得在芯片上制备封装结构的工艺难度较大、成本高，不利于提升工艺的良率。
发明内容
本申请实施例提供一种芯片封装结构及其制备方法、电子设备，可降低工艺难度和成本、提升工艺良率。
为达到上述目的，本申请的实施例采用如下技术方案：
第一方面，提供了一种芯片封装结构的制备方法，该方法包括：形成带有多条键合线的导电板，所述多条键合线围绕所述导电板的目标区域。在基板上设置导电浆，所述基板包括导电图案，所述导电浆与所述导电图案电连接，所述基板还包括目标器件。将所述导电板带有所述键合线的一侧与所述基板设置有导电浆的一侧对接，使所述目标区域与所述目标器件相对，且使所述多条键合线的另一端与所述导电浆连接，所述多条键合线围绕所述目标器件。在所述导电板与所述基板之间填充封装材料，形成封装层。
本申请的上述实施例所提供的制备方法，预先将多条键合线的一端焊接于导电板上以形成封装结构，然后在基板上设置导电浆，使多条键合线的另一端与导电浆连接，待导电浆固化即可实现导电板与基板的对接，避免直接在基板上焊接键合线而受目标器件排布的影响，实现了在基板上目标器件之间的狭小区域内与键合线的对接，从而降低了制备芯片封装结构的工艺难度和成本，且有利于提升工艺的良率。
并且，在多条键合线接收来自导电图案的接地信号的情况下，多条键合线与导电板形成“包裹”目标器件的法拉第笼，可屏蔽器件之间的电磁干扰，提升器件的性能。
此外，由于键合线焊接于导电板上，避免直接在基板上焊接键合线而受目标器件排布的影响，从而避免了基板的狭小区域对于键合线的直径的限制，可使用直径较大的键合线，从而可提高多条键合线对电磁干扰的屏蔽效果，提升目标器件的性能。
在一些实施例中，所述形成设置有导电浆的基板之前，还包括：在所述导电图案的上方形成多个凹槽，以暴露所述导电图案，所述多个凹槽围绕所述目标器件。所述形成设置有导电浆的基板，包括：在所述多个凹槽内设置导电浆。
上述实施例中，由于导电浆具有流动性，可利用凹槽容纳导电浆，避免导电浆外溢，以便后续在将导电板与基板对接的过程中，键合线可以与导电浆的接触并连接。
在一些实施例中，所述将所述导电板带有所述键合线的一侧与所述基板设置有导电浆的一侧对接，包括：将所述导电板带有所述键合线的一侧与所述基板设置有导电浆的一侧对准，使所述凹槽与所述键合线相对。将所述键合线远离所述导电板的一端插入所述凹槽内的导电浆中。将所述导电浆固化，形成导电结构。
上述实施例中，采用翻转焊接的方式，将导电板带有键合线的一侧与基板设置有导电浆的一侧对准，使基板上的凹槽与导电板上的键合线相对，以保证键合线可以插入凹槽内的导电浆中，可增大键合线与导电浆的接触面积，提高键合线与导电浆的电连接的稳定性。通过降低导电浆的温度，使导电浆固化以形成导电结构，通过导电结构可实现键合线与导电图案的电连接。
在一些实施例中，所述将所述导电板带有所述键合线的一侧与所述基板设置有导电浆的一侧对接之前，还包括：在所述键合线远离所述导电板的一端设置焊料，和/或，在所述键合线远离所述导电板的一端设置导电浆。
上述实施例中，在键合线远离导电板的一端电镀焊料，或涂导电浆，或既电镀焊料、又涂导电浆，以在后续将导电板与基板对接的过程中，有利于提高键合线与基板的连接强度。
在一些实施例中，所述在所述键合线远离所述导电板的一端设置焊料，和/或，在所述键合线远离所述导电板的一端设置导电浆之后，还包括：在所述键合线远离所述导电板的一端设置助焊剂。
上述实施例中，在键合线远离导电板的一端具有焊料和/或导电浆的情况下，再沾取助焊剂，以在后续将导电板与基板对接的过程中，可进一步提高键合线与基板的焊接效果，以提高二者的连接强度。
在一些实施例中，所述导电板包括载体，及设置于所述载体上的第一导电层，所述多条键合线的一端与所述第一导电层连接。所述在所述导电板与所述基板之间填充封装材料之后，还包括：将所述载体从所述第一导电层上分离。
上述实施例中，第一导电层可以是具有柔性的金属箔，由于金属箔具有轻薄的特点，有利于实现芯片封装结构的轻薄化。并且，通过设置载体，可用于给金属箔提供支撑，可避免在制备的过程中金属箔产生形变，最后将载体从第一导电层上分离，以完成芯片封装结构的制备。
在一些实施例中，所述将所述导电板带有所述键合线的一侧与所述基板设置有导电浆的一侧对接之前，还包括：基于至少一条所述键合线的高度处于目标高度范围外，调整相应键合线的高度至所述目标高度范围内。其中，所述键合线的高度为，所述键合线远离所述导电板的一端到所述导电板连接键合线的一侧表面的垂直距离。
上述实施例中，检测多条键合线的高度，在至少一条键合线的高度处于目标高度范围外的情况下，在将导电板与基板对接之后，该至少一条键合线不能与基板接触，键合线不能与基板上的导电浆电连接。因此，需要调整相应键合线的高度至目标高度范围内，再将导电板与基板对接，以使键合线可与基板上的导电浆接触并电连接。
第二方面，提供了一种芯片封装结构，该芯片封装结构包括基板、封装层、多条键合线和第一导电层。其中，所述基板包括目标器件。所述第一导电层设置在所述基板上方。所述封装层设置在所述基板和所述第一导电层之间，包裹所述目标器件。所述多条键合线贯穿所述封装层，且围绕所述目标器件设置，所述多条键合线的一端与所述基板电连接，所述多条键合线的另一端与所述第一导电层电连接。其中，所述基板上包括与所述多条键合线对应的凹槽，及设置在所述凹槽中的导电结构，所述多条键合线与所述基板连接的一端与对应的凹槽中的导电结构电连接。
本申请的上述实施例所提供的芯片封装结构，多条键合线围绕目标器件，且多条键合线的一端与导电结构电连接，另一端与第一导电层电连接。在基板向导电结构传输接地信号的情况下，多条键合线及第一导电层接收来自导电图案的接地信号，多条键合线与第一导电层形成“包裹”目标器件的法拉第笼，可屏蔽器件之间的电磁干扰，提升器件的性能。
并且，在键合线与基板连接的过程中，先在凹槽内设置导电浆，然后将键合线与导电浆接触，待导电浆固化后形成导电结构，以实现键合线与导电结构的电连接。通过在基板上设置凹槽，可利用凹槽容纳导电浆，避免导电浆外溢，保证键合线与导电浆的接触，待导电浆固化形成导电结构后，可保证将键合线与导电结构连接起来。
在一些实施例中，所述多条键合线的一端位于对应的凹槽中的所述导电结构内。
上述实施例中，在键合线与基板连接的过程中，将键合线插入凹槽内的导电浆中，凹槽可限制键合线沿基板所在平面的方向的位移，待导电浆固化形成导电结构后，保证键合线与导电结构的稳定连接。并且，键合线的端部位于导电结构内，可增加键合线与导电结构的接触面积，从而可提高键合线与导电结构的电连接的稳定性。
在一些实施例中，所述多条键合线与所述第一导电层连接的一端呈弯折状。
上述实施例中，在将键合线与第一导电层连接的过程中，例如，采用焊接的方式，将键合线的弯折状的一端与第一导电层焊接，键合线的弯折设计可增加其与第一导电层的接触面积，从而提高了键合线与第一导电层的连接强度和稳定性。
在一些实施例中，所述键合线的直径范围为0.8mil～4mil。
上述实施例中，使用直径较大的键合线，在多条键合线接收来自导电图案的接地信号的情况下，可提高多条键合线对电磁干扰的屏蔽效果，提升目标器件的性能。
在一些实施例中，所述基板还包括导电图案，及设置于所述导电图案上的绝缘层。所述凹槽贯穿所述绝缘层，且暴露所述导电图案。所述凹槽中的所述导电结构与所述导电图案电连接。
上述实施例中，通过形成贯穿绝缘层的凹槽，使凹槽暴露导电图案，以便于凹槽中的导电结构与导电图案电连接。
在一些实施例中，所述导电图案被配置为，传输公共电压信号；或，传输接地信号。
上述实施例中，在导电图案被配置为传输公共电压信号的情况下，公共电压信号经导电结构、键合线传输至第一导电层，基于此，可在第一导电层的上方连接其它目标器件，实现了多个目标器件沿竖直方向的叠层设计。在导电图案被配置为传输接地信号的情况下，导电结构接收该接地信号，多条键合线及第一导电层接收来自导电结构的接地信号，多条键合线与第一导电层形成“包裹”目标器件的法拉第笼，可屏蔽器件之间的电磁干扰，提升器件的性能。
第三方面，提供了另一种芯片封装结构，该芯片封装结构包括基板、封装层、多条键合线和第二导电层。其中，所述基板包括目标器件和导电图案。所述封装层覆盖所述目标器件。所述多条键合线贯穿所述封装层，且围绕所述目标器件，所述键合线的一端与所述导电图案电连接，另一端呈弯折状。所述第二导电层设置于所述封装层远离所述基板的一侧，所述键合线的呈弯折状的一端与所述第二导电层相抵且电连接。
本申请的上述实施例所提供的芯片封装结构，多条键合线围绕目标器件，且多条键合线的一端与导电图案电连接，另一端呈弯折状且与第二导电层电连接。在导电图案传输接地信号的情况下，多条键合线及第二导电层接收来自导电图案的接地信号，多条键合线与第二导电层形成“包裹”目标器件的法拉第笼，可屏蔽器件之间的电磁干扰，提升器件的性能。
并且，将键合线的远离基板的一端设置成弯折状，在芯片封装结构的制备过程中，使键合线的呈弯折状的一端刚好与模具的内壁相抵，或键合线的呈弯折状的一端受模具的压力产生形变，利用键合线恢复形变的趋势(弯折状的一端提供向上的张力)使其抵在模具的内壁，这样，在模具内填充封装材料形成封装层后，可暴露键合线的呈弯折状的一端，从而在形成的第二导电层后，键合线的呈弯折状的一端可以与第二导电层相抵且电连接。通过这种设置方式，可避免采用激光烧蚀工艺，烧蚀封装层的顶部以露出键合线的端部，有利于提高每小时的产出、降低工艺成本。
在一些实施例中，所述键合线包括相连接的支撑段和弯折段，所述支撑段远离所述弯折段的一端与所述导电图案电连接。所述弯折段与所述支撑段之间的夹角为钝角，所述弯折段远离所述支撑段的一端与所述第二导电层电连接。
上述实施例中，键合线的支撑段用于与导电图案电连接、以及支撑弯折段，弯折段用于与第二导电层相抵且电连接。通过将键合线的弯折段与支撑段之间的夹角设置为钝角，在芯片封装结构的制备过程中，键合线受模具的压力产生形变，键合线恢复形变的趋势是沿垂直于基板的方向竖直向上的，以使键合线的弯折段抵在模具的内壁，这样，在模具内填充封装材料形成封装层后，可暴露弯折段远离支撑段的一端，从而在形成的第二导电层后，弯折段远离支撑段的一端可以与第二导电层电连接。
在一些实施例中，所述弯折段相较所述支撑段朝靠近所述目标器件的方向弯折。
上述实施例中，通过设置键合线的弯折段相较支撑段朝靠近目标器件的方向弯折，在芯片封装结构的制备过程中，键合线受模具的压力会继续沿弯折段的弯折方向形变，即键合线受力会朝靠近目标器件的方向形变，从而保证键合线与模具的顶部的内壁相抵，避免键合线与模具的侧壁相抵，这样，在模具内填充封装材料形成封装层后，封装层的顶部可暴露键合线的端部，从而在封装层远离基板的一侧形成第二导电层后，键合线可以与第二导电层相抵且电连接。
第四方面，提供了一种芯片封装结构的制备方法，该方法包括：形成带有多条键合线的基板，所述基板包括导电图案和目标器件，所述多条键合线围绕所述目标器件，且一端与所述导电图案电连接，另一端呈弯折状。将所述基板置于模具中，使所述多条键合线的呈弯折状的一端与所述模具的内壁相抵。在所述模具内填充封装材料，形成覆盖所述目标器件的封装层。移除所述模具，在所述封装层远离所述基板的一侧形成第二导电层，所述第二导电层与所述多条键合线的弯折的一端电连接。
本申请的上述实施例所提供的制备方法，将多条键合线的一端弯折，另一端与基板连接，然后将基板置于模具中，使多条键合线的弯折的一端与模具的内壁相抵，这样，在模具内填充封装材料后可暴露键合线的弯折的一端，从而在封装层远离基板的一侧形成的第二导电层后，键合线的呈弯折状的一端可以与第二导电层相抵且电连接。该制备方法可避免采用激光烧蚀工艺，烧蚀封装层的顶部以露出键合线的端部，有利于提高每小时的产出、降低工艺成本。
在一些实施例中，所述将所述基板置于模具中之前，还包括：基于所述多条键合线的弯折的一端到所述基板远离所述多条键合线的一面的垂直距离小于所述模具的内腔高度，调整相应的键合线，使所述垂直距离大于或等于所述模具的内腔高度。其中，所述模具的内腔高度为，沿垂直于所述基板的方向，所述模具相对的两个内壁之间的垂直距离。
上述实施例中，检测多条键合线的弯折的一端到基板远离多条键合线的一面的垂直距离，在该垂直距离小于模具的内腔高度的情况下，将基板置于模具中，键合线不能与模具的内壁接触，在模具内填充封装材料形成封装层后，封装层不能暴露键合线的端部。因此，需要调整相应的键合线，使其垂直距离大于或等于模具的内腔高度，然后再将基板置于模具中，键合线的弯折段受模具的压力向下弯折，使弯折段与支撑段之间的夹角减小，利用键合线恢复形变的趋势使其抵在模具的内壁上。
在一些实施例中，所述形成覆盖所述目标器件的封装层之后，还包括：对所述封装层远离所述基板一侧的表面进行处理，以暴露所述多条键合线的弯折的一端。
上述实施例中，在形成封装层之后，移除模具并检查键合线在封装层顶部的暴露情况，若键合线的端部暴露不完全，可研磨封装层远离基板一侧的表面，以使键合线的端部暴露完全，从而保证第二导电层与多条键合线的稳定电连接。或者，在键合线的端部在封装层顶部暴露完全的情况下，也可研磨封装层远离基板一侧的表面，以增加键合线的端部暴露的长度，从而在封装层远离基板的一侧形成第二导电层后，键合线的端部可嵌入第二导电层中，可增加键合线与第二导电层的接触面积，进一步保证第二导电层与多条键合线的稳定电连接。
第五方面，提供了一种电子设备，该电子设备包括电路板和芯片，其中，所述芯片包括如上任一实施例所述的芯片封装结构，所述芯片与所述电路板电连接。
可以理解地，本公开的上述实施例提供的电子设备，其所能达到的有益效果可参考上文中芯片封装结构的有益效果，此处不再赘述。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的电子设备的结构图；
图2为根据一些实施例的芯片的结构图；
图3为相关技术中的芯片封装结构的示意图；
图4A为根据一些实施例的一种芯片封装结构的结构图；
图4B为图4A中的芯片封装结构沿剖面线A-A＇的剖视图；
图5为根据一些实施例的另一种芯片封装结构的结构图；
图6A～图6F为根据一些实施例的制备芯片封装结构的多种流程图；
图7A为根据一些实施例的制备导电板的步骤图；
图7B为根据一些实施例的制备基板的步骤图；
图7C为根据一些实施例的导电板与基板对接的步骤图；
图7D为根据一些实施例的制备封装层的步骤图；
图8A为根据一些实施例的制备芯片封装结构的一种流程图；
图8B为根据一些实施例的制备芯片封装结构的另一种流程图；
图9A为根据一些实施例的制备导电板的步骤图；
图9B为根据一些实施例的在键合线的端部电镀焊锡或涂导电浆的步骤图；
图9C为根据一些实施例的键合线的一端沾取助焊剂的步骤图；
图9D为根据一些实施例的制备基板的步骤图；
图9E为根据一些实施例的导电板与基板对接的步骤图；
图9F为根据一些实施例的制备封装层的步骤图；
图10为根据一些实施例的另一种芯片封装结构的俯视图；
图11为图10中的芯片封装结构沿剖面线B-B＇的剖视图；
图12A～图12C为根据一些实施例的制备芯片封装结构的多种流程图；
图13A为根据一些实施例的制备基板的步骤图；
图13B为根据一些实施例的制备封装层的步骤图；
图13C为根据一些实施例的制备第二导电层的步骤图；
图14为根据一些实施例的又一种芯片封装结构的结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
在本公开的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例性地”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
本文中“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
在本公开的内容中，“在……上”、“上方”、和“之上”的含义应当以最宽泛的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”，还包括其间没有中间特征或层的在某物“上方”或“之上”的含义(即，直接在某物上)。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本申请的实施例提供一种电子设备，该电子设备例如可以为手机、平板电脑、个人数字助理(Personal Digital Assistant，简称PDA)、电视、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(Virtual Reality，简称VR)终端设备、增强现实(AugmentedReality，简称AR)终端设备、充电家用小型电器(例如豆浆机、扫地机器人)、无人机、雷达、航空航天设备和车载设备等不同类型的用户设备或者终端设备，本申请实施例对电子设备的具体形式不作特殊限制。
以下为了方便说明，以电子设备为手机为例进行举例说明，图1为根据一些实施例的电子设备的结构图；图2为根据一些实施例的芯片的结构图。
如图1所示，电子设备1主要包括盖板11、显示屏12、中框13以及后壳14。后壳14和显示屏12分别位于中框13的两侧，且中框13和显示屏12设置于后壳14内，盖板11设置在显示屏12远离中框13的一侧，显示屏12的显示面朝向盖板11。
其中，显示屏12可以是液晶显示屏(Liquid Crystal Display，简称LCD)，在此情况下，液晶显示屏包括液晶显示面板和背光模组，液晶显示面板设置在盖板11和背光模组之间，背光模组用于为液晶显示面板提供光源。上述显示屏12也可以为有机发光二极管(Organic Light Emitting Diode，简称OLED)显示屏。由于OLED显示屏为自发光显示屏，因而无需设置背光模组。
上述中框13包括承载板131以及绕承载板131一周的边框132。电子设备1中还包括设置于承载板131上的电路板15、电池、摄像头等电子元器件。
如图1所示，上述电子设备1还可以包括设置于电路板15上的芯片16，该芯片16与电路板15电连接。
如图2所示，芯片16包括芯片封装结构100，示例性地，芯片16还包括焊接组件17，芯片16可通过焊接组件17与电路板15电连接。
图3为相关技术中的芯片封装结构的示意图。
参见图3，芯片封装结构100＇包括基板2＇、键合线3＇和导电层4＇。
其中，基板2＇包括多个功能器件20＇，每个功能器件20＇被多条键合线3＇围绕，多条键合线3＇的一端与基板2＇连接，另一端与导电层4＇连接。芯片封装结构100＇还包括覆盖功能器件20＇的封装层5＇，该封装层5＇位于基板2＇与导电层4＇之间，以实现芯片的封装。
在制备上述芯片封装结构100＇的过程中，采用引线键合(wire bonding)工艺，将多条键合线3＇环绕功能器件20＇焊接于基板2＇上，使得键合线3＇垂直于基板2＇向上延伸。将基板2＇置于模具中，向模具中填充封装材料，形成包裹键合线3＇和功能器件20＇的封装层5＇。然后，采用激光烧蚀工艺，烧蚀封装层5＇的顶部，以在远离基板2＇的一端露出多条键合线3＇。最后，在封装层5＇的顶部形成导电层4＇，使多条键合线3＇与导电层4＇连接。通过这种方式，多条键合线3＇和导电层4＇形成“包裹”功能器件20＇的类似屏蔽笼的屏蔽结构。
但是，随着芯片的集成度的提高，基板2＇上功能器件20＇之间的间隔区域也在减小，可用于焊接键合线3＇的区域空间减小，增加了制备芯片封装结构100＇的工艺难度，且不利于提升工艺的良率。
为解决上述问题，本申请的一些实施例提供了一种芯片封装结构及其制备方法，图4A为根据一些实施例的一种芯片封装结构的结构图；图4B为图4A中的芯片封装结构沿剖面线A-A＇的剖视图。
如图4A和图4B所示，该芯片封装结构100包括基板2、键合线3、第一导电层4及封装层5。
其中，基板2包括目标器件20。
如图4A所示，第一导电层4设置在基板2上方。
如图4A所示，封装层5设置在基板20和第一导电层4之间，且封装层5包裹目标器件20，以实现目标器件20的封装。
如图4A和图4B所示，多条键合线3贯穿封装层5，且围绕目标器件20设置。并且，多条键合线3的一端与基板2电连接，另一端与第一导电层4电连接。
如图4A和图4B所示，基板2上包括与多条键合线3对应的凹槽230，及设置在凹槽230中的导电结构22，多条键合线3与基板2连接的一端与对应的凹槽230中的导电结构22电连接。
目前，随着芯片中高频模组的集成度的提高，高频模组中的器件之间的信号干扰问题也进一步凸显，例如，器件之间会产生电磁干扰(Electro-Magnetic Interference，简称EMI)，这会对高频模组的性能产生影响。
而本申请的上述实施例所提供的芯片封装结构100，多条键合线3围绕目标器件20，且多条键合线3的一端与导电结构22电连接，另一端与第一导电层4电连接。在基板2向导电结构22传输接地信号的情况下，多条键合线3及第一导电层4接收来自导电结构22的接地信号，多条键合线3与第一导电层4形成“包裹”目标器件20的法拉第笼，可屏蔽器件之间的电磁干扰，提升器件的性能。
并且，在键合线3与基板2连接的过程中，先在凹槽230内设置导电浆，然后将键合线3与导电浆接触，待导电浆固化后形成导电结构22，以实现键合线3与导电结构22的电连接。通过在基板2上设置凹槽230，可利用凹槽230容纳导电浆，避免导电浆外溢，保证键合线3与导电浆的接触，待导电浆固化形成导电结构22后，可保证将键合线3与导电结构22连接起来。
需要说明的是，上述“导电浆”应具有较好的导电性能，且在常温下为固态。例如，导电浆可包括熔融的焊锡、银浆或导电胶等。
此外，参考图4A，芯片封装结构100包括多个目标器件20，该多个目标器件20可以是具有多种功能的晶圆，例如，可以是具有处理、存储等功能的晶圆。芯片封装结构100是将多个目标器件20集成在一个封装内，实现一个基本完整功能的封装方案，因此，芯片封装结构100可称为系统级封装(System In a Package，简称SIP)结构。
在一些实施例中，如图4A和图4B所示，基板2还包括导电图案21，及设置于导电图案21上的绝缘层23，凹槽230贯穿绝缘层23，且暴露导电图案21，凹槽230中的导电结构22与导电图案21电连接。通过形成贯穿绝缘层23的凹槽230，使凹槽230暴露导电图案21，以便于凹槽230中的导电结构22与导电图案21电连接。
需要说明的是，该导电图案21可以是基板2上的公共电路的一部分，例如，导电图案21可以是公共电路的走线或导电膜层。并且，参考图4B，可根据多个凹槽230和多个导电结构22在平面内的排布，设计“导电图案21”的平面图案，以便于导电结构22与导电图案21的电连接。
在一些实施例中，导电图案21被配置为传输公共电压信号，或者，传输接地信号。
可以理解的是，结合图4A，在导电图案21被配置为传输公共电压信号的情况下，公共电压信号经导电结构22、键合线3传输至第一导电层4，基于此，可在第一导电层4的上方连接其它目标器件20，实现了多个目标器件20沿竖直方向的叠层设计，后文会对此设计进行描述。
前文提到，在导电图案21被配置为传输接地信号的情况下，导电结构22接收该接地信号，多条键合线3及第一导电层4接收来自导电结构22的接地信号，多条键合线3与第一导电层4形成“包裹”目标器件20的法拉第笼，可屏蔽器件之间的电磁干扰，提升器件的性能。
在一些实施例中，如图4A所示，多条键合线3的一端位于对应的凹槽230中的导电结构22内。
通过上述设置方式，在键合线3与基板2连接的过程中，将键合线3插入凹槽230内的导电浆中，凹槽230可限制键合线3沿基板2所在平面的方向的位移，待导电浆固化形成导电结构22后，保证键合线3与导电结构22的稳定连接。并且，键合线3的端部位于导电结构22内，可增加键合线3与导电结构22的接触面积，从而可提高键合线3与导电结构22的电连接的稳定性。
图5为根据一些实施例的另一种芯片封装结构的结构图。
参见图5，多条键合线3与第一导电层4连接的一端呈弯折状。
可以理解的是，在将键合线3与第一导电层4连接的过程中，例如，采用焊接的方式，将键合线3的弯折状的一端与第一导电层4焊接，键合线3的弯折设计可增加其与第一导电层4的接触面积，从而提高了键合线3与第一导电层4的连接强度和稳定性。
图6A～图6F为根据一些实施例的制备芯片封装结构的多种流程图；图7A为根据一些实施例的制备导电板的步骤图；图7B为根据一些实施例的制备基板的步骤图；图7C为根据一些实施例的导电板与基板对接的步骤图；图7D为根据一些实施例的制备封装层的步骤图。
如图6A所示，芯片封装结构100的制备方法包括如下S10～S40：
S10：参见图7A，形成带有多条键合线3的导电板40，多条键合线3围绕导电板40的目标区域T。
需要说明的是，“目标区域T”是指，后续在将导电板40与基板2对接之后，导电板40中与目标器件20相对的区域。通过使多条键合线3围绕导电板40的目标区域T，以便于在将导电板40与基板2对接之后，多条键合线3可以围绕基板2上的目标器件20。
示例性地，参考图7A，可将多条键合线3的一端焊接在导电板40上，焊料固化形成焊接部L，通过焊接部L将键合线3与导电板40连接起来。
S20：参见图7B，在基板2上设置导电浆220，导电浆220位于导电图案21的上方，且与导电图案21电连接。
需要说明的是，导电浆220的设置深度应考虑键合线3的长度、焊接所需的导电浆220的量以及导电浆220具有流动性等因素，保证导电浆220的设置深度满足后续与键合线3的接触和连接。
示例性地，导电浆220可包括银浆。
在一些示例中，如图6B所示，在S20：在基板2上设置导电浆220之前，制备方法还包括如下S19：
S19：参见图7B，在导电图案21的上方形成多个凹槽230，以暴露导电图案21，多个凹槽230围绕目标器件20。
示例性地，可先形成覆盖导电图案21的绝缘层23，刻蚀该绝缘层23以形成多个暴露导电图案21的凹槽230，该多个凹槽230围绕目标器件20设置。
基于此，如图6C所示，S20：在基板2上设置导电浆220，包括如下S201：
S201：参见图7B，在多个凹槽230内设置导电浆220。
可以理解的是，由于导电浆220具有流动性，可利用凹槽230容纳导电浆220，避免导电浆220外溢，以便后续在将导电板40与基板2对接的过程中，键合线3可以与导电浆的接触并连接。
S30：参见图7C，将导电板40带有键合线3的一侧与基板2设置有导电浆220的一侧对接，沿垂直于基板2的方向Z，使目标区域T与目标器件20相对，且使多条键合线3的另一端与导电浆220连接，该多条键合线3围绕目标器件20。
在一些示例中，如图6D所示，S30：将导电板40带有键合线3的一侧与基板2设置有导电浆220的一侧对接，包括如下S301～S303：
S301：参见图7A和图7C，将导电板40带有键合线3的一侧与基板2设置有导电浆220的一侧对准，沿垂直于基板2的方向Z，使凹槽230与键合线3相对。
可以理解的是，采用翻转焊接的方式，将图7A中的导电板40翻转180°，然后将导电板40带有键合线3的一侧与基板2设置有导电浆220的一侧对准。
示例性地，导电板40和基板2上均设置有对位标记，可分别采集导电板40和基板2上的对位标记的位置信息，沿基板2所在的平面的方向，若导电板40上的对位标记与基板2上的对位标记的距离满足距离阈值，则表征导电板40与基板2已对准。
并且，在导电板40与基板2对准的情况下，沿垂直于基板2的方向Z，使基板2上的凹槽230与导电板40上的键合线3相对，以保证后续键合线3可以插入凹槽230内。
S302：参见图7C，将键合线3远离导电板40的一端插入凹槽230内的导电浆220中，可增大键合线3与导电浆220的接触面积，提高键合线3与导电浆220的电连接的稳定性。
S303：将导电浆220固化，形成导电结构22。
示例性地，可通过降低导电浆220的温度，例如，通过装夹基板2的夹具对导电浆220进行降温，使导电浆220固化以形成导电结构22，通过导电结构22可实现键合线3与导电图案21的电连接。
S40：参见图7D，在导电板40与基板2之间填充封装材料，形成封装层5。
在一些示例中，参见图7A和图7C，导电板40包括载体41，及设置于载体41上的第一导电层4，多条键合线3的一端与第一导电层4连接。
示例性地，第一导电层4可以是具有柔性的金属箔，由于金属箔具有轻薄的特点，有利于实现芯片封装结构100的轻薄化。并且，通过设置载体41，可用于给金属箔提供支撑，可避免在制备的过程中金属箔产生形变。
例如，第一导电层4可以是铜箔，键合线3的材料可包括铜钯合金，铜钯合金与铜箔的焊接性能较好，可保证键合线3与第一导电层4焊接的稳定性。又例如，键合线3的材料还可以包括金、银、铜等，本申请的实施例不限于此。
基于此，如图6E所示，S40：在导电板40与基板2之间填充封装材料之后，制备方法还包括如下S41：
S41：结合图7C和图7D，将载体41从第一导电层4上分离，以完成芯片封装结构100的制备。
在芯片封装结构100制备完成后，可采用激光在芯片封装结构100上打印标识以及对应用芯片封装结构100的芯片16进行性能测试。
本申请的上述实施例所提供的制备方法，预先将多条键合线3的一端焊接于导电板40上以形成封装结构，然后在基板2上设置导电浆220，使多条键合线3的另一端与导电浆220连接，待导电浆220固化即可实现导电板40与基板2的对接，避免直接在基板2上焊接键合线3而受目标器件20排布的影响，实现了在基板2上目标器件20之间的狭小区域内与键合线3对接，从而降低了制备芯片封装结构100的工艺难度，且有利于提升工艺的良率。
并且，由于键合线3焊接于导电板40上，避免直接在基板2上焊接键合线3而受目标器件20排布的影响，从而避免了基板2的狭小区域对于键合线3的直径的限制。即，采用上述制备方法，可使用直径较大的键合线3，键合线3的直径范围为0.8mil～4mil，例如，键合线3的直径可以为0.8mil、1.2mil、1.5mil、1.7mil、2.0mil、2.5mil、3.0mil或4.0mil。在多条键合线3接收来自导电图案21的接地信号的情况下，可提高多条键合线3对电磁干扰的屏蔽效果，提升目标器件20的性能。
在一些实施例中，如图6F所示，在S10：形成带有多条键合线3的导电板40之后，S30：将导电板40带有键合线3的一侧与基板2设置有导电浆220的一侧对接之前，上述制备方法还包括如下S11～S13：
S11：参见图7A，检测多条键合线3的高度H1，“键合线3的高度H1”为，键合线3远离导电板40的一端到导电板40连接键合线3的一侧表面的垂直距离。
S12：基于多条键合线3的高度H1均处于目标高度范围内，将导电板40与基板2对接。
S13：基于至少一条键合线3的高度H1处于目标高度范围外，调整相应键合线3的高度H1至目标高度范围内，将导电板40与基板2对接。
需要说明的是，结合图7A和图7C，键合线3的“目标高度范围”的下限值应满足大于或等于目标器件20的高度这一条件，其上限值与芯片封装结构100的总高度正相关，可根据芯片封装结构100的具体应用场景设定。
可以理解的是，在多条键合线3的高度H1均处于目标高度范围内的情况下，在将导电板40与基板2对接之后，多条键合线3均可与基板2接触，保证键合线3与基板2上的导电浆220电连接。
例如，在键合线3的高度H1等于目标器件20的高度的情况下，键合线3刚好可与导电浆220接触并电连接。
在至少一条键合线3的高度H1处于目标高度范围外的情况下，即在至少一条键合线3的高度H1小于目标器件20的高度的情况下，在将导电板40与基板2对接之后，该至少一条键合线3不能与基板2接触，键合线3不能与基板2上的导电浆220电连接。因此，需要调整相应键合线3的高度H1至目标高度范围内，再将导电板40与基板2对接，以使键合线3可与基板2上的导电浆220接触并电连接。
本申请的一些实施例还提供了一种芯片封装结构的制备方法，图8A为根据一些实施例的制备芯片封装结构的一种流程图；图8B为根据一些实施例的制备芯片封装结构的另一种流程图；图9A为根据一些实施例的制备导电板的步骤图；图9B为根据一些实施例的在键合线的端部电镀焊锡或涂导电浆的步骤图；图9C为根据一些实施例的键合线的一端沾取助焊剂的步骤图；图9D为根据一些实施例的制备基板的步骤图；图9E为根据一些实施例的导电板与基板对接的步骤图；图9F为根据一些实施例的制备封装层的步骤图。
以下将要介绍的芯片封装结构100的制备方法，与前文所述的第一种制备方法类似，如图8A所示，该制备方法可包括如下S10＇～S40＇：
S10＇：参见图9A，形成带有多条键合线3的导电板40，多条键合线3围绕导电板40的目标区域T。
需要说明的是，导电板40包括第一导电层4，多条键合线3的一端与第一导电层4连接。
示例性地，第一导电层4可以是具有刚性的金属板，在制备的过程中，不需要提供载体来支撑第一导电层4，并且，采用刚性的金属板有利于提高芯片封装结构100的结构强度。例如，第一导电层4可以是不锈钢板。
在一些示例中，如图8B所示，在形成带有多条键合线3的导电板40之后，S30＇之前，制备方法还包括如下S11＇：
S11＇：参见图9B，在键合线3远离导电板40的一端设置焊料24，和/或，在键合线3远离导电板40的一端设置导电浆220。
可以理解的是，在键合线3远离导电板40的一端电镀焊料24，或涂导电浆220，或既电镀焊料24、又涂导电浆220，以在后续将导电板40与基板2对接的过程中，有利于提高键合线3与基板1的连接强度。
示例性地，焊料24的材料可包括焊锡，导电浆220可包括银浆。
在一些示例中，如图8B所示，S11＇：在键合线3远离导电板40的一端设置焊料24，和/或，在键合线3远离导电板40的一端设置导电浆220之后，制备方法还包括如下S12＇：
S12＇：参见图9C，将键合线3远离导电板40的一端设置助焊剂25。
可以理解的是，在键合线3远离导电板40的一端具有焊料24和/或导电浆220的情况下，再沾取助焊剂25，以在后续将导电板40与基板2对接的过程中，可进一步提高键合线3与基板1的焊接效果，以提高二者的连接强度。
S20＇：参见图9D，在基板2上设置导电浆220，导电浆220位于导电图案21的上方，且与导电图案21电连接。
示例性地，导电浆220可包括熔融的焊料，例如焊锡，在此情况下，基于键合线3远离导电板40的一端电镀焊料24，焊料24与导电浆220的焊接性能较好，在后续将导电板40与基板2对接的过程中，有利于提高键合线3与基板1上导电浆220的连接强度。
S30＇：参见图9E，将导电板40带有键合线3的一侧与基板2设置有导电浆220的一侧对接，沿垂直于基板2的方向Z，使目标区域T与目标器件20相对，且使多条键合线3的另一端与导电浆220连接，该多条键合线3围绕目标器件20。
S40＇：参见图9F，在导电板40与基板2之间填充封装材料，形成封装层5。
本申请的上述实施例所提供的制备方法，与前文所述的第一种制备方法类似，因此，着重描述与第一种制备方法的区别之处，但本申请的上述实施例并不局限于此。
本申请的一些实施例还提供了一种芯片封装结构及其制备方法，图10为根据一些实施例的另一种芯片封装结构的俯视图；图11为图10中的芯片封装结构沿剖面线B-B＇的剖视图。
如图10和图11所示，该芯片封装结构100包括基板2、键合线3、封装层5及第二导电层6。
其中，基板2包括目标器件20和导电图案21。
需要说明的是，“导电图案21”可以是基板2上的走线或导电膜层，用于传输电压信号。
如图11所示，封装层5覆盖目标器件20，以实现目标器件20的封装。
如图10和图11所示，多条键合线3贯穿封装层5，且围绕目标器件20。并且，多条键合线3的一端与导电图案21电连接，另一端呈弯折状。
示例性地，键合线3的一端可与导电图案21焊接在一起，以实现键合线3与导电图案21的电连接。
如图11所示，第二导电层6设置于封装层5远离基板2的一侧，键合线3的呈弯折状的一端与第二导电层6相抵且电连接。
本申请的上述实施例所提供的芯片封装结构100，多条键合线3围绕目标器件20，且多条键合线3的一端与导电图案21电连接，另一端呈弯折状且与第二导电层6电连接。在导电图案21传输接地信号的情况下，多条键合线3及第二导电层6接收来自导电图案21的接地信号，多条键合线3与第二导电层6形成“包裹”目标器件20的法拉第笼，可屏蔽器件之间的电磁干扰，提升器件的性能。
并且，将键合线3的远离基板2的一端设置成弯折状，在芯片封装结构100的制备过程中，使键合线3的呈弯折状的一端刚好与模具的内壁相抵，或键合线3的呈弯折状的一端受模具的压力产生形变，利用键合线3恢复形变的趋势(弯折状的一端提供向上的张力)使其抵在模具的内壁，这样，在模具内填充封装材料形成封装层5后，可暴露键合线3的呈弯折状的一端，从而在形成的第二导电层6后，键合线3的呈弯折状的一端可以与第二导电层6相抵且电连接。通过这种设置方式，可避免采用激光烧蚀工艺，烧蚀封装层5的顶部以露出键合线3的端部，有利于提高每小时的产出(Unit Per Hour，简称UPH)、降低工艺成本。
在一些实施例中，如图11所示，键合线3包括相连接的支撑段31和弯折段32，其中，支撑段31远离弯折段32的一端与导电图案21电连接。弯折段32与支撑段31之间的夹角θ为钝角，且弯折段32远离支撑段31的一端与第二导电层6电连接。
可以理解的是，键合线3的支撑段31用于与导电图案21电连接、以及支撑弯折段32，弯折段32用于与第二导电层相抵且电连接。
通过将键合线3的弯折段32与支撑段31之间的夹角θ设置为钝角，在芯片封装结构100的制备过程中，键合线3受模具的压力产生形变，键合线3恢复形变的趋势是沿垂直于基板2的方向Z竖直向上的，以使键合线3的弯折段32抵在模具的内壁，这样，在模具内填充封装材料形成封装层5后，可暴露弯折段32远离支撑段31的一端，从而在形成的第二导电层6后，弯折段32远离支撑段31的一端可以与第二导电层6电连接。
在一些实施例中，如图10和图11所示，键合线3的弯折段32相较支撑段31朝靠近目标器件20的方向弯折。
通过设置键合线3的弯折段32相较支撑段31朝靠近目标器件20的方向弯折，在芯片封装结构100的制备过程中，键合线3受模具的压力会继续沿弯折段32的弯折方向形变，即键合线3受力会朝靠近目标器件20的方向形变，从而保证键合线3与模具的顶部的内壁相抵，避免键合线3与模具的侧壁相抵，这样，在模具内填充封装材料形成封装层5后，封装层5的顶部可暴露键合线3的端部，从而在封装层5远离基板2的一侧形成第二导电层6后，键合线3可以与第二导电层6相抵且电连接。
需要注意的是，在芯片封装结构100的制备过程中，键合线3受模具的压力朝靠近目标器件20的方向形变，但键合线3不会与目标器件20发生接触，以避免键合线3产生形变而导致键合线3与模具的顶部的内壁无法相抵。
图12A～图12C为根据一些实施例的制备芯片封装结构的多种流程图；图13A为根据一些实施例的制备基板的步骤图；图13B为根据一些实施例的制备封装层的步骤图；图13C为根据一些实施例的制备第二导电层的步骤图。
如图12A所示，芯片封装结构100的制备方法包括如下S50～S80：
S50：参见图13A，形成带有多条键合线3的基板2，多条键合线3围绕目标器件20设置，且一端与导电图案21电连接，另一端呈弯折状。
需要说明的是，键合线3包括相连接的支撑段31和弯折段32，弯折段32与支撑段31之间的夹角θ＇为钝角。并且，由于图13A中的键合线3还未置于模具内，即键合线3未受模具的压力而产生形变，因此，该夹角θ＇应大于图11中示出的弯折段32与支撑段31之间的夹角θ。
并且，如图13A所示，键合线3的弯折段32在基板2上的正投影，该正投影沿第一方向X的尺寸为d1，该正投影沿第二方向Y的尺寸为d2，弯折段32沿垂直于基板2的方向Z的尺寸为d3，可通过调整弯折段32的参数d1、d2和d3，来调整弯折段32与支撑段31之间的夹角θ＇，即调整键合线3的弯折程度。
示例性地，参考图13A，可将多条键合线3的端部焊接在基板2的导电图案21上，焊料固化形成焊接部L，通过焊接部L将键合线3与导电图案21连接起来。
S60：参见图13B，将基板2置于模具7中，使多条键合线3的弯折的一端与模具7的内壁相抵。
如图12B所示，在S60：将基板2置于模具7中之前，制备方法还包括如下S51～S53：
S51：参见图13A，检测多条键合线3的弯折的一端到基板2远离多条键合线3的一面的垂直距离H2。
S52：基于垂直距离H2大于或等于模具7的内腔高度H3，将基板2置于模具7中。
S53：基于垂直距离H2小于模具7的内腔高度H3，调整相应的键合线3，使垂直距离H2大于或等于模具7的内腔高度H3，将基板2置于模具7中。
需要说明的是，参考图13B，模具7的“内腔高度H3”为，沿垂直于基板2的方向Z，模具7相对的两个内壁之间的垂直距离。
可以理解的是，结合图13A和图13B，在垂直距离H2大于模具7的内腔高度H3的情况下，将基板2置于模具7中，键合线3的弯折段32受模具7的压力向下弯折，使弯折段32与支撑段31之间的夹角由θ＇减小为θ，利用键合线3恢复形变的趋势使其抵在模具7的内壁上。
在垂直距离H2等于模具7的内腔高度H3的情况下，将基板2置于模具7中，键合线3刚好抵在模具7的内壁上，模具7不会向键合线3施加压力。
在垂直距离H2小于模具7的内腔高度H3的情况下，将基板2置于模具7中，键合线3不能与模具7的内壁接触，在模具7内填充封装材料形成封装层5后，封装层5不能暴露键合线3的端部。因此，需要调整相应的键合线3，使其垂直距离H2大于或等于模具7的内腔高度H3，然后再将基板2置于模具7中。
S70：继续参见图13B，在模具7内填充封装材料，形成覆盖目标器件20的封装层5。
可以理解的是，参考图13B，键合线3的弯折的一端与模具7的内壁相抵，在模具7内填充封装材料形成封装层5后，可暴露键合线3的呈弯折状的一端，以便于后续形成的第二导电层6与键合线3暴露的端部电连接。
S80：参见图13C，移除模具7，在封装层5远离基板2的一侧形成第二导电层6，该第二导电层6与多条键合线3的弯折的一端电连接。
示例性地，可采用物理气相沉积(Physical Vapor Deposition，简称PVD)工艺，或采用溅射(sputter)工艺，在封装层5远离基板2的一侧形成第二导电层6。
在一些示例中，如图12C所示，在S70：在模具7内填充封装材料，形成覆盖目标器件20的封装层5之后，制备方法还包括如下S81：
S81：对封装层5远离基板2一侧的表面进行处理，以暴露多条键合线3的弯折的一端。
可以理解的是，参考图13B和图13C，在形成封装层5之后，移除模具7并检查键合线3在封装层5顶部的暴露情况，若键合线3的端部暴露不完全，可研磨封装层5远离基板2一侧的表面，以使键合线3的端部暴露完全，从而保证第二导电层6与多条键合线3的稳定电连接。
或者，在键合线3的端部在封装层5顶部暴露完全的情况下，也可研磨封装层5远离基板2一侧的表面，以增加键合线3的端部暴露的长度，从而在封装层5远离基板2的一侧形成第二导电层6后，键合线3的端部可嵌入第二导电层6中，可增加键合线3与第二导电层6的接触面积，进一步保证第二导电层6与多条键合线3的稳定电连接。
本申请的上述实施例所提供的制备方法，将多条键合线3的一端弯折，另一端与基板2连接，然后将基板2置于模具7中，使多条键合线3的弯折的一端与模具7的内壁相抵，这样，在模具7内填充封装材料后可暴露键合线3的弯折的一端，从而在封装层5远离基板2的一侧形成的第二导电层6后，键合线3的呈弯折状的一端可以与第二导电层6相抵且电连接。该制备方法可避免采用激光烧蚀工艺，烧蚀封装层5的顶部以露出键合线3的端部，有利于提高每小时的产出、降低工艺成本。
此外，本申请的一些实施例还提供了一种芯片封装结构，图14为根据一些实施例的又一种芯片封装结构的结构图。
参见图14，芯片封装结构100包括基板2、键合线3、导电层8和重新布线层10。
其中，基板2包括设置于其上表面和下表面的多个目标器件20，该多个目标器件20共用一个基板2，且均与基板2电连接。多条键合线3的一端与基板2电连接，另一端与导电层8电连接。导电层8可通过第一焊接件91与重新布线层10电连接，重新布线层10可通过第二焊接件92与电子设备1中的电路板15电连接。电路板15所传输的公共电压信号，可经第二焊接件92、重新布线层10、第一焊接件91、导电层8和键合线3传输至基板2，以向多个目标器件20供电。
上述芯片封装结构100中，多个目标器件20沿竖直方向叠层设计，该芯片封装结构100即称为叠层封装(Package on Package，简称PoP)结构。
本申请的一些实施例还提供了上述芯片封装结构100的制备方法，参考图14，预先将多条键合线3的一端焊接于导电层8上以形成封装结构，然后在基板2上设置导电浆，使多条键合线3的另一端与导电浆连接，待导电浆固化即可实现导电层8与基板2的对接，避免直接在基板2上焊接键合线3而受目标器件20排布的影响，实现了在基板2上目标器件20之间的狭小区域内与键合线3对接，从而降低了制备芯片封装结构100的工艺难度，且有利于提升工艺的良率。
本申请的一些实施例所提供的芯片16及电子设备1，包括上述任一实施例所提供的芯片封装结构100，其所能达到的有益效果可参考上文中芯片封装结构100的有益效果，此处不再赘述。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种芯片封装结构的制备方法，其特征在于，包括：
形成带有多条键合线的导电板，所述多条键合线围绕所述导电板的目标区域；
在基板上设置导电浆；所述基板包括导电图案，所述导电浆与所述导电图案电连接；所述基板还包括目标器件；
将所述导电板带有所述键合线的一侧与所述基板设置有导电浆的一侧对接，使所述目标区域与所述目标器件相对，且使所述多条键合线的另一端与所述导电浆连接；所述多条键合线围绕所述目标器件；
在所述导电板与所述基板之间填充封装材料，形成封装层。
2.根据权利要求1所述的制备方法，其特征在于，所述形成设置有导电浆的基板之前，还包括：
在所述导电图案的上方形成多个凹槽，以暴露所述导电图案；所述多个凹槽围绕所述目标器件；
所述形成设置有导电浆的基板，包括：
在所述多个凹槽内设置导电浆。
3.根据权利要求2所述的制备方法，其特征在于，所述将所述导电板带有所述键合线的一侧与所述基板设置有导电浆的一侧对接，包括：
将所述导电板带有所述键合线的一侧与所述基板设置有导电浆的一侧对准，使所述凹槽与所述键合线相对；
将所述键合线远离所述导电板的一端插入所述凹槽内的导电浆中；
将所述导电浆固化，形成导电结构。
4.根据权利要求1～3中任一项所述的制备方法，其特征在于，所述将所述导电板带有所述键合线的一侧与所述基板设置有导电浆的一侧对接之前，还包括：
在所述键合线远离所述导电板的一端设置焊料，和/或，在所述键合线远离所述导电板的一端设置导电浆。
5.根据权利要求4所述的制备方法，其特征在于，所述在所述键合线远离所述导电板的一端设置焊料，和/或，在所述键合线远离所述导电板的一端设置导电浆之后，还包括：
在所述键合线远离所述导电板的一端设置助焊剂。
6.根据权利要求1～5中任一项所述的制备方法，其特征在于，所述导电板包括载体，及设置于所述载体上的第一导电层，所述多条键合线的一端与所述第一导电层连接；
所述在所述导电板与所述基板之间填充封装材料之后，还包括：
将所述载体从所述第一导电层上分离。
7.根据权利要求1～6中任一项所述的制备方法，其特征在于，所述将所述导电板带有所述键合线的一侧与所述基板设置有导电浆的一侧对接之前，还包括：
基于至少一条所述键合线的高度处于目标高度范围外，调整相应键合线的高度至所述目标高度范围内；
其中，所述键合线的高度为，所述键合线远离所述导电板的一端到所述导电板连接键合线的一侧表面的垂直距离。
8.一种芯片封装结构，其特征在于，包括：
基板，包括目标器件；
第一导电层，设置在所述基板上方；
封装层，设置在所述基板和所述第一导电层之间，包裹所述目标器件；
多条键合线，贯穿所述封装层，且围绕所述目标器件设置；所述多条键合线的一端与所述基板电连接，所述多条键合线的另一端与所述第一导电层电连接；
其中，所述基板上包括与所述多条键合线对应的凹槽，及设置在所述凹槽中的导电结构，所述多条键合线与所述基板连接的一端与对应的凹槽中的导电结构电连接。
9.根据权利要求8所述的芯片封装结构，其特征在于，所述多条键合线的一端位于对应的凹槽中的所述导电结构内。
10.根据权利要求8或9所述的芯片封装结构，其特征在于，所述多条键合线与所述第一导电层连接的一端呈弯折状。
11.根据权利要求8～10中任一项所述的芯片封装结构，其特征在于，所述键合线的直径范围为0.8mil～4mil。
12.根据权利要求8～11中任一项所述的芯片封装结构，其特征在于，所述基板还包括导电图案，及设置于所述导电图案上的绝缘层；
所述凹槽贯穿所述绝缘层，且暴露所述导电图案；
所述凹槽中的所述导电结构与所述导电图案电连接。
13.根据权利要求12所述的芯片封装结构，其特征在于，所述导电图案被配置为，传输公共电压信号；或，传输接地信号。
14.一种芯片封装结构，其特征在于，包括：
基板，包括目标器件和导电图案；
封装层，覆盖所述目标器件；
多条键合线，贯穿所述封装层，且围绕所述目标器件；所述键合线的一端与所述导电图案电连接，另一端呈弯折状；
第二导电层，设置于所述封装层远离所述基板的一侧；所述键合线的呈弯折状的一端与所述第二导电层相抵且电连接。
15.根据权利要求14所述的芯片封装结构，其特征在于，所述键合线包括相连接的支撑段和弯折段；
所述支撑段远离所述弯折段的一端与所述导电图案电连接；
所述弯折段与所述支撑段之间的夹角为钝角，所述弯折段远离所述支撑段的一端与所述第二导电层电连接。
16.根据权利要求15所述的芯片封装结构，其特征在于，所述弯折段相较所述支撑段朝靠近所述目标器件的方向弯折。
17.一种芯片封装结构的制备方法，其特征在于，包括：
形成带有多条键合线的基板；所述基板包括导电图案和目标器件，所述多条键合线围绕所述目标器件，且一端与所述导电图案电连接，另一端呈弯折状；
将所述基板置于模具中，使所述多条键合线的呈弯折状的一端与所述模具的内壁相抵；
在所述模具内填充封装材料，形成覆盖所述目标器件的封装层；
移除所述模具，在所述封装层远离所述基板的一侧形成第二导电层；所述第二导电层与所述多条键合线的弯折的一端电连接。
18.根据权利要求17所述的制备方法，其特征在于，所述将所述基板置于模具中之前，还包括：
基于所述多条键合线的弯折的一端到所述基板远离所述多条键合线的一面的垂直距离小于所述模具的内腔高度，调整相应的键合线，使所述垂直距离大于或等于所述模具的内腔高度；
其中，所述模具的内腔高度为，沿垂直于所述基板的方向，所述模具相对的两个内壁之间的垂直距离。
19.根据权利要求17或18所述的制备方法，其特征在于，所述形成覆盖所述目标器件的封装层之后，还包括：
对所述封装层远离所述基板一侧的表面进行处理，以暴露所述多条键合线的弯折的一端。
20.一种电子设备，其特征在于，包括：
电路板；
芯片，包括如权利要求8～16中任一项所述的芯片封装结构；所述芯片与所述电路板电连接。
CN202210423579.7A 2022-04-21 2022-04-21 芯片封装结构及其制备方法、电子设备 Pending CN116978798A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210423579.7A CN116978798A (zh) 2022-04-21 2022-04-21 芯片封装结构及其制备方法、电子设备
PCT/CN2023/089033 WO2023202587A1 (zh) 2022-04-21 2023-04-18 芯片封装结构及其制备方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210423579.7A CN116978798A (zh) 2022-04-21 2022-04-21 芯片封装结构及其制备方法、电子设备

Publications (1)

Publication Number Publication Date
CN116978798A true CN116978798A (zh) 2023-10-31

Family

ID=88419188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210423579.7A Pending CN116978798A (zh) 2022-04-21 2022-04-21 芯片封装结构及其制备方法、电子设备

Country Status (2)

Country Link
CN (1) CN116978798A (zh)
WO (1) WO2023202587A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189507A (en) * 1986-12-17 1993-02-23 Raychem Corporation Interconnection of electronic components
US5742100A (en) * 1995-03-27 1998-04-21 Motorola, Inc. Structure having flip-chip connected substrates
WO2007026499A1 (ja) * 2005-08-30 2007-03-08 Matsushita Electric Industrial Co., Ltd. 基板構造および電子機器
US9935075B2 (en) * 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
JP6672113B2 (ja) * 2016-09-09 2020-03-25 Ｔｏｗａ株式会社 電子回路装置及び電子回路装置の製造方法
US20200168557A1 (en) * 2018-11-28 2020-05-28 Chung-Che Tsai Semiconductor package and fabrication method thereof
US11239179B2 (en) * 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof

Also Published As

Publication number Publication date
WO2023202587A1 (zh) 2023-10-26

Similar Documents

Publication Publication Date Title
US11476172B2 (en) Radio frequency module
CN102810526B (zh) 功率变换装置、半导体装置及功率变换装置的制造方法
US20040021212A1 (en) Semiconductor device, method for manufacturing an electronic equipment, electronic equipment, and portable information terminal
TWI528625B (zh) 具有波導管天線之半導體封裝件及其製造方法
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
JP2013162128A (ja) パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法
KR20060080549A (ko) 반도체 장치
US6617200B2 (en) System and method for fabricating a semiconductor device
CN103281858A (zh) 印刷电路板及其制造方法、倒装芯片封装件及其制造方法
CN103811444B (zh) 电子装置、系统级封装模块及系统级封装模块的制造方法
CN116978798A (zh) 芯片封装结构及其制备方法、电子设备
JP7173487B2 (ja) 半導体装置
JP2009164240A (ja) 半導体装置
CN116095952A (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
CN102084481B (zh) 用于高温应用的平面电功率电子模块以及相应的制造方法
US11784625B2 (en) Packaging method and package structure for filter chip
US11437306B2 (en) Electronics unit with integrated metallic pattern
CN117500155B (zh) 框架板、电路板组件、终端装置及框架板的制作方法
JP2006049602A (ja) 半導体装置およびその製造方法
US11049781B1 (en) Chip-scale package device
CN221264064U (zh) 可挠性线路板、薄膜覆晶封装结构
CN113453428B (zh) 电路板及所述电路板的制作方法
US20230230906A1 (en) Manufacturing of electronic components
US10679920B2 (en) Semiconductor device having semiconductor package in a wiring board opening
WO2021195903A1 (zh) 系统级封装及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication