CN116918485A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN116918485A
CN116918485A CN202280001549.5A CN202280001549A CN116918485A CN 116918485 A CN116918485 A CN 116918485A CN 202280001549 A CN202280001549 A CN 202280001549A CN 116918485 A CN116918485 A CN 116918485A
Authority
CN
China
Prior art keywords
pixel circuit
substrate
display panel
pixel
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280001549.5A
Other languages
English (en)
Inventor
韩影
徐攀
张星
罗程远
赵冬辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116918485A publication Critical patent/CN116918485A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示面板，其中，包括：衬底基板(21)；设置在衬底基板(21)上的多个像素电路(D)，至少一个像素电路(D)包括驱动晶体管(T21)和第一开关晶体管(T22)；显示面板还包括：设置在衬底基板(21)上的有源层(22)，有源层(22)包括第一有源部(A1)和第二有源部(A2)；第一有源部(A1)用于形成驱动晶体管(T21)的沟道部，第二有源部(A2)用于形成第一开关晶体管(T22)的第二极连接部；以及，设置在有源层(22)背离衬底基板(21)一侧的第一导电层(23)；第一导电层(23)包括第一导电部(S1)，第一导电部(S1)的一部分用于形成驱动晶体管(T21)的栅极，第一导电部(S1)的另一部分与第二有源部(A2)电连接；以及，驱动晶体管(T21)的沟道部的沟道长度(L)大于沟道宽度(W)。

Description

显示面板和显示装置
本申请要求于2021年12月9日提交的申请No.CN202111499616.4的优先权。上述申请中的每个在此通过引用以其整体并入以用于所有目的。
技术领域
本公开涉及显示技术领域，具体地涉及一种显示面板和显示装置。
背景技术
随着时代的发展，人们对显示器的显示性能不断地提出更高的画质需求，例如，目前需要一种能够在低灰阶下具有良好显示效果的显示器。在相关技术中，可以依据HDR10曲线调整显示器的灰阶-亮度变化曲线，从而在低灰阶下，实现较细致的亮度切分。但是，即便如此，在低灰阶下一个灰阶步长所对应的亮度变化仍然较大，依旧难以满足显示需求。
发明内容
鉴于上述问题，本公开提供一种显示面板和显示装置。
根据本公开的第一个方面，提供了一种显示面板，其中，包括：
衬底基板；
设置在所述衬底基板上的多个像素电路，至少一个所述像素电路包括驱动晶体管和第一开关晶体管；
所述显示面板还包括：
设置在所述衬底基板上的有源层，所述有源层包括第一有源部和第二有源部；所述第一有源部用于形成所述驱动晶体管的沟道部，所述第二有源部用于形成所述第一开关晶体管的第二极连接部；以及，
设置在所述有源层背离所述衬底基板一侧的第一导电层；
其中，所述第一导电层包括第一导电部，所述第一导电部的一部分用于形成所述驱动晶体管的栅极，所述第一导电部的另一部分与所述第二有源部电连接；以及，
所述驱动晶体管的沟道部的沟道长度大于沟道宽度。
根据本公开的实施例，所述显示面板还包括：设置在所述第一导电层背离所述衬底基板一侧的第二导电层；
所述第二导电层包括第二导电部，所述第二导电部与所述第二有源部和所述第一导电部电连接，所述第二导电部在第一方向上的尺寸小于所述第一沟道部的沟道长度，其中，所述第一方向包括由所述驱动晶体管的第一极指向第二极的方向。
根据本公开的实施例，所述第一导电层还包括第一栅线，所述第一栅线与所述第一开关晶体管的栅极电连接；
所述第一导电部包括沿所述第一方向排列的第一边和第二边，所述第二导电部包括沿所述第一方向排列的第三边和第四边；
其中，所述第一边所在直线在所述衬底基板上的正投影位于所述第三边在所述衬底基板上的正投影背离所述第四边在所述衬底基板上的正投影的一侧，所述第二边所在直线在所述衬底基板上的正投影位于所述第三边在所述衬底基板上的正投影朝向所述第四边在所述衬底基板上的正投影的一侧。
根据本公开的实施例，所述第二边所在直线在所述衬底基板上的正投影位于所述第四边在所述衬底基板上的正投影背离所述第三边在所述衬底基板上的正投影的一侧。
根据本公开的实施例，至少一个像素电路还包括存储电容，所述第二导电层还包括用于形成所述存储电容的第三导电部，所述第三导电部包括沿所述第一方向排列的第五边和第六边；
其中，所述第五边在所述衬底基板上的正投影位于所述第六边在所述衬底基板上的正投影背离所述第二边在所述衬底基板上的正投影的一侧，所述第六边在所述衬底基板上的正投影位于所述第一边在所述衬底基板上的正投影朝向所述第二边在所述衬底基板上的正投影的一侧。
根据本公开的实施例，所述第二导电层还包括数据线和第四导电部；
所述第四导电部用于形成所述第一开关晶体管的第一极，所述第四导电部在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影部分交叠。
根据本公开的实施例，所述第一导电层还包括第一栅线和第二栅线，所述第一栅线与所述第一开关晶体管的栅极和所述第二栅线电连接；
所述第一栅线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基 板上的正投影靠近所述驱动晶体管在所述衬底基板上的正投影的一侧；
所述第三有源部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影与所述第二栅线在所述衬底基板上的正投影之间。
根据本公开的实施例，所述显示面板还包括多个像素单元，至少一个所述像素单元包括多个所述像素电路；
其中，在至少一个像素单元中，多个所述像素电路的所述驱动晶体管的第一极彼此电连接。
根据本公开的实施例，至少一个像素电路还包括第二开关晶体管；
其中，在至少一个像素单元中，多个所述像素电路的所述第二开关晶体管的第一极彼此电连接。
根据本公开的实施例，至少一组相邻的所述像素电路满足以下条件：
X<Y；
其中，所述X表示：在相邻的所述像素电路中，所述驱动晶体管的沟道长度之差；所述Y表示：在相邻的所述像素电路中，所述驱动晶体管的沟道宽度之差。
根据本公开的实施例，多个像素电路包括第一像素电路、第二像素电路和第三像素电路；
其中，所述第一像素电路、所述第二像素电路和所述第三像素电路分别与不同颜色的发光器件电连接，所述第一像素电路与红色发光器件电连接；
所述第二像素电路中的所述驱动晶体管的沟道面积与所述第三像素电路中的所述驱动晶体管的沟道面积之和小于所述第一像素电路中的所述驱动晶体管的沟道面积。
根据本公开的实施例，多个像素电路包括第一像素电路、第二像素电路、第三像素电路和第四像素电路，其中，所述第一像素电路、所述第二像素电路、所述第三像素电路和所述第四像素电路分别与不同颜色的发光器件电连接，所述第二像素电路与白色发光器件电连接；
所述第一像素电路、所述第三像素电路和所述第四像素电路中任意者的所述驱动晶体管的沟道部的宽长比均大于所述第二像素电路中的所述驱动晶体管的道部的宽长比。
根据本公开的实施例，多个像素电路包括第一像素电路、第二像素电路、第三像素电路和第四像素电路，其中，所述第一像素电路、所述第二像素电路、所 述第三像素电路和所述第四像素电路分别与不同颜色的发光器件电连接，所述第一像素电路与红色发光器件电连接；
所述第二像素电路、所述第三像素电路和所述第四像素电路中任意者的所述驱动晶体管的宽长比均小于所述第一像素电路中的所述驱动晶体管的宽长比。
根据本公开的实施例，多个所述像素电路的所述驱动晶体管的沟道长度相同。
根据本公开的实施例，至少两个所述像素电路的驱动晶体管的沟道长度不同。
根据本公开的实施例，所述驱动晶体管的沟道部的宽长比大于或等于1/5，且小于或等于25/12。
根据本公开的实施例，所述显示面板还包括栅极驱动电路；
其中，所述栅极驱动电路中的至少部分晶体管的沟道长度小于或等于沟道宽度。
根据本公开的实施例，所述第一导电部与所述第二有源部电连接的部分在所述衬底基板上的正投影与所述第二有源部在所述衬底基板上的正投影交叠设置。
根据本公开的实施例，所述第一栅线和所述第二栅线中任意者的宽度均小于所述驱动晶体管的沟道长度。
根据本公开的实施例，所述第一开关晶体管和所述第二开关晶体管中任意者的沟道宽长比均大于所述驱动晶体管的沟道宽长比。
根据本公开的第二个方面，提供了一种显示装置，其中，包括上述的显示面板。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述内容以及其他目的、特征和优点将更为清楚，在附图中：
图1示意性示出了一示例中像素电路的等效电路图；
图2示意性示出了HDR10曲线和Gamma2.2曲线的示意图；
图3示意性示出了本公开实施例中显示面板的平面图；
图4a示意性示出了本公开实施例中一个像素单元中像素电路的平面图之一；
图4b示意性示出了本公开实施例中像素电路的等效电路图；
图4c示意性示出了本公开实施例中像素电路的驱动时序图；
图5a示意性示出了本公开实施例中一个像素单元中像素电路的平面图之二；
图5b示意性示出了本公开实施例中显示面板中各个膜层在厚度方向上的叠置图；
图6a示意性示出了本公开实施例中有源层的平面图；
图6b示意性示出了本公开实施例中第一导电层的平面图；
图6c示意性示出了本公开实施例中第二导电层的平面图；
图6d示意性示出了本公开实施例中部分过孔的平面图；
图7a示意性示出了本公开实施例中驱动晶体管和第二导电部的平面图
图7b示意性示出了本公开实施例中驱动晶体管和第三导电部的平面图；
图8示意性示出了本公开实施例中一个像素单元中像素电路的平面图之三；
图9示意性示出了本公开实施例中第三导电层的平面图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开的保护范围。
需要说明的是，在附图中，为了清楚和/或描述的目的，可以放大元件的尺寸和相对尺寸。如此，各个元件的尺寸和相对尺寸不必限于图中所示的尺寸和相对尺寸。在说明书和附图中，相同或相似的附图标号指示相同或相似的部件。
当元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，所述元件可以直接在所述另一元件上、直接连接到所述另一元件或直接结合到所述另一元件，或者可以存在中间元件。然而，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，不存在中间元件。用于描述元件之间的关系的其他术语和/或表述应当以类似的方式解释，例如，“在……之间”对“直接在……之间”、“相邻”对“直接相邻”或“在……上”对“直接在……上”等。此外，术语“连接”可指的是物理连接、电连接、通信连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义解释。例如，X轴、Y轴和Z轴可彼此垂直，或者可代表彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z 构成的组中选择的至少一个”可以被解释为仅X、仅Y、仅Z、或者诸如XYZ、XYY、YZ和ZZ的X、Y和Z中的两个或更多个的任何组合。如文中所使用的，术语“和/或”包括所列相关项中的一个或多个的任何组合和所有组合。
需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本公开的教导。
为了便于描述，空间关系术语，例如，“上”、“下”、“左”、“右”等可以在此被使用，来描述一个元件或特征与另一元件或特征如图中所示的关系。应理解，空间关系术语意在涵盖除了图中描述的取向外，装置在使用或操作中的其它不同取向。例如，如果图中的装置被颠倒，则被描述为“在”其它元件或特征“之下”或“下面”的元件将取向为“在”其它元件或特征“之上”或“上面”。
本领域技术人员应该理解，在本文中，除非另有说明，表述“厚度”指的是沿垂直于显示面板设置有各个膜层的表面的尺寸，即沿显示面板的出光方向的尺寸。
在本文中，除非另有说明，表述“构图工艺”一般包括光刻胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤。表述“一次构图工艺”意指使用一块掩模板形成图案化的层、部件、构件等的工艺。
需要说明的是，表述“同一层”，“同层设置”或类似表述，指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。
在本文中，除非另有说明，表述“电连接”可以表示两个部件或元件直接电连接，例如，部件或元件A与部件或元件B直接接触，并且二者之间可以传递电信号；也可以表示两个部件或元件通过例如导电线的导电媒介电连接，例如，部件或元件A通过导电线与部件或元件B电连接，以在两个部件或元件之间传递电信号；还可以表示两个部件或元件通过至少一个电子元器件电连接，例如，部件或元件A通过至少一个薄膜晶体管与部件或元件B电连接，以在两个部件或 元件之间传递电信号。
在一对比例中，显示面板包括多个像素单元，每个像素单元包括多个子像素，每个子像素包括发光器件和用于向发光器件提供驱动电流的像素电路。图1示意性示出了一示例中像素电路的等效电路图，如图1所示，在该示例中，像素电路可以包括第一开关晶体管T11、第二开关晶体管T12、驱动晶体管T13和存储电容C1。第一开关晶体管T11的栅极与第一栅线11电连接，第一开关晶体管T11的第一极与数据线12电连接，第一开关晶体管T11的第二极与驱动晶体管T13的栅极电连接，驱动晶体管T13的第一极与第一电源线13电连接，驱动晶体管T13的第二极与存储电容C1的第二极板、第二开关晶体管T12的第二极和发光器件14电连接，第二开关晶体管T12的栅极与第二栅线15电连接，第二开关晶体管T12的第一极与参考信号线16电连接。
在该示例中，驱动晶体管T13的结构直接影响提供至发光器件14的驱动信号，因此，驱动晶体管T13的结构参数较为敏感，为保证发光器件14能够达到期望的发光效果，驱动晶体管T13的设计一般比较谨慎，通常采用较为普遍的设计方式，也即，驱动晶体管T13采用沟道长度大于沟道宽度的设计方式。
为改善低灰阶下的显示效果，在该示例中，依据HDR10曲线调整显示面板的灰阶-亮度变化曲线，这样一来，可以实现在低灰阶范围内较细致的亮度切分，从而提高低灰阶下的显示效果。图2示意性示出了调整前的灰阶-亮度变化曲线的示意图，图2示意性示出了HDR10曲线和Gamma2.2曲线的示意图，从图2中可以明显看出，相较于Gamma2.2曲线，HDR10曲线在较低的灰阶区间，一个灰阶步长下的亮度变化幅度较小，从而使得亮度切分较为细致，进而使得灰阶展开效果得到了一定的改善。但是，即便如此，在低灰阶下一个灰阶步长所对应的亮度变化仍然较大，依旧难以满足显示需求。
有鉴于此，本公开实施例提供了一种显示面板，图3示意性示出了本公开实施例中显示面板的平面图，如图3所示，显示面板包括：衬底基板21以及设置在衬底基板21上的多个像素电路。其中，显示面板可以划分为显示区AA和位于显示区AA之外的非显示区NA。在显示区AA中，设置有沿第一方向和第二方向呈阵列分布的多个像素单元P，第一方向可以包括显示面板的列方向，也即图3中的竖直方向，第二方向可以包括显示面板的行方向，也即图3中的水平方向。
图4a示意性示出了本公开实施例中一个像素单元中像素电路的平面图之一，如图4a所示，每个像素单元P包括多个子像素，在每个像素单元P中，多个子像素的颜色不同，例如，每个像素单元P包括红色子像素、绿色子像素和蓝色子像素。再例如，每个像素单元P包括红色子像素、绿色子像素、蓝色子像素和白色子像素。每个子像素可以包括发光器件和上述的像素电路D，像素电路D与发光器件电连接，从而向发光器件提供驱动信号以使发光器件进行发光。例如，红色子像素包括第一像素电路Dr，白色子像素包括第二像素电路Dw，蓝色子像素包括第三像素电路Db，绿色子像素包括第四像素电路Dg。
可选地，发光器件可以包括有机电致发光器件(Organic Light-Emitting Diode，OLED)或者微发光二极管(Micro LED)，像素电路可以向有机电致发光器件或者微发光二极管提供驱动电流，以使有机电致发光器件或者微发光二极管进行发光。
在非显示区NA中，设置有栅极驱动电路GOA和数据驱动芯片IC等。栅极驱动电路GOA和数据驱动芯片IC可以通过相应的栅线和数据线与像素电路电连接，进而通过栅线和数据线向像素电路提供例如扫描信号和数据电压信号等电信号，以使像素电路向发光器件提供驱动信号以驱动发光器件进行发光。
图4b示意性示出了本公开实施例中像素电路的等效电路图，结合图4a和图4b所示，至少一个像素电路D包括驱动晶体管T21和第一开关晶体管T22。在本公开实施例中，像素电路D可以采用3T1C结构，例如，像素电路D还可以包括下文将会提到的第二开关晶体管T23和存储电容C2，换句话说，像素电路D可以由三个晶体管和一个存储电容构成。
在本公开实施例中，显示面板还包括第一栅线G1、第三栅线G3、数据线DL、参考信号线V1和第一电源线V2。第一开关晶体管T22的栅极与第一栅线G1电连接，第一开关晶体管T22的第一极与数据线DL电连接，第一开关晶体管T22的第二极与驱动晶体管T21的栅极电连接，驱动晶体管T21的第一极与第一电源线V2电连接，驱动晶体管T21的第二极与存储电容C2的第二极板、第二开关晶体管T23的第二极和发光器件LED电连接，第二开关晶体管T23的栅极与第三栅线G3电连接，第二开关晶体管T23的第一极与参考信号线V1电连接。
需要说明的是，本公开实施例中的所采用的晶体管(例如驱动晶体管T21 和第一开关晶体管T22)可以包括薄膜晶体管TFT、场效应管或其他特性相同的器件。由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本公开实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极。此外按照晶体管的特性，可以将晶体管分为N型和P型，以下实施例中是以N型晶体管为例进行说明的，当采用N型晶体管时，第一极为N型晶体管的源极，第二极为N型晶体管的漏极，栅极输入高电平时，源漏极导通，P型则相反。
在本公开实施例中“有效电平信号”是指输入至晶体管的控制极(也即晶体管的栅极)后能够控制晶体管导通的信号，“非有效电平信号”是指输入至晶体管的控制极后能够控制晶体管截止的信号。对于N型晶体管而言，高电平信号为有效电平信号，低电平信号为非有效电平信号。对于P型晶体管而言，低电平信号为有效电平信号，高电平信号为非有效电平信号。由于本公开实施例是以N型晶体管进行说明的，因此以下实施例中以有效电平信号为高电平信号，非有效电平信号为低电平信号为例进行说明。
图4c示意性示出了本公开实施例中像素电路的驱动时序图，结合图4a至图4c所示，像素电路的工作过程至少包括数据写入阶段t1和发光阶段t2。
在数据写入阶段t1，向第一栅线G1和第三栅线G3提供有效电平信号，第一开关晶体管T22和第二开关晶体管T23导通，数据线DL通过第一开关晶体管T22向驱动晶体管T21的栅极Vg输入数据信号，并存储于存储电容C2，参考信号线V1通过第二开关晶体管T23向驱动晶体管T21的第二极输入初始信号。
在发光阶段t2：驱动晶体管T21在存储电容C2的作用下导通，驱动晶体管T21根据其栅源电压产生驱动电流I，驱动电流I流向发光器件LED，以驱动发光器件LED进行发光。在这一阶段，由于存储电容C2的自举作用，驱动晶体管T21的栅极电压Vg也会随之抬升，从而使得驱动晶体管T21的栅源电压保持稳定，继而使得驱动晶体管T21持续产生驱动电流I驱动发光器件LED发光。
图5a示意性示出了本公开实施例中一个像素单元中像素电路的平面图之二，图5b示意性示出了本公开实施例中显示面板中各个膜层在厚度方向上的叠置图，图6a示意性示出了本公开实施例中有源层的平面图，图6b示意性示出了本公开实施例中第一导电层的平面图，结合图4a至图6b所示，显示面板还包括：设置在衬底基板21上的有源层22、设置在有源层22背离衬底基板21一侧的第一导 电层23。其中，有源层22包括第一有源部A1和第二有源部A2。第一有源部A1用于形成驱动晶体管T21的沟道部，第二有源部A2用于形成第一开关晶体管T22的第二极连接部。第一导电层23包括第一导电部S1，第一导电部S1的一部分用于形成驱动晶体管T21的栅极，第一导电部S1的另一部分与第二有源部A2电连接，第二有源部A2还与第一开关晶体管T22的第二极电连接，从而实现驱动晶体管的栅极T21与第一开关晶体管的第二极电连接。可选地，第一导电部S1可以与第二有源部A2部分交叠，从而使得结构更加紧凑，具体地下文将做详细说明，在此先不赘述。
在本公开实施例中，驱动晶体管T21的沟道部的沟道长度大于沟道宽度。如前文所述，在发光阶段t2，驱动晶体管T21产生驱动电流I，而驱动电流I＝W/2L×μ×Cox×[(Vgs-Vth)]^2，其中，W为驱动晶体管T21的沟道宽度，L为驱动晶体管T21的沟道长度，W/L为驱动晶体管T21沟道的宽长比，u为迁移率，Cox为单位面积电容，Vgs为驱动晶体管T21的栅源电压，Vth为驱动晶体管T21的阈值电压。在本公开实施例中，驱动晶体管T21的沟道长度L大于沟道宽度W，相较于前述示例中驱动晶体管T21的沟道宽度W大于沟道长度L的方案而言，本公开实施例的驱动晶体管T21的宽长比W/L更小，驱动电流I随着灰阶的变化更加细致，灰阶展开效果更好。
需要说明的是，在本公开实施例中，沟道长度L可以是指：在沿由第一极指向第二极的方向上，尺寸晶体管的沟道部的尺寸，相应的，沟道宽度W可以是指，在与沟道长度L所在方向交差的方向上，晶体管的沟道部的尺寸。
下面结合图4a至图9对本公开实施例中显示面板的具体结构进行进一步的说明。
在一些具体实施例中，显示面板还包括：设置在第一导电层23背离衬底基板21一侧的第二导电层24。
在本公开实施例中，第一导电层23与有源层22之间设置有第一绝缘层31，第一绝缘层31将第一导电层23与有源层22绝缘间隔开。第一绝缘层25与第一导电层23可以采用同一个掩膜板制成，换句话说，第一绝缘层31的图案可以与第一导电层23的图案相同。例如，可以先在有源层22远离衬底基板21的一侧形成第一绝缘材料层和第一导电材料层，之后，利用一个掩膜板，同时对第一绝缘材料层和第一导电材料层进行构图，以得到具有相同图案的第一绝缘层31和 第一导电层23。
在本公开实施例中，由于第一绝缘层31和第一导电层23图案一致，因此，第一绝缘层31上一般不设置过孔，所以，在本公开实施例中，可以通过第二导电部S2实现第二有源部A2和第一导电部S1的转接。
图6c示意性示出了本公开实施例中第二导电层的平面图，如图6c所示，具体地，第二导电层24包括第二导电部S2，第二导电部S2与第二有源部A2和第一导电部S1电连接，从而实现第二有源部A2与第一导电部S1的转接。
在本公开实施例中，第一导电层23与第二导电层24之间、以及有源层22与第二导电层24之间设置有第二绝缘层32，第二绝缘层32将第一导电层23、第二导电层24和有源层22三者绝缘间隔开。
图6d示意性示出了本公开实施例中部分过孔的平面图，如图6d所示，第二绝缘层32上设置有贯穿第二绝缘层32的第一过孔V1，第二有源部A2在衬底基板21上的正投影与第二导电部S2在衬底基板21上的正投影部分交叠，且在交叠区域通过第一过孔V1电连接。第二绝缘层32上还设置有贯穿第二绝缘层32的第二过孔V2，第一导电部S1在衬底基板21上的正投影与第二导电部S2在衬底基板21上的正投影部分交叠，且在交叠区域，通过第二过孔V2电连接。可选地，第一过孔V1与第二过孔V2可以为一体结构。
请继续参照图5a，在本公开实施例中，第二导电部S2与第二有源部A2电连接的部分和第二导电部S2与第一导电部S1电连接的部分沿第一方向排列。可选地，第二导电部S2在第一方向上的尺寸Y大于第二方向上的尺寸X，例如，第二导电部S2的形状可以近似为矩形，其中，矩形的拐角可以为直角也可以为弧形拐角，具体可以根据实际需要确定，在此不作限制。
在本公开实施例中，驱动晶体管T21的沟道部的沟道长度L大于第二导电部S2在第一方向上的尺寸Y，其中，第一方向包括由驱动晶体管T21的第一极指向第二极的方向。通过使驱动晶体管T21的沟道长度L大于第二导电部S2在第一方向上的尺寸Y，可以使得驱动晶体管T21的沟道长度L较大，有利于降低驱动晶体管T21的宽长比。
在一些具体实施例中，驱动晶体管T21的沟道部的宽长比大于或等于3/10，且小于或等于25/12。这样一来，可以使得驱动晶体管T21的宽长比达到较为理想的范围。例如，驱动晶体管T21的沟道宽度W可以设置为6um～25um，包括 边界值，驱动晶体管T21的沟道部的沟道长度L可以设置在12μm以上，示例性地，如图5a所示，驱动晶体管T21的沟道部的沟道长度L可以达到20um以上，从而使得驱动晶体管T21的沟道部的近似为一狭长型的结构，进而能够更好地改善灰阶展开效果。
在一些具体实施例中，第一导电层23还包括第一栅线G1，第一栅线G1与第一开关晶体管T22的栅极电连接。在本公开实施例中，第一栅线G1沿第二方向延伸，第一栅线G1与第一开关晶体管T22的栅极可以为一体结构。
图7a示意性示出了本公开实施例中驱动晶体管和第二导电部的平面图，如图7a所示，第一导电部S1包括沿第一方向排列的第一边D1和第二边D2，第二导电部S2包括沿第一方向排列的第三边D3和第四边D4。其中，第一边D1所在直线在衬底基板21上的正投影位于第三边D3在衬底基板21上的正投影背离第四边D4在衬底基板21上的正投影的一侧，第二边D2所在直线在衬底基板21上的正投影位于第三边D3在衬底基板21上的正投影朝向第四边D4在衬底基板21上的正投影的一侧。
如图7a所示，第一边D1位于第三边D3的上方，第一边D1与第三边D3之间的距离可以根据实际需要确定，例如，像素电路D还包括下文将会提到的存储电容C2，结合图5a至图7a所示，位于第一边D1上方的区域用于设置存储电容C2，该区域的大小影响存储电容C2的有效面积，进而影响存储电容C2的电容大小，因此，第一边D1与第三边D3之间的距离不宜过大，从而避免影响存储电容C2的有效面积。需要说明的是，第一边D1与第三边D3之间的距离可以是指二者之间的垂直距离，存储电容C2的有效面积可以是指存储电容C2相对设置的两个极板之间的交叠面积。
在一些具体实施例中，第二边D2所在直线在衬底基板21上的正投影位于第四边D4在衬底基板21上的正投影背离第三边D3在衬底基板21上的正投影的一侧。
如图7a所示，第二边D2位于第四边D4的下方，第二边D1与第四边D4之间的距离可以根据实际需要确定，例如，结合图5a和图7a所示，第二边D1的下方区域用于设置第一栅线G1，第五有源部A5在衬底基板21上的正投影位于第一栅线G1在衬底基板21上的正投影与第一导电部S1在衬底基板21上的正投影之间，因此，第二边D1与第四边D4之间的距离不宜过大，从而避免影 响第五有源部A5和第一栅线G1的设置。需要说明的是，第一边D1与第三边D3之间的距离可以是指二者之间的垂直距离。
在一些具体实施例中，至少一个像素电路D还包括存储电容C2，第二导电层24还包括用于形成存储电容C2的第三导电部S3。图7b示意性示出了本公开实施例中驱动晶体管和第三导电部的平面图，如图7b所示，第三导电部S3包括沿第一方向排列的第五边D5和第六边D6。其中，第五边D5在衬底基板21上的正投影位于第六边D6在衬底基板21上的正投影背离第二边D2在衬底基板21上的正投影的一侧，第六边D6在衬底基板21上的正投影位于第一边D1在衬底基板21上的正投影朝向第二边D2在衬底基板21上的正投影的一侧。
图8示意性示出了本公开实施例中一个像素单元中像素电路的平面图之三，结合图5a至图8所示，在一些具体实施例中，第一导电层23还包括第五导电部S5，第二导电层24还包括：第四导电部S4、第六导电部S6和第七导电部S7。第五导电部S5用于形成第一开关晶体管T22的栅极，第四导电部S4用于形成第一开关晶体管T22的第一极，第六导电部S6用于形成驱动晶体管T21的第一极，第七导电部S7用于形成驱动晶体管T21的第二极。
在一些具体实施例中，有源层22还包括第三有源部A3、第四有源部A4、第五有源部A5和第六有源部A6。第三有源部A3用于形成第一开关晶体管T21的第一极连接部，第四有源部A4用于形成第一开关晶体管T21的沟道部，第五有源部A5用于形成驱动晶体管T22的第一极连接部，第六有源部A6用于形成驱动晶体管T22的第二极连接部。
第一有源部A1位于第五有源部A5和第六有源部A6之间，且与第一导电部S1用于形成驱动晶体管T21的栅极的部分正对设置。第三有源部A3在衬底基板21上的正投影与第四导电部S4在衬底基板21上的正投影部分交叠，且在交叠区域通过贯穿第二绝缘层32的第三过孔V3电连接。第四有源部A4位于第二有源部A2和第三有源部A3之间，且与第五导电部S5正对设置。第五有源部A5在衬底基板21上的正投影与第六导电部S6在衬底基板21上的正投影至少部分交叠，且在交叠区域通过贯穿第二绝缘层32的第四过孔V4电连接。第六有源部A6在衬底基板21上的正投影与第七导电部S7在衬底基板21上的正投影至少部分交叠，且在交叠区域通过贯穿第二绝缘层32的第五过孔V5电连接。
在一些具体实施例中，第三导电部S3用于形成存储电容C2的第一极板。 可选地，有源层22还包括第七有源部A7，第七有源部A7在衬底基板21上的正投影与第三导电部S3在衬底基板21上的正投影部分交叠。第七有源部A7用于形成存储电容C2的第二极板。
图9示意性示出了本公开实施例中第三导电层的平面图，如图9所示，可选地，显示面板还包括位于有源层22靠近衬底基板21一侧的第三导电层26，第三导电层26包括第八导电部S8。结合图5a至图9所示，第七有源部A7在衬底基板21上的正投影、第三导电部S3在衬底基板21上的正投影和第八导电部S8在衬底基板上的正投影部分交叠。第三导电部S3与第八导电部S8电连接，二者共同形成存储电容C2的第一极板，存储电容C2的第一极板和第二极板绝缘间隔设置，从而形成具有双电容结构的存储电容C2。例如，第二导电层24还包括下文将会提到的第十一导电部S11，第十一导电部S11与第三导电部S3为一体结构，第八导电部S8在衬底基板21上的正投影与第十一导电部S11部分交叠，且在交叠区域通过第七过孔V7电连接，从而实现第八导电部S8与第三导电部S3的电连接。
可选地，第三导电层26与有源层22之间设置有第三绝缘层33，第三绝缘层33将第三导电层26与有源层22绝缘间隔开。
在一些具体实施例中，第二导电层24还包括数据线DL和第四导电部S4，数据线DL沿第一方向延伸。第四导电部S4用于形成第一开关晶体管T22的第一极，第四导电部S4在衬底基板21上的正投影与数据线DL在衬底基板21上的正投影部分交叠。在本公开实施例中，第四导电部S4的未详尽描述可以参见前文实施例，故在此不再赘述。
在一些具体实施例中，第一导电层23还包括第二栅线G2，第一栅线G1和第二栅线G2电连接。第一栅线G1在衬底基板21上的正投影位于第二栅线G2在衬底基板21上的正投影靠近第一导电部S1在衬底基板21上的正投影的一侧。第四导电部S4在衬底基板21上的正投影位于第一栅线G1在衬底基板21上的正投影与第二栅线G2在衬底基板21上的正投影之间。
在本公开实施例中，第一栅线G1和第二栅线G2均沿第二方向延伸，第一栅线G1和第二栅线G2可以通过沿第一方向延伸的第一连接线Q1电连接。可选地，第一栅线G1、第二栅线G2和第一连接线Q1可以同层设置，也即，第一栅线G1、第二栅线G2和第一连接线Q1可以通过同一道构图工艺形成。采用上 述方式可以使得第一栅线G1和第二栅线G2并联，从而可以降低第一栅线G1上的电阻，提高传输效率。
在一些具体实施例中，第一栅线G1和第二栅线G2中任意者的宽度均小于驱动晶体管T21的沟道长度。由于第一栅线G1和第二栅线G2为保证较低的电阻，因此，其宽度设置的较宽，当使得驱动晶体管T21的沟道长度大于第一栅线G1和第二栅线G2中任意者的宽度时，也可以使得驱动晶体管T21具有较小的宽长比，从而改善灰阶展开效果。
在一些具体实施例中，显示面板还包括多个像素单元P，至少一个像素单元P包括多个像素电路D。其中，在至少一个像素单元P中，多个像素电路D的驱动晶体管T21的第一极彼此电连接，从而可以节省第一电源线V2的数量，而这有利于提高像素密度。
可选地，第三导电层26包括第二连接线Q2，在一个像素单元P中，多个像素电路D的驱动晶体管T21的第一极通过第二连接线Q2电连接。
可选地，第一导电层23还包括第三连接线Q3，第二连接线Q2沿第二方向延伸，第三连接线Q3沿第一方向延伸，在一个像素单元P中，其中一个像素电路D的驱动晶体管T21的第一极与第一电源线V2形成为一体结构，第一电源线V2与第二连接线Q2电连接，例如，第一电源线V2在衬底基板21上的正投影与第二连接线Q2在衬底基板21上的正投影部分交叠，且在交叠区域通过过孔电连接。在该像素单元P中，其他的像素电路D的驱动晶体管T21的第一极通过第三连接线Q3与第二连接线Q2电连接，进而实现一个像素单元P中，多个像素电路D的驱动晶体管T21的第一极彼此电连接。其中，第三连接线Q3在衬底基板21上的正投影与第二连接线Q2在衬底基板21上的正投影部分交叠，且在交叠区域可以通过过孔电连接。
在一些具体实施例中，至少一个像素电路D还包括第二开关晶体管T23。
在一些具体实施例中，第一开关晶体管T22和第二开关晶体管T23中任意者的沟道宽长比均大于驱动晶体管T21的沟道宽长比。
在本公开实施例中，由于第一开关晶体管T22和第二开关晶体管仅需要起到开关作用，因此，使其相对于驱动晶体管T21具有较大的宽长比有利于降低功耗。
其中，在至少一个像素单元P中，多个像素电路D的第二开关晶体管T23 的第一极彼此电连接。
在本公开实施例中，有源层22还包括第八有源部A8、第九有源部A9和第十有源部A10。第一导电层23还包括第九导电部S9，第二导电层24还包括第十导电部S10和第十一导电部S11。第八有源部A8用于形成第二开关晶体管的沟道部，第九有源部A9用于形成第二开关晶体管的第一极连接部，第十有源部A10用于形成第二开关晶体管的第二极连接部。第九导电部S9用于形成第二开关晶体管T23的栅极，第十导电部S10用于形成第二开关晶体管T23的第一极，第十一导电部S11用于形成第二开关晶体管T23的第二极。
第九有源部A9和第十有源部A10沿第一方向排列，第八有源部A8位于第九有源部A9和第十有源部A10之间，且与第九导电部S9正对设置。第九有源部A9在衬底基板21上的正投影与第十导电部S10在衬底基板21上的正投影部分交叠，且在交叠区域通过第六过孔V6电连接。第十有源部A10与第十一导电部S11部分交叠，且在交叠区域通过第七过孔V7电连接。
在本公开实施例中，第十一导电部S11在衬底基板21上的正投影与第八导电部A8在衬底基板21上的正投影部分交叠，且在交叠区域通过第七过孔V7电连接，从而实现第二开关晶体管T23的第二极与存储电容C2的第二极板电连接。
在一些具体实施例中，第二导电层23还包括第四连接线Q4，第三导电层26还包括第五连接线Q5，在一个像素单元P中，至少两个像素电路D的第二开关晶体管T23的第一极通过第四连接线Q4电连接，并且，至少两个像素电路D的第二开关晶体管T23的第一极通过第五连接线Q5电连接。
例如，在图5a中，一个像素单元P包括从左至右依次排列的红色子像素Pr、白色子像素Pw、蓝色子像素Pb和绿色子像素Pg，红色子像素Pr、白色子像素Pw、蓝色子像素Pb和绿色子像素Pg沿第二方向依次排列。其中，红色子像素Pr和白色子像素Pw的驱动晶体管T21的第一极通过第五连接线Q5电连接，蓝色子像素Pb和绿色子像素Pg的驱动晶体管T21的第一极通过第五连接线Q5电连接，白色子像素Pw和蓝色子像素Pb的驱动晶体管T21的第一极通过第四连接线Q4电连接。
采用上述方式的显示面板，可以为一个像素单元P设置一条第一电源线V2和一条参考信号线V1，从而能够降低第一电源线V2和参考信号线V1的数量，而这有利于提高像素密度。
在一些具体实施例中，在一个像素单元P中，不同的子像素颜色不同，而不同颜色子像素中发光器件的发光效率也不尽相同，为适应每种颜色的发光效率，可以使得多个像素电路D的驱动晶体管T2的沟道部的宽长比不同，由于驱动晶体管T2的沟道部的宽长比与驱动电流I相关，因此，通过为不同的子像素配置相应的宽长比可以为不同的发光器件提供所需的驱动电流I，进而适应各个发光器件的发光效率。
例如，结合图4a和图5a所示，在一些具体实施例中，至少一个像素单元P中的多个像素电路D包括第一像素电路Dr、第二像素电路Dw、第三像素电路Db和第四像素电路Dg。其中，第一像素电路Dr、第二像素电路Dw、第三像素电路Db和第四像素电路Dg分别与不同颜色的发光器件电连接，第二像素电路Dw与白色发光器件电连接。第一像素电路Dr、第三像素电路Db和第四像素电路Dg中任意者的驱动晶体管T21的宽长比均大于第二像素电路Dw中的驱动晶体管的宽长比，换句话说，在第一像素电路Dr、第二像素电路Dw、第三像素电路Db和第四像素电路Dg中，第二像素电路Dw中的驱动晶体管的宽长比最小。
这样一来，可以在保证第二像素电路Dw为白色发光器件提供所需的驱动电流I的基础，最小化第二像素电路Dw中驱动晶体管T21的沟道部的宽长比。
再例如，结合图4a和图5a，在一些具体实施例中，至少一个像素单元P中的多个像素电路D包括第一像素电路Dr、第二像素电路Dw、第三像素电路Db和第四像素电路Dg。其中，第一像素电路Dr、第二像素电路Dw、第三像素电路Db和第四像素电路Dg分别与不同颜色的发光器件电连接，第一像素电路Dr与红色发光器件电连接。第二像素电路Dw、第三像素电路Db和第四像素电路Dg中任意者的驱动晶体管T21的宽长比均小于第一像素电路Dr中的驱动晶体管T21的宽长比，换句话说，在第一像素电路Dr、第二像素电路Dw、第三像素电路Db和第四像素电路Dg中，第一像素电路Dr中的驱动晶体管T21的宽长比最大。
这样一来，可以在最小化每个像素电路D中驱动晶体管T21的沟道部的宽长比的基础上，使得第一像素电路Dr仍能为红色发光器件提供所需的驱动电流I。
可选地，第三像素电路Db与蓝色发光器件电连接，第四像素电路Dg与绿色发光器件电连接。在第一像素电路Dr、第四像素电路Dg、第三像素电路Db 和第二像素电路Dw中，驱动晶体管T21的沟道部的宽长比可以依次减小。
在一些具体实施例中，至少一个像素单元P中的多个像素电路D包括第一像素电路Dr、第二像素电路Dw和第三像素电路Db。其中，第一像素电路Dr、第二像素电路Dw和第三像素电路Db分别与不同颜色的发光器件电连接，第一像素电路Dr与红色发光器件电连接。第二像素电路Dw中的驱动晶体管T21的沟道面积与第三像素电路Db中的驱动晶体管T21的沟道面积之和小于第一像素电路Dr中的驱动晶体管T21的沟道面积。
这样一来，也可以在最小化每个像素电路D中驱动晶体管T21的沟道部的宽长比的基础上，使得第一像素电路Dr仍能为红色发光器件提供所需的驱动电流I。
在一些具体实施例中，至少一组相邻的像素电路D满足以下条件：X<Y。其中，X表示相邻的像素电路D中，驱动晶体管T21的沟道部的沟道长度之差；Y表示相邻的像素电路D中，驱动晶体管T21的沟道部的沟道宽度之差。
在本公开实施例中，相邻的一组像素电路D可以是指相邻的两个像素电路D，或者相邻的多个像素电路D。相邻的像素电路D可以是指，在两个像素电路之间不存在其他的像素电路。可选地，相邻的像素电路D相邻，也可以在第二方向上相邻，具体根据实际需要确定，在此不做限制。
在本公开实施例中，在驱动晶体管T21的沟道长度方向上，分布有较多的器件，例如第七有源部A7等，因此，在本公开实施例中，当需要使不同的像素电路D中驱动晶体管T21具有不同的宽长比时，可以较大幅度的调整驱动晶体管T21的沟道宽度，而较小幅度调整驱动晶体管T21的沟道长度，从而防止较大程度上的避免驱动晶体管T21的宽长比对其他器件的影响，同时还能使得驱动晶体管T21具有较好的宽长比调整范围。
在一些具体实施例中，多个像素电路D的驱动晶体管T21的沟道长度L相同，从而可以简化制备工艺，可选地，在本公开实施例中，可以通过调整驱动晶体管T21的沟道宽度W来调整驱动晶体管T21的沟道的宽长比。
在一些具体实施例中，至少两个像素电路D的驱动晶体管T21的沟道长度L不同，这样一来，可以根据每个像素电路D的实际情况，为该像素电路D的驱动晶体管T21设置相对应的沟道长度L。
在一些具体实施例中，显示面板还包括栅极驱动电路GOA。其中，栅极驱 动电路GOA中的至少部分晶体管的沟道长度L小于或等于沟道宽度W。
在本公开实施例中，栅极驱动电路GOA中的晶体管的沟道长度L可以设置为4.5um至8um，包括边界值，栅极驱动电路GOA中的晶体管的沟道宽度W可以设置为6～25um，包括边界值。这样一来，栅极驱动电路GOA中的晶体管在第二方向上的尺寸较小，有利于实现窄边框。
在一些具体实施例中，第一导电部S1与第二有源部A2电连接的部分在衬底基板21上的正投影与第二有源部A2在衬底基板21上的正投影交叠设置。这样一来，可以使得像素电路D的结构更加紧凑，增加了驱动晶体管T21的沟道部的可调整空间，从而使得驱动晶体管T21的沟道部的沟道长度L和沟道宽度W能够在一较大的范围内进行调整，提高设计灵活性。
本公开还提供一种显示装置，该显示装置包括上述的显示面板。
在本公开的其他实施方式中，显示装置可以包括平板个人计算机(PC)、智能手机、个人数字助理(PDA)、便携式多媒体播放器、游戏机或腕表式电子装置等。然而，本公开的实施例并不意图限制显示装置的类型。在一些示例性实施例中，显示装置不仅可用于诸如电视机(TV)或外部广告牌等大型电子装置中，而且可用于诸如PC、笔记本式计算机、汽车导航装置或相机等中型或小型电子装置中。以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。本公开的范围由所附权利要求及其等同物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (21)

  1. 一种显示面板，其中，包括：
    衬底基板；
    设置在所述衬底基板上的多个像素电路，至少一个所述像素电路包括驱动晶体管和第一开关晶体管；
    所述显示面板还包括：
    设置在所述衬底基板上的有源层，所述有源层包括第一有源部和第二有源部；所述第一有源部用于形成所述驱动晶体管的沟道部，所述第二有源部用于形成所述第一开关晶体管的第二极连接部；以及，
    设置在所述有源层背离所述衬底基板一侧的第一导电层；
    其中，所述第一导电层包括第一导电部，所述第一导电部的一部分用于形成所述驱动晶体管的栅极，所述第一导电部的另一部分与所述第二有源部电连接；以及，
    所述驱动晶体管的沟道部的沟道长度大于沟道宽度。
  2. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：设置在所述第一导电层背离所述衬底基板一侧的第二导电层；
    所述第二导电层包括第二导电部，所述第二导电部与所述第二有源部和所述第一导电部电连接，所述第二导电部在第一方向上的尺寸小于所述第一沟道部的沟道长度，其中，所述第一方向包括由所述驱动晶体管的第一极指向第二极的方向。
  3. 根据权利要求2所述的显示面板，其中，所述第一导电层还包括第一栅线，所述第一栅线与所述第一开关晶体管的栅极电连接；
    所述第一导电部包括沿所述第一方向排列的第一边和第二边，所述第二导电部包括沿所述第一方向排列的第三边和第四边；
    其中，所述第一边所在直线在所述衬底基板上的正投影位于所述第三边在所述衬底基板上的正投影背离所述第四边在所述衬底基板上的正投影的一侧，所述第二边所在直线在所述衬底基板上的正投影位于所述第三边在所述衬底基板上的正投影朝向所述第四边在所述衬底基板上的正投影的一侧。
  4. 根据权利要求3所述的显示面板，其中，所述第二边所在直线在所述衬底基板上的正投影位于所述第四边在所述衬底基板上的正投影背离所述第三边在所述衬底基板上的正投影的一侧。
  5. 根据权利要求3所述的显示面板，其中，至少一个像素电路还包括存储电容，所述第二导电层还包括用于形成所述存储电容的第三导电部，所述第三导电部包括沿所述第一方向排列的第五边和第六边；
    其中，所述第五边在所述衬底基板上的正投影位于所述第六边在所述衬底基板上的正投影背离所述第二边在所述衬底基板上的正投影的一侧，所述第六边在所述衬底基板上的正投影位于所述第一边在所述衬底基板上的正投影朝向所述第二边在所述衬底基板上的正投影的一侧。
  6. 根据权利要求1所述的显示面板，其中，所述第二导电层还包括数据线和第四导电部；
    所述第四导电部用于形成所述第一开关晶体管的第一极，所述第四导电部在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影部分交叠。
  7. 根据权利要求6所述的显示面板，其中，所述第一导电层还包括第一栅线和第二栅线，所述第一栅线与所述第一开关晶体管的栅极和所述第二栅线电连接；
    所述第一栅线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影靠近所述驱动晶体管在所述衬底基板上的正投影的一侧；
    所述第三有源部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影与所述第二栅线在所述衬底基板上的正投影之间。
  8. 根据权利要求1所述的显示面板，其中，所述显示面板还包括多个像素单元，至少一个所述像素单元包括多个所述像素电路；
    其中，在至少一个像素单元中，多个所述像素电路的所述驱动晶体管的第一极彼此电连接。
  9. 根据权利要求8所述的显示面板，其中，至少一个像素电路还包括第二开关晶体管；
    其中，在至少一个像素单元中，多个所述像素电路的所述第二开关晶体管的第一极彼此电连接。
  10. 根据权利要求1所述的显示面板，其中，至少一组相邻的所述像素电路满足以下条件：
    X<Y；
    其中，所述X表示：在相邻的所述像素电路中，所述驱动晶体管的沟道长度之差；所述Y表示：在相邻的所述像素电路中，所述驱动晶体管的沟道宽度之差。
  11. 根据权利要求1所述的显示面板，其中，多个像素电路包括第一像素电路、第二像素电路和第三像素电路；
    其中，所述第一像素电路、所述第二像素电路和所述第三像素电路分别与不同颜色的发光器件电连接，所述第一像素电路与红色发光器件电连接；
    所述第二像素电路中的所述驱动晶体管的沟道面积与所述第三像素电路中的所述驱动晶体管的沟道面积之和小于所述第一像素电路中的所述驱动晶体管的沟道面积。
  12. 根据权利要求1所述的显示面板，其中，多个像素电路包括第一像素电路、第二像素电路、第三像素电路和第四像素电路，其中，所述第一像素电路、所述第二像素电路、所述第三像素电路和所述第四像素电路分别与不同颜色的发光器件电连接，所述第二像素电路与白色发光器件电连接；
    所述第一像素电路、所述第三像素电路和所述第四像素电路中任意者的所述驱动晶体管的沟道部的宽长比均大于所述第二像素电路中的所述驱动晶体管的沟道部的宽长比。
  13. 根据权利要求1所述的显示面板，其中，多个像素电路包括第一像素电 路、第二像素电路、第三像素电路和第四像素电路，其中，所述第一像素电路、所述第二像素电路、所述第三像素电路和所述第四像素电路分别与不同颜色的发光器件电连接，所述第一像素电路与红色发光器件电连接；
    所述第二像素电路、所述第三像素电路和所述第四像素电路中任意者的所述驱动晶体管的宽长比均小于所述第一像素电路中的所述驱动晶体管的宽长比。
  14. 根据权利要求1至13中任一项所述的显示面板，其中，多个所述像素电路的所述驱动晶体管的沟道长度相同。
  15. 根据权利要求1至13中任一项所述的显示面板，其中，至少两个所述像素电路的驱动晶体管的沟道长度不同。
  16. 根据权利要求1至13中任一项所述的显示面板，其中，所述驱动晶体管的沟道部的宽长比大于或等于1/5，且小于或等于25/12。
  17. 根据权利要求1至13中任一项所述的显示面板，其中，所述显示面板还包括栅极驱动电路；
    其中，所述栅极驱动电路中的至少部分晶体管的沟道长度小于或等于沟道宽度。
  18. 根据权利要求1至13中任一项所述的显示面板，其中，所述第一导电部与所述第二有源部电连接的部分在所述衬底基板上的正投影与所述第二有源部在所述衬底基板上的正投影交叠设置。
  19. 根据权利要求1至13中任一项所述的显示面板，其中，所述第一栅线和所述第二栅线中任意者的宽度均小于所述驱动晶体管的沟道长度。
  20. 根据权利要求1至13中任一项所述的显示面板，其中，所述第一开关晶体管和所述第二开关晶体管中任意者的沟道宽长比均大于所述驱动晶体管的沟道宽长比。
  21. 一种显示装置，其中，包括如权利要求1至20中任一项所述的显示面板。
CN202280001549.5A 2021-12-09 2022-05-31 显示面板和显示装置 Pending CN116918485A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2021114996164 2021-12-09
CN202111499616.4A CN114038423B (zh) 2021-12-09 2021-12-09 显示面板及显示装置
PCT/CN2022/096245 WO2023103300A1 (zh) 2021-12-09 2022-05-31 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN116918485A true CN116918485A (zh) 2023-10-20

Family

ID=80140071

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111499616.4A Active CN114038423B (zh) 2021-12-09 2021-12-09 显示面板及显示装置
CN202280001549.5A Pending CN116918485A (zh) 2021-12-09 2022-05-31 显示面板和显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111499616.4A Active CN114038423B (zh) 2021-12-09 2021-12-09 显示面板及显示装置

Country Status (4)

Country Link
US (1) US11955063B2 (zh)
CN (2) CN114038423B (zh)
GB (1) GB2622155A (zh)
WO (1) WO2023103300A1 (zh)

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061453B2 (en) * 2001-06-28 2006-06-13 Matsushita Electric Industrial Co., Ltd. Active matrix EL display device and method of driving the same
CN101673508B (zh) 2002-01-18 2013-01-09 株式会社半导体能源研究所 发光器件
US20030234392A1 (en) * 2002-06-25 2003-12-25 Nein-Hui Kung Active matrix organic light emitting diode display pixel structure
US8004481B2 (en) 2005-12-02 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2008139861A (ja) * 2006-11-10 2008-06-19 Toshiba Matsushita Display Technology Co Ltd 有機発光素子を用いたアクティブマトリクス型表示装置、および有機発光素子を用いたアクティブマトリクス型表示装置の駆動方法
CN102830557A (zh) 2012-09-05 2012-12-19 京东方科技集团股份有限公司 阵列基板及显示器件
CN104330933B (zh) * 2012-09-05 2017-07-18 京东方科技集团股份有限公司 阵列基板及显示器件
CN106252363B (zh) 2016-09-29 2020-11-03 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106601788B (zh) * 2016-12-02 2020-08-11 杭州电子科技大学 一种抗总剂量辐射加固的z栅mos晶体管
CN107274825B (zh) * 2017-08-18 2020-11-24 上海天马微电子有限公司 显示面板、显示装置、像素驱动电路及其控制方法
CN107358917B (zh) 2017-08-21 2020-04-28 上海天马微电子有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN109427820B (zh) 2017-08-31 2021-02-23 京东方科技集团股份有限公司 一种显示装置用基板及其制备方法、显示面板
CN109509768B (zh) * 2017-09-15 2024-06-04 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR102690047B1 (ko) 2017-11-29 2024-07-29 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
KR102615707B1 (ko) 2017-12-29 2023-12-18 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
CN108288455A (zh) * 2018-03-05 2018-07-17 昆山国显光电有限公司 有机发光显示面板和显示装置
CN108447439B (zh) * 2018-05-14 2019-07-02 昆山国显光电有限公司 阵列基板、显示屏及显示装置
CN109309100B (zh) 2018-09-29 2020-12-29 京东方科技集团股份有限公司 薄膜晶体管、栅极驱动电路和显示面板
CN110767158B (zh) * 2019-03-29 2020-10-27 昆山国显光电有限公司 显示装置及其显示面板、显示面板的像素驱动电路
CN109872700B (zh) 2019-04-18 2021-03-26 京东方科技集团股份有限公司 一种显示模组及其驱动方法、显示装置
CN110060621B (zh) * 2019-05-31 2022-06-07 武汉天马微电子有限公司 一种显示面板及显示装置
CN110137236B (zh) 2019-06-03 2022-01-28 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
EP4068381A4 (en) * 2019-11-29 2023-01-25 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD FOR MAKING IT, AND DISPLAY DEVICE
EP4067987A4 (en) 2019-11-29 2022-11-30 BOE Technology Group Co., Ltd. MATRIX SUBSTRATE, METHOD OF MANUFACTURE THEREOF, DISPLAY DEVICE AND DISPLAY SUBSTRATE
CN210575036U (zh) * 2019-12-24 2020-05-19 北京京东方技术开发有限公司 一种阵列基板、显示面板及显示装置
CN113853680A (zh) 2020-03-19 2021-12-28 京东方科技集团股份有限公司 显示基板及显示装置
EP4131402A4 (en) 2020-03-25 2023-05-31 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
CN111508977B (zh) 2020-05-09 2024-05-17 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN113629104A (zh) * 2020-05-09 2021-11-09 京东方科技集团股份有限公司 像素单元、显示基板及显示装置
CN111583865B (zh) * 2020-06-12 2021-11-26 京东方科技集团股份有限公司 显示面板、显示装置及开关器件的沟道宽长比的确定方法
CN113410279A (zh) * 2021-06-24 2021-09-17 京东方科技集团股份有限公司 显示基板、显示装置

Also Published As

Publication number Publication date
US20240038142A1 (en) 2024-02-01
WO2023103300A1 (zh) 2023-06-15
US11955063B2 (en) 2024-04-09
GB202318331D0 (en) 2024-01-17
CN114038423B (zh) 2023-03-21
CN114038423A (zh) 2022-02-11
GB2622155A (en) 2024-03-06

Similar Documents

Publication Publication Date Title
CN208173203U (zh) 显示面板及显示装置
US11847964B2 (en) Display panel and display device
CN114679914B (zh) 显示基板及其制作方法、显示装置
KR102443121B1 (ko) 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스
US12020650B2 (en) Display substrate, manufacturing method and display device
WO2022001419A1 (zh) 像素电路、显示基板、显示面板和显示装置
CN115066755A (zh) 显示基板及显示装置
CN216980566U (zh) 显示基板和显示装置
US20230157099A1 (en) Display substrate, preparation method thereof, and display device
US20220406862A1 (en) Large area display and method for making same
US11955075B2 (en) Array substrate, display panel and display device
CN112310140B (zh) Led背板的像素结构、led显示面板及其制作方法
WO2019024565A1 (zh) 布线结构及其制备方法、oled阵列基板以及显示装置
US11244627B2 (en) Display panel, display screen and control method thereof
EP4319536A1 (en) Display device
CN219592985U (zh) 显示基板及显示装置
WO2023130440A1 (zh) 显示基板和显示装置
WO2022232988A1 (zh) 显示基板及显示装置
JP2004184530A (ja) 電気光学装置、アクティブマトリクス基板及び電子機器
WO2022232987A1 (zh) 显示基板及显示装置
WO2022110015A1 (zh) 显示基板、显示面板、显示装置
CN116918485A (zh) 显示面板和显示装置
WO2024187307A1 (zh) 显示基板和显示装置
US20240072102A1 (en) Array substrate, display panel and display device
WO2023279374A1 (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination