CN116913970B - 一种提供过内阻检测的mosfet及mosfet的制造方法 - Google Patents

一种提供过内阻检测的mosfet及mosfet的制造方法 Download PDF

Info

Publication number
CN116913970B
CN116913970B CN202310768619.6A CN202310768619A CN116913970B CN 116913970 B CN116913970 B CN 116913970B CN 202310768619 A CN202310768619 A CN 202310768619A CN 116913970 B CN116913970 B CN 116913970B
Authority
CN
China
Prior art keywords
mosfet
silicon
internal resistance
driving circuit
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310768619.6A
Other languages
English (en)
Other versions
CN116913970A (zh
Inventor
赵林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Gezhou Microelectronics Technology Co ltd
Original Assignee
Shanghai Gezhou Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Gezhou Microelectronics Technology Co ltd filed Critical Shanghai Gezhou Microelectronics Technology Co ltd
Priority to CN202310768619.6A priority Critical patent/CN116913970B/zh
Publication of CN116913970A publication Critical patent/CN116913970A/zh
Application granted granted Critical
Publication of CN116913970B publication Critical patent/CN116913970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2621Circuits therefor for testing field effect transistors, i.e. FET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种提供过内阻检测的mosfet及mosfet的制造方法,涉及晶体管结构及制造方法领域,解决的是传统mosfet因漏电流和漏电阻变化影响器件的正确性和可靠性的问题;一种提供过内阻检测的mosfet,包含源区、栅极、栅氧层、底接区、硅基底片、漏结区和驱动电路;一种mosfet的制造方法包括选取硅片、生长氧化层、沉积金属、图案化处理、离子注入、退火、形成mosfet栅极和连接mosfet;本发明通过设置驱动电路对mosfet进行过内阻检测,提高mosfet的可靠性和使用寿命;本发明采用反向电压变化矩阵确认mosfet内阻的变化情况;本发明采用掩模图形传递和化学反应控制技术进行光刻机曝光和显影处理以确保mosfet的质量和精度。

Description

一种提供过内阻检测的mosfet及mosfet的制造方法
技术领域
本发明涉及晶体管结构及制造方法领域,更具体的涉及一种提供过内阻检测的mosfet及制造方法。
背景技术
Mosfet为金属氧化物半导体场效应晶体管,是一种常用的晶体管类型之一,其结构包括源区、栅极、栅氧层、底接区、硅基底片和漏结区,通过改变漏结区的电特性控制器件的电阻和导通能力。因此,mosfet 被广泛应用于数字电路和功率电路中作为开关元件或放大器。然而,由于 mosfet本身具有漏电流和漏电阻变化,使得mosfet电路元器件的正确性和可靠性存在着重大影响。
为了确保 mosfet在实际应用中的稳定性和可靠性,添加驱动电路进行内阻检测,通常测量 mosfet内部的电阻和电压参数,并通过反馈调节实现器件工作状态的优化,根据反馈结果确保产品品质和一致性。同时mosfet制造采用精确的掩模图形传递和化学反应控制技术,根据具体工艺要求严格控制温度、时间和化学浓度参数,以确保所得的微型化结构质量和精度,通过对掩膜图形设计和曝光时间不断进行调整和优化确保制造出的mosfet具有优越的电学参数和可靠性。
发明内容
针对上述技术的不足,本发明公开一种提供过内阻检测的mosfet及制造方法,本发明通过设置驱动电路对mosfet进行过内阻检测,提高mosfet的可靠性和使用寿命;本发明通过反向电压变化矩阵确认mosfet内阻的变化情况;本发明采用掩模图形传递和化学反应控制技术进行光刻机曝光和显影处理以确保mosfet的质量和精度;
为了实现上述技术效果,本发明采用技术方案:
一种提供过内阻检测的mosfet,包含:源区、栅极、栅氧层和底接区;其中:
源区,用于为电子进入mosfet提供管道;
栅极,用于接入电信号以控制mosfet中的电流流动;
栅氧层,用于隔离栅极和硅基底片;
底接区,用于接地的区域;
所述提供过内阻检测的mosfet还包括:硅基底片、漏结区和驱动电路;
硅基底片,用于为其他器件提供支撑、分担电流负载及电气隔离;所述硅基底片作为modfet的支撑结构为其他器件的生长和制造提供基础;所述硅基底片由单晶硅制成,通过掺入硼元素产生P型硅,掺入磷元素产生N型硅,进而起到分担电流的负载作用;所述硅基底片通过隔离mosfet内部电路和其他器件之间的电气信号,避免电气噪声和干扰;
漏结区,用于形成mosfet的输出端;所述漏结区由若干硅组成,硅的掺杂浓度和分布影响所述漏结区的电特性,所述漏结区将从源区输入的带有控制信号的电流转化为从漏结区输出的信号电流,为后续电路或负载提供信号输入;
驱动电路,用于mosfet实现其原有功能的同时在工作过程中提供过内阻检测功能,提高mosfet的可靠性和使用寿命;所述驱动电路为反并联的驱动电路,分别带有反向的电压,通过检测反向电压的变化判断mosfet的内阻状况;
所述源区连接所述漏结区,所述栅氧层位于所述栅极硅基底片之间,所述底接区接地,所述硅基底片安装在各器件下方,所述栅极的两侧设置有驱动电路。
作为本发明进一步的技术方案,所述硅基底片具有N型或P型半导体特性,在mosfet的制造过程中通过掺杂、熔融、氧化和刻蚀多级化学加工提高所述硅基底片中的载流子浓度和控制器件的电阻,并减少电气噪声和干扰以保证mosfet性能。
作为本发明进一步的技术方案,所述漏结区采用低离子掺杂的P型或N型硅降低所述漏结区的电流噪声,以保证mosfet的输出品质,所述mosfet通过控制所述栅极电压调节所述漏结区和源区之间的电流大小。
作为本发明进一步的技术方案,所述驱动电路包括比较器、控制单元、输出电路和电流源,所述比较器采用高精度运算放大器,用于测量输出电压与参考电压之间的差异,并将其作为一个反馈信号输出到控制单元,所述控制单元为微处理器,用于根据比较器的反馈信号调整驱动电路的输出电流,所述电流源包括高精度电流源和宽带放大器,以便驱动电流源并将其输出电压与参考电压进行比较,所述输出电路为电压测量器,用于测量测试电源的输出电压,并将结果返回到比较器以进行比较。
作为本发明进一步的技术方案,所述反向电压检测变化函数为:
(1)
式(1)中,(i=1,2,…,m)为所述驱动电路的反向电压变化,/>(i=1,2,…,m)为所述驱动电路反向电压参数值,/>(j=1,2,…,n)代表反向电压与信号电流之间的函数关系;利用泰勒公式对/>进行展开,并只取其一次项,则反向电压变化量与所述驱动电路输入信号电流之间的函数关系用线性方程表示:
(2)
式(2)中,为所述驱动电路的过内阻值,/>为所述驱动电路的初始反向电压值,联系式(1)和式(2),得到所述驱动电路过内阻与反向电压变化之间线性矩阵方程:
(3)
式(3)中,R为过内阻矩阵,为驱动电路中反向电压的变化量,/>为所述驱动电路反向电压实测值与初始反向电压差值。
一种mosfet的制造方法,应用权利要求1-5任意一项所述的一种提供过内阻检测的mosfet,所述制造方法包括以下步骤:
步骤1、选取硅片:
选择合适的硅片,采用高纯度单晶硅片,通过切割制成小片,硅片的表面经过去除表面氧化层和清洗处理,以保证表面干净平整;
步骤2、生长氧化层:
用热化学氧化法在硅片表面生长一层硅氧化物层,氧化层用于保护硅表面及实现渗透控制,所述氧化层的厚度在几百埃到几千埃之间;
步骤3、沉积金属:
将铝或钨沉积到硅片表面,铝用于制作N型mosfet,钨用于制作P型mosfet,沉积厚度在几千埃到数万埃之间;
步骤4、图案化处理:
将金属层图案化,在金属层上覆盖一层光刻胶并使用光刻机在光刻胶上进行曝光和显影处理,形成金属图案;
步骤5、离子注入:
在硅片上进行离子注入,通过改变注入离子的种类和剂量改变硅片的电性能,使其变成P型或N型晶体,注入离子后,进行活化处理,使硅片变得导电;
步骤6、退火:
对硅片进行退火处理,使得离子均匀分布在硅片上,并且形成导通路径,严格控制退火的温度和时间以保证晶体管的电性能;
步骤7、形成mosfet栅极:
在硅氧化物层上形成mosfet栅极以控制硅片中的电流通道,所述栅极厚度在数千埃到数万埃之间;
步骤8、连接mosfet:
采用金线连接和包封mosfet器件,通过在mosfet的结构上增加所述驱动电路使得mosfet实现原有功能的同时还具备过内阻检测功能,提高mosfet的可靠性和使用寿命。
作为本发明进一步的技术方案,所述热化学氧化法采用热解反应及氧化反应原理促进硅片在高温氧气环境下热分解及氧化反应,使得硅片中的无机成分发生氧化反应生成硅氧化物层以保护硅表面及实现渗透控制。
作为本发明进一步的技术方案,所述光刻机曝光和显影处理基于掩模图形传递和化学反应控制进行光刻操作,在曝光过程中,光刻机采用光源和光学系统将掩模图形传递至硅片表面,激活光刻胶中的感光剂产生化学反应以改变光刻胶层中的物理和化学性质,随着曝光时间的增加,曝光剂在光照下发生光化学反应,进而激活光刻胶中的感光剂,在光刻胶表面上形成与掩模图形相匹配的化学反应图形;在显影处理过程中,光刻胶浸泡在化学显影剂中,显影液中的化学溶剂通过侵蚀或溶解掉光刻胶中未被曝光的部分将掩模图形传递到硅片表面。
与现有技术相比,本发明有益的积极效果是:
本发明通过设置驱动电路对mosfet进行过内阻检测,提高mosfet的可靠性和使用寿命;本发明通过反向电压变化矩阵确认mosfet内阻的变化情况;本发明采用掩模图形传递和化学反应控制技术进行光刻机曝光和显影处理以确保mosfet的质量和精度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术者员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图,
图1为本发明制造方法步骤流程图;
图2为本发明总体架构示意图;
图3为本发明驱动电路结构图;
图4为本发明光刻机曝光和显影处理步骤流程图;
1-源区、2-栅极、3-栅氧层、4-底接区、5-硅基底片、6-漏结区、7-驱动电路。
具体实施方式
下面将结合本文实施例中的附图,对本文实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本文一部分实施例,而不是全部的实施例。应该理解,这些描述只是示例性的,而并非要限制本发明的范围。此外,在说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
如图2所示,一种提供过内阻检测的mosfet,包含:源区1、栅极2、栅氧层3和底接区4;其中:
源区1,用于为电子进入mosfet提供管道;
栅极2,用于接入电信号以控制mosfet中的电流流动;
栅氧层3,用于隔离栅极2和硅基底片5;
底接区4,用于接地的区域;
所述提供过内阻检测的mosfet还包括:硅基底片5、漏结区6和驱动电路7;
硅基底片5,用于为其他器件提供支撑、分担电流负载及电气隔离;所述硅基底片作为modfet的支撑结构为其他器件的生长和制造提供基础;所述硅基底片由单晶硅制成,通过掺入硼元素产生P型硅,掺入磷元素产生N型硅,进而起到分担电流的负载作用;所述硅基底片通过隔离mosfet内部电路和其他器件之间的电气信号,避免电气噪声和干扰;
漏结区6,用于形成mosfet的输出端;所述漏结区6由若干硅组成,硅的掺杂浓度和分布影响所述漏结区6的电特性,所述漏结区6将从源区1输入的带有控制信号的电流转化为从漏结区6输出的信号电流,为后续电路或负载提供信号输入;
如图3所示,驱动电路7,用于mosfet实现其原有功能的同时在工作过程中提供过内阻检测功能,提高mosfet的可靠性和使用寿命;所述驱动电路为反并联的驱动电路,分别带有反向的电压,通过检测反向电压的变化判断mosfet的内阻状况;
所述源区1连接所述漏结区6,所述栅氧层3位于所述栅极2与硅基底片5之间,所述底接区4接地,所述硅基底片5安装在各器件下方,所述栅极2的两侧设置有驱动电路7。
进一步地,所述硅基底片5具有N型或P型半导体特性,在mosfet的制造过程中通过掺杂、熔融、氧化和刻蚀多级化学加工提高所述硅基底片5中的载流子浓度和控制器件的电阻,并减少电气噪声和干扰以保证mosfet性能。
在具体实施例中,将高纯度硅和掺杂元素放入熔炉中进行晶体生长和熔融制作,形成单晶硅,通过将硅薄片的背面涂上蓝光敏剂,照射蓝色激光使得单晶硅生长出硅薄片,对薄片进行化学抛光以去除表面厚度不均匀的区域且平坦化硅表面,通过清洗和流程化学处理方法去除化学抛光过程中产生的污染物和碎片得到所需的硅基底片5。
进一步地,所述漏结区6采用低离子掺杂的P型或N型硅降低所述漏结区6的电流噪声,以保证mosfet的输出品质,所述mosfet通过控制所述栅极2电压调节所述漏结区6和源区1之间的电流大小。
在具体实施例中,通过化学方法对半导体表面进行清洁和微观加工,在表面形成一个干净光滑的接触面,采用电镀法在半导体表面沉积铝或钛高熔点金属,
将半导体材料在400℃ 至 500℃下进行退火以提高金属与半导体材料的结合质量,促进相互扩散和化学反应,将制造好的芯片根据设计需要进行加工切割,将单个器件从芯片中分离出来,进而制造出具有优越电学性能和可靠性的漏结区6。
进一步地,所述驱动电路7包括比较器、控制单元、输出电路和电流源,所述比较器采用高精度运算放大器,用于测量输出电压与参考电压之间的差异,并将其作为一个反馈信号输出到控制单元,所述控制单元为微处理器,用于根据比较器的反馈信号调整驱动电路7的输出电流,所述电流源包括高精度电流源和宽带放大器,以便驱动电流源并将其输出电压与参考电压进行比较,所述输出电路为电压测量器,用于测量测试电源的输出电压,并将结果返回到比较器以进行比较。
在具体实施例中,所述驱动电路7接收外部的控制信号,并将接收到的控制信号通过运算放大器进行放大和过滤,以便能够驱动mosfet高阻值负载器件,之后将进行处理后的信号送到输出端,通过直接控制mosfet栅极2电压实现对 mosfet电路的控制,当 mosfet栅极2与源区1之间的电压高于设定阈值时,mosfet 导通,此时mosfet 输出端呈现零电阻状态,负载器件得到完全的驱动,当mosfet栅极2和源区1之间的电压低于设定阈值时,mosfet 截止,此时mosfet 输出端呈现无穷大电阻状态,负载器件被断电。
进一步地,所述反向电压检测变化函数为:
(1)
式(1)中,(i=1,2,…,m)为所述驱动电路7的反向电压变化,/>(i=1,2,…,m)为所述驱动电路7反向电压参数值,/>(j=1,2,…,n)代表反向电压与信号电流之间的函数关系;利用泰勒公式对/>进行展开,并只取其一次项,则反向电压变化量与所述驱动电路7输入信号电流之间的函数关系用线性方程表示:
(2)
式(2)中,为所述驱动电路7的过内阻值,/>为所述驱动电路7的初始反向电压值,联系式(1)和式(2),得到所述驱动电路7过内阻与反向电压变化之间线性矩阵方程:
(3)
式(3)中,R为过内阻矩阵,为驱动电路7中反向电压的变化量,/>为所述驱动电路7反向电压实测值与初始反向电压差值。
在具体实施例中,所述反向电压检测变化函数将反向电压变化通过矩阵变换与mosfet内阻联系起来,通过反向电压的参数值及变化量对mosfet内阻进行检测以确认mosfet漏电阻情况,并将数值记录在mosfet过内阻检测记录表中,如表1所示:
表1:mosfet过内阻检测记录表
由表1可知,采用反向电压检测变化函数通过检测反向电压的参数值及变化量对mosfet内阻进行检测以确认mosfet漏电阻情况的成功率较高,同时根据驱动电路7过内阻与反向电压变化之间线性矩阵方程确认漏电阻具体情况,对表1数据分析可得:采用反向电压检测变化函数准确的获取mosfet过电阻数据及漏电阻情况,提高mosfet电路元器件的正确性和可靠性。
如图1所示,一种mosfet的制造方法,应用权利要求1-5任意一项所述的一种提供过内阻检测的mosfet,所述制造方法包括以下步骤:
步骤1、选取硅片:
选择合适的硅片,采用高纯度单晶硅片,通过切割制成小片,硅片的表面经过去除表面氧化层和清洗处理,以保证表面干净平整;
步骤2、生长氧化层:
用热化学氧化法在硅片表面生长一层硅氧化物层,氧化层用于保护硅表面及实现渗透控制,所述氧化层的厚度在几百埃到几千埃之间;
步骤3、沉积金属:
将铝或钨沉积到硅片表面,铝用于制作N型mosfet,钨用于制作P型mosfet,沉积厚度在几千埃到数万埃之间;
步骤4、图案化处理:
将金属层图案化,在金属层上覆盖一层光刻胶并使用光刻机在光刻胶上进行曝光和显影处理,形成金属图案;
步骤5、离子注入:
在硅片上进行离子注入,通过改变注入离子的种类和剂量改变硅片的电性能,使其变成P型或N型晶体,注入离子后,进行活化处理,使硅片变得导电;
步骤6、退火:
对硅片进行退火处理,使得离子均匀分布在硅片上,并且形成导通路径,严格控制退火的温度和时间以保证晶体管的电性能;
步骤7、形成mosfet栅极2:
在硅氧化物层上形成mosfet栅极2以控制硅片中的电流通道,所述栅极2厚度在数千埃到数万埃之间;
步骤8、连接mosfet:
采用金线连接和包封mosfet器件,通过在mosfet的结构上增加所述驱动电路7使得mosfet实现原有功能的同时还具备过内阻检测功能,提高mosfet的可靠性和使用寿命。
进一步地,所述热化学氧化法采用热解反应及氧化反应原理促进硅片在高温氧气环境下热分解及氧化反应,使得硅片中的无机成分发生氧化反应生成硅氧化物层以保护硅表面及实现渗透控制。
在具体实施例中,将硅片加入反应器中,并添加定量的过量碳酸钾溶液,充分搅拌使硅片均匀地悬浮在溶液中,将反应器中的硅片温度升至300°C以上,同时向反应器中输入氧气或空气来促进反应,在高温下,硅片表面的无机物质与碳酸钾发生氧化反应,生成一系列的有机酸盐化合物,在反应完成后,将反应器冷却至室温,采用过滤法将反应混合物进行分离和提纯得到表面生长有硅氧化物层的硅片。
进一步地,如图4所示,所述光刻机曝光和显影处理基于掩模图形传递和化学反应控制进行光刻操作,在曝光过程中,光刻机采用光源和光学系统将掩模图形传递至硅片表面,激活光刻胶中的感光剂产生化学反应以改变光刻胶层中的物理和化学性质,随着曝光时间的增加,曝光剂在光照下发生光化学反应,进而激活光刻胶中的感光剂,在光刻胶表面上形成与掩模图形相匹配的化学反应图形;在显影处理过程中,光刻胶浸泡在化学显影剂中,显影液中的化学溶剂通过侵蚀或溶解掉光刻胶中未被曝光的部分将掩模图形传递到硅片表面。
在具体实施例中,将硅片表面进行预处理,去除硅片表面的杂质和污垢,并进行去毛刺和去缺损处理,确保硅片表面的平整度和精度,在硅片表面涂布一层光刻胶并将其进行烘烤,使得硅片平整化并排除气泡,将预制的掩模对准放置在硅片表面上并精确对准,将硅片和掩模一起放置在光刻机中,根据工艺要求进行曝光操作,光刻机通过特定的光源和光学系统将掩模图形传递到光刻胶表面,并产生被激活的化学反应,刻胶中的化学反应产生的质子或阴离子,会促进所处部位的溶解或刻蚀以形成所需的图形,通过将硅片放置在显影液中将未被曝光部分的光刻胶溶解或刻蚀使掩模图形传递到硅片表面,最后将硅片放置在去离子水溶剂中将其表面的光刻胶残留物去除干净,并用氮气进行吹干。
虽然以上描述了本发明的具体实施方式,但是本领域的技术者员应当理解,这些具体实施方式仅是举例说明,本领域的技术者员在不脱离本发明的原理和实质的情况下,可以对上述方法和系统的细节进行各种省略、替换和改变。例如,合并上述方法步骤,从而按照实质相同的方法执行实质相同的功能以实现实质相同的结果则属于本发明的范围。因此,本发明的范围仅由所附权利要求书限定。

Claims (8)

1.一种提供过内阻检测的mosfet,包含:源区(1)、栅极(2)、栅氧层(3)和底接区(4);其中:
源区(1),用于为电子进入mosfet提供管道;
栅极(2),用于接入电信号以控制mosfet中的电流流动;
栅氧层(3),用于隔离栅极(2)和硅基底片(5);
底接区(4),用于接地的区域;
其特征在于:所述提供过内阻检测的mosfet还包括:硅基底片(5)、漏结区(6)和驱动电路(7);
硅基底片(5),用于为其他器件提供支撑、分担电流负载及电气隔离;所述硅基底片作为modfet的支撑结构为其他器件的生长和制造提供基础;所述硅基底片由单晶硅制成,通过掺入硼元素产生P型硅,掺入磷元素产生N型硅,进而起到分担电流的负载作用;所述硅基底片通过隔离mosfet内部电路和其他器件之间的电气信号,避免电气噪声和干扰;
漏结区(6),用于形成mosfet的输出端;所述漏结区(6)由若干硅组成,硅的掺杂浓度和分布影响所述漏结区(6)的电特性,所述漏结区(6)将从源区(1)输入的带有控制信号的电流转化为从漏结区(6)输出的信号电流,为后续电路或负载提供信号输入;
驱动电路(7),用于mosfet实现其原有功能的同时在工作过程中提供过内阻检测功能,提高mosfet的可靠性和使用寿命;所述驱动电路为反并联的驱动电路,分别带有反向的电压,通过检测反向电压的变化判断mosfet的内阻状况;
所述源区(1)连接所述漏结区(6),所述栅氧层(3)位于所述栅极(2)与硅基底片(5)之间,所述底接区(4)接地,所述硅基底片(5)安装在各器件下方,所述栅极(2)的两侧设置有驱动电路(7)。
2.根据权利要求1所述的一种提供过内阻检测的mosfet,其特征在于:所述硅基底片(5)具有N型或P型半导体特性,在mosfet的制造过程中通过掺杂、熔融、氧化和刻蚀多级化学加工提高所述硅基底片(5)中的载流子浓度和控制器件的电阻,并减少电气噪声和干扰以保证mosfet性能。
3.根据权利要求1所述的一种提供过内阻检测的mosfet,其特征在于:所述漏结区(6)采用低离子掺杂的P型或N型硅降低所述漏结区(6)的电流噪声,以保证mosfet的输出品质,所述mosfet通过控制所述栅极(2)电压调节所述漏结区(6)和源区(1)之间的电流大小。
4.根据权利要求1所述的一种提供过内阻检测的mosfet,其特征在于:所述驱动电路(7)包括比较器、控制单元、输出电路和电流源,所述比较器采用高精度运算放大器,用于测量输出电压与参考电压之间的差异,并将其作为一个反馈信号输出到控制单元,所述控制单元为微处理器,用于根据比较器的反馈信号调整驱动电路(7)的输出电流,所述电流源包括高精度电流源和宽带放大器,以便驱动电流源并将其输出电压与参考电压进行比较,所述输出电路为电压测量器,用于测量测试电源的输出电压,并将结果返回到比较器以进行比较。
5.根据权利要求1所述的一种提供过内阻检测的mosfet,其特征在于:所述反向电压检测变化函数为:
(1)
式(1)中,(i =1,2,…,m)为所述驱动电路(7)的反向电压变化,/>(i=1,2,…,m)为所述驱动电路(7)反向电压参数值,/>(j=1,2,…,n)代表反向电压与信号电流之间的函数关系;利用泰勒公式对/>进行展开,并只取其一次项,则反向电压变化量与所述驱动电路(7)输入信号电流之间的函数关系用线性方程表示:
(2)
式(2)中,为所述驱动电路(7)的过内阻值,/>为所述驱动电路(7)的初始反向电压值,联系式(1)和式(2),得到所述驱动电路(7)过内阻与反向电压变化之间线性矩阵方程:
(3)
式(3)中,R为过内阻矩阵,为驱动电路(7)中反向电压的变化量,/>为所述驱动电路(7)反向电压实测值与初始反向电压差值。
6.一种mosfet的制造方法,其特征在于:应用权利要求1-5任意一项所述的一种提供过内阻检测的mosfet,所述制造方法包括以下步骤:
步骤1、选取硅片:
选择合适的硅片,采用高纯度单晶硅片,通过切割制成小片,硅片的表面经过去除表面氧化层和清洗处理,以保证表面干净平整;
步骤2、生长氧化层:
用热化学氧化法在硅片表面生长一层硅氧化物层,氧化层用于保护硅表面及实现渗透控制,所述氧化层的厚度在几百埃到几千埃之间;
步骤3、沉积金属:
将铝或钨沉积到硅片表面,铝用于制作N型mosfet,钨用于制作P型mosfet,沉积厚度在几千埃到数万埃之间;
步骤4、图案化处理:
将金属层图案化,在金属层上覆盖一层光刻胶并使用光刻机在光刻胶上进行曝光和显影处理,形成金属图案;
步骤5、离子注入:
在硅片上进行离子注入,通过改变注入离子的种类和剂量改变硅片的电性能,使其变成P型或N型晶体,注入离子后,进行活化处理,使硅片变得导电;
步骤6、退火:
对硅片进行退火处理,使得离子均匀分布在硅片上,并且形成导通路径,严格控制退火的温度和时间以保证晶体管的电性能;
步骤7、形成mosfet栅极(2):
在硅氧化物层上形成mosfet栅极(2)以控制硅片中的电流通道,所述栅极(2)厚度在数千埃到数万埃之间;
步骤8:连接mosfet:
采用金线连接和包封mosfet器件,通过在mosfet的结构上增加所述驱动电路(7)使得mosfet实现原有功能的同时还具备过内阻检测功能,提高mosfet的可靠性和使用寿命。
7.根据权利要求6所述的一种mosfet的制造方法,其特征在于:所述热化学氧化法采用热解反应及氧化反应原理促进硅片在高温氧气环境下热分解及氧化反应,使得硅片中的无机成分发生氧化反应生成硅氧化物层以保护硅表面及实现渗透控制。
8.根据权利要求6所述的一种mosfet的制造方法,其特征在于:所述光刻机曝光和显影处理基于掩模图形传递和化学反应控制进行光刻操作,在曝光过程中,光刻机采用光源和光学系统将掩模图形传递至硅片表面,激活光刻胶中的感光剂产生化学反应以改变光刻胶层中的物理和化学性质,随着曝光时间的增加,曝光剂在光照下发生光化学反应,进而激活光刻胶中的感光剂,在光刻胶表面上形成与掩模图形相匹配的化学反应图形;在显影处理过程中,光刻胶浸泡在化学显影剂中,显影液中的化学溶剂通过侵蚀或溶解掉光刻胶中未被曝光的部分将掩模图形传递到硅片表面。
CN202310768619.6A 2023-06-28 2023-06-28 一种提供过内阻检测的mosfet及mosfet的制造方法 Active CN116913970B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310768619.6A CN116913970B (zh) 2023-06-28 2023-06-28 一种提供过内阻检测的mosfet及mosfet的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310768619.6A CN116913970B (zh) 2023-06-28 2023-06-28 一种提供过内阻检测的mosfet及mosfet的制造方法

Publications (2)

Publication Number Publication Date
CN116913970A CN116913970A (zh) 2023-10-20
CN116913970B true CN116913970B (zh) 2024-04-09

Family

ID=88352189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310768619.6A Active CN116913970B (zh) 2023-06-28 2023-06-28 一种提供过内阻检测的mosfet及mosfet的制造方法

Country Status (1)

Country Link
CN (1) CN116913970B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201904342U (zh) * 2011-01-05 2011-07-20 西安后羿半导体科技有限公司 一种中压大电流n通道增强型功率mos管
WO2017152479A1 (zh) * 2016-03-11 2017-09-14 郑贵林 蓄电池剩余容量及健康状态快速检测方法和装置
CN109980946A (zh) * 2019-04-18 2019-07-05 深圳南云微电子有限公司 一种同步整流控制电路及其控制方法
CN115188713A (zh) * 2022-07-08 2022-10-14 弘大芯源(深圳)半导体有限公司 一种用于制造功率集成电路的方法
WO2023016305A1 (zh) * 2021-08-11 2023-02-16 重庆万国半导体科技有限公司 一种分离栅功率器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201904342U (zh) * 2011-01-05 2011-07-20 西安后羿半导体科技有限公司 一种中压大电流n通道增强型功率mos管
WO2017152479A1 (zh) * 2016-03-11 2017-09-14 郑贵林 蓄电池剩余容量及健康状态快速检测方法和装置
CN109980946A (zh) * 2019-04-18 2019-07-05 深圳南云微电子有限公司 一种同步整流控制电路及其控制方法
WO2023016305A1 (zh) * 2021-08-11 2023-02-16 重庆万国半导体科技有限公司 一种分离栅功率器件及其制造方法
CN115188713A (zh) * 2022-07-08 2022-10-14 弘大芯源(深圳)半导体有限公司 一种用于制造功率集成电路的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于LM5117大功率恒流源的设计;郑世伟;饶连周;许国忠;王坤森;张廷光;陈俊玮;;三明学院学报;20170820(第04期);全文 *

Also Published As

Publication number Publication date
CN116913970A (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
Quirk et al. Semiconductor manufacturing technology
US8012837B2 (en) Method of manufacturing semiconductor device
JPH0799321A (ja) 薄膜半導体素子の製造方法および製造装置
JPH033389B2 (zh)
CN103474474A (zh) Tft及其制作方法、阵列基板及其制作方法、x射线探测器
CN105118807A (zh) 一种低温多晶硅薄膜晶体管及其制造方法
CN116913970B (zh) 一种提供过内阻检测的mosfet及mosfet的制造方法
US20070212837A1 (en) Method And Apparatus Of Fabricating Semiconductor Device
US6638688B2 (en) Selective electroplating method employing annular edge ring cathode electrode contact
KR100313386B1 (ko) 에칭장치
KR20040057930A (ko) 마스크, 그 제조 방법 및 이를 이용한 반도체 장치의 제조방법
CN115188713A (zh) 一种用于制造功率集成电路的方法
US11934103B2 (en) Apparatus for post exposure bake of photoresist
JP2003297848A (ja) 半導体装置の製造方法
JP2001332556A (ja) 半導体装置の製造方法
TWI221650B (en) Determination method of process parameter of semiconductor device and manufacturing method of semiconductor device using the same
JP2004198905A (ja) パターン形成方法
CN110649019A (zh) 一种集成碳化硅晶体管及其制造方法
CN117012639A (zh) 半导体结构制备工艺及制备装置
JP2007266347A (ja) 半導体装置の製造方法
JPH10270706A (ja) 半導体装置の作製方法
JP2005175237A (ja) 薄膜半導体装置の製造方法
JP2004146431A (ja) 半導体基板の評価方法
KR100626355B1 (ko) 폴리실리콘 박막트랜지스터 제조방법
CN117727618A (zh) 一种开环运算放大器制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant