CN116913940A - 显示装置和用于制造显示装置的方法 - Google Patents

显示装置和用于制造显示装置的方法 Download PDF

Info

Publication number
CN116913940A
CN116913940A CN202310224979.XA CN202310224979A CN116913940A CN 116913940 A CN116913940 A CN 116913940A CN 202310224979 A CN202310224979 A CN 202310224979A CN 116913940 A CN116913940 A CN 116913940A
Authority
CN
China
Prior art keywords
bank
insulating layer
layer
electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310224979.XA
Other languages
English (en)
Inventor
金珍泽
金�显
朴浈洙
李宗璨
郑雄喜
洪晶银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116913940A publication Critical patent/CN116913940A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置和用于制造显示装置的方法。所述显示装置包括：第一电极和第二电极，在基体层上；第一绝缘层，在第一电极和第二电极上；堤，在第一绝缘层上；发光元件，在被堤围绕的区域中；以及第二绝缘层，在堤上。第二绝缘层形成使堤的表面暴露的开口。

Description

显示装置和用于制造显示装置的方法
本申请要求于2022年4月12日在韩国知识产权局提交的第10-2022-0045345号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用被包含于此。
技术领域
公开总地涉及一种显示装置和用于显示装置的制造方法。
背景技术
近来，随着对信息显示的兴趣的增加，显示装置的研究和开发已经在连续地进行。
应当理解的是，技术部分的该背景技术部分地意图提供用于理解技术的有用的背景技术。然而，技术部分的该背景技术也可以包括不是在这里公开的主题的对应有效提交日期之前由相关领域的技术人员已知或理解的内容的部分的想法、构思或认识。
发明内容
实施例提供了一种显示装置和用于该显示装置的制造方法，其中，可以改善发光元件的对准程度并且可以简化工艺。
根据公开的方面，提供了一种显示装置，所述显示装置可以包括：第一电极和第二电极，设置在基体层上；第一绝缘层，设置在第一电极和第二电极上；堤，设置在第一绝缘层上；发光元件，设置在被堤围绕的区域中；以及第二绝缘层，设置在堤上，其中，第二绝缘层形成使堤的表面暴露的开口。
开口在平面图中可以围绕包括发光元件的区域的至少一部分。
堤可以在基体层的厚度方向上突出，并且形成与包括发光元件的区域相邻的台阶差。
堤可以包括第一堤和第二堤。在平面图中，开口可以与第一堤叠置，并且可以不与第二堤叠置。第一堤可以包括第1_1堤和第1_2堤。第二堤可以设置在第1_1堤与第1_2堤之间。
第一堤可以包括具有第一厚度的第一堤区域和具有第二厚度的第二堤区域。第二厚度可以比第一厚度小。第二堤区域可以比第一堤区域更邻近发光元件。
显示装置还可以包括电连接到发光元件的连接电极。连接电极可以通过穿透第一绝缘层的接触孔电连接到第一电极，并且可以通过由第二绝缘层形成的开口接触堤。
在平面图中，堤的表面的至少一部分可以是凹入的，并且在与由第二绝缘层形成的开口叠置的区域中形成空腔。
空腔和第二绝缘层在平面图中可以彼此不叠置。
堤可以包括有机材料，并且第二绝缘层可以包括无机材料。
第一绝缘层和第二绝缘层可以包括相同的材料。
根据公开，提供了一种用于制造显示装置的方法，所述方法可以包括：在基体层上设置第一电极和第二电极；在第一电极和第二电极上设置第一基体绝缘层；在第一基体绝缘层上形成堤；设置覆盖堤的至少一部分的第二基体绝缘层；通过蚀刻第一基体绝缘层来设置第一绝缘层；通过蚀刻第二基体绝缘层来设置第二绝缘层；在基体层上提供包括发光元件的墨；以及使发光元件在第一电极与第二电极之间对准，其中，设置第二绝缘层的步骤可以包括形成使堤的至少一部分暴露的开口，并且在提供墨的步骤中，基于第二绝缘层的开口的位置，墨容纳在通过堤限定的空间中。
开口在平面图中可以围绕包括发光元件的区域的至少一部分。
在设置第二基体绝缘层的步骤中，堤的外表面可以被第一基体绝缘层和第二基体绝缘层覆盖。
在提供墨的步骤中，在其中供应墨的区域的边缘可以对应于第二绝缘层的开口的位置。
使发光元件在第一电极与第二电极之间对准的步骤可以包括：将第一对准信号供应到第一电极；以及将第二对准信号供应到第二电极。
形成堤的步骤可以包括：在第一基体绝缘层上形成基体堤层；在基体堤层上形成光致抗蚀剂层；使用包括全色调区域的二元掩模通过使光致抗蚀剂层图案化来制备蚀刻掩模；以及通过使用蚀刻掩模来蚀刻基体堤层。在制备蚀刻掩模的步骤中，二元掩模的全色调区域可以对应于包括堤的区域。
堤可以包括具有第一厚度的第一堤区域和具有第二厚度的第二堤区域。第二厚度可以比第一厚度小。第二堤区域可以比第一堤区域更邻近发光元件。形成堤的步骤可以包括：在第一基体绝缘层上形成基体堤层；在基体堤层上形成光致抗蚀剂层；使用包括全色调区域和半色调区域的掩模通过使光致抗蚀剂层图案化来制备蚀刻掩模；以及通过使用蚀刻掩模来蚀刻基体堤层。在制备蚀刻掩模的步骤中，掩模的全色调区域可以对应于包括第一堤区域的区域，并且掩模的半色调区域可以对应于包括第二堤区域的区域。
所述方法还可以包括：对堤和第二绝缘层执行等离子体表面处理工艺，使得堤的与开口对应的表面与第二绝缘层相比具有疏水性。
设置第一绝缘层的步骤和设置第二绝缘层的步骤可以通过相同的工艺执行。
根据公开，提供了一种显示装置，所述显示装置可以包括：电极，设置在基体层上；第一绝缘层，设置在电极上；发光元件，在第一绝缘层上；堤，在第一绝缘层上；以及第二绝缘层，设置在堤的面对发光元件的侧表面上，其中，第二绝缘层不设置在堤的顶表面的至少一部分上，并且堤形成与发光元件相邻的台阶差。
附图说明
通过参照附图来详细地描述公开的实施例，公开的上述以及其它方面和特征将变得更清楚，在附图中：
图1是示出根据实施例的发光元件的示意性透视图。
图2是示出根据实施例的发光元件的示意性剖视图。
图3是示出根据实施例的显示装置的示意性平面图。
图4是根据实施例的像素的等效电路的示意图。
图5是示出根据实施例的子像素的示意性平面图。
图6是示出根据实施例的子像素的示意性平面图并且是示出第二绝缘层形成的开口的示意性平面图。
图7是示出根据实施例的子像素的视图并且是沿着图5中所示的线A-A’截取的示意性剖视图。
图8是沿着图5中所示的线B-B’截取的示意性剖视图。
图9是图7中所示的区域EA1的示意性放大图。
图10是示出根据实施例的第一子像素至第三子像素的示意性剖视图。
图11是示出根据实施例的子像素的视图并且是沿着图5中所示的线A-A’截取的示意性剖视图。
图12至图21是示意性地示出根据实施例的用于显示装置的制造方法的工艺剖视图。
具体实施方式
公开可以应用于各种改变和形状，并且可以因此以不同的形式修改。因此，示例不限于特定形状，而是适用于所有改变和等同材料和替换。
现在将在下文中参照附图来更充分地描述示例实施例；然而，它们可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得该公开将是彻底的和完整的，并且将向本领域技术人员充分地传达示例实施例的范围。
在附图中，为了清楚示出，可以夸大尺寸。将理解的是，当元件被称为“在”两个元件“之间”时，它可以是所述两个元件之间的唯一元件，或者也可以存在一个或更多个居间元件。同样的附图标记始终表示同样的元件。
将理解的是，当元件(或区域、层、部分等)在说明书中被称为“在”另一元件“上”、“连接到”或者“结合到”另一元件时，它可以直接设置在上述另一元件上、连接或者结合到所述另一元件，或者可以在它们之间设置居间元件。
将理解的是，术语“连接到”或“结合到”可以包括物理连接或电连接或者物理结合或电结合。
如这里使用的，除非上下文另有明确说明，否则单数形式“一”、“一个(种/者)”和“该(所述)”也意图包括复数形式。
在说明书和权利要求书中，术语“和/或”出于其含义和解释的目的而意图包括术语“和”和“或”的任何组合。例如，“A和/或B”可以被理解为表示“A、B、或者A和B”。术语“和”和“或”可以在连接或分离的意义上使用，并且可以被理解为等同于“和/或”。
在说明书和权利要求书中，短语“……中的至少一个”出于其含义和解释的目的而意图包括“选自……的组中的至少一个”的含义。例如，“A和B中的至少一个”可以被理解为表示“A、B、或者A和B”。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的“第一”元件也可以被称为“第二”元件。如这里使用的，除非上下文另有明确说明，否则单数形式也意图包括复数形式。
术语“叠置”或“重叠”表示第一对象可以在第二对象的上方或下方或者侧面，反之亦然。此外，术语“叠置”可以包括层、堆叠、面对或面向、在其上方延伸、覆盖或部分覆盖或者如本领域普通技术人员将领会和理解的任何其它合适的术语。
当元件被描述为“不与”另一元件“重叠”或者“不与”另一元件“叠置”时，这可以包括元件彼此间隔开、彼此偏置或彼此旁置或者如本领域普通技术人员将领会和理解的任何其它合适的术语。
术语“面对”和“面向”表示第一元件可以与第二元件直接或间接地相对。在其中第三元件置于第一元件与第二元件之间的情况下，尽管仍然彼此面对，但是第一元件和第二元件可以被理解为彼此间接地相对。
还将理解的是，术语“包括”和/或“包含”、“具有”和/或“拥有”及其变型当在该说明书中使用时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但是不排除存在或者添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
此外，诸如层、区域、基底或板的元件放置“在”另一元件“上”或“上方”的表达不仅指示所述元件放置为“直接在”另一元件“上”或在另一元件“紧挨着的上方”的情况，而且还指示又一元件或多个元件置于所述元件与另一元件之间的情况。
相反，诸如层、区域、基底或板的元件放置“在”另一元件“下面”或“下方”的表达不仅指示所述元件放置为“直接在”另一元件“下面”或在另一元件“紧挨着的下方”的情况，而且还指示又一元件置于所述元件与另一元件之间的情况。
如这里使用的“约(大约)”或“近似(大致)”包括所陈述的值，并且表示在本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)而确定的特定值的可接受的偏差范围内。例如，“约”可以表示在一个或更多个标准偏差内，或者在所陈述值的±30％、±20％、±10％、±5％内。
除非这里另有定义或暗示，否则这里使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非这里明确地如此定义。
公开总地涉及一种显示装置。在下文中，将参照附图来描述根据实施例的显示装置和用于显示装置的制造方法。
图1是示出根据实施例的发光元件的透视图。图2是示出根据实施例的发光元件的剖视图。尽管在图1和图2中示出了柱形状的发光元件LD，但是发光元件LD的种类和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11、活性层12、第二半导体层13和/或电极层14。
发光元件LD可以具有各种形状。例如，发光元件LD可以具有沿着一个方向或一方向延伸的柱形状。发光元件LD可以具有第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个可以与发光元件LD的第一端部EP1相邻。第一半导体层11和第二半导体层13中的另一个可以与发光元件LD的第二端部EP2相邻。例如，第一半导体层11可以与发光元件LD的第一端部EP1相邻，第二半导体层13可以与发光元件LD的第二端部EP2相邻。
在实施例中，在公开的精神和范围内，发光元件LD可以是通过蚀刻工艺等以柱形状制造的发光元件。在该说明书中，术语“柱形状”可以包括纵横比大于1的棒状形状或条状形状(诸如圆柱体或多棱柱等)，并且其剖面的形状不受特别限制。
发光元件LD可以具有小到纳米级至微米级的程度的尺寸。在示例中，发光元件LD可以具有在纳米级至微米级的范围内的直径D(或宽度)和/或在纳米级至微米级的范围内的长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据使用利用发光元件LD的发光器件作为光源的各种类型的装置(例如，显示装置等)的设计条件而不同地改变。
第一半导体层11可以是第一导电类型半导体层。例如，第一半导体层11可以包括p型半导体层。在示例中，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且包括掺杂有第一导电类型掺杂剂(诸如Mg)的p型半导体层。然而，构成第一半导体层11的材料不限于此。各种材料可以包括在第一半导体层11中。
活性层12可以设置在第一半导体层11与第二半导体层13之间。活性层12可以包括单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构之中的任何一种结构，但是公开不限于此。在公开的精神和范围内，活性层12可以包括GaN、InGaN、InAlGaN、AlGaN、AlN等。在活性层12中可以包括各种材料。
如果作为阈值电压或更高电压的电压被施加到发光元件LD的两端，那么发光元件LD随着电子-空穴对在活性层12中复合而发光。通过使用这种原理来控制发光元件LD的光发射，使得发光元件LD可以用作各种发光器件(包括显示装置的像素)的光源。
第二半导体层13形成在活性层12上，并且可以包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括n型半导体层。在示例中，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的任何一种半导体材料，并且包括掺杂有第二导电类型掺杂剂(诸如Si、Ge或Sn)的n型半导体层。然而，构成第二半导体层13的材料不限于此。各种材料可以包括在第二半导体层13中。
电极层14可以设置在发光元件LD的第一端部EP1和/或第二端部EP2上。尽管图2中示出了电极层14形成在第一半导体层11上的情况，但是公开不必限于此。例如，单独的电极层可以进一步设置在第二半导体层13上。
电极层14可以包括透明金属或透明金属氧化物。在示例中，电极层14可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化锌锡(ZTO)中的至少一种，但是公开不必限于此。在电极层14可以由透明金属或透明金属氧化物制成的情况下，在发光元件LD的活性层12中生成的光可以穿过电极层14并发射到发光元件LD的外部。
绝缘膜INF可以设置在发光元件LD的表面上。绝缘膜INF可以设置在第一半导体层11、活性层12、第二半导体层13和/或电极层14的表面上或者直接设置在第一半导体层11、活性层12、第二半导体层13和/或电极层14的表面上。绝缘膜INF可以使发光元件LD的具有不同极性的第一端部EP1和第二端部EP2暴露。在实施例中，绝缘膜INF可以使电极层14和/或第二半导体层13的与发光元件LD的第一端部EP1和第二端部EP2相邻的侧部暴露。
绝缘膜INF可以防止在活性层12接触除了第一半导体层11和第二半导体层13之外的导电材料的情况下而可能发生的电短路。此外，绝缘膜INF可以使发光元件LD的表面缺陷最小化，从而发光元件LD的寿命和发光效率可以改善。
绝缘膜INF可以包括选自由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)组成的组中的至少一种。例如，绝缘膜INF可以是双层，并且构成双层的层可以包括不同的材料。在示例中，绝缘膜INF可以是包括氧化铝(AlOx)和氧化硅(SiOx)的双层，但是公开不限于此。在实施例中，可以省略绝缘膜INF。
包括上述发光元件LD的发光器件可以用于需要光源的各种装置(包括显示装置)。例如，发光元件LD可以设置在显示面板的每个像素中，并且用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于需要光源的其它类型的装置(诸如照明装置)。
图3是示出根据实施例的显示装置的示意性平面图。
在图3中，将示出显示装置(特别地，设置在显示装置中的显示面板PNL)作为可以使用在图1和图2中所示的实施例中描述的发光元件LD作为光源的电子装置的示例。
为了便于描述，在图3中，将基于显示区域DA来简要示出显示面板PNL的结构。然而，在实施例中，在附图中未示出的至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)、线和/或垫(pad，也被称为“焊盘”或“焊垫”)可以进一步设置在显示面板PNL中。
参照图3，显示面板PNL和用于形成显示面板PNL的基体层BSL可以包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NDA。显示区域DA可以构成在其上显示图像的屏幕，非显示区域NDA可以是除了显示区域DA之外的其它区域。
像素单元PXU可以设置在显示区域DA中。像素单元PXU可以包括第一子像素SPXL1、第二子像素SPXL2和/或第三子像素SPXL3。在下文中，在任意指定第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3之中的至少一个像素的情况下或者在包含性地指定第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3之中的两种或更多种像素的情况下，对应的像素将被称为“像素PXL”。
在公开的精神和范围内，像素PXL可以根据条纹结构、结构等而规则地布置或设置。然而，像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或各种方式布置在显示区域DA中。
在实施例中，发射不同颜色的光的两种或更多种像素PXL可以设置在显示区域DA中。在示例中，发射第一颜色的光的第一子像素SPXL1、发射第二颜色的光的第二子像素SPXL2和发射第三颜色的光的第三子像素SPXL3可以布置在显示区域DA中。彼此相邻设置的至少一个第一子像素SPXL1、至少一个第二子像素SPXL2和至少一个第三子像素SPXL3可以构成一个像素单元PXU，以发射各种颜色的光。例如，第一子像素至第三子像素PXL1、PXL2和PXL3中的每个可以是发射某一颜色的光的像素。在实施例中，第一子像素SPXL1可以是发射红色的光的红色像素，第二子像素SPXL2可以是发射绿色的光的绿色像素，第三子像素SPXL3可以是发射蓝色的光的蓝色像素。然而，公开不限于此。
在实施例中，第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3具有发射相同颜色的光的发光元件，并且可以包括设置在相应的发光元件上的不同颜色的颜色转换层和/或滤色器，以分别发射第一颜色的光、第二颜色的光和第三颜色的光。在实施例中，第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3分别具有第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件作为光源，使得发光元件可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。然而，构成每个像素单元PXU的像素PXL的颜色、种类和/或数量不受特别限制。在示例中，由每个像素PXL发射的光的颜色可以不同地改变。
像素PXL可以包括通过控制信号(例如，扫描信号和数据信号)和/或电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，光源可以包括根据图1和图2中所示的实施例的至少一个发光元件LD(例如，具有小到纳米级至微米级的程度的尺寸的超小型柱形状的发光元件LD)。然而，公开不限于此。各种类型的发光元件LD可以用作像素PXL的光源。
在实施例中，每个像素PXL可以是有源像素。然而，可以应用于显示装置的像素PXL的种类、结构和/或驱动方法不受特别限制。例如，每个像素PXL可以是使用各种结构和/或驱动方法的无源发光显示装置或有源发光显示装置的像素。
图4是根据实施例的像素的等效电路的示意图。图4中示出了根据实施例的子像素SPXL。子像素SPXL可以是第一子像素至第三子像素SPXL1、SPXL2和SPXL3中的一个。第一子像素SPXL1、第二子像素SPXL2和第三子像素SPXL3可以具有彼此基本相同或类似的结构。
参照图4，子像素SPXL可以包括用于生成具有与数据信号对应的亮度的光的发光单元EMU和用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以连接在第一电源VDD与发光单元EMU之间。此外，像素电路PXC可以连接到对应的子像素SPXL的扫描线SL和数据线DL，以对应于从扫描线SL和数据线DL供应的扫描信号和数据信号来控制发光单元EMU的操作。此外，像素电路PXC还可以选择性地连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1可以连接在第一电源VDD与第一连接电极ELT1之间。第一晶体管M1的栅电极连接到第一节点N1。第一晶体管M1可以与第一节点N1的电压对应地控制供应到发光单元EMU的驱动电流。例如，第一晶体管M1可以是用于控制像素PXL(或子像素SPXL)的驱动电流的驱动晶体管。
根据实施例，第一晶体管M1可以包括下辅助电极层BML的一部分。第一晶体管M1的栅电极和下辅助电极层BML可以彼此叠置，且一个绝缘层(例如，栅极绝缘层GI(见图8))置于第一晶体管M1的栅电极与下辅助电极层BML之间。在实施例中，下辅助电极层BML可以连接到一个电极(例如，第一晶体管M1的源电极或漏电极)。
在第一晶体管M1可以包括下辅助电极层BML的情况下，可以应用反向偏置技术(或同步技术)，反向偏置技术(或同步技术)用于通过在像素PXL的驱动中将反向偏置电压施加到第一晶体管M1的下辅助电极层BML来使第一晶体管M1的阈值电压在负方向或正方向上移动。在示例中，通过将下辅助电极层BML连接到第一晶体管M1的源电极来应用源同步技术，使得第一晶体管M1的阈值电压可以在负方向或正方向上移动。在下辅助电极层BML设置在构成第一晶体管M1的沟道的半导体图案的底部上的情况下，下辅助电极层BML用作光阻挡图案，从而使第一晶体管M1的操作特性稳定。然而，下辅助电极层BML的功能和/或应用方法不限于此。
第二晶体管M2可以连接在数据线DL与第一节点N1之间。第二晶体管M2的栅电极连接到扫描线SL。第二晶体管M2在从扫描线SL供应具有栅极导通电压(例如，高电平电压)的扫描信号的情况下导通，以将数据线DL和第一节点N1彼此连接。
对应帧的数据信号可以针对每个帧周期被供应到数据线DL。在其中具有栅极导通电压的扫描信号被供应的时段期间，数据信号可以通过导通的第二晶体管M2被传输到第一节点N1。例如，第二晶体管M2可以是用于将每个数据信号传输到像素PXL的内部的开关晶体管。
存储电容器Cst的一个电极可以连接到第一节点N1，存储电容器Cst的另一电极可以连接到第一晶体管M1的第二电极。存储电容器Cst在每个帧周期期间充入与供应到第一节点N1的数据信号对应的电压。
第三晶体管M3可以连接在第一连接电极ELT1(或第一晶体管M1的第二电极)与感测线SENL之间。第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3可以根据供应到感测信号线SSL的感测信号来将施加到第一连接电极ELT1的电压值传输到感测线SENL。通过感测线SENL传输的电压值可以被提供到外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值来提取特性信息(例如，第一晶体管M1的阈值电压等)。所提取的特性信息可以用于转换图像数据，使得像素PXL之间的特性偏差被补偿。
尽管已经在图4中示出了包括在像素电路PXC中的晶体管都是用n型晶体管实现的情况，但是公开不限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为p型晶体管。
在实施例中，子像素SPXL的结构和驱动方法可以各种改变。例如，除了图4中所示的实施例之外，像素电路PXC可以是具有各种结构和/或各种驱动方法的像素电路。
发光单元EMU可以包括至少一个发光元件LD(例如，连接在第一电源VDD与第二电源VSS之间的发光元件LD)。
例如，发光单元EMU可以包括通过像素电路PXC和第一电源线PL1连接到第一电源VDD的第一连接电极ELT1、通过第二电源线PL2连接到第二电源VSS的第二连接电极ELT2以及连接在第一连接电极ELT1与第二连接电极ELT2之间的发光元件LD。第一连接电极ELT1可以是发光单元EMU的阳电极。第二连接电极ELT2可以是发光单元EMU的阴电极。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发射光。在示例中，第一电源VDD可以设定为高电位电源，第二电源VSS可以设定为低电位电源。
在实施例中，发光单元EMU可以包括至少一个串联级。至少一个串联级可以包括一对电极(例如，两个电极)和在正向方向上连接在所述一对电极之间的至少一个发光元件LD。构成发光单元EMU的串联级的数量和构成每个串联级的发光元件LD的数量不受特别限制。在示例中，构成相应的串联级的发光元件LD的数量可以彼此相等或不同。
在驱动电流通过对应的像素电路PXC被供应的情况下，发光元件LD可以发射具有与驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以将与将要在对应帧中表现的灰度值对应的驱动电流供应到发光单元EMU。因此，当发光元件LD发射具有与驱动电流对应的亮度的光时，发光单元EMU可以表现与驱动电流对应的亮度。
在下文中，将参照图5至图11来描述根据实施例的像素PXL(或子像素SPXL)的平面结构和剖面结构。
首先，将参照图5至图10来描述根据实施例的像素PXL(或子像素SPXL)，并且将参照图11来描述根据实施例的像素PXL(或子像素SPXL)。
图5是示出根据实施例的子像素的示意性平面图。图6是示出根据实施例的子像素的示意性平面图并且是示出第二绝缘层形成的开口的示意性平面图。图7是示出根据实施例的子像素的视图并且是沿着图5中所示的线A-A’截取的示意性剖视图。图8是沿着图5中所示的线B-B’截取的示意性剖视图。
图9是图7中所示的区域EA1的示意性放大图。图10是示出根据实施例的第一子像素至第三子像素的示意性剖视图。
在示例中，图5示出了其中设置有子像素SPXL的区域。图5中所示的子像素SPXL可以是构成像素单元PXU的第一子像素至第三子像素SPXL1、SPXL2和SPXL3中的一个。图5示出了包括通过其设置发光元件LD的两条路径的实施例(包括三个电极ALE)。然而，公开不限于此，并且电极ALE和路径的数量和形状可以各种改变。
参照图5，子像素SPXL可以包括发射区域EMA和非发射区域NEA。发射区域EMA可以是其中设置有发光元件LD以发射光的区域。非发射区域NEA可以是其中未设置发光元件LD的区域。在实施例中，发射区域EMA可以包括在平面图中不与堤BNK叠置的区域。非发射区域NEA可以设置为围绕发射区域EMA。非发射区域NEA可以包括在平面图中与堤BNK叠置的区域。非发射区域NEA可以是其中设置有堤BNK的区域。
堤BNK可以形成堤开口BOPN。例如，堤开口BOPN可以包括第一堤开口BOPN1和第二堤开口BOPN2。例如，堤BNK可以在一方向(例如，基体层BSL的厚度方向或第三方向DR3)上突出，并且设置为围绕一个区域或一区域(例如，发射区域EMA)，从而形成堤开口BOPN。
第一堤开口BOPN1可以对应于发射区域EMA的位置。第一堤开口BOPN1可以使其中将设置发光元件LD的区域暴露。在实施例中，第一堤开口BOPN1可以设置为多个。尽管在图5中示出了其中形成有两个第一堤开口BOPN1的实施例，但是公开不必限于此。
可以设置第二堤开口BOPN2，以执行用于将相邻的电极彼此分离的工艺，使得子像素SPXL单独驱动。例如，在上述工艺中，作为一个子像素SPXL的阳电极的第一电极ALE1可以与作为另一相邻子像素SPXL的阳电极的第一相邻电极ALE1’电分离。作为示例，在上述工艺中，作为一个子像素SPXL的阳电极的第三电极ALE3可以与作为另一相邻子像素SPXL的阳电极的第三相邻电极ALE3’电分离。
堤BNK可以形成台阶差，使得发光元件LD可以容易地设置在一个区域中或一区域中。例如，如上所述，堤BNK可以在与发光元件LD相邻的同时具有在一个方向上或在一方向上突出的形状。因此，在供应发光元件LD的情况下，发光元件LD可以容易地供应到由堤BNK形成的第一堤开口BOPN1。
根据实施例，第二电极ALE2可以是用于向发光元件LD提供阴极信号的阴电极，并且将共电源施加到相邻的子像素SPXL。因此，第二电极ALE2可以在与第二堤开口BOPN2对应的区域中不与另一相邻电极分离。然而，公开不限于上述示例。
子像素SPXL可以包括电极ALE、发光元件LD和连接电极ELT。
电极ALE可以沿着第二方向DR2延伸。电极ALE可以沿着第一方向DR1彼此间隔开。电极ALE可以包括第一电极至第三电极ALE1、ALE2和ALE3。例如，第一电极至第三电极ALE1、ALE2和ALE3可以在第二方向DR2上延伸。第一电极至第三电极ALE1、ALE2和ALE3可以在第二方向DR2上彼此间隔开，以顺序地设置。
电极ALE可以电连接到像素电路PXC和/或一条电源线。例如，第一电极ALE1可以通过第一接触部CNT1电连接到像素电路PXC和/或第一电源线PL1，第二电极ALE2可以通过第二接触部CNT2电连接到第二电源线PL2。
电极ALE可以通过一个接触孔电连接到至少一些连接电极ELT或许多连接电极ELT。例如，第一电极ALE1可以通过接触孔CH电连接到第一连接电极ELT1。第二电极ALE2可以通过接触孔(未示出)电连接到第二连接电极ELT2。用于将电极ALE和连接电极ELT彼此电连接的接触孔的位置和数量不限于特定示例。
在对准发光元件LD的工艺中，彼此相邻的一对电极ALE可以被供应有不同的信号。例如，在第一电极至第三电极ALE1、ALE2和ALE3在发射区域EMA中沿着第一方向DR1顺序地布置的情况下，第一电极ALE1和第二电极ALE2可以形成将被供应不同的对准信号的一对，第二电极ALE2和第三电极ALE3可以形成将被供应不同的对准信号的一对。对准信号可以具有不同的波形、不同的电位和/或不同的相位。因此，在第一电极ALE1与第二电极ALE2之间形成电场，使得发光元件LD可以在第一电极ALE1与第二电极ALE2之间对准。此外，相应地，在第二电极ALE2与第三电极ALE3之间形成电场，使得发光元件LD可以在第二电极ALE2与第三电极ALE3之间对准。
为了使发光元件LD发射光，可以将阳极信号供应到第一电极ALE1，可以将阴极信号供应到第二电极ALE2。第一电极ALE1与另一相邻的子像素SPXL的第一相邻电极ALE1’分离，从而子像素SPXL可以单独驱动。然而，公开不限于上述示例。
发光元件LD中的每个可以在发射区域EMA中在一对电极ALE之间对准。此外，发光元件LD中的每个可以电连接在一对连接电极ELT之间。
例如，发光元件LD可以在第一电极ALE1与第二电极ALE2之间对准。发光元件LD可以电连接在作为第一连接电极ELT1的第一部分的第1_1连接电极ELT1_1与第二连接电极ELT2之间。发光元件LD可以在第二电极ALE2与第三电极ALE3之间对准。发光元件LD可以电连接在作为第一连接电极ELT1的第二部分的第1_2连接电极ELT1_2与第二连接电极ELT2之间。
连接电极ELT可以设置为与至少一个电极ALE和/或至少一个发光元件LD叠置。例如，每个连接电极ELT可以形成在电极ALE和/或发光元件LD上，以与电极ALE和/或发光元件LD叠置。因此，连接电极ELT可以电连接到发光元件LD。在实施例中，第一连接电极ELT1的至少一部分可以弯曲。
子像素SPXL的平面结构不必限于限于上述示例，子像素SPXL可以具有各种平面结构。
参照图6，由第二绝缘层INS2(见图7)形成的开口100可以设置在堤BNK上。为了便于描述，省略了上面参照图5描述的组件之中的一些组件或许多组件。未示出第二绝缘层INS2，使得图6被清楚地说明。可以参照图6和图7来理解由第二绝缘层INS形成的开口100的形状。开口100由阴影线指示，使得可以清楚地描述开口100的位置。
第二绝缘层INS2可以暴露堤BNK的一个表面。因此，第二绝缘层INS2可以提供开口100。第二绝缘层INS2可以不设置在其处将形成开口100的位置处。
开口100在平面图中可以与非发射区域NEA叠置。开口100在平面图中可以不与发射区域EMA(或第一堤开口BOPN1)叠置。
开口100可以形成为围绕子像素SPXL的发射区域EMA(或第一堤开口BOPN1)。例如，开口100可以围绕发射区域EMA(或第一堤开口BOPN1)的所有侧面。开口100可以围绕发射区域EMA的左侧、右侧、顶侧和底侧中的每个的至少一部分。
根据实施例，堤BNK可以包括第一堤BNK1和第二堤BNK2。第一堤BNK1和第二堤BNK2可以通过相同的工艺图案化，并且设置在同一层中。第一堤BNK1可以表示除了第二堤BNK2之外的其他堤BNK。第二堤BNK2是堤BNK的一部分，并且可以表示设置在彼此相邻的发射区域EMA之间的堤BNK。开口100可以不形成在第二堤BNK2上。在实施例中，第二绝缘层INS2可以完全设置在第二堤BNK2上。第二堤BNK2可以设置在第一堤BNK1之间。
根据实施例，开口100可以设置为完全围绕发射区域EMA和第二堤BNK2。在实施例中，开口100可以限定其中容纳设置为执行用于供应发光元件LD的工艺的墨INK(见图17)的空间。例如，用于供应发光元件LD的墨INK可以完全设置在被开口100围绕的区域中。这将在后面详细地描述。
在下文中，将参照图7至图10来描述像素PXL和子像素SPXL的剖面结构。图7和图8示出了子像素SPXL的像素电路层PCL和发光元件层LEL。图8示出了构成像素电路PXC的各种电路元件之中的第一晶体管M1。在第一晶体管至第三晶体管M1、M2和M3被指定而不彼此区分的情况下，第一晶体管至第三晶体管M1、M2和M3中的每个将被包含性地称为“晶体管M”。针对每层的晶体管M的结构和/或晶体管M的位置不限于图8中所示的实施例，并且在实施例中可以各种改变。
参照图7和图8，根据实施例的子像素SPXL的像素电路层PCL可以包括包含设置在基体层BSL上的晶体管M的电路元件和连接到电路元件的各种线。包括电极ALE、发光元件LD和/或连接电极ELT的发光元件层LEL可以设置在像素电路层PCL上。
基体层BSL可以是刚性基底或柔性基底或者刚性膜或柔性膜。在示例中，基体层BSL可以是由玻璃或钢化玻璃制成的刚性基底、由塑料或金属材料制成的柔性基底(或薄膜)或者至少一个绝缘层。基体层BSL的材料和/或性质不受特别限制。在实施例中，基体层BSL可以是基本透明的。术语“基本透明的”可以表示光可以以一定透射率或更高透射率被透射。在实施例中，基体层BSL可以是半透明的或不透明的。此外，在实施例中，基体层BSL可以包括反射材料。
下辅助电极层BML和第一电源导电层PL2a可以设置在基体层BSL上。下辅助电极层BML和第一电源导电层PL2a可以设置在同一层中。例如，下辅助电极层BML和第一电源导电层PL2a可以通过相同的工艺同时形成，但是公开不必限于此。在公开的精神和范围内，第一电源导电层PL2a可以构成参照图4等描述的第二电源线PL2。
下辅助电极层BML和第一电源导电层PL2a中的每个可以形成为由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)中的至少一种及其任何氧化物或合金制成的单层或多层。
缓冲层BFL可以设置在下辅助电极层BML和第一电源导电层PL2a上。缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以是单层，但是也可以是包括至少两层的多层。在缓冲层BFL设置为多层的情况下，所述多层可以由相同的材料或类似的材料形成，或者由不同的材料形成。
半导体图案SCP可以设置在缓冲层BFL上。在示例中，半导体图案SCP可以包括与第一晶体管电极TE1接触的第一区域、与第二晶体管电极TE2接触的第二区域以及定位或者设置在第一区域与第二区域之间的沟道区。在实施例中，第一区域和第二区域中的一个可以是源区，而第一区域和第二区域中的另一个可以是漏区。
在实施例中，在公开的精神和范围内，半导体图案SCP可以由多晶硅、非晶硅、氧化物半导体等制成。半导体图案SCP的沟道区是未掺杂杂质的半导体图案，并且可以是本征半导体。半导体图案SCP的第一区域和第二区域中的每个可以是掺杂有杂质的半导体图案。
栅极绝缘层GI可以设置在缓冲层BFL和半导体图案SCP上。在示例中，栅极绝缘层GI可以设置在半导体图案SCP与栅电极GE之间。此外，栅极绝缘层GI可以设置在缓冲层BFL与第二电源导电层PL2b之间。栅极绝缘层GI可以是单层或多层，并且包括各种的无机绝缘材料(包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx))。
晶体管M的栅电极GE和第二电源导电层PL2b可以设置在栅极绝缘层GI上。例如，栅电极GE和第二电源导电层PL2b可以设置在同一层中。例如，栅电极GE和第二电源导电层PL2b可以通过相同的工艺同时形成，但是公开不必限于此。栅电极GE可以设置在栅极绝缘层GI上，以在第三方向DR3上与半导体图案SCP叠置。第二电源导电层PL2b可以设置在栅极绝缘层GI上，以在第三方向DR3上与第一电源导电层PL2a叠置。在公开的精神和范围内，第二电源导电层PL2b与第一电源导电层PL2a一起可以构成参照图4等描述的第二电源线PL2。
栅电极GE和第二电源导电层PL2b中的每个可以形成为由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)及其任何氧化物或合金制成的单层或多层。
层间绝缘层ILD可以设置在栅电极GE和第二电源导电层PL2b上。在示例中，层间绝缘层ILD可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。此外，层间绝缘层ILD可以设置在第二电源导电层PL2b与第三电源导电层PL2c之间。
层间绝缘层ILD可以是单层或多层，并且包括各种的无机绝缘材料(包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx))。
晶体管M的第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c可以设置在层间绝缘层ILD上。第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c可以设置在同一层中。例如，第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c可以通过相同的工艺同时形成，但是公开不必限于此。
第一晶体管电极TE1和第二晶体管电极TE2可以设置为在第三方向DR3上与半导体图案SCP叠置。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到半导体图案SCP。例如，第一晶体管电极TE1可以通过穿透层间绝缘层ILD的接触孔电连接到半导体图案SCP的第一区域。此外，第一晶体管电极TE1可以通过穿透层间绝缘层ILD和缓冲层BFL的接触孔电连接到下辅助电极层BML。第二晶体管电极TE2可以通过穿透层间绝缘层ILD的接触孔电连接到半导体图案SCP的第二区域。在实施例中，第一晶体管电极TE1和第二晶体管电极TE2中的任何一个可以是源电极，而第一晶体管电极TE1和第二晶体管电极TE2中的另一个可以是漏电极。第二晶体管电极TE2可以通过穿透保护层PSV和过孔层VIA的第一接触部CNT1电连接到第一电极ALE1。
第三电源导电层PL2c可以设置为在第三方向DR3上与第一电源导电层PL2a和/或第二电源导电层PL2b叠置。第三电源导电层PL2c可以电连接到第一电源导电层PL2a和/或第二电源导电层PL2b。例如，第三电源导电层PL2c可以通过穿透层间绝缘层ILD和缓冲层BFL的接触孔电连接到第一电源导电层PL2a。此外，第三电源导电层PL2c可以通过穿透层间绝缘层ILD的接触孔电连接到第二电源导电层PL2b。在公开的精神和范围内，第三电源导电层PL2c与第一电源导电层PL2a和/或第二电源导电层PL2b一起可以构成参照图4等描述的第二电源线PL2。第三电源导电层PL2c可以通过穿透保护层PSV和过孔层VIA的第二接触部CNT2电连接到第二电极ALE2。
第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c可以形成为由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)及其任何氧化物或合金制成的单层或多层。
保护层PSV可以设置在第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c上。保护层PSV可以是单层或多层，并且包括各种的无机绝缘材料(包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx))。
过孔层VIA可以设置在保护层PSV上。过孔层VIA可以由有机材料制成，以使下台阶差平坦化。例如，过孔层VIA可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机材料。然而，公开不必限于此，并且过孔层VIA可以包括各种的无机绝缘材料(包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx))。
电极ALE可以设置在像素电路层PCL的过孔层VIA上。第一电极至第三电极ALE1、ALE2和ALE3可以设置为彼此间隔开，并且设置在同一层中。例如，电极ALE可以通过相同的工艺同时形成。
在对准发光元件LD的工艺中，电极ALE可以被供应有对准信号。因此，在电极ALE之间形成电场，使得发光元件LD可以在电极ALE之间对准。
根据实施例，电极ALE可以形成为大体上平坦。例如，电极ALE可以形成在其中不形成任何单独的台阶差的过孔层VIA上。在执行使电极ALE图案化的工艺的情况下，可以使电极ALE均匀地图案化，并且可以显著减少图案化工艺中的工艺偏差。
电极ALE可以包括至少一种导电材料。在示例中，电极ALE可以包括各种金属材料(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等)之中的至少一种金属或包括所述至少一种金属的任何合金、至少一种导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、铝掺杂的氧化锌(AZO)、镓掺杂的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和氟掺杂的氧化锡(FTO))、以及导电聚合物(诸如PEDOT)之中的至少一种导电材料，但是公开不必限于此。
根据实施例，第一电极ALE1可以通过第一绝缘层INS1暴露。第一电极ALE1可以通过设置在与暴露区域对应的位置处的接触孔CH电连接到第一连接电极ELT1(例如，作为第一连接电极ELT1的一部分的第1_1连接电极ELT1_1)。尽管未在附图中示出，但是第二电极ALE2可以通过第一绝缘层INS1暴露。第二电极ALE2可以通过设置在与暴露区域对应的位置处的一个接触孔电连接到第二连接电极ELT2。
第一绝缘层INS1可以设置在电极ALE上。第一绝缘层INS1可以具有单层结构或多层结构。第一绝缘层INS1可以包括无机材料。在实施例中，第一绝缘层INS1可以包括选自由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)组成的组中的至少一种。
根据实施例，第一绝缘层INS1可以覆盖电极ALE。第一绝缘层INS1可以覆盖堤BNK的后表面。在实施例中，第一绝缘层INS1可以在显示装置的制造工艺期间保护电极ALE免受影响。例如，第一绝缘层INS1可以覆盖电极ALE。因此，第一绝缘层INS1可以基本防止用于使用于形成堤BNK的有机材料图案化的显影剂损坏电极ALE。
堤BNK可以设置在第一绝缘层INS1上。堤BNK的后表面可以被第一绝缘层INS1覆盖。堤BNK的侧表面可以被第二绝缘层INS2覆盖。在实施例中，堤BNK的除了与开口100对应的区域之外的表面可以被第一绝缘层INS1和/或第二绝缘层INS2覆盖。
在用于提供发光元件LD的墨INK供应到每个子像素SPXL的情况下，堤BNK可以限定墨INK供应到其的区域。例如，堤BNK可以是限定其中可以容纳墨INK的空间的坝结构。根据实施例，可以根据形成在堤BNK上的开口100形成在其处的位置来基本确定其中可以容纳墨INK的空间。
堤BNK可以形成台阶差，用于容易地将发光元件LD设置在一个区域或一区域中。例如，堤BNK可以设置为与发光元件LD将在其处对准的位置相邻，并且具有在相邻位置处以一个角度倾斜的倾斜表面。在供应包括发光元件LD的墨INK的情况下，发光元件LD可以具有设置在通过堤BNK限定的区域中的趋势，因此，可以显著改善发光元件LD的对准程度。
例如，根据实施例，堤BNK(例如，第一堤BNK1)可以限定墨INK供应到其的区域。同时，堤BNK可以形成台阶差，用于容易地设置发光元件LD。当由第二绝缘层INS2形成的开口100设置在堤BNK的一个表面上时，可以实现台阶差。这将在后面详细地描述。
堤BNK可以包括有机材料。例如，堤BNK可以包括选自由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂和苯并环丁烯(BCB)组成的组中的一种。然而，公开不必限于上述示例。
第二绝缘层INS2可以设置在堤BNK上。第二绝缘层INS2可以具有单层结构或多层结构。第二绝缘层INS2可以包括无机材料。在实施例中，第二绝缘层INS2可以包括选自由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)组成的组中的至少一种。在实施例中，第二绝缘层INS2可以包括与第一绝缘层INS1相同的材料或类似的材料。在第一绝缘层INS1和第二绝缘层INS2被共同蚀刻的情况下，可以使蚀刻工艺的工艺偏差最小化。
第二绝缘层INS2可以覆盖堤BNK的至少一部分。例如，第二绝缘层INS2可以设置在堤BNK的除了与开口100对应的区域之外的侧表面和顶表面上。第二绝缘层INS2可以设置在第一堤BNK1和第二堤BNK2上。在实施例中，第二绝缘层INS2的一个表面可以与堤BNK接触。
第二绝缘层INS2可以通过使第一堤BNK1的一部分暴露来形成开口100。第二绝缘层INS2可以不暴露第二堤BNK2。例如，在平面图中，开口100可以形成在作为与第一电极ALE1叠置的第一堤BNK1的第1_1堤BNK1_1上。在平面图中，开口100可以形成在作为与第三电极ALE3叠置的第一堤BNK1的第1_2堤BNK1_2上。开口100可以不形成在第二堤BNK2上。
如上所述，根据实施例，堤BNK可以包括有机材料，并且被包括无机材料的第二绝缘层INS2覆盖。堤BNK的至少一部分可以不被第二绝缘层INS2覆盖。因此，堤BNK的至少一部分可以暴露。实验上，在执行等离子体表面处理工艺的情况下，与表面处理的无机材料相比，表面处理的有机材料可以具有疏水性。例如，在堤BNK可以包括有机材料并且设置在堤BNK上的第二绝缘层INS2可以包括无机材料的情况下，在对堤BNK和第二绝缘层INS2执行等离子体表面处理工艺的情况下，与第二绝缘层INS2相比，通过开口100暴露的堤BNK可以具有疏水性。例如，由于堤BNK在与开口100对应的区域中具有疏水性，因此在供应用于提供发光元件LD的墨INK的情况下，可以基于通过开口100限定的区域来设置墨INK。例如，结合图6，通过使用被开口100围绕的区域作为边缘区域，墨INK可以基本设置在被开口100围绕的区域中。
堤BNK可以形成用于使发光元件LD设置在适当位置的台阶差，这已经在上面描述。通过非限制示例的方式，发光元件LD可以优先地设置在发光元件LD将对准的位置处。因此，有必要基于其中将设置发光元件LD的区域来提供墨INK。根据实施例，由于包括无机材料的第二绝缘层INS2设置在形成台阶差的堤BNK上，因此第二绝缘层INS2可以具有相对亲水性。与对应于开口100的位置相比，墨INK可以具有要设置在其中未设置堤BNK的第二绝缘层INS2至第一绝缘层INS1中的趋势。因此，在其中将布置发光元件LD的区域中优先地提供墨INK，因此，可以显著改善发光元件LD的对准程度。不必要消耗的墨INK的量减少，并且因此可以节省工艺成本。
根据实施例，可以在堤BNK上设置第二绝缘层INS2，而不允许第一绝缘层INS1设置在堤BNK上。第一绝缘层INS1和第二绝缘层INS2可以同时设置在其中未设置堤BNK的区域的至少一部分中。因此，作为其中未设置堤BNK的区域，其中一起设置有第一绝缘层INS1和第二绝缘层INS2的层的厚度可以比设置在堤BNK的顶表面上的第二绝缘层INS2的厚度大。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以设置在被堤BNK围绕的区域中。发光元件LD可以在第一绝缘层INS1上设置在电极ALE之间。
第三绝缘层INS3可以设置在发光元件LD上。例如，第三绝缘层INS3可以部分地设置在发光元件LD上，并且使发光元件LD的第一端部EP1和第二端部EP2暴露。在发光元件LD的对准完成之后在发光元件LD上形成第三绝缘层INS3的情况下，可以防止发光元件LD与发光元件LD在其处对准的位置分离。
第三绝缘层INS3可以是单层或多层，并且包括各种的无机绝缘材料(包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx))。
连接电极ELT可以设置在发光元件LD的通过第三绝缘层INS3暴露的两个端部上。例如，第1_1连接电极ELT1_1和第1_2连接电极ELT1_2可以设置在发光元件LD的一个端部、第二绝缘层INS2以及在开口100中的第一堤BNK1上。第二连接电极ELT2可以设置在发光元件LD的另一端部和第二绝缘层INS2上。
根据实施例，连接电极ELT可以设置在同一层中。例如，连接电极ELT可以由相同的导电层构成。连接电极ELT可以通过相同的工艺同时形成。然而，公开不限于上述示例。例如，连接电极ELT可以通过不同的工艺形成。例如，在第一连接电极ELT1被图案化之后，可以使第二连接电极ELT2图案化。
连接电极ELT可以由各种透明导电材料形成。在示例中，连接电极ELT可以包括各种透明导电材料(包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、铝掺杂的氧化锌(AZO)、镓掺杂的氧化锌(GZO)、氧化锌锡(ZTO)和氧化镓锡(GTO))中的至少一种，并且可以基本透明地或半透明地实现以满足透射率。因此，从发光元件LD发射的光可以在穿过连接电极ELT的同时发射到显示面板PNL的外部。
第四绝缘层INS4可以设置在第一绝缘层INS1、第二绝缘层INS2、连接电极ELT和第三绝缘层INS3上，以保护发光元件层LEL的组件。在实施例中，第四绝缘层INS4可以是单层或多层，并且包括各种的无机绝缘材料(包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx))。
子像素SPXL的堆叠结构不限于上述示例。子像素SPXL还可以包括附加绝缘层或附加电极层，并且具有各种结构。
将参照图9来描述根据实施例的第一堤BNK1和开口100的详细结构。
参照图9，空腔CAV可以形成在第一堤BNK1(例如，第1_1堤BNK1_1)的顶表面处。例如，在平面图中，第一堤BNK1的上表面的至少一部分可以在与开口100叠置的区域中凹入。在实施例中，U形的凹入结构可以形成在第一堤BNK1的一个表面上。第1_1连接电极ELT1_1可以通过开口100和空腔CAV设置在第一堤BNK1的一个表面上。在实施例中，第1_1连接电极ELT1_1可以与第一堤BNK1的顶表面接触，第一堤BNK1的顶表面通过开口100和空腔CAV暴露。
空腔CAV的位置可以对应于开口100的位置。例如，在实施例中，开口100可以通过蚀刻第二绝缘层INS2来形成。第二绝缘层INS2和空腔CAV在平面图中可以彼此不叠置。在蚀刻第二绝缘层INS2的工艺中，可以去除包括有机材料的第一堤BNK1的至少一部分。
如上所述，第一堤BNK1在开口100中暴露，以根据工艺阶段而具有疏水性。因此，可以限定其处设置墨INK的边界线。特别地，根据实施例，U形的凹入结构形成在第一堤BNK1的一个表面上，使得可以暴露第一堤BNK1的较宽表面。因此，可以更清楚地限定其处设置墨INK的边界线。
连续地，将参照图10来描述根据实施例的可以设置在发光元件层LEL上的层。图10示出了颜色转换层CCL、光学层OPL和/或滤色器层CFL。在图10中，为了便于描述，将省略像素电路层PCL和发光元件层LEL的详细构造的部分。
参照图10，分离堤CBNK可以设置在第一子像素至第三子像素SPXL1、SPXL2和SPXL3之间或者设置在第一子像素至第三子像素SPXL1、SPXL2和SPXL3的边界处，并且形成与第一子像素至第三子像素SPXL1、SPXL2和SPXL3中的每个叠置的开口。由分离堤CBNK形成的开口可以提供其中可以设置颜色转换层CCL的空间。例如，期望种类和/或期望量的颜色转换层CCL可以供应到通过由分离堤CBNK形成的开口提供的空间。
分离堤CBNK可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机材料。然而，公开不必限于此，并且分离堤CBNK可以包括各种的无机绝缘材料(包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx))。
在实施例中，分离堤CBNK可以包括至少一种光阻挡材料和/或至少一种反射材料。因此，可以防止相邻的像素PXL之间的漏光。例如，分离堤CBNK可以包括黑色颜料，但是公开不必限于此。
颜色转换层CCL可以在由分离堤CBNK形成的开口中设置在发光元件LD上方。颜色转换层CCL可以包括设置在第一子像素SPXL1中的第一颜色转换层CCL1、设置在第二子像素SPXL2中的第二颜色转换层CCL2和设置在第三子像素SPXL3中的光散射层LSL。
在实施例中，第一子像素至第三子像素SPXL1、SPXL2和SPXL3可以包括发射相同颜色的光的发光元件LD。例如，第一子像素至第三子像素SPXL1、SPXL2和SPXL3可以包括发射第三颜色(或蓝色)的光的发光元件LD。包括颜色转换颗粒的颜色转换层CCL设置在第一子像素至第三子像素SPXL1、SPXL2和SPXL3中的每个中，使得可以显示全色图像。
第一颜色转换层CCL1可以包括用于将从发光元件LD发射的第三颜色的光转换为第一颜色的光的第一颜色转换颗粒。例如，第一颜色转换层CCL1可以包括分散在诸如基体树脂的基质材料中的第一量子点QD1。
在实施例中，在发光元件LD是发射蓝色的光的蓝色发光元件且第一子像素SPXL1是红色像素的情况下，第一颜色转换层CCL1可以包括用于将从蓝色发光元件发射的蓝色的光转换为红色的光的第一量子点QD1。第一量子点QD1可以吸收蓝光并且通过根据能量跃迁使蓝光的波长移位来发射红光。在第一子像素SPXL1是另一颜色的像素的情况下，第一颜色转换层CCL1可以包括与第一子像素SPXL1的颜色对应的第一量子点QD1。
第二颜色转换层CCL2可以包括用于将从发光元件LD发射的第三颜色的光转换为第二颜色的光的第二颜色转换颗粒。例如，第二颜色转换层CCL2可以包括分散在诸如基体树脂的基质材料中的第二量子点QD2。
在实施例中，在发光元件LD是发射蓝色的光的蓝色发光元件且第二子像素SPXL2是绿色像素的情况下，第二颜色转换层CCL2可以包括用于将从蓝色发光元件发射的蓝色的光转换为绿色的光的第二量子点QD2。第二量子点QD2可以吸收蓝光并且通过根据能量跃迁使蓝光的波长移位来发射绿光。在第二子像素SPXL2是另一颜色的像素的情况下，第二颜色转换层CCL2可以包括与第二子像素SPXL2的颜色对应的第二量子点QD2。
在实施例中，具有可见光波段中的相对短波长的蓝色的光入射到第一量子点QD1和第二量子点QD2中，使得可以增大第一量子点QD1和第二量子点QD2的吸收系数。因此，可以改善最终从第一子像素SPXL1和第二子像素SPXL2发射的光的效率，并且可以确保优异的颜色再现。第一子像素至第三子像素SPXL1、SPXL2和SPXL3中的每个的发光单元EMU可以通过使用相同颜色的发光元件(例如，蓝色发光元件)来形成，使得可以改善显示装置的制造效率。
可以设置光散射层LSL，以有效地使用从发光元件LD发射的第三颜色(或蓝色)的光。在示例中，在发光元件LD是发射蓝色的光的蓝色发光元件并且第三子像素SPXL3是蓝色像素的情况下，光散射层LSL可以包括至少一种光散射颗粒SCT以有效地使用从发光元件LD发射的光。在实施例中，光散射层LSL的光散射颗粒SCT可以包括硫酸钡(BaSO4)、碳酸钙(CaCO3)、氧化钛(TiO2)、氧化硅(SiO2)、氧化铝(Al2O3)、氧化锆(ZrO2)和氧化锌(ZnO)中的至少一种。光散射颗粒SCT不仅设置在第三子像素SPXL3中，而且还可以选择性地包括在第一颜色转换层CCL1或第二颜色转换层CCL2中。在实施例中，可以省略光散射颗粒SCT，使得设置透明聚合物的光散射层LSL。
第一覆盖层CPL1可以设置在颜色转换层CCL上。第一覆盖层CPL1可以遍及第一子像素至第三子像素SPXL1、SPXL2和SPXL3设置。第一覆盖层CPL1可以覆盖颜色转换层CCL。第一覆盖层CPL1可以防止颜色转换层CCL由于来自外部的杂质(诸如湿气或空气)的渗透而被损坏或污染。
在公开的精神和范围内，第一覆盖层CPL1是无机层，并且可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)、氮氧化硅(SiOxNy)等。
光学层OPL可以设置在第一覆盖层CPL1上。光学层OPL可以用于由通过全反射对从颜色转换层CCL提供的光进行再循环来改善光提取效率。为此，光学层OPL可以具有比颜色转换层CCL的折射率相对低的折射率。例如，颜色转换层的折射率可以为约1.6至约2.0，而光学层OPL的折射率可以为约1.1至约1.3。
第二覆盖层CPL2可以设置在光学层OPL上。第二覆盖层CPL2可以遍及第一子像素至第三子像素SPXL1、SPXL2和SPXL3设置。第二覆盖层CPL2可以覆盖光学层OPL。第二覆盖层CPL2可以防止光学层OPL由于来自外部的杂质(诸如湿气或空气)的渗透而被损坏或污染。
在公开的精神和范围内，第二覆盖层CPL2是无机层，并且可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)、氮氧化硅(SiOxNy)等。
平坦化层PLL可以设置在第二覆盖层CPL2上。平坦化层PLL可以遍及第一子像素至第三子像素SPXL1、SPXL2和SPXL3设置。
平坦化层PLL可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机材料。然而，公开不必限于此，并且平坦化层PLL可以包括各种的无机绝缘材料(包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx))。
滤色器层CFL可以设置在平坦化层PLL上。滤色器层CFL可以包括与每个像素PXL的颜色一致的滤色器CF1、CF2和CF3。设置与第一子像素至第三子像素SPXL1、SPXL2和SPXL3中的每个的颜色一致的滤色器CF1、CF2和CF3，使得可以显示全色图像。
滤色器层CFL可以包括设置在第一子像素SPXL1中以使从第一子像素SPXL1发射的光选择性地透射通过的第一滤色器CF1、设置在第二子像素SPXL2中以使从第二子像素SPXL2发射的光选择性地透射通过的第二滤色器CF2以及设置在第三子像素SPXL3中以使从第三子像素SPXL3发射的光选择性地透射通过的第三滤色器CF3。
在实施例中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器，但是公开不必限于此。在下文中，在指定第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之中的任意滤色器的情况下或者在包含性地指定两种或更多种滤色器的情况下，对应的滤色器被称为“滤色器CF”。
第一滤色器CF1可以在第三方向DR3上与第一子像素SPXL1的第一颜色转换层CCL1叠置。第一滤色器CF1可以包括用于使第一颜色(或红色)的光选择性地透射通过的滤色器材料。例如，在第一子像素SPXL1是红色像素的情况下，第一滤色器CF1可以包括红色滤色器材料。
第二滤色器CF2可以在第三方向DR3上与第二子像素SPXL2的第二颜色转换层CCL2叠置。第二滤色器CF2可以包括用于使第二颜色(或绿色)的光选择性地透射通过的滤色器材料。例如，在第二子像素SPXL2是绿色像素的情况下，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以在第三方向DR3上与第三子像素SPXL3的光散射层LSL叠置。第三滤色器CF3可以包括用于使第三颜色(或蓝色)的光选择性地透射通过的滤色器材料。例如，在第三子像素SPXL3是蓝色像素的情况下，第三滤色器CF3可以包括蓝色滤色器材料。
在实施例中，光阻挡层BM可以进一步设置在第一滤色器至第三滤色器CF1、CF2和CF3之间。如上所述，在光阻挡层BM形成在第一滤色器至第三滤色器CF1、CF2和CF3之间的情况下，可以防止在显示装置的正面或侧面观看到的混色缺陷。光阻挡层BM的材料不受特别限制，并且光阻挡层BM可以由各种光阻挡材料形成。在示例中，光阻挡层BM可以通过堆叠第一滤色器至第三滤色器CF1、CF2和CF3来实现。
外涂层OC可以设置在滤色器层CFL上。外涂层OC可以遍及第一子像素至第三子像素SPXL1、SPXL2和SPXL3设置。外涂层OC可以覆盖包括滤色器层CFL的下构件。外涂层OC可以防止湿气或空气渗透到上述下构件中。此外，外涂层OC可以保护上述下构件免受异物(诸如灰尘)的影响。
外涂层OC可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机材料。然而，公开不必限于此，并且外涂层OC可以包括各种的无机绝缘材料(包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx))。
将参照图11来描述根据实施例的像素PXL(或子像素SPXL)的剖面结构。图11是示出根据实施例的子像素的视图并且是沿着图5中所示的线A-A’截取的示意性剖视图。在图11中，将简化或不再重复与上述部分重复的部分的描述。
参照图11，根据该实施例的子像素SPXL可以与根据实施例的子像素SPXL的不同之处在于：第一堤BNK1可以包括具有不同厚度的两个或更多个区域。
根据实施例，第一堤BNK1可以包括用于形成其中可以容纳墨INK的坝结构的第一堤区域1200和能够形成用于使发光元件LD容易地设置的台阶差的第二堤区域1400。例如，第一堤BNK1可以是用于使发光元件LD容易地设置的壁结构，并且同时可以是用于被供应有墨INK的坝结构。
第一堤BNK1可以包括具有第一厚度T1的第一堤区域1200和具有第二厚度T2的第二堤区域1400。例如，第一堤BNK1可以包括具有相对厚的厚度的第一堤区域1200和具有相对薄的厚度的第二堤区域1400。因此，第一堤BNK1可以具有拥有台阶差的结构。第二堤区域1400可以形成比第一堤区域1200的台阶差小的台阶差。第二堤区域1400可以比第一堤区域1200更邻近发光元件LD。
根据实施例，第一堤区域1200可以对应于其中形成开口100的区域。例如，第一堤区域1200可以在平面图中与开口100叠置。第一堤区域1200可以包括第一堤BNK1的一个表面在其中暴露的区域。第二堤区域1400可对应于其中未形成开口100的区域。例如，第二堤区域1400在平面图中可以不与开口100叠置。第二堤BNK2可以具有与第一堤BNK1的第二堤区域1400对应的第三厚度T3。例如，第一厚度T1可以比第二厚度T2厚。在实施例中，第二厚度T2和第三厚度T3可以彼此对应(或相等)。
根据实施例，第一堤BNK1的第二堤区域1400和第二堤BNK2可以形成对应的台阶差。因此，发光元件LD可以容易地设置在第二堤BNK2与第一堤BNK1的第二堤区域1400之间。
例如，第一堤BNK1的第二堤区域1400和第二堤BNK2可以形成台阶差，以使发光元件LD容易地设置。例如，第二堤BNK2的一侧或侧面和第1_1堤BNK1_1的第二堤区域1400可以形成用于设置发光元件LD的壁结构，该发光元件LD设置在第一电极ALE1和第二电极ALE2上。第二堤BNK2的另一侧和第1_2堤BNK1_2的第二堤区域1400可以形成用于设置发光元件LD的壁结构，该发光元件LD设置在第二电极ALE2和第三电极ALE3上。
根据实施例，形成台阶差使得发光元件LD容易地设置的第二堤区域1400和第二堤BNK2的厚度被最小化，使得在用于提供发光元件LD的墨INK供应到基体层BSL上的情况下可以增大在其中将供应墨INK的区域中提供的墨INK的量。
参照图12至图21来描述根据实施例的用于显示装置的制造方法。在图12至图21中，将简化或不再重复与上述部分重复的部分的描述。
图12至图21是示意性地示出根据实施例的用于显示装置的制造方法的工艺剖视图。图12至图21可以示出上面参照图7描述的剖面结构。
首先，参照图12至图19来描述根据实施例的用于显示装置的制造方法。
参照图12，可以通过在基体层BSL上设置缓冲层BFL、层间绝缘层ILD、保护层PSV和过孔层VIA来形成像素电路层PCL。尽管未在附图中示出，但是设置在像素电路层PCL中的电极(或线)可以设置在绝缘层之间。
通过示例的方式，可以通过使用掩模使导电层(或金属层)、无机材料、有机材料等图案化来形成像素电路层PCL的各个组件(例如，电极、线、缓冲层BFL、层间绝缘层ILD、保护层PSV和过孔层VIA)。
参照图13，可以在像素电路层PCL上设置电极ALE。可以在电极ALE上设置第一基体绝缘层INS1’。
通过示例的方式，可以在过孔层VIA上使第一电极ALE1至第三电极ALE3图案化。例如，可以沉积基体电极层。可以蚀刻基体电极层，使得第一电极ALE1至第三电极ALE3彼此间隔开。
第一基体绝缘层INS1’是用于形成第一绝缘层INS1的组件。在随着执行后续工艺而蚀刻第一基体绝缘层INS1’的情况下，可以设置第一绝缘层INS1。
根据实施例，第一电极ALE1至第三电极ALE3可以被图案化为彼此间隔开，使得限定其中发光元件LD可以对准的区域。
参照图14，可以在第一基体绝缘层INS1’上形成堤BNK。例如，在平面图中，可以在第一基体绝缘层INS1’上使与第一电极ALE1叠置的第1_1堤BNK1_1、与第二电极ALE2叠置的第二堤BNK2和与第三电极ALE3叠置的第1_2堤BNK1_2图案化。
例如，可以在第一基体绝缘层INS1’上形成(或沉积)基体堤层(未示出)，并且可以在基体堤层上形成光致抗蚀剂层。可以通过使用包括全色调区域FA的二元掩模2200来执行光致抗蚀剂工艺。因此，可以去除(例如，图案化)光致抗蚀剂层的至少一部分，并且可以将光致抗蚀剂层设置(或制备)为包括与全色调区域FA对应的全色调部分的蚀刻掩模。随后，可以通过使用蚀刻掩模来蚀刻(例如，干法蚀刻)基体堤层，并且因此可以制造根据实施例的堤BNK。
参照图15，可以在堤BNK和第一基体绝缘层INS1’上设置第二基体绝缘层INS2’。
第二基体绝缘层INS2’是用于形成第二绝缘层INS2的组件。在随着执行后续工艺而蚀刻第二基体绝缘层INS2’的情况下，可以设置第二绝缘层INS2。
通过示例的方式，可以使第二基体绝缘层INS2’图案化，使得第二基体绝缘层INS2’的至少一部分覆盖堤BNK的一个表面。例如，可以在堤BNK的面对其中将设置发光元件LD的路径区域的一个表面上形成第二基体绝缘层INS2’。
在实施例中，第一基体绝缘层INS1’和第二基体绝缘层INS2’可以包括相同的材料或类似的材料。通过示例的方式，堤BNK的整个表面可以被第一基体绝缘层INS1’和第二基体绝缘层INS2’覆盖。因此，通过示例的方式，堤BNK的外表面可以被包括相同材料或类似材料的绝缘层覆盖。
参照图16，可以去除第一基体绝缘层INS1’和第二基体绝缘层INS2’中的每个的至少一部分。例如，可以蚀刻第一基体绝缘层INS1’和第二基体绝缘层INS2’中的每个的至少一部分。蚀刻可以是湿法蚀刻或干法蚀刻，但是公开不限于特定示例。
通过示例的方式，可以蚀刻第二基体绝缘层INS2’，并且因此可以设置第二绝缘层INS2。例如，可以去除第二基体绝缘层INS2’的与其处将形成作为第二基体绝缘层INS2’的一个区域或一区域的开口100的位置对应的部分。在实施例中，第二绝缘层INS2可以被图案化，以至少设置在堤BNK的外表面上。例如，第二绝缘层INS2的至少一部分可以保留在堤BNK的其上设置发光元件LD的侧表面上。
通过示例的方式，可以暴露堤BNK的至少一部分。例如，作为堤BNK的一个表面，在平面图中与开口100叠置的一个表面可以暴露。因此，堤BNK的至少一部分可以被第二绝缘层INS2覆盖，并且堤BNK的至少另一部分未被第二绝缘层INS2覆盖但是可以暴露。
通过示例的方式，可以不去除设置在第二堤BNK2上的第二基体绝缘层INS2’，因此，可以不暴露第二堤BNK2的外表面。因此，可以基于与第1_1堤BNK1_1对应的开口100和与第1_2堤BNK1_2对应的开口100来指定墨INK的供应范围。
通过示例的方式，可以蚀刻第一基体绝缘层INS1’，并且因此可以设置第一绝缘层INS1。例如，作为第一基体绝缘层INS1’的一个区域或一区域，第一基体绝缘层INS1’的与其处将形成接触孔CH’的位置对应的部分可以被去除。因此，第一电极ALE1的至少一部分可以通过接触孔CH’暴露。尽管未在附图中示出，但是可以在第一基体绝缘层INS1’的另一部分处形成一个接触孔，使得第二电极ALE2暴露。
通过示例的方式，如上所述，可以形成空腔CAV，同时空腔CAV与第一堤BNK1的一个表面相邻。例如，在蚀刻第一堤BNK1的一个表面上的第二基体绝缘层INS2’以形成开口100的工艺中，可以去除包括有机材料的第一堤BNK1的至少一部分。在实施例中，空腔CAV可以具有U形的凹入结构。
根据实施例，可以通过单个工艺蚀刻第一基体绝缘层INS1’和第二基体绝缘层INS2’。例如，可以在使用相同掩模的蚀刻工艺中去除第一基体绝缘层INS1’和第二基体绝缘层INS2’中的每个的至少一部分。在实施例中，可以同时执行用于形成接触孔CH’的工艺和用于形成开口100的工艺。
如上所述，根据实施例，第一基体绝缘层INS1’和第二基体绝缘层INS2’可以包括相同的材料或类似的材料，因此，可以使在对层执行蚀刻工艺的情况下的工艺偏差最小化。
参照图17，可以对堤BNK和第二绝缘层INS2执行表面处理工艺，并且可以将墨INK供应(或喷涂)到基体层BSL(或第一绝缘层INS1)上。可以通过喷射流体的印刷设备700来提供墨INK。
根据实施例，印刷设备700可以包括将液态流体排出到外部的喷嘴装置710。在该说明书中定义的墨INK可以表示能够通过印刷设备700排出的液态混合物。印刷设备700可以在其中将布置发光元件LD的区域上方移动的同时喷射墨INK。
根据实施例，墨INK可以包括溶剂SLV和发光元件LD。发光元件LD可以设置为多个，以分散并设置在具有流动性的溶剂SLV中。例如，在实施例中，溶剂SLV可以具有流动性，因此，发光元件LD可以分散在溶剂SLV中。溶剂SLV可以表示其中分散并提供发光元件LD的液相材料而不是固相材料。在实施例中，溶剂SLV可以包括有机溶剂。例如，溶剂SLV可以是丙二醇甲醚乙酸酯(PGMEA)、二丙二醇正丙醚(DGPE)和三乙二醇正丁醚(TGBE)中的一种。然而，公开不限于上述示例，并且溶剂SLV可以包括各种有机溶剂。
通过示例的方式，墨INK可以容纳在通过堤BNK限定的空间中。包括在墨INK中的发光元件LD可以以发光元件LD随机地定位在所述空间中的状态设置。
根据实施例，对堤BNK和第二绝缘层INS2执行的表面处理工艺可以是等离子体表面处理工艺。可以将各种方式应用于等离子体表面处理工艺。例如，射频(RF)电源、中频(MF)电源、直流(DC)电源、微波(MW)电源等可以用作等离子体表面处理工艺的电源。然而，公开不必限于特定示例。在实施例中，在执行表面处理工艺的情况下，可以改变包括有机材料的堤BNK的表面能(surface energy)以具有疏水性，并且相对地可以不改变包括无机材料的第二绝缘层INS2的表面能。因此，堤BNK的通过开口100暴露的一个表面可以具有疏水性，而第二绝缘层INS2的外表面可以具有亲水性。因此，可以在与开口100对应的位置处形成具有疏水性的区域。
通过示例的方式，结合其中供应墨INK的区域和开口100的位置，其中供应墨INK的区域的边缘可以对应于开口100的位置。在实施例中，墨INK可以具有亲水性。因此，墨INK具有与具有相对亲水性的第二绝缘层INS2相邻的趋势，并且具有不设置在具有相对疏水性的开口100中的趋势(见图17)。具有相对亲水性的第二绝缘层INS2可以设置在堤BNK的面对发光元件LD的侧表面上。因此，包括发光元件LD的墨INK可以被优先地供应到其中将设置发光元件LD的区域。因此，可以防止发光元件LD设置在不必要的区域中，并且可以改善发光元件LD的对准程度。
在其中供应墨INK的区域中，堤BNK可以形成台阶差。因此，发光元件LD可以定位为更邻近其中将设置发光元件LD的区域。根据实施例，堤BNK可以是限定其中容纳墨INK的空间的结构，并且同时是形成用于促进发光元件LD的布置的台阶差的结构。实验上，在限定空间的结构和形成台阶差的结构制造为分离的组件的情况下，发光元件LD可以设置为甚至与限定空间的结构和形成台阶差的结构之间的区域相邻。一些发光元件LD或许多发光元件LD异常地设置，因此，发光元件LD的对准程度可能被损坏。然而，如上所述，根据实施例，将限定空间的结构和形成台阶差的结构设置为单个结构，使得可以基本防止发光元件LD将被异常地设置的风险。
参照图18，可以在电极ALE上对准发光元件LD。发光元件LD可以在堤BNK之间设置在第一绝缘层INS1上。
通过示例的方式，电极ALE可以形成电场。可以将电信号(例如，对准信号)提供到电极ALE，使得在其中发光元件LD将对准的区域中形成电场。例如，可以将第一对准信号提供到第一电极ALE1，可以将第二对准信号提供到第二电极ALE2，并且可以在其中发光元件LD将在第1_1堤BNK1_1与第二堤BNK2之间对准的区域中形成基于第一对准信号和第二对准信号的电场。可以将第一对准信号提供到第三电极ALE3，可以将第二对准信号提供到第二电极ALE2，并且可以在其中发光元件LD将在第1_2堤BNK1_2与第二堤BNK2之间对准的区域中形成基于第一对准信号和第二对准信号的电场。
根据实施例，发光元件LD可以根据电场而通过力(例如，介电泳(DEP)力)移动(或旋转)，以对准(或设置)在第一绝缘层INS1上。例如，移动的发光元件LD可以在电极ALE上对准。
根据实施例，提供到电极ALE的电信号(例如，对准信号)可以包括AC信号。例如，第一对准信号可以是AC信号，而第二对准信号可以是接地信号。作为示例，第一对准信号可以是接地信号，而第二对准信号可以是AC信号。然而，公开不必定限于上述示例。AC信号可以是正弦波、三角波、方波、梯形波和脉冲波中的任何一种。然而，公开不限于此，并且AC信号可以具有各种AC信号形式。
参照图19，可以去除溶剂SLV，并且可以形成第三绝缘层INS3、第1_1连接电极ELT1_1、第1_2连接电极ELT1_2和第二连接电极ELT2。第三绝缘层INS3可以形成为与发光元件LD的至少一部分(例如，活性层12)叠置，并且第三绝缘层INS3的一部分可以设置在发光元件LD的后表面上。第1_1连接电极ELT1_1可以通过接触孔CH电连接到第一电极ALE1，第1_1连接电极ELT1_1的至少一部分可以电连接到发光元件LD的一端。第1_2连接电极ELT1_2可以电连接到发光元件LD的至少一部分，并且第二连接电极ELT2可以电连接到发光元件LD的至少一部分。
随后，在实施例中，可以形成第四绝缘层INS4、颜色转换层CCL、光学层OPL、滤色器层CFL等，从而设置根据实施例的显示装置。
参照图20和图21来描述根据实施例的用于显示装置的制造方法。在图20和图21中，将简化或不再重复与上述部分重复的部分的说明。
图20和图21是示意性地示出根据实施例的用于显示装置的制造方法的工艺剖视图。可以基于上面参照图11描述的剖面结构来示出图20和图21。
参照图20，可以在第一基体绝缘层INS1’上形成包括第一堤区域1200和第二堤区域1400的第一堤BNK1(例如，第1_1堤BNK1_1和第1_2堤BNK1_2)以及第二堤BNK2。
例如，可以在第一基体绝缘层INS1’上形成(或沉积)基体堤层(未示出)，并且可以在基体堤层上形成光致抗蚀剂层。可以通过使用包括全色调区域FA和半色调区域HA的掩模2400来执行光致抗蚀剂工艺。因此，可以去除光致抗蚀剂层的至少一部分，并且可以将光致抗蚀剂层设置为包括与全色调区域FA对应的全色调部分和与半色调区域HA对应的半色调部分的蚀刻掩模。随后，可以通过使用蚀刻掩模来蚀刻基体堤层，并且因此，可以制造根据实施例的堤BNK。
根据实施例，在与全色调区域FA对应的位置处，可以基本不执行基体堤层的蚀刻或者可以比半色调区域HA相对少地执行基体堤层的蚀刻，使得设置具有第一厚度T1的第一堤BNK1的第一堤区域1200。在与半色调区域HA对应的位置处，可以比全色调区域FA相对进一步地执行基体堤层的蚀刻，使得设置具有第二厚度T2的第一堤BNK1的第二堤区域1400。在实施例中，在与半色调区域HA对应的位置处，可以比全色调区域FA相对进一步地执行基体堤层的蚀刻，使得设置具有第三厚度T3的第二堤BNK2。
可以形成第二基体绝缘层INS2’(类似于图15)，可以通过蚀刻第一基体绝缘层INS1’和第二基体绝缘层INS2’来设置第一绝缘层INS1和第二绝缘层INS2，并且第一堤BNK1的至少一部分可以在开口100中暴露。
参照图21，如上所述，可以提供包括发光元件LD的墨INK。墨INK可以基本设置在使用与开口100对应的区域作为边缘的区域中。根据实施例，可以基于形成在第一堤BNK1的第一堤区域1200上的开口100来容纳包括发光元件LD的墨INK。基于根据第一堤BNK1的第二堤区域1400的台阶差，发光元件LD可以优先地设置在其中将设置发光元件LD的区域中。根据该实施例，可以进一步以与第二堤区域1400和第一堤区域1200之间的厚度差(或台阶差)对应的量来供应(或容纳)墨INK。
因此，根据实施例，发光元件LD的对准程度增强，因此可以改善像素PXL的发光效率。
根据公开，可以提供一种显示装置和用于显示装置的制造方法，其中，可以改善发光元件的对准程度并且可以简化工艺。
这里已经公开了示例实施例，并且尽管采用了术语，但是术语仅在一般性和描述性意义上使用和解释，而不是为了限制的目的。在一些情况下，如对于本领域普通技术人员将清楚的是，除非另有具体说明，否则结合实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离公开和如权利要求中所阐述的特征和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种显示装置，所述显示装置包括：
第一电极和第二电极，设置在基体层上；
第一绝缘层，设置在所述第一电极和所述第二电极上；
堤，设置在所述第一绝缘层上；
发光元件，设置在被所述堤围绕的区域中；以及
第二绝缘层，设置在所述堤上，
其中，所述第二绝缘层形成使所述堤的表面暴露的开口。
2.根据权利要求1所述的显示装置，其中，所述开口在平面图中围绕包括所述发光元件的所述区域的至少一部分。
3.根据权利要求1所述的显示装置，其中，所述堤在所述基体层的厚度方向上突出，并且形成与包括所述发光元件的所述区域相邻的台阶差。
4.根据权利要求1所述的显示装置，其中，
所述堤包括第一堤和第二堤，
在平面图中，所述开口与所述第一堤叠置，并且不与所述第二堤叠置，
所述第一堤包括第1_1堤和第1_2堤，并且
所述第二堤设置在所述第1_1堤与所述第1_2堤之间。
5.根据权利要求4所述的显示装置，其中，
所述第一堤包括具有第一厚度的第一堤区域和具有第二厚度的第二堤区域，
所述第二厚度比所述第一厚度小，并且
所述第二堤区域比所述第一堤区域更邻近所述发光元件。
6.根据权利要求1所述的显示装置，所述显示装置还包括：
连接电极，电连接到所述发光元件，
其中，所述连接电极通过穿透所述第一绝缘层的接触孔电连接到所述第一电极，并且通过由所述第二绝缘层形成的所述开口接触所述堤。
7.根据权利要求1所述的显示装置，其中，在平面图中，所述堤的所述表面的至少一部分是凹入的，并且在与由所述第二绝缘层形成的所述开口叠置的区域中形成空腔。
8.根据权利要求7所述的显示装置，其中，所述空腔和所述第二绝缘层在平面图中彼此不叠置。
9.根据权利要求1所述的显示装置，其中，
所述堤包括有机材料，并且
所述第二绝缘层包括无机材料。
10.根据权利要求9所述的显示装置，其中，所述第一绝缘层和所述第二绝缘层包括相同的材料。
11.一种用于制造显示装置的方法，所述方法包括：
在基体层上设置第一电极和第二电极；
在所述第一电极和所述第二电极上设置第一基体绝缘层；
在所述第一基体绝缘层上形成堤；
设置覆盖所述堤的至少一部分的第二基体绝缘层；
通过蚀刻所述第一基体绝缘层来设置第一绝缘层；
通过蚀刻所述第二基体绝缘层来设置第二绝缘层；
在所述基体层上提供包括发光元件的墨；以及
使所述发光元件在所述第一电极与所述第二电极之间对准，
其中，设置所述第二绝缘层的步骤包括形成使所述堤的至少一部分暴露的开口，并且
在提供所述墨的步骤中，基于所述第二绝缘层的所述开口的位置，所述墨容纳在通过所述堤限定的空间中。
12.根据权利要求11所述的方法，其中，所述开口在平面图中围绕包括所述发光元件的区域的至少一部分。
13.根据权利要求11所述的方法，其中，在设置所述第二基体绝缘层的步骤中，所述堤的外表面被所述第一基体绝缘层和所述第二基体绝缘层覆盖。
14.根据权利要求11所述的方法，其中，在提供所述墨的步骤中，在其中供应所述墨的区域的边缘对应于所述第二绝缘层的所述开口的所述位置。
15.根据权利要求11所述的方法，其中，使所述发光元件在所述第一电极与所述第二电极之间对准的步骤包括：
将第一对准信号供应到所述第一电极；以及
将第二对准信号供应到所述第二电极。
16.根据权利要求11所述的方法，其中，
形成所述堤的步骤包括：
在所述第一基体绝缘层上形成基体堤层；
在所述基体堤层上形成光致抗蚀剂层；
使用包括全色调区域的二元掩模通过使所述光致抗蚀剂层图案化来制备蚀刻掩模；以及
通过使用所述蚀刻掩模来蚀刻所述基体堤层，并且
在制备所述蚀刻掩模的步骤中，所述二元掩模的所述全色调区域对应于包括所述堤的区域。
17.根据权利要求11所述的方法，其中，
所述堤包括具有第一厚度的第一堤区域和具有第二厚度的第二堤区域，
所述第二厚度比所述第一厚度小，
所述第二堤区域比所述第一堤区域更邻近所述发光元件，
形成所述堤的步骤包括：
在所述第一基体绝缘层上形成基体堤层；
在所述基体堤层上形成光致抗蚀剂层；
使用包括全色调区域和半色调区域的掩模通过使所述光致抗蚀剂层图案化来制备蚀刻掩模；以及
通过使用所述蚀刻掩模来蚀刻所述基体堤层，并且
在制备所述蚀刻掩模的步骤中，所述掩模的所述全色调区域对应于包括所述第一堤区域的区域，并且所述掩模的所述半色调区域对应于包括所述第二堤区域的区域。
18.根据权利要求11所述的方法，所述方法还包括：
对所述堤和所述第二绝缘层执行等离子体表面处理工艺，使得所述堤的与所述开口对应的表面与所述第二绝缘层相比具有疏水性。
19.根据权利要求11所述的方法，其中，设置所述第一绝缘层的步骤和设置所述第二绝缘层的步骤是通过相同的工艺执行的。
20.一种显示装置，所述显示装置包括：
电极，设置在基体层上；
第一绝缘层，设置在所述电极上；
发光元件，设置在所述第一绝缘层上；
堤，设置在所述第一绝缘层上；以及
第二绝缘层，设置在所述堤的面对所述发光元件的侧表面上，其中，所述第二绝缘层不设置在所述堤的顶表面的至少一部分上，并且所述堤形成与所述发光元件相邻的台阶差。
CN202310224979.XA 2022-04-12 2023-03-01 显示装置和用于制造显示装置的方法 Pending CN116913940A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0045345 2022-04-12
KR1020220045345A KR20230146706A (ko) 2022-04-12 2022-04-12 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN116913940A true CN116913940A (zh) 2023-10-20

Family

ID=88239930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310224979.XA Pending CN116913940A (zh) 2022-04-12 2023-03-01 显示装置和用于制造显示装置的方法

Country Status (3)

Country Link
US (1) US20230327055A1 (zh)
KR (1) KR20230146706A (zh)
CN (1) CN116913940A (zh)

Also Published As

Publication number Publication date
US20230327055A1 (en) 2023-10-12
KR20230146706A (ko) 2023-10-20

Similar Documents

Publication Publication Date Title
EP3890019A1 (en) Display device and manufacturing method therefor
CN117242576A (zh) 显示装置
CN110112173B (zh) 像素结构及其制备方法、显示器件
CN116913940A (zh) 显示装置和用于制造显示装置的方法
CN116964744A (zh) 显示装置
US20230290790A1 (en) Display device and manufacturing method for display device
CN220569707U (zh) 显示装置
CN220324475U (zh) 显示装置
CN220474629U (zh) 显示装置
US20230335698A1 (en) Display device and manufacturing method for the same
CN220441192U (zh) 显示装置
US20240021658A1 (en) Display device and method of manufacturing the display device
US20230238370A1 (en) Display device
US20230282681A1 (en) Display device and method of fabricating the same
US20240079527A1 (en) Display device and method of fabricating the same
CN116454189A (zh) 显示装置
US20230154937A1 (en) Display device and method of fabricating the same
US20230178691A1 (en) Display device and method of manufacturing the display device
US20240128408A1 (en) Display device
CN116568083A (zh) 显示装置及其制造方法
CN117337087A (zh) 显示装置和制造该显示装置的方法
CN117253952A (zh) 显示设备
CN116264264A (zh) 显示装置
CN117673055A (zh) 显示装置及用于制造显示装置的方法
CN116435444A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication