CN117337087A - 显示装置和制造该显示装置的方法 - Google Patents

显示装置和制造该显示装置的方法 Download PDF

Info

Publication number
CN117337087A
CN117337087A CN202310513410.5A CN202310513410A CN117337087A CN 117337087 A CN117337087 A CN 117337087A CN 202310513410 A CN202310513410 A CN 202310513410A CN 117337087 A CN117337087 A CN 117337087A
Authority
CN
China
Prior art keywords
layer
bank
light emitting
groove
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310513410.5A
Other languages
English (en)
Inventor
朴浈洙
闵隽皙
李星珍
李宗璨
郑雄喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117337087A publication Critical patent/CN117337087A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置和制造该显示装置的方法，所述显示装置包括：第一电极和第二电极，设置在基底上；第一绝缘层，设置在第一电极和第二电极上方；第一堤和第二堤，设置在第一绝缘层上并且彼此间隔开；以及发光元件，设置在第一堤与第二堤之间。第一堤的顶表面可以包括凹槽，该凹槽包括沿第一方向突出的坝结构。

Description

显示装置和制造该显示装置的方法
本申请要求2022年6月30日在韩国知识产权局(KIPO)提交的第10-2022-0080700号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用包含于此。
技术领域
公开总体上涉及一种显示装置和制造该显示装置的方法。
背景技术
近来，随着对信息显示器的兴趣的增大，已经持续地进行对显示装置的研究和开发。
发明内容
实施例提供了一种显示装置，所述显示装置包括形成在限定发射区域和非发射区域的堤上的凹槽以及设置在凹槽中的坝结构。
实施例还提供了一种制造显示装置的方法，所述显示装置包括其中形成有凹槽的堤和坝结构。
根据本公开的方面，提供了一种显示装置，所述显示装置包括：第一电极和第二电极，设置在基底上；第一绝缘层，设置在第一电极和第二电极上；第一堤和第二堤，设置在第一绝缘层上并且彼此间隔开；以及发光元件，设置在第一堤与第二堤之间，其中，第一堤的顶表面包括凹槽，凹槽包括在第一方向上突出的坝结构。
显示装置还可以包括设置在第一堤的外侧壁和第二堤上的第二绝缘层。
在平面图中，凹槽和第二绝缘层可以彼此不叠置。
绝缘材料可以设置在坝结构的顶表面上。
绝缘材料和第二绝缘层可以包括相同的材料。
绝缘材料和第二绝缘层可以具有亲水表面特性。第一堤的凹槽可以具有疏水表面特性。
坝结构可以设置在由第一堤的凹槽的内侧壁围绕的平坦表面上。
坝结构距平坦表面的高度可以等于或小于凹槽的深度。
凹槽的平坦表面可以包括第一凹槽和第二凹槽，第一凹槽和第二凹槽可以在第二方向上彼此间隔开，并且坝结构置于其间。第一凹槽和第二凹槽中的每个在第二方向上的宽度可以比坝结构在第二方向上的宽度长。
第一堤在第二方向上的宽度可以比第二堤在第二方向上的宽度长。
第二堤可以设置在第一堤与相邻的第一堤之间。
根据本公开的另一方面，提供了一种制造显示装置的方法，所述方法包括：在基底上设置第一电极和第二电极；在第一电极和第二电极上方设置第一绝缘层；在第一绝缘层上形成限定发射区域和非发射区域的第一堤和第二堤；在第一堤和第二堤上设置第二绝缘层；通过用掩模去除第一堤和第二绝缘层中的每个的一部分，形成暴露第一堤的凹槽和在凹槽上的坝结构；以及使发光元件在发射区域中对准。
掩模可以包括具有第一透光率的第一区域和具有小于第一透光率的第二透光率的第二区域。
凹槽的第一凹槽和第二凹槽可以形成在与第一区域对应的区域中，并且第一凹槽与第二凹槽之间的坝结构可以形成在与第二区域对应的区域中。
第一凹槽和第二凹槽可以相对于坝结构彼此对称。
坝结构的高度可以根据第二透光率而不同地形成。
第二绝缘层可以设置在坝结构的顶表面上。
第二绝缘层可以具有亲水表面特性。第一堤的凹槽可以具有疏水表面特性。
在平面图中，凹槽和第二绝缘层可以彼此不叠置。
第一堤和第二堤的形成的步骤包括将第二堤设置在第一堤与相邻的第一堤之间。
附图说明
图1是示出根据本公开的实施例的发光元件的示意性透视图。
图2是示出图1中所示的发光元件的示例的示意性剖视图。
图3是示出根据本公开的实施例的显示装置的示意性平面图。
图4是示出包括在图3中所示的显示装置中的像素的示例的等效电路的示意图。
图5是示出包括在图3中所示的显示装置的像素的示例的示意性平面图。
图6是示出对包括在图3中所示的显示装置中的像素进行划分的第一堤和第二堤的示例的示意性平面图。
图7是示出沿着图5中所示的线A-A′截取的示例的示意性剖视图。
图8是示出沿着图5中所示的线B-B′截取的示例的示意性剖视图。
图9是示出图5中所示的第一堤和第二堤的形状的示意性放大剖视图。
图10是示出图3中所示的第一像素至第三像素的示意性剖视图。
图11是示出沿着图5中所示的线A-A′截取的另一示例的示意性剖视图。
图12至图17是示出制造根据本公开的实施例的显示装置的方法的示意性剖视图。
具体实施方式
现在将在下文中参照附图更充分地描述示例实施例，然而，它们可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是更加透彻的和完整的，并且这些实施例将向本领域技术人员传达示例实施例的范围。
在附图中，为了清楚说明，可以夸大尺寸。将理解的是，当元件被称为“在”两个元件“之间”时，所述元件可以是两个元件之间的唯一元件，或者也可以存在一个或更多个居间元件。同样的附图标记始终表示同样的元件。
在下文中，将参照附图更详细地描述公开的实施例。在所有附图中，同样的附图标记被赋予同样的元件，并且将省略它们的重复描述。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，所述元件或层可以直接在另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层上、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。
考虑到正在被谈及的测量以及与具体量的测量有关的误差(即，测量系统的局限性)，如在这里使用的术语“约(大约)”或“近似地”包括所陈述的值并且意味着在如由本领域的普通技术人员确定的具体值的可接受偏差范围内。例如，“约(大约)”可以意味着在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％或±5％内。
术语“和/或”包括相关构造可以限定的一个或更多个项的所有组合。例如，“A和/或B”可以被理解为意味着“A、B或者A和B”。
出于本公开的目的，短语“A和B中的至少一个(种/者)”可以被解释为仅A、仅B或者A和B的任何组合。此外，“X、Y和Z中的至少一个(种/者)”和“选自由X、Y和Z组成的组中的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z，或着X、Y和Z中的两个或更多个的任何组合。
除非在这里另有定义或暗示，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，除非在这里如此明确地定义，否则术语(诸如在通用字典中定义的术语)应当被解释为具有与它们在相关领域和公开的背景下的含义一致的含义，而不应当以理想化或者过于形式化的意义来解释。
图1是示意性地示出根据公开的实施例的发光元件的透视图。图2是示出图1中所示的发光元件的示例的剖视图。
参照图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13以及置于第一半导体层11与第二半导体层13之间的活性层12。在示例中，发光元件LD可以用其中第一半导体层11、活性层12和第二半导体层13彼此顺序地堆叠的发光堆叠结构(或堆叠图案)来实现。
在实施例中，发光元件LD可以以在一方向上延伸的形状设置。当假设发光元件LD的延伸方向是长度方向时，发光元件LD可以包括在长度方向上的第一端部EP1和第二端部EP2。选自于第一半导体层11和第二半导体层13中的一个半导体层可以位于发光元件LD的第一端部EP1处，并且选自于第一半导体层11和第二半导体层13的另一半导体层可以位于发光元件LD的第二端部EP2处。
在实施例中，发光元件LD可以以各种形状设置。在示例中，发光元件LD可以具有如图1中所示的在其长度方向上是长的(例如，其纵横比大于约1)的棒状形状、条状形状或柱状形状等。在另一示例中，发光元件LD可以具有在其长度方向上是短的(例如，其纵横比小于约1)的棒状形状、条状形状或柱状形状等。在又一示例中，发光元件LD可以具有其纵横比为约1的棒状形状、条状形状或柱状形状等。
发光元件LD可以包括例如制造得足够小以具有纳米级(或纳米)至微米级(微米)程度的直径D和/或长度L的发光二极管(LED)。
在实施例中，在发光元件LD在其长度方向上是长的(例如，其纵横比大于约1)的情况下，发光元件LD的直径D可以是约0.5μm至约6μm，并且发光元件LD的长度L可以是约1μm至约10μm。然而，发光元件LD的直径D和长度L不限于此，并且发光元件LD的尺寸可以根据应用发光元件LD的照明装置或自发光显示装置的要求条件(或设计条件)而改变。
在实施例中，第一半导体层11可以包括例如至少一个n型半导体层。第一半导体层11可以包括接触活性层12的上表面和在发光元件LD的长度方向上暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的一端部(或底端部)。
在实施例中，活性层12形成在第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。在示例中，在活性层12以多量子阱结构形成的情况下，构成(或形成)一个单元的势垒层、应变增强层和阱层可以在活性层12中周期性地且重复地彼此堆叠。应变增强层可以具有比势垒层的晶格常数小的晶格常数，以进一步增强施加到阱层的应变(例如，压缩应变)。然而，活性层12的结构不限于上述实施例。
在实施例中，活性层12可以发射具有约400nm至约900nm的波长的光，并且使用双异质结构。活性层12可以包括与第一半导体层11接触的第一表面和与第二半导体层13接触的第二表面。
在实施例中，可以根据从活性层12发射的光的波长来确定发光元件LD的颜色(或光输出颜色)。发光元件LD的颜色可以确定与其对应的像素的颜色。例如，发光元件LD可以发射红光、绿光或蓝光。
在实施例中，在具有一电压或更多的电压(例如，一预定或可选择的电压或更多的电压)的电场施加到发光元件LD的两端部的情况下，发光元件LD在电子-空穴对在活性层12中复合时发射光。通过使用这种原理控制发光元件LD的发光，使得发光元件LD可以用作用于包括显示装置的像素的各种发光装置的光源(或发光源)。
在实施例中，第二半导体层13形成在活性层12的第二表面上，并且可以包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。
在实施例中，第二半导体层13可以包括与活性层12的第二表面接触的下表面和在发光元件LD的长度方向上暴露于外部的上表面。第二半导体层13的上表面可以是发光元件LD的另一端部(或顶端部)。
在实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度方向上具有不同的厚度。在示例中，第一半导体层11可以在发光元件LD的长度方向上具有比第二半导体层13的厚度相对厚的厚度。因此，发光元件LD的活性层12可以被定位为比第一半导体层11的下表面靠近第二半导体层13的上表面。
在实施例中，尽管示出了第一半导体层11和第二半导体层13中的每个由一个层构成，但是公开不限于此。在实施例中，根据活性层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括至少一个层，例如，覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构的半导体层之间以执行用于减小晶格常数差异的缓冲功能的应变减小层。TSBR层可以构造有诸如p-GAInP、p-AlInP或p-AlGaInP的p型半导体层，但是公开不限于此。
在实施例中，除了上述第一半导体层11、活性层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13的顶部上的接触电极(在下文中，称为“第一接触电极”)。在其它实施例中，发光元件LD还可以包括设置在第一半导体层11的一端处的另一接触电极(在下文中，称为“第二接触电极”)。
在实施例中，第一接触电极和第二接触电极中的每个可以是欧姆接触电极，但是公开不限于此。在一些实施例中，第一接触电极和第二接触电极中的每个可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。
在实施例中，发光元件LD还可以包括绝缘膜14。然而，在一些实施例中，可以省略绝缘膜14，或者绝缘膜14可以被设置为仅覆盖第一半导体层11、活性层12和第二半导体层13的部分(或与第一半导体层11、活性层12和第二半导体层13的部分叠置)。
在实施例中，绝缘膜14可以防止在活性层12接触除了第一半导体层11和第二半导体层13之外的导电材料的情况下可能发生的电短路。此外，绝缘膜14使发光元件LD的表面缺陷最小化，从而改善发光元件LD的寿命和发光效率。此外，在密集地设置发光元件LD的情况下，绝缘膜14可以防止发光元件LD之间可能发生的不希望的短路。只要活性层12可以防止与外部导电材料发生短路，就不限制是否设置绝缘膜14。
在实施例中，绝缘膜14可以设置为完全围绕包括第一半导体层11、活性层12和第二半导体层13的发光堆叠结构的外周的形状。
尽管在上述实施例中描述了绝缘膜14设置为完全围绕第一半导体层11、活性层12以及第二半导体层13中的每个的外周的形状的情况，但公开不限于此。
在实施例中，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、二氧化钛(TiO2)、氧化铪(HfOx)、氧化钛锶(SrTiOx)、氧化钴(CoxOy)、氧化镁(MgO)、氧化锌(ZnOx)、氧化钌(RuOx)、氧化镍(NiO)、氧化钨(WOx)、氧化钽(TaOx)、氧化钆(GdOx)、氧化锆(ZrOx)、氧化镓(GaOx)、氧化钒(VxOy)、ZnO:Al、ZnO:B、InxOy:H、氧化铌(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)、新型铝基聚合物膜(Alucone polymer film)、氮化钛(TiNx)、氮化钽(TaN)、氮化铝(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)和氮化钒(VN)等组成的组中的至少一种绝缘材料。氧化锌(ZnOx)可以是ZnO和/或ZnO2。然而，公开不限于此，并且可以使用具有绝缘性质的各种材料作为绝缘膜14的材料。
在实施例中，绝缘膜14可以以单层的形式设置，或者以包括至少两层的多层的形式设置。
上述发光元件LD可以用作用于各种显示装置的发光源(或光源)。可以通过表面处理工艺制造发光元件LD。例如，在发光元件LD混合在要供应到每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)的液体溶液(或溶剂)中的情况下，可以对每个发光元件LD进行表面处理，使得发光元件LD不会不均匀地聚集在溶液中，而是均匀地分散在溶液中。
包括上述发光元件LD的发光部件(或发光器件)可以用在需要光源的各种类型的(包括显示装置的)电子装置中。在发光元件LD设置在显示面板的每个像素的发射区域中的情况下，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用于需要光源的其它类型的电子装置(诸如照明装置)。
然而，这仅仅是例示性的，并且应用于根据公开的实施例的显示装置的发光元件不限于此。例如，发光元件LD可以是倒装芯片型微型发光二极管或包括有机发射层的有机发光元件。
图3是示出根据公开的实施例的显示装置的示意性平面图。
参照图1、图2和图3，显示装置DD可以包括基底SUB、设置在基底SUB上并且各自包括至少一个发光元件LD的像素PXL1、PXL2和PXL3、设置在基底SUB上并且驱动像素PXL1、PXL2和PXL3的驱动部件以及将像素PXL1、PXL2和PXL3连接到驱动部件的线部件。
在实施例中，基底SUB可以包括显示区域DA和非显示区域NDA。
在实施例中，显示区域DA可以是其中设置有用于显示图像的像素PXL1、PXL2和PXL3的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL1、PXL2和PXL3的驱动部件以及将像素PXL1、PXL2和PXL3连接到驱动部件的线部件的一部分的区域。
在实施例中，非显示区域NDA可以与显示区域DA相邻定位。非显示区域NDA可以设置在显示区域DA的至少一侧处。在示例中，非显示区域NDA可以围绕显示区域DA的外周(或边缘)。
在实施例中，线部件可以将像素PXL1、PXL2和PXL3电连接到驱动部件。线部件可以包括连接到信号线(例如，扫描线、数据线和发射控制线等)的扇出线，信号线将信号提供到像素PXL1、PXL2和PXL3中的每个并连接到像素PXL1、PXL2和PXL3中的每个。
在实施例中，基底SUB可以包括透明绝缘材料，以使光能够通过其透射。基底SUB可以是刚性基底或柔性基底。
在实施例中，像素PXL1、PXL2和PXL3可以包括第一像素PXL1、第二像素PXL2和第三像素PXL3。在实施例中，第一像素PXL1可以是红色像素，第二像素PXL2可以是绿色像素，并且第三像素PXL3可以是蓝色像素。然而，公开不限于此，并且像素PXL1、PXL2和PXL3中的每个可以发射除红色、绿色和蓝色之外另一颜色的光。
在实施例中，像素PXL1、PXL2和PXL3中的每个可以包括由相应的扫描信号和相应的数据信号驱动的至少一个发光元件LD。发光元件LD可以具有纳米级(或纳米)至微米级(微米)程度的小尺寸，并且并联连接到与其相邻设置的发光元件。然而，公开不限于此。发光元件LD可以构成像素PXL1、PXL2和PXL3中的每个的光源。
图4是示出包括在图3中所示的显示装置的像素的示例的等效电路的示意图。
在下面的实施例中，在概括性地指定第一像素PXL1、第二像素PXL2和第三像素PXL3的情况下，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个将被称为“像素PXL”。
参照图1、图2、图3和图4，像素PXL可以包括像素电路PXC和发光部分(或发光单元)EMU(或发光层)。
参照图1至图4，像素PXL可以包括生成具有与数据信号对应的亮度的光的发光部分EMU(或发光层)。此外，像素PXL还可以选择性地包括用于驱动发光部分EMU的像素电路PXC。
在一些实施例中，发光部分EMU可以包括并联连接在第一电力线PL1和第二电力线PL2之间的发光元件LD，第一电力线PL1连接到第一驱动电源VDD以被施加有第一驱动电源VDD的电压，第二电力线PL2连接到第二驱动电源VSS以被施加有第二驱动电源VSS的电压。例如，发光部分EMU可以包括经由像素电路PXC和第一电力线PL1连接到第一驱动电源VDD的第一连接电极ELT1、通过第二电力线PL2连接到第二驱动电源VSS的第二连接电极ELT2以及在第一连接电极ELT1与第二连接电极ELT2之间在同一方向上并联连接的发光元件LD。在实施例中，第一连接电极ELT1可以是阳极，并且第二连接电极ELT2可以是阴极。
在实施例中，包括在发光部分EMU中的发光元件LD中的每个可以包括通过第一连接电极ELT1连接到第一驱动电源VDD的端部和通过第二连接电极ELT2连接到第二驱动电源VSS的另一端部。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。在示例中，第一驱动电源VDD可以被设置为高电位电源，并且第二驱动电源VSS可以被设置为低电位电源。在像素PXL的发射时段期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可以被设置为等于或高于发光元件LD的阈值电压。
如上面描述的，在被供应有具有不同电位的电压的第一连接电极ELT1与第二连接电极ELT2之间在同一方向(例如，正向方向)上并联连接的发光元件LD可以形成各个有效光源。
在实施例中，发光部分EMU的发光元件LD中的每个可以发射具有与通过相应像素电路PXC供应的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以将与对应的帧数据的灰度值对应的驱动电流供应到发光部分EMU。供应到发光部分EMU的驱动电流可以被划分以流过发光元件LD中的每个。因此，发光部分EMU可以发射具有与驱动电流对应的亮度的光，同时每个发光元件LD发射具有与流过其的驱动电流对应的亮度的光。
尽管已经描述了其中发光元件LD的端部沿同一方向连接在第一驱动电源VDD与第二驱动电源VSS之间的实施例，但是公开不限于此。在一些实施例中，除了形成各个有效光源的发光元件LD之外，发光部分EMU还可以包括至少一个无效光源(例如，反向发光元件LDr)。反向发光元件LDr在第一连接电极ELT1与第二连接电极ELT2之间与形成有效光源的发光元件LD并联连接在一起，并且可以沿与发光元件LD连接所沿的方向相反的方向连接在第一连接电极ELT1与第二连接电极ELT2之间。尽管在第一连接电极ELT1与第二连接电极ELT2之间施加驱动电压(例如，预定或可选择的驱动电压或者正向驱动电压)，但是反向发光元件LDr可以保持未激活状态，因此，基本上没有电流流过反向发光元件LDr。
像素电路PXC可以连接到像素PXL的扫描线Si和数据线Dj。此外，像素电路PXC可以连接到像素PXL的控制线CLi和感测线SENj。在示例中，在像素PXL设置在显示区域DA的第i行第j列上的情况下，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si、第j数据线Dj、第i控制线CLi和第j感测线SENj。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1可以是用于控制被施加到发光部分EMU的驱动电流的驱动晶体管，并且可以连接在第一驱动电源VDD与发光部分EMU之间。具体地，第一晶体管T1的第一端子可以通过第一电力线PL1连接(或结合)到第一驱动电源VDD，第一晶体管T1的第二端子可以连接到第二节点N2，并且第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以根据施加到第一节点N1的电压来控制从第一驱动电源VDD通过第二节点N2施加到发光部分EMU的驱动电流的量。在实施例中，第一晶体管T1的第一端子可以是漏电极，并且第一晶体管T1的第二端子可以是源电极。然而，公开不限于此。在一些实施例中，第一端子可以是源电极，并且第二端子可以是漏电极。
第二晶体管T2可以是响应于扫描信号选择像素PXL并激活像素PXL的开关晶体管，并且可以连接在数据线Dj与第一节点N1之间。第二晶体管T2的第一端子可以连接到数据线Dj，第二晶体管T2的第二端子可以连接到第一节点N1，并且第二晶体管T2的栅电极可以连接到扫描线Si。第二晶体管T2的第一端子和第二端子可以是不同的端子。例如，在第一端子是漏电极的情况下，第二端子可以是源电极。
第二晶体管T2可以在从扫描线Si供应具有栅极导通电压(例如，高电平电压)的扫描信号的情况下导通，以将数据线Dj和第一节点N1彼此电连接。第一节点N1可以是第二晶体管T2的第二端子和第一晶体管T1的栅电极在此处彼此连接的点，并且第二晶体管T2可以将数据信号传输到第一晶体管T1的栅电极。
第三晶体管T3将第一晶体管T1连接到感测线SENj，以通过感测线SENj获取感测信号，并且通过使用感测信号来检测像素PXL的包括第一晶体管T1的阈值电压等的特性。关于像素PXL的特性的信息可以用于转换图像数据，使得可以补偿像素PXL之间的特性偏差。第三晶体管T3的第二端子可以连接到第一晶体管T1的第二端子，第三晶体管T3的第一端子可以连接到感测线SENj，并且第三晶体管T3的栅电极可以连接到控制线CLi。此外，第三晶体管T3的第一端子可以连接到初始化电源。第三晶体管T3是能够使第二节点N2初始化的初始化晶体管。第三晶体管T3可以在从控制线CLi供应感测控制信号的情况下导通，以将初始化电源的电压传输到第二节点N2。因此，可以使存储电容器Cst的连接到第二节点N2的第二存储电极初始化。
存储电容器Cst的第一存储电极可以连接到第一节点N1，并且存储电容器Cst的第二存储电极可以连接到第二节点N2。存储电容器Cst可以在一个帧周期期间充电到与被供应到第一节点N1的数据信号对应的数据电压。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压与第二节点N2的电压之间的差对应的电压。
尽管图4示出了其中构成(或形成)发光部分EMU的发光元件LD全部并联连接的实施例，但是公开不限于此。在一些实施例中，发光部分EMU可以被构造为包括至少一个串联级(或级)，该串联级包括彼此并联连接的发光元件LD。例如，发光部分EMU可以构成为串联/并联混合结构。
图5是示出包括在图3中所示的显示装置中的像素的示例的示意性平面图。图6是示出对包括在图3中所示的显示装置中的像素进行划分的第一堤和第二堤的示例的示意性平面图。
图5是示出包括在像素PXL中的一些组件的示意图。图6是示出像素PXL的发射区域EMA和非发射区域NEA的示意图，并且是基于第一堤BNK1和第二堤BNK2示出的。
参照图5和图6，显示装置可以包括堤BNK、对准电极ALE、发光元件LD和连接电极ELT以构成像素PXL。
图5和图6示出了包括三个对准电极ALE并且包括其上设置有发光元件LD的两个通道(lane)的实施例。然而，公开不限于此，并且对准电极ALE的数量、通道的数量和通道的形式可以各种改变。
在实施例中，像素PXL可以包括发射区域EMA和非发射区域NEA。像素PXL的发射区域EMA和非发射区域NEA可以由堤BNK界定。
在实施例中，堤BNK可以包括第一堤BNK1和第二堤BNK2。在示例中，第一堤BNK1和第二堤BNK2可以形成其中流体可以容纳在其间的空间。例如，在制造工艺期间，可以将包括发光元件LD的墨设置在其中可以容纳有流体的空间中。
在实施例中，非发射区域NEA可以是与其中设置有第一堤BNK1的区域对应的区域。在平面图中，第一堤BNK1可以围绕发射区域EMA。
在实施例中，第二堤BNK2可以设置在发射区域EMA中，并且在发射区域EMA中在第三方向DR3上延伸。在示例中，第二堤BNK2可以被指定为“壁图案”、“突起图案”或“支撑图案”。第二堤BNK2可以在发射区域EMA中具有均匀的宽度。在平面图中，第二堤BNK2可以在发射区域EMA中具有条状形状，所述条状形状在延伸方向上具有恒定的宽度，但是公开不限于此。
在实施例中，第二堤BNK2可以在平面图中与第二对准电极ALE2叠置。
在实施例中，发射区域EMA可以是其中设置有发光元件LD以发射光的区域。非发射区域NEA可以是其中未设置有发光元件LD的区域。发射区域EMA可以是在平面图中与堤BNK不叠置的区域。非发射区域NEA可以设置为围绕发射区域EMA。非发射区域NEA可以包括与堤BNK叠置的区域。
参照图5，像素PXL可以包括对准电极ALE。在示例中，对准电极ALE可以包括第一对准电极ALE1(或第一电极)、第二对准电极ALE2(或第二电极)和第三对准电极ALE3(或第三电极)。第一对准电极至第三对准电极ALE1、ALE2和ALE3可以在第一方向DR1上延伸。第一对准电极至第三对准电极ALE1、ALE2和ALE3可以顺序地布置，同时在第二方向DR2上彼此间隔开。第一对准电极至第三对准电极ALE1、ALE2和ALE3可以设置在堤BNK的底部上。在本说明书中，对准电极ALE可以被指定为对准电极或电极。
在实施例中，第一对准电极至第三对准电极ALE1、ALE2和ALE3可以是用于使发光元件LD对准的电极。例如，可以在第一对准电极ALE1与第二对准电极ALE2之间(或在第一对准电极ALE1和第二对准电极ALE2上)形成电场，并且发光元件LD可以基于电场在第一对准电极ALE1和第二对准电极ALE2上对准。电场可以形成在第二对准电极ALE2与第三对准电极ALE3之间(或在第二对准电极ALE2和第三对准电极ALE3上)，并且发光元件LD可以基于电场在第二对准电极ALE2和第三对准电极ALE3上对准。例如，发光元件LD可以根据电场通过力(例如，介电泳(DEP)力)移动(或旋转)，以在对准电极ALE上对准(或设置在对准电极ALE上)。
在实施例中，第一对准电极至第三对准电极ALE1、ALE2和ALE3中的每个可以在使发光元件LD对准的工艺(在下文中，称为对准工艺)中被供应(或提供)有第一对准信号或第二对准信号。
在实施例中，第一对准信号和第二对准信号可以具有不同的波形、不同的电位和/或不同的相位。第一对准信号可以是接地信号，并且第二对准信号可以是AC信号。然而，公开不限于上述示例。例如，第一对准信号可以是AC信号，并且第二对准信号可以是接地信号。在示例中，第一对准信号可以被施加到第一对准电极ALE1和第三对准电极ALE3。第二对准信号可以被施加到设置在第一对准电极ALE1与第三对准电极ALE3之间的第二对准电极ALE2。
在实施例中，对准电极ALE可以电连接到像素电路PXC和/或电力线。例如，第一对准电极ALE1可以通过第一接触孔CNT1(见图8)电连接到像素电路PXC和/或第一电力线PL1，并且第二对准电极ALE2可以通过第二接触孔CNT2电连接到第二电力线PL2。
在实施例中，第一对准信号可以被施加到第一对准电极ALE1和第三对准电极ALE3。第二对准信号可以被施加到设置在第一对准电极ALE1与第三对准电极ALE3之间的第二对准电极ALE2。
在实施例中，连接电极ELT可以包括第一连接电极ELT1和第二连接电极ELT2。在示例中，第一连接电极ELT1和第二连接电极ELT2可以设置在对准电极ALE1、ALE2和ALE3以及发光元件LD上。
在实施例中，第一连接电极ELT1的一部分可以与第一堤BNK1叠置。第二连接电极ELT2的一部分可以与第二堤BNK2叠置。
在实施例中，发光元件LD可以电连接在第一连接电极ELT1的第一部分ELT1_1与第二连接电极ELT2之间。第一连接电极ELT1的第一部分ELT1_1可以电连接到发光元件LD的第一端部，并且第二连接电极ELT2可以电连接到发光元件LD的第二端部。在示例中，发光元件LD可以电连接在第二连接电极ELT2与第一连接电极ELT1的第二部分ELT1_2之间。第二连接电极ELT2可以电连接到发光元件LD的第一端部，并且第一连接电极ELT1的第二部分ELT1_2可以电连接到发光元件LD的第二端部。
在实施例中，对准电极ALE1、ALE2和ALE3可以电连接到第一连接电极ELT1和第二连接电极ELT2。例如，第一对准电极ALE1可以通过接触孔(未示出)电连接到第一连接电极ELT1。第二对准电极ALE2可以通过接触孔(未示出)电连接到第二连接电极ELT2。用于将对准电极ALE1、ALE2和ALE3电连接到连接电极ELT1和ELT2的接触孔的位置和数量不限于特定示例。
在实施例中，可以执行将相邻的电极彼此分离的工艺，使得显示装置中的像素PXL中的每个被单独地驱动。在该工艺中，第一对准电极ALE1和第二对准电极ALE2中的每个可以与另一相邻像素PXL的第一对准电极ALE1'和第三对准电极ALE3′电分离。
像素PXL的平面结构不限于上述示例，并且像素PXL可以具有各种平面结构。
参照图6，堤BNK可以包括第一堤BNK1和第二堤BNK2。
在实施例中，第一堤BNK1和第二堤BNK2可以形成其中可以容纳有流体的空间。在显示装置的制造工艺期间，可以将包括发光元件LD(见，例如，图5)的墨设置在其中可以容纳有流体的空间中。
在实施例中，第一堤BNK1可以形成开口OPN。第一堤BNK1可以被设置为在第一方向DR1上突出，并形成开口OPN。第二堤BNK2可以设置在开口OPN中。
在实施例中，第二堤BNK2可以被设置为在第二方向DR2上与第一堤BNK1间隔开。第二堤BNK2可以设置在由第一堤BNK1形成的开口OPN中。第二堤BNK2可以在第一方向DR1上突出。
在实施例中，发射区域EMA可以由第一堤BNK1和设置在开口OPN中的第二堤BNK2形成。在示例中，第一堤BNK1和第二堤BNK2可以围绕发射区域EMA。
在实施例中，第一堤BNK1可以包括其中绝缘材料(例如，图7中所示的第二绝缘层INS2)未设置在第一堤BNK1上的区域(在下文中，被称为第一堤BNK1的第一区域)HBNK1、HBNK2、VBNK1和VBNK2以及其中绝缘材料设置在第一堤BNK1上的区域(在下文中，被称为第一堤BNK1的第二区域)CBNK。
在实施例中，第一堤BNK1的第一区域可以包括在第二方向DR2上延伸的第一水平延伸部分HBNK1和第二水平延伸部分HBNK2。在示例中，第一水平延伸部分HBNK1和第二水平延伸部分HBNK2可以设置为在第三方向DR3上彼此间隔开。第一水平延伸部分HBNK1和第二水平延伸部分HBNK2可以被设置为执行用于分离相邻的电极的工艺，使得像素PXL被单独地驱动。
在实施例中，第一堤BNK1的第一区域还可以包括在第三方向DR3上延伸的第一竖直延伸部分VBNK1和第二竖直延伸部分VBNK2。在示例中，第一竖直延伸部分VBNK1和第二竖直延伸部分VBNK2可以包括坝结构DAM。
在实施例中，在显示装置的制造工艺期间，可以将包括发光元件LD的墨供应到第一堤BNK1与第二堤BNK2之间的发射区域EMA。在示例中，坝结构DAM可以设置在第一堤BNK1的第一竖直延伸部分VBNK1和第二竖直延伸部分VBNK2上，以防止在将墨供应到发射区域EMA的工艺中包括发光元件LD的墨从相应的像素PXL溢出到相邻像素PXL。
在实施例中，第一堤BNK1可以包括第一堤BNK1的其中绝缘材料(例如，图7中所示的第二绝缘层INS2)设置在第一堤BNK1的顶部上的第二区域CBNK。参照图6，第一堤BNK1的第二区域CBNK由阴影表示，使得可以清楚地示出第一堤BNK1的第二区域CBNK的位置。
在实施例中，显示装置防止包括发光元件LD的墨通过第一堤BNK1的坝结构DAM溢出到相邻像素PXL，从而引导发光元件LD正常地设置在相应像素PXL的发射区域EMA中。因此，像素PXL可以包括均匀数量的发光元件LD。
图7是示出沿着图5中所示的线A-A′截取的示例的示意性剖视图。图8是示出沿着图5中所示的线B-B′截取的示例的示意性剖视图。
参照图7和图8，像素PXL的像素电路层PCL和发光元件层LEL可以包括电路元件，该电路元件包括设置在基体层BSL上的晶体管T和连接到其的各种线。包括对准电极ALE、发光元件LD和/或连接电极ELT的发光元件层LEL可以设置在像素电路层PCL上。
在实施例中，基体层BSL可以是刚性基底或膜或者柔性基底或膜。在示例中，基体层BSL可以是由玻璃或钢化玻璃制成的刚性基底、由塑料或金属材料制成的柔性基底(或薄膜)或者至少一个绝缘层。基体层BSL的材料和/或性质没有特别限制。在实施例中，基体层BSL可以是基本上透明的。术语“基本上透明”可以意味着光可以以一透射率或更大的透射率(例如，预定或可选择的透射率或更大的透射率)透射。在另一实施例中，基体层BSL可以是半透明的或不透明的。此外，在一些实施例中，基体层BSL可以包括反射材料。在本说明书中，基体层BSL可以被指定为基体基底或基底。
在实施例中，下辅助电极层BML和第一电力导电层PL2a可以设置在基体层BSL上。下辅助电极层BML和第一电力导电层PL2a可以设置在同一层(或设置在同一层上)。例如，下辅助电极层BML和第一电力导电层PL2a可以通过同一工艺同时形成，但是公开不限于此。第一电力导电层PL2a可以构成参照图4描述的第二电力线PL2等。
在实施例中，下辅助电极层BML和第一电力导电层PL2a中的每个可以形成为由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铟(In)、锡(Sn)和其任何氧化物或合金中的至少一种制成(或者包括钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铟(In)、锡(Sn)和其任何氧化物或合金中的至少一种)的单层或多层。然而，公开不限于此。
在实施例中，缓冲层BFL可以设置在下辅助电极层BML和第一电力导电层PL2a上方。缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以被构造为单层，但是也可以被构造为包括至少两层的多层。在缓冲层BFL被设置为多层的情况下，这些层可以由相同的材料形成(或包括相同的材料)，或者由不同的材料形成。
在实施例中，半导体图案SCP可以设置在缓冲层BFL上。在示例中，半导体图案SCP可以包括接触第一晶体管电极TE1的第一区域、接触第二晶体管电极TE2的第二区域以及位于第一区域与第二区域之间的沟道区域。在一些实施例中，第一区域和第二区域中的一个可以是源极区域，并且第一区域和第二区域中的另一个可以是漏极区域。
在实施例中，半导体图案SCP可以由多晶硅、非晶硅、氧化物半导体等制成。半导体图案SCP的沟道区域是未掺杂有杂质的半导体图案，并且可以是本征半导体。半导体图案SCP的第一区域和第二区域中的每个可以是掺杂有预定杂质的半导体图案。
在实施例中，栅极绝缘层GI可以设置在缓冲层BFL和半导体图案SCP上。在示例中，栅极绝缘层GI可以设置在半导体图案SCP与栅电极GE之间。此外，栅极绝缘层GI可以设置在缓冲层BFL与第二电力导电层PL2b之间。栅极绝缘层GI可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。然而，公开不限于此。
在实施例中，晶体管T的栅电极GE和第二电力导电层PL2b可以设置在栅极绝缘层GI上。例如，栅电极GE和第二电力导电层PL2b可以设置在同一层(或设置在同一层上)。例如，栅电极GE和第二电力导电层PL2b可以通过同一工艺同时形成，但是公开不限于此。栅电极GE可以设置在栅极绝缘层GI上以在第一方向DR1上与半导体图案SCP叠置。第二电力导电层PL2b可以设置在栅极绝缘层GI上以在第一方向DR1上与第一电力导电层PL2a叠置。第二电力导电层PL2b与第一电力导电层PL2a一起可以构成参照图4描述的第二电力线PL2等。
在实施例中，栅电极GE和第二电力导电层PL2b中的每个可以形成为由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)和其任何氧化物或合金制成的单层或多层。然而，公开不限于此。
在实施例中，层间绝缘层ILD可以设置在栅电极GE和第二电力导电层PL2b上方。在示例中，层间绝缘层ILD可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。此外，层间绝缘层ILD可以设置在第二电力导电层PL2b与第三电力导电层PL2c之间。
在实施例中，层间绝缘层ILD可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。然而，公开不限于此。
在实施例中，晶体管T的第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以设置在层间绝缘层ILD上。第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以设置在同一层。例如，第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以通过同一工艺同时形成，但是公开不限于此。
在实施例中，第一晶体管电极TE1和第二晶体管电极TE2可以设置为在第一方向DR1上与半导体图案SCP叠置。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到半导体图案SCP。例如，第一晶体管电极TE1可以通过穿透层间绝缘层ILD的接触孔电连接到半导体图案SCP的第一区域。此外，第一晶体管电极TE1可以通过穿透层间绝缘层ILD和缓冲层BFL的接触孔电连接到下辅助电极层BML。第二晶体管电极TE2可以通过穿透层间绝缘层ILD的接触孔电连接到半导体图案SCP的第二区域。在一些实施例中，第一晶体管电极TE1和第二晶体管电极TE2中的任何一个可以是源电极，并且第一晶体管电极TE1和第二晶体管电极TE2中的另一个可以是漏电极。第二晶体管电极TE2可以通过穿透保护层PSV和过孔层VIA的第一接触孔CNT1电连接到第一对准电极ALE1。
在实施例中，第三电力导电层PL2c可以设置为在第一方向DR1上与第一电力导电层PL2a和/或第二电力导电层PL2b叠置。第三电力导电层PL2c可以电连接到第一电力导电层PL2a和/或第二电力导电层PL2b。例如，第三电力导电层PL2c可以通过穿透层间绝缘层ILD和缓冲层BFL的接触孔电连接到第一电力导电层PL2a。此外，第三电力导电层PL2c可以通过穿透层间绝缘层ILD的接触孔电连接到第二电力导电层PL2b。第三电力导电层PL2c与第一电力导电层PL2a和/或第二电力导电层PL2b一起可以构成参照图4描述的第二电力线PL2等。第三电力导电层PL2c可以通过穿透保护层PSV和过孔层VIA的第二接触孔CNT2电连接到第二对准电极ALE2。
在实施例中，第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c可以形成为由钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)和其任何氧化物或合金制成的单层或多层。然而，公开不限于此。
在实施例中，保护层PSV可以设置在第一晶体管电极TE1和第二晶体管电极TE2以及第三电力导电层PL2c上方。保护层PSV可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。然而，公开不限于此。
在实施例中，过孔层VIA可以设置在保护层PSV上。过孔层VIA可以由有机材料制成，以使台阶差(例如，下台阶差)平坦化。台阶差可以是高度差或厚度差。例如，过孔层VIA可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB)树脂的有机材料。然而，公开不限于此，并且过孔层VIA可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。
在实施例中，对准电极ALE可以设置在像素电路层PCL的过孔层VIA上。第一对准电极至第三对准电极ALE1、ALE2和ALE3可以设置为彼此间隔开，并且设置在同一层。例如，对准电极ALE可以通过同一工艺同时形成。
在实施例中，对准电极ALE可以在使发光元件LD对准的工艺中被供应有对准信号。因此，在对准电极ALE之间形成电场，使得发光元件LD可以在对准电极ALE之间对准。
在实施例中，对准电极ALE可以形成为大致平坦的。例如，对准电极ALE可以形成在其中未形成有任何单独的台阶差的过孔层VIA上。在执行将对准电极ALE图案化的工艺的情况下，可以使对准电极ALE均匀地图案化，并且可以显著减小图案化工艺中的工艺变化。
在实施例中，对准电极ALE可以包括至少一种导电材料。在示例中，对准电极ALE可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等的各种金属之中的至少一种金属、包括所述至少一种金属的任何合金、诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、掺杂铝的氧化锌(AZO)、掺杂镓的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和掺杂氟的氧化锡(FTO)的至少一种导电氧化物或者诸如PEDOT的导电聚合物之中的至少一种导电材料，但是公开不限于此。
在实施例中，第一绝缘层INS1可以设置在对准电极ALE上方。第一绝缘层INS1可以具有单层结构或多层结构。第一绝缘层INS1可以包括无机材料。例如，第一绝缘层INS1可以包括选自于由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)组成的组中的至少一种。然而，公开不限于此。
在实施例中，尽管未在图7中示出，但是第一对准电极ALE1和第二对准电极ALE2可以被第一绝缘层INS1暴露。第一对准电极ALE1可以通过设置在与其暴露区域对应的位置处的接触孔(未示出)电连接到第一连接电极ELT1的第一部分ELT1_1，并且第二对准电极ALE2可以通过设置在与其暴露区域对应的位置处的接触孔(未示出)电连接到第二连接电极ELT2。
在实施例中，第一绝缘层INS1可以覆盖对准电极ALE。在示例中，堤BNK可以设置在第一绝缘层INS1上。在示例中，第一绝缘层INS1的表面可以接触第一堤BNK1和第二堤BNK2。在示例中，第一绝缘层INS1可以在显示装置的制造工艺期间保护对准电极ALE免受影响。在示例中，第一绝缘层INS1可以覆盖对准电极ALE。因此，第一绝缘层INS1可以基本上防止用于使用于形成堤BNK的有机材料图案化的显影剂损坏对准电极ALE。
在实施例中，第一堤BNK1和第二堤BNK2可以设置在第一绝缘层INS1上。在示例中，在用于提供发光元件LD的墨被供应给像素PXL的情况下，第一堤BNK1和第二堤BNK2可以限定其中供应有墨的区域。第一堤BNK1和第二堤BNK2可以与限定其中可以容纳有墨的空间的结构对应。例如，墨可以容纳在其中未设置第一堤BNK1和第二堤BNK2的空间中。在示例中，可以根据第一堤BNK1和第二堤BNK2的形式等来确定可以容纳墨的容量的大小。
在实施例中，第一堤BNK1和第二堤BNK2可以在第一方向DR1上突出。
在实施例中，第一堤BNK1可以在与第一竖直延伸部分VBNK1和第二竖直延伸部分VBNK2对应的区域中包括凹槽CG。在示例中，形成在第一堤BNK1中的凹槽CG可以是在与第一方向DR1相反的方向上凹陷的区域(或槽)。
在实施例中，在第一方向DR1上突出的坝结构DAM可以包括在形成在第一堤BNK1中的凹槽CG中。在示例中，坝结构DAM可以将凹槽CG中凹陷的区域分隔。
在实施例中，第一堤BNK1可以包括凹槽CG，以便增加可以容纳包括发光元件LD的墨的容量，并且坝结构DAM可以形成在凹槽CG中，以便防止发光元件LD溢出到相邻像素PXL的发射区域EMA，并允许发光元件LD放置在发光元件LD将在其处对准的位置处。在包括在墨中的发光元件LD被供应的情况下，发光元件LD可以具有设置在发射区域EMA中并且均匀地设置的趋势。
在实施例中，第二绝缘层INS2可以覆盖第一堤BNK1和第二堤BNK2的侧壁(例如，图9中所示的外侧壁S4)。在示例中，第一堤BNK1的除了与第一堤BNK1的凹槽CG对应的区域之外的侧壁可以被第二绝缘层INS2覆盖。第二堤BNK2可以完全地被第二绝缘层INS2覆盖。
在实施例中，第二绝缘层INS2可以具有单层结构或多层结构。第二绝缘层INS2可以包括无机材料，并且第二绝缘层INS2和第一绝缘层INS1可以包括相同的材料。
在实施例中，堤BNK可以包括有机材料，并且第二绝缘层INS2可以包括无机材料。在执行等离子体表面处理工艺的情况下，有机材料的表面可以具有疏水表面特性，无机材料的表面可以具有亲水表面特性。因此，第一堤BNK1的凹槽CG可以具有疏水表面特性，并且覆盖第一堤BNK1的侧壁和第二堤BNK2的第二绝缘层INS2可以具有亲水表面特性。
在实施例中，由于有机溶剂和包括发光元件LD的墨具有亲水特性，因此墨和包括在其中的发光元件LD可以具有设置在发射区域EMA中，而不是设置在与第一堤BNK1的凹槽CG对应的区域中的趋势，第一堤BNK1与第二堤BNK2之间的第一绝缘层INS1设置在所述发射区域EMA中。
在实施例中，发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以设置在由第一堤BNK1和第二堤BNK2围绕的区域中。
在实施例中，第三绝缘层INS3可以设置在发光元件LD上。在第三绝缘层INS3在发光元件LD完全地对准之后形成在发光元件LD上的情况下，可以防止发光元件LD从发光元件LD在其处对准的位置处分离。
在实施例中，第三绝缘层INS3可以被构造为单层或多层，并且包括无机材料。在示例中，第三绝缘层INS3和第一绝缘层INS1(和/或第二绝缘层INS2)可以包括相同的材料。
在实施例中，连接电极ELT可以设置在发光元件LD的由第三绝缘层INS3暴露的端部上。
在实施例中，第一连接电极ELT1的第一部分ELT1_1和第一连接电极ELT1的第二部分ELT1_2可以设置在覆盖第一堤BNK1的侧壁的第二绝缘层INS2和第一堤BNK1的凹槽CG上。
在实施例中，第一连接电极ELT1可以根据覆盖第一堤BNK1的侧壁的第二绝缘层INS2的形状和第一堤BNK1的凹槽CG的形状来设置。第二连接电极ELT2可以设置在覆盖第二堤BNK2的第二绝缘层INS2上。
在实施例中，连接电极ELT可以设置在同一层。例如，连接电极ELT可以由相同的导电层构成。连接电极ELT可以通过同一工艺同时形成。然而，公开不限于上述示例。例如，连接电极ELT可以通过不同的工艺形成。例如，在使第一连接电极ELT1图案化之后，可以使第二连接电极ELT2图案化。
在实施例中，连接电极ELT可以由各种透明导电材料构成。在示例中，连接电极ELT可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、掺杂铝的氧化锌(AZO)、掺杂镓的氧化锌(GZO)、氧化锌锡(ZTO)和氧化镓锡(GTO)的各种透明导电材料中的至少一种，并且被实现为基本上透明的或半透明的以满足透射率(例如，预定或可选择的透射率)。因此，从发光元件LD发射的光可以在穿过连接电极ELT的同时发射到显示面板的外部。
在实施例中，第四绝缘层INS4可以设置在第一绝缘层INS1、第二绝缘层INS2、连接电极ELT和第三绝缘层INS3上，以保护发光元件层LEL的组件。在一些实施例中，第四绝缘层INS4可以被构造为单层或多层，并且包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。然而，公开不限于此。
在实施例中，像素PXL的堆叠结构不限于上面描述的示例。像素PXL还可以包括附加绝缘层或附加电极层，并且具有各种结构。
图9是示出图5中所示的第一堤和第二堤的形状的示意性放大剖视图。
在实施例中，第一堤BNK1和第二堤BNK2可以被设置为在第二方向DR2上彼此间隔开。在示例中，第一堤BNK1和第二堤BNK2可以设置在第一绝缘层INS1上以在第一方向DR1上突出。
在实施例中，发射区域EMA可以由第一堤BNK1和第二堤BNK2的布置来限定。
在实施例中，第一堤BNK1在第二方向DR2上的宽度L1可以比第二堤BNK2在第二方向DR2上的宽度L2长。在示例中，可以确保包括凹槽CG的第一堤BNK1的宽度L1，从而确保可以容纳包括发光元件LD(见图5)的墨的容量。
在实施例中，第一堤BNK1可以包括限定凹槽CG的内侧壁S1和平坦表面S2以及围绕凹槽CG的外侧壁S4。
在实施例中，第一堤BNK1可以包括在平坦表面S2上在第一方向DR1上突出的坝结构DAM。坝结构DAM可以将凹槽CG分隔成第一凹槽CG1和第二凹槽CG2。第一凹槽CG1和第二凹槽CG2可以相对于坝结构DAM彼此对称。在示例中，坝结构DAM可以与第一堤BNK1成一体。然而，公开不限于此，并且坝结构DAM可以形成为与第一堤BNK1分开的独立的结构。
在实施例中，第二绝缘层INS2可以设置在第一堤BNK1的外侧壁S4和第二堤BNK2上。在示例中，当在第一方向DR1上观看时，第二绝缘层INS2和凹槽CG可以彼此不叠置。
在实施例中，第一堤BNK1的凹槽CG可以具有疏水表面特性，并且第一绝缘层INS1和覆盖第二堤BNK2的第二绝缘层INS2可以具有亲水表面特性。
在实施例中，包括发光元件LD的墨可以被引导以设置在其中设置有具有亲水表面特性的第一绝缘层INS1的发射区域EMA中。
在实施例中，坝结构DAM相对于平坦表面S2在第一方向DR1上突出的高度H1可以等于或小于凹陷深度H2，该凹陷深度H2表示凹槽CG相对于外侧壁S4和内侧壁S1之间的边界线的深度。坝结构DAM的高度H1和凹槽CG的深度可以根据第二绝缘层INS2和第一堤BNK1的蚀刻工艺而变化。
第一凹槽CG1可以具有第一长度a，第二凹槽CG2可以具有第二长度c。第一凹槽CG1和第二凹槽CG2可以以距离b间隔开。第一长度a和第二长度c以及距离b可以基本上彼此相等，或者距离b以及第一长度a和第二长度c中的至少一个可以与距离b以及第一长度a和第二长度c中的至少另一个不同。
图10是示出图3中所示的第一像素至第三像素的示意性剖视图。
图10示出了颜色转换层CCL、光学层OPL和/或滤色器层CFL。在图10中，为了便于描述，将省略像素电路层PCL和发光元件层LEL的详细配置的一部分。
参照图10，分隔堤SBNK可以设置在第一像素至第三像素PXL1、PXL2和PXL3之间或者在第一像素至第三像素PXL1、PXL2和PXL3的边界处，并且形成与第一像素至第三像素PXL1、PXL2和PXL3中的每个叠置的开口。由分隔堤SBNK形成的开口可以提供其中可以设置有颜色转换层CCL的空间。例如，期望类型和/或期望量的颜色转换层CCL可以被供应到由分隔堤SBNK形成的开口所分隔的空间。
在实施例中，分隔堤SBNK可以设置在第一堤BNK1(例如，图7中所示的第一堤BNK1)上，同时与第一堤BNK1叠置。分隔堤SBNK未设置在第二堤BNK2上。在示例中，在平面图中，分隔堤SBNK可以与第一堤BNK1叠置，但是可以与第二堤BNK2不叠置。
在实施例中，分隔堤SBNK可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂(例如，不饱和聚酯树脂)、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)树脂的有机材料。然而，公开不限于此，并且分隔堤SBNK可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。
在实施例中，分隔堤SBNK可以包括至少一种光阻挡材料和/或至少一种反射材料。因此，可以防止相邻的像素PXL之间的光泄露。例如，分隔堤SBNK可以包括黑色颜料，但是公开不限于此。
在实施例中，颜色转换层CCL可以在由分隔堤SBNK形成的开口中设置在发光元件LD上方。颜色转换层CCL可以包括设置在第一像素PXL1中的第一颜色转换层CCL1、设置在第二像素PXL2中的第二颜色转换层CCL2和设置在第三像素PXL3中的光散射层LSL。
在实施例中，第一像素至第三像素PXL1、PXL2和PXL3可以包括发射相同颜色的光的发光元件LD。例如，第一像素至第三像素PXL1、PXL2和PXL3可以包括发射第三颜色(或蓝色)的光的发光元件LD。包括颜色转换颗粒的颜色转换层CCL设置在第一像素至第三像素PXL1、PXL2和PXL3中的每个上，使得可以显示全色图像。
在实施例中，第一颜色转换层CCL1可以包括用于将从发光元件LD发射的第三颜色的光转换为第一颜色的光的第一颜色转换颗粒。例如，第一颜色转换层CCL1可以包括分散在诸如基体树脂的基质材料中的第一量子点QD1。
在实施例中，在发光元件LD是发射蓝光的蓝色发光元件并且第一像素PXL1是红色像素的情况下，第一颜色转换层CCL1可以包括用于将从蓝色发光元件发射的蓝光转换为红光的第一量子点QD1。第一量子点QD1可以吸收蓝光并且根据能量跃迁通过使蓝光的波长偏移来发射红光。在第一像素PXL1是另一颜色的像素的情况下，第一颜色转换层CCL1可以包括与第一像素PXL1的颜色对应的第一量子点QD1。
在实施例中，第二颜色转换层CCL2可以包括用于将从发光元件LD发射的第三颜色的光转换为第二颜色的光的第二颜色转换颗粒。例如，第二颜色转换层CCL2可以包括分散在诸如基体树脂的基质材料中的第二量子点QD2。
在实施例中，在发光元件LD是发射蓝光的蓝色发射元件并且第二像素PXL2是绿色像素的情况下，第二颜色转换层CCL2可以包括用于将从蓝色发射元件发射的蓝光转换为绿光的第二量子点QD2。第二量子点QD2可以吸收蓝光并根据能量跃迁通过使蓝光的波长偏移来发射绿光。在第二像素PXL2是另一颜色的像素的情况下，第二颜色转换层CCL2可以包括与第二像素PXL2的颜色对应的第二量子点QD2。
在实施例中，在可见光波段中具有相对短的波长的蓝光入射到第一量子点QD1和第二量子点QD2中，从而可以增加第一量子点QD1和第二量子点QD2的吸收系数。因此，可以改善最终从第一像素PXL1和第二像素PXL2发射的光的效率，并且可以确保优异的颜色再现性。第一像素至第三像素PXL1、PXL2和PXL3中的每个的发光部分EMU通过使用相同颜色的发光元件LD(例如，蓝色发光元件)来构造，使得可以改善显示装置的制造效率。
在实施例中，可以设置光散射层LSL以有效地使用从发光元件LD发射的第三颜色(或蓝色)的光。在示例中，在发光元件LD是发射蓝光的蓝色发光元件并且第三像素PXL3是蓝色像素的情况下，光散射层LSL可以包括至少一种光散射颗粒SCT以有效地使用从发光元件LD发射的光。在示例中，光散射层LSL的光散射颗粒SCT可以包括硫酸钡(BaSO4)、碳酸钙(CaCO3)、氧化钛(TiO2)、氧化硅(SiO2)、氧化铝(Al2O3)、氧化锆(ZrO2)和氧化锌(ZnO)中的至少一种。然而，公开不限于此。光散射颗粒SCT不仅设置在第三像素PXL3中，并且可以选择性地包括在第一颜色转换层CCL1或第二颜色转换层CCL2中。在一些实施例中，可以省略光散射颗粒SCT，使得提供配置有透明聚合物的光散射层LSL。
在实施例中，第一覆盖层CPL1可以设置在颜色转换层CCL上。第一覆盖层CPL1可以遍布第一像素至第三像素PXL1、PXL2和PXL3设置。第一覆盖层CPL1可以覆盖颜色转换层CCL。第一覆盖层CPL1可以防止颜色转换层CCL由于来自外部的诸如湿气或空气的杂质的渗透而被损坏或污染。
在实施例中，第一覆盖层CPL1是无机层，并且可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)和氮氧化硅(SiOxNy)等。然而，公开不限于此。
在实施例中，光学层OPL可以设置在第一覆盖层CPL1上。光学层OPL可以用于通过经由全反射使从颜色转换层CCL提供的光再循环来改善光提取效率。为此，光学层OPL可以具有比颜色转换层CCL的折射率相对低的折射率。例如，颜色转换层CCL的折射率可以为约1.6至约2.0，而光学层OPL的折射率可以为约1.1至约1.3。
在实施例中，第二覆盖层CPL2可以设置在光学层OPL上。第二覆盖层CPL2可以遍及第一像素至第三像素PXL1、PXL2和PXL3设置。第二覆盖层CPL2可以覆盖光学层OPL。第二覆盖层CPL2可以防止光学层OPL由于来自外部的诸如湿气或空气的杂质渗透而被损坏或污染。
在实施例中，第二覆盖层CPL2是无机层，并且可以包括氮化硅(SiNx)、氮化铝(AlNx)、氮化钛(TiNx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化钛(TiOx)、碳氧化硅(SiOxCy)和氮氧化硅(SiOxNy)等。然而，公开不限于此。
在实施例中，平坦化层PLL可以设置在第二覆盖层CPL2上。平坦化层PLL可以遍及第一像素至第三像素PXL1、PXL2和PXL3设置。
在实施例中，平坦化层PLL可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂(或不饱和聚酯树脂)、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)树脂的有机材料。然而，公开不限于此，并且平坦化层PLL可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。然而，公开不限于此。
在实施例中，滤色器层CFL可以设置在平坦化层PLL上。滤色器层CFL可以包括符合每个像素PXL的颜色的滤色器CF1、CF2和CF3。设置了符合第一像素至第三像素PXL1、PXL2、PXL3的颜色的滤色器CF1、CF2、CF3，使得可以显示全彩色图像。
在实施例中，滤色器层CFL可以包括设置在第一像素PXL1中以允许从第一像素PXL1发射的光选择性地透射通过其的第一滤色器CF1、设置在第二像素PXL2中以允许从第二像素PXL2发射的光选择性地透射通过其的第二滤色器CF2以及设置在第三像素PXL3中以允许从第三像素PXL3发射的光选择性地透射通过其的第三滤色器CF3。
在实施例中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器，但是公开不限于此。在下文中，在指定第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之中的任意滤色器的情况下，或者在概括地指定两种或更多种的滤色器的情况下，对应的滤色器被称为“滤色器CF”。
在实施例中，第一滤色器CF1可以在第一方向DR1上与第一像素PXL1的第一颜色转换层CCL1叠置。第一滤色器CF1可以包括用于使第一颜色(或红色)的光能够选择性地透射通过其的滤色器材料。例如，在第一像素PXL1是红色像素的情况下，第一滤色器CF1可以包括红色滤色器材料。
在实施例中，第二滤色器CF2可以在第一方向DR1上与第二像素PXL2的第二颜色转换层CCL2叠置。第二滤色器CF2可以包括用于使第二颜色(或绿色)的光能够选择性地透射通过其的滤色器材料。例如，在第二像素PXL2是绿色像素的情况下，第二滤色器CF2可以包括绿色滤色器材料。
在实施例中，第三滤色器CF3可以在第一方向DR1上与第三像素PXL3的光散射层LSL叠置。第三滤色器CF3可以包括用于使第三颜色(或蓝色)的光能够选择性地透射通过其的滤色器材料。例如，在第三像素PXL3是蓝色像素的情况下，第三滤色器CF3可以包括蓝色滤色器材料。
在实施例中，光阻挡层BM还可以设置在第一滤色器至第三滤色器CF1、CF2和CF3之间。如上面描述的，在光阻挡层BM形成在第一滤色器至第三滤色器CF1、CF2和CF3之间的情况下，可以防止在显示装置的正面或侧面处观看到的混色缺陷。光阻挡层BM的材料没有特别限制，并且光阻挡层BM可以由各种光阻挡材料构成。在示例中，光阻挡层BM可以通过将第一滤色器至第三滤色器CF1、CF2和CF3彼此堆叠来实现。
在实施例中，外覆层OC可以设置在滤色器层CFL上。外覆层OC可以遍及第一像素至第三像素PXL1、PXL2和PXL3设置。外覆层OC可以覆盖包括滤色器层CFL的下部构件。外覆层OC可以防止湿气或空气渗透到上述下部构件中。另外，外覆层OC可以保护上述下部构件免受诸如灰尘的异物的影响。
在实施例中，外覆层OC可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂(例如，不饱和聚酯树脂等)、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)树脂等的有机材料。然而，公开不限于此，外覆层OC可以包括包含氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)的各种类型的无机绝缘材料。
图11是示出沿着图5中所示的线A-A'截取的另一示例的示意性剖视图。
在图11中，除了设置在坝结构DAM上的绝缘材料INS2'之外的其它组件与图7中所示的组件相同。因此，与图7中所示的组件相同或对应的组件由同样的附图标记表示，并且将省略重复的描述。
参照图11，绝缘材料INS2'可以设置在坝结构DAM上。在示例中，绝缘材料INS2′可以具有单层结构或多层结构。绝缘材料INS2′可以包括无机材料。例如，绝缘材料INS2′可以包括选自于由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)组成的组中的至少一种。然而，公开不限于此。
在实施例中，绝缘材料INS2′、第一绝缘层INS1和第二绝缘层INS2可以包括相同的材料。
在实施例中，当绝缘材料INS2′设置在坝结构DAM上时，覆盖坝结构DAM的绝缘材料INS2′可以具有亲水表面特性。凹槽CG中除坝结构DAM的上部分之外的区域可以具有亲水表面特性。
图12至图17是示出根据公开的实施例的制造显示装置的方法的示意性剖视图。在图12至图17中，将简化或将不再重复可能与上述描述重叠的描述。
参照图12，可以通过在基体层BSL上设置缓冲层BFL、层间绝缘层ILD、保护层PSV和过孔层VIA来形成像素电路层PCL。尽管图中未示出，但是设置在像素电路层PCL中的电极(或线)可以设置在绝缘层之间。
在该阶段中，可以通过使用掩模的普通工艺使导电层(或金属层)、无机材料、有机材料等图案化来形成像素电路层PCL的各个组件(例如，电极、线、缓冲层BFL、层间绝缘层ILD、保护层PSV和过孔层VIA)。
参照图12，可以在像素电路层PCL上设置对准电极ALE。可以在对准电极ALE上方设置第一绝缘层INS1。
在该阶段中，可以在过孔层VIA上使第一对准电极至第三对准电极ALE1、ALE2和ALE3图案化。
参照图13，可以在第一绝缘层INS1上形成堤BNK。在示例中，可以通过使用关于包括光阻挡材料的有机材料的掩模进行图案化来形成第一基体堤BNK1′和第二堤BNK2。第一基体堤BNK1′可以设置为在平面图中与第一对准电极ALE1(和/或第三对准电极ALE3)叠置。第二堤BNK2可以设置为在平面图中与第二对准电极ALE2叠置。
在实施例中，第一基体堤BNK1'可以是用于形成第一堤BNK1的组件。在在执行后续工艺时蚀刻第一基体堤BNK1'的情况下，可以设置第一堤BNK1。
参照图14，可以在第一基体堤BNK1′和第二堤BNK2上方设置第二基体绝缘层INS2"。
在实施例中，第二基体绝缘层INS2"可以是用于形成第二绝缘层INS2的组件。在在执行后续工艺时蚀刻第二基体绝缘层INS2"的情况下，可以设置第二绝缘层INS2。
在一些实施例中，第一绝缘层INS1和第二基体绝缘层INS2"可以包括相同的材料。在该阶段中，第一基体堤BNK1'和第二堤BNK2可以被第一绝缘层INS1和第二基体绝缘层INS2"完全地覆盖。第一基体堤BNK1'和第二堤BNK2的外表面可以由包括相同材料的绝缘层覆盖。
参照图15A和图15B，可以去除第一基体堤BNK1'和第二基体绝缘层INS2"中的每个的至少一部分。可以蚀刻第一基体堤BNK1'和第二基体绝缘层INS2"中的每个的至少一部分。蚀刻可以是湿法蚀刻或干法蚀刻，但是公开不限于特定示例。
在实施例中，可以通过单个工艺蚀刻第一基体堤BNK1'和第二基体绝缘层INS2"。可以使用同一掩模通过蚀刻工艺去除第一基体堤BNK1'和第二基体绝缘层INS2"中的每个的至少一部分。
参照图15A，可以在蚀刻第一基体堤BNK1'和第二基体绝缘层INS2"的工艺中使用包括第一区域MK1_1和第二区域MK1_2的第一掩模MK1。第一掩模MK1在第一区域MK1_1中的透光率可以大于第一掩模MK1在第二区域MK1_2中的透光率。
在实施例中，在第一掩模MK1中其中透射有光的区域可以与第一堤BNK1的凹槽CG和发射区域EMA对应。
在实施例中，在平面图中，第一掩模MK1的第一区域MK1_1可以与在凹槽CG中除了其中设置有坝结构DAM的区域之外的区域对应。在平面图中，第一掩模MK1的第二区域MK1_2可以与其中设置有坝结构DAM的区域和发射区域EMA对应。
在实施例中，第一凹槽(例如，图9中所示的第一凹槽CG1)和第二凹槽(例如，图9中所示的第二凹槽CG2)可以形成在第一掩模MK1的与第一区域MK1_1对应的区域中。第一凹槽CG1与第二凹槽CG2之间的坝结构DAM可以形成在第一掩模MK1的与第二区域MK1_2对应的区域中。
在实施例中，由于第一掩模MK1的第一区域MK1_1与第二区域MK1_2之间的透光率差异，蚀刻程度可以针对每个区域变化。在执行该蚀刻工艺的情况下，可以去除图14中所示的第一基体堤BNK1′的一部分和图14中所示的第二基体绝缘层INS2"中的每个的一部分，从而可以设置第一堤BNK1和第二绝缘层INS2。在在该蚀刻工艺中使用第一掩模MK1的情况下，可以蚀刻坝结构DAM上的第二基体绝缘层INS2"，从而可以不在坝结构DAM上设置任何绝缘材料。
在实施例中，可以通过调节第一掩模MK1的第二区域MK1_2的透光率来调节第一堤BNK1的坝结构DAM的高度(例如，图9中所示的坝结构的高度H1)。例如，可以通过增加透光率来设置具有相对低的高度的坝结构DAM。在透光率降低的情况下，可以设置具有相对高的高度的坝结构DAM。
在通过使用第一掩模MK1蚀刻第一基体堤BNK1′和第二基体绝缘层INS2"中的每个的至少一部分的情况下，可以设置具有图7中所示的像素结构的显示装置。
参照图15B，可以在蚀刻第一基体堤BNK1′和第二基体绝缘层INS2"的工艺中使用包括第一区域MK2_1和第二区域MK2_2的第二掩模MK2。
在实施例中，其中在第二掩模MK2中透射光的区域可以与凹槽CG中的除了其中设置有坝结构DAM的区域之外的区域以及发射区域EMA对应。在示例中，第二掩模MK2的与凹槽CG中的其中设置有坝结构DAM的区域对应的区域中的透光率可以为约0。
在实施例中，在平面图中，第二掩模MK2的第一区域MK2_1可以与凹槽CG中的除了其中设置有坝结构DAM的区域之外的区域对应。在平面图中，第二掩模MK2的第二区域MK2_2可以与发射区域EMA对应。在执行该蚀刻工艺的情况下，可以去除图14中所示的第一基体堤BNK1′的一部分和图14中所示的第二基体绝缘层INS2"中的每个的一部分，从而可以设置第一堤BNK1和第二绝缘层INS2。在第二掩模MK2用在该蚀刻工艺中的情况下，可以在坝结构DAM上设置绝缘材料INS2′。由于坝结构DAM上的第二基体绝缘层INS2"未被蚀刻，因此绝缘材料INS2′可以设置在坝结构DAM上。
在通过使用第二掩模MK2蚀刻第一基体堤BNK1′和第二基体绝缘层INS2"中的每个的至少一部分的情况下，可以设置具有图11中所示的像素结构的显示装置。
尽管示出了图16和图17与关于图15A的后续制造工艺对应，但是图16和图17也可以同样地应用到关于图15B的后续制造工艺。
参照图16，可以对堤BNK和第二绝缘层INS2执行表面处理工艺，并且可以将墨INK供应(或喷涂)到基体层BSL(或第一绝缘层INS1)上。墨INK可以由能够喷射流体的印刷设备100提供。
在实施例中，印刷设备100可以包括被构造为将液体流体排放到外部的喷嘴装置101。本说明书中定义的墨INK可以意味着能够由印刷设备100排出的液体混合物。印刷设备100可以在其中要布置有发光元件LD的区域上方移动的同时喷射墨INK。
在实施例中，墨INK可以包括溶剂SLV和发光元件LD。发光元件LD可以设置为多个以分散并设置在具有流动性的溶剂SLV中。例如，在一些实施例中，溶剂SLV可以具有流动性，因此发光元件LD可以分散在溶剂SLV中。溶剂SLV可以意味着其中分散并设置有发光元件LD的液相材料，而非固相材料。在一些实施例中，溶剂SLV可以包括有机溶剂。例如，溶剂SLV可以是丙二醇甲醚乙酸酯(PGMEA)、二乙二醇单丙醚(DGPE)和三乙二醇正丁醚(TGBE)中的一种。然而，公开不限于上述示例，并且溶剂SLV可以包括各种有机溶剂。
在该阶段，墨INK可以容纳在由堤BNK限定的空间中。包括在墨INK中的发光元件LD可以以其中发光元件LD随机地位于该空间中的状态设置。
在实施例中，对堤BNK和第二绝缘层INS2执行的表面处理工艺可以是等离子体表面处理工艺。各种方式可以应用到等离子体表面处理工艺。例如，可以使用射频(radiofrequency，RF)电源、中频(mediumfrequency，MF)电源、直流(directcurrent，DC)电源、微波(microwave，MW)电源等作为等离子体表面处理的电源。然而，公开不限于特定示例。在一些实施例中，在执行表面处理工艺的情况下，包括有机材料的第一堤BNK1的表面能可以改变以具有疏水特性，并且包括无机材料的第二绝缘层INS2的表面能可以不相对地改变。因此，第一堤BNK1的凹槽CG可以具有疏水表面特性，并且第二绝缘层INS2(和图11中所示的绝缘材料INS2′)可以具有亲水表面特性。
在实施例中，可以通过第一堤BNK1的凹槽CG中的坝结构DAM来确保可以容纳包括发光元件LD的墨INK的容量的大小，并且墨INK中的发光元件LD可以均匀地设置在由第一堤BNK1和第二堤BNK2限定的发射区域EMA中。
在实施例中，包括在墨INK中的发光元件LD可以被引导为设置在其中设置有具有亲水表面特性的第一绝缘层INS1的发射区域EMA中。
在实施例中，由于第一堤BNK1的凹槽CG具有疏水表面特性，因此包括发光元件LD的墨INK可以具有相对不设置在第一堤BNK1的凹槽CG的表面上的趋势，并且具有设置在其中设置有具有亲水表面特性的第一绝缘层INS1的发射区域EMA中的趋势，使得发光元件LD可以均匀地设置。
参照图17，发光元件LD可以在对准电极ALE上对准。可以在堤BNK之间在第一绝缘层INS1上设置发光元件LD。
在该阶段中，对准电极ALE可以形成电场。可以向对准电极ALE提供电信号(例如，对准信号)，使得可以在其中发光元件LD将对准的区域中形成电场。例如，可以向第一对准电极ALE1提供第一对准信号，可以向第二对准电极ALE2提供第二对准信号，并且可以在其中发光元件LD在第一堤BNK1与第二堤BNK2之间将对准的区域中形成基于第一对准信号和第二对准信号的电场。可以向第三对准电极ALE3提供第一对准信号，可以向第二对准电极ALE2提供第二对准信号，并且可以在其中发光元件LD在另一第一堤BNK1与另一第二堤BNK2之间将对准的区域中形成基于第一对准信号和第二对准信号的电场。
在实施例中，发光元件LD可以根据电场通过力(例如，介电泳(DEP)力)移动(或旋转)，以在第一绝缘层INS1上对准(或设置在第一绝缘层INS1上)。例如，移动的发光元件LD可以在对准电极ALE上对准。
在实施例中，提供到对准电极ALE的电信号(例如，对准信号)可以包括AC信号。例如，第一对准信号可以是AC信号，并且第二对准信号可以是接地信号。作为另一示例，第一对准信号可以是接地信号，并且第二对准信号可以是AC信号。然而，公开不限于上述示例。AC信号可以是正弦波、三角波、阶跃电压、方波、梯形波和脉冲波中的至少一种。然而，公开不限于此，并且AC信号可以具有各种AC信号形式。
在实施例中，在图17中所示的工艺之后，可以如图7中所示的形成第三绝缘层INS3、第一连接电极ELT1和第二连接电极ELT2。第三绝缘层INS3可以形成为与发光元件LD的至少一部分(例如，活性层12)叠置，并且第三绝缘层INS3的一部分可以设置在发光元件LD的后表面上。
随后，在一些实施例中，可以形成第四绝缘层INS4、颜色转换层CCL、光学层OPL和滤色器层CFL等，从而提供根据公开的实施例的显示装置DD。
在根据公开的显示装置及其制造方法中，可以通过堤的凹槽来确保可以容纳包括发光元件的墨的能力。通过形成在凹槽中的坝结构，可以防止发光元件和包括发光元件的墨溢出到相邻像素的发射区域，使得发光元件可以不被偏置地设置在另一像素的发射区域中。因此，可以针对像素的发射区域中的每个均匀地设置发光元件。
此外，可以引导包括在包含有机溶剂的墨中的发光元件设置在具有亲水表面特性的绝缘层上。
以上描述是公开的技术特征的示例，并且公开所属领域的技术人员将能够进行各种修改和变化。因此，上述公开的实施例可以单独地或彼此组合地实现。
因此，公开中所公开的实施例并非意图限制公开的技术精神，而是为了描述公开的技术精神，并且公开的技术精神的范围不受这些实施例的限制。公开的保护范围应由所附权利要求来解释，并且应当被解释为等同范围内的所有技术精神都包括在公开的范围内。

Claims (11)

1.一种显示装置，所述显示装置包括：
第一电极和第二电极，设置在基底上；
第一绝缘层，设置在所述第一电极和所述第二电极上；
第一堤和第二堤，设置在所述第一绝缘层上并且彼此间隔开；以及
发光元件，设置在所述第一堤与所述第二堤之间，
其中，所述第一堤的顶表面包括凹槽，所述凹槽包括在第一方向上突出的坝结构。
2.根据权利要求1所述的显示装置，所述显示装置还包括：
第二绝缘层，设置在所述第一堤的外侧壁和所述第二堤上，
其中，在平面图中，所述凹槽和所述第二绝缘层彼此不叠置。
3.根据权利要求2所述的显示装置，其中，绝缘材料设置在所述坝结构的顶表面上，
其中，所述绝缘材料和所述第二绝缘层包括相同的材料。
4.根据权利要求3所述的显示装置，其中，
所述绝缘材料和所述第二绝缘层具有亲水表面特性，并且
所述第一堤的所述凹槽具有疏水表面特性。
5.根据权利要求2所述的显示装置，其中，所述坝结构设置在由所述第一堤的所述凹槽的内侧壁围绕的平坦表面上。
6.根据权利要求5所述的显示装置，其中，所述坝结构距所述平坦表面的高度等于或小于所述凹槽的深度。
7.根据权利要求5所述的显示装置，其中，
所述凹槽的所述平坦表面包括第一凹槽和第二凹槽，
所述第一凹槽和所述第二凹槽在第二方向上彼此间隔开，并且所述坝结构设置在所述第一凹槽与所述第二凹槽之间，并且
所述第一凹槽和所述第二凹槽中的每个在所述第二方向上的宽度比所述坝结构在所述第二方向上的宽度长，并且
所述第一堤在所述第二方向上的宽度比所述第二堤在所述第二方向上的宽度长。
8.一种制造显示装置的方法，所述方法包括：
在基底上设置第一电极和第二电极；
在所述第一电极和所述第二电极上方设置第一绝缘层；
在所述第一绝缘层上形成限定发射区域和非发射区域的第一堤和第二堤；
在所述第一堤和所述第二堤上设置第二绝缘层；
通过用掩模去除所述第一堤和所述第二绝缘层中的每个的一部分，形成暴露所述第一堤的凹槽和在所述凹槽上的坝结构；以及
使发光元件在所述发射区域中对准。
9.根据权利要求8所述的方法，其中，所述掩模包括：
具有第一透光率的第一区域；以及
具有小于所述第一透光率的第二透光率的第二区域，
其中，所述凹槽的第一凹槽和第二凹槽形成在与所述第一区域对应的区域中，并且
所述第一凹槽和所述第二凹槽之间的所述坝结构形成在与所述第二区域对应的区域中，
其中，所述第一凹槽和所述第二凹槽相对于所述坝结构彼此对称。
10.根据权利要求9所述的方法，其中，所述坝结构的高度根据所述第二透光率而不同地形成。
11.根据权利要求9所述的方法，其中，所述第二绝缘层设置在所述坝结构的顶表面上，并且
其中，所述第二绝缘层具有亲水表面特性，并且
所述第一堤的所述凹槽具有疏水表面特性。
CN202310513410.5A 2022-06-30 2023-05-08 显示装置和制造该显示装置的方法 Pending CN117337087A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220080700A KR20240003401A (ko) 2022-06-30 2022-06-30 표시 장치 및 이의 제조 방법
KR10-2022-0080700 2022-06-30

Publications (1)

Publication Number Publication Date
CN117337087A true CN117337087A (zh) 2024-01-02

Family

ID=89289049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310513410.5A Pending CN117337087A (zh) 2022-06-30 2023-05-08 显示装置和制造该显示装置的方法

Country Status (3)

Country Link
US (1) US20240006558A1 (zh)
KR (1) KR20240003401A (zh)
CN (1) CN117337087A (zh)

Also Published As

Publication number Publication date
US20240006558A1 (en) 2024-01-04
KR20240003401A (ko) 2024-01-09

Similar Documents

Publication Publication Date Title
CN116018014A (zh) 显示装置及其制造方法
CN117337087A (zh) 显示装置和制造该显示装置的方法
CN114335049A (zh) 显示装置
CN219800895U (zh) 显示装置
US20240153923A1 (en) Display device and method of manufacturing the same
US20240213234A1 (en) Display device
US20240006567A1 (en) Display device and method of manufacturing the same
US11961844B2 (en) Pixel and display device including the same
US20240038956A1 (en) Pixel and display device including the same
US20240203966A1 (en) Display device and manufacturing method thereof
US20240097073A1 (en) Display device and method of manufacturing the same
US20240170621A1 (en) Display device
US20240088165A1 (en) Display device
US20240170469A1 (en) Display device and method of fabricating the same
US20240097074A1 (en) Display device
US20230420616A1 (en) Display device and method of repairing the same
US20230282681A1 (en) Display device and method of fabricating the same
US20240072103A1 (en) Display device and method of fabricating the same
US20240014351A1 (en) Display device and method of fabricating the same
CN116913940A (zh) 显示装置和用于制造显示装置的方法
CN118265363A (zh) 显示设备
CN116759427A (zh) 显示装置及用于制造显示装置的方法
CN117279425A (zh) 显示装置及其制造方法
CN116264264A (zh) 显示装置
CN117276249A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication