CN116913341A - 一种存储器及补偿方法 - Google Patents
一种存储器及补偿方法 Download PDFInfo
- Publication number
- CN116913341A CN116913341A CN202311170360.1A CN202311170360A CN116913341A CN 116913341 A CN116913341 A CN 116913341A CN 202311170360 A CN202311170360 A CN 202311170360A CN 116913341 A CN116913341 A CN 116913341A
- Authority
- CN
- China
- Prior art keywords
- voltage
- memory
- module
- control module
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 89
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 4
- 150000004706 metal oxides Chemical class 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 230000000295 complement effect Effects 0.000 abstract description 2
- 239000003381 stabilizer Substances 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 241000287107 Passer Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种存储器及补偿方法,涉及半导体技术领域。本发明包括补偿单元,包括控制模块,以及与所述控制模块连接的补偿模块,所述控制模块包括带有转换开关的灵敏放大器,所述补偿模块接入线性稳压器电源提供的补偿电压。本发明的有益效果:本方案在每个控制模块里面增加一个或者两个NMOS管器件的基础上可以同时解决电荷泵抬升漏电的问题以及存储器位线选择器TDDB使用寿命的问题,从而得以解决铁电存储器小尺寸的CMOS工艺兼容的问题,在不用增加特殊工艺的情况下存储器的性能还得以保证。
Description
技术领域
本发明涉及半导体技术领域,特别是一种存储器及补偿方法。
背景技术
在现有技术的基于铁电存储器材料的设计中,目前都是采用厚栅大尺寸的器件来作为字线与位线的选择通过器,即1T1C中的transistor,这是为了能够配合主流的CMOS工艺来作为适配,并不像主流存储器如NAND、DRAM会有特殊工艺的选择器件来进行制造。而新型存储器采用新型的铁电材料,传统采用1.5V及以上的承压器件,一般选择CMOS工艺双栅的高压器件作为存储器选择器,或者为了减小芯片整体尺寸,可以将铁电材料并入到主流的小尺寸工艺例如28nm/40nm中,而为了减小芯片尺寸,所采用的1T1C结构的transistor尺寸最好能做到越小越好,但是采用了小尺寸,铁电材料所需要的电压强度会使小尺寸的低压器件产生TDDB(time dependent dielectric breakdown,经时击穿,即MOS管栅极长时间积累电压导致的氧化膜击穿影响寿命的效应)和高电压下静态电流这两个比较大的问题,其中静态电流大不仅会导致功耗大大增加同时也会字线的电压驱动不足,进而导致位线上的写入电压不足的问题,最终影响存储器不够强,很容易出错。而倘若不采用CMOS工艺中双栅的低压小尺寸器件而采用高电压器件,则会大大增加尺寸,不利于高容量铁电存储器的设计。因此目前设计主要矛盾在,小尺寸会有漏电和TDDB的缺点,大尺寸则会大为增加芯片设计难度。
由于在采用通用型CMOS工艺的低压器件作为铁电存储器的字线选择器以此来显著缩小整芯片尺寸,并且铁电储存器还要保持原有的写入电压大小,因此28nm/40nm的器件要承受高于其标准的电压,所以会带来TDDB和高漏电的缺陷,本专利就是要从设计上来补偿小尺寸存储器选择器带来的这两个缺点以此来确保保证模具尺寸缩小的同时,存储器性能并不会受到太大的影响。
发明内容
鉴于现有技术中存在的问题,提出了本发明。
因此,本发明所要解决的技术问题是如何提供补偿电压以兼顾存储器小尺寸且降低漏电和TDDB影响。
为解决上述技术问题,本发明提供如下技术方案:一种存储器,包括补偿单元,包括控制模块与所述控制模块连接的补偿模块;存储结构,包括三极管与所述三极管的源极连接的存储模块,所述补偿单元通过所述控制模块连接至所述三极管的漏极;位线,具有互相平行的n条,n为大于的自然数;字线,具有互相平行的m条,m为大于的自然数;各个所述字线上设置有多个存储结构,且各个存储结构通过其三极管的栅极依次连接在对应的字线上;各个所述存储结构还通过其三极管的漏极连接在对应的位线上。
作为本发明所述存储器的一种优选方案,其中:所述补偿单元还包括与所述控制模块连接的平衡模块,所述平衡模块接入0V的下拉电压。
作为本发明所述存储器的一种优选方案,其中:所述控制模块包括带有转换开关的灵敏放大器。
作为本发明所述存储器的一种优选方案,其中:所述补偿模块接入线性稳压器电源提供的补偿电压。
作为本发明所述存储器的一种优选方案,其中:所述存储模块的上极板与三极管的源极连接,所述存储模块的下极板接入芯片电源提供的电压。
作为本发明所述存储器的一种优选方案,其中:所述字线由电荷泵提供输入电压。
为解决上述技术问题,本发明提供如下技术方案:一种应用于上述存储器的补偿方法,所述字线未被选中时,位线上电压设置为0;
所述字线被选中时,所述控制模块动作,所述位线区分成选中区和未选区,选中区和未选区对应的所述补偿模块均调整为补偿电压;
所述控制模块接入写入路径1时,所述字线通过电荷泵抬高后的电压大于三极管的阈值电压与三极管的栅极接入电压之和;
所述控制模块接入写入路径1时,选中区的所述存储模块上极板电压大于下极板电压,所述存储模块记录下存储信号“1”;
所述控制模块接入写入路径0时,选中区的所述存储模块上极板电压小于下极板电压,所述存储模块记录下存储信号“0”;
写入过程完成后,先撤掉所述字线上的电压,所述控制模块切换回所述平衡模块接入的下拉电压。
作为本发明所述补偿方法的一种优选方案,其中:所述补偿电压低于存储模块的翻转电压。
作为本发明所述补偿方法的一种优选方案,其中:当所述控制模块接入写入路径1时,选中区的存储模块不会受到补偿电压影响。
作为本发明所述补偿方法的一种优选方案,其中:当所述控制模块接入写入路径0时,控制模块与正常接地断开,由外部模块驱动。
本发明的有益效果:
本方案在每个控制模块里面增加一个或者两个NMOS管器件的基础上可以同时解决电荷泵抬升漏电的问题以及存储器位线选择器TDDB使用寿命的问题,从而得以解决铁电存储器小尺寸的CMOS工艺兼容的问题,在不用增加特殊工艺的情况下存储器的性能还得以保证。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1为本发明所述的补偿单元示意图;
图2为本发明所述的存储结构和存储器结构示意图;
图3为实施例4的存储器的选中区和非选中区示意图;
图4为实施例4的升压示意图;
图5为实施例4的单独补偿电压示意图。
附图标记:补偿单元、100;控制模块、101;补偿模块、102;平衡模块、103;存储结构、200;三极管、201;存储模块、202;位线、300;字线、400。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合说明书附图对本发明的具体实施方式作详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其他方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。
实施例1
参照图1,为本发明第一个实施例,该实施例提供了一种补偿单元100,包括控制模块101,与控制模块101连接的补偿模块102,控制模块101包括带有转换开关的灵敏放大器,补偿模块102接入线性稳压器电源提供的补偿电压。
补偿单元100还包括与控制模块101连接的平衡模块103,平衡模块103接入0V的下拉电压。
补偿电压一般由线性稳压器(LDO)电源来提供稳定的输出电压,这里也可以直接用芯片的主电压钳位之后产生的电压来提供。
控制模块101为存储芯片所需的灵敏放大器模块,主要作用为将存储器激活出来的小电压(mv级别,“0”和“1”一般只相差100mv左右)放大到完整的高电平或者低电平,例如存储器存为“1”时激活出来到位线300上的电压为120mv高于控制模块101所判断的中间电压(例如中间电压为80mv),则将其放大至电源电压域(>1V),反之如果存储器存为“0”,出来的电压可能为40mv,小于理论判断电压80mv,则将其放大为“0”。
若控制模块101的下拉电压不为0,而是一个大于0的值,主要可能以下影响:1.影响放大的速度,由于控制模块101 的上拉和下拉压差变小会让整体放大速度变慢;2. 补偿电压会增加放大误差,例如原来60mv可以放大至0V电压,现在可能被误放大至高电平电压。
实施例2
参照图2,为本发明第二个实施例,其不同于前一个实施例的是,该实施例提供了一种存储结构200,包括上述的补偿单元100,还包括三极管201以及与三极管201的源极连接的存储模块202,补偿单元100通过控制模块101连接至三极管201的漏极。
存储模块202的上极板与三极管201的源极连接,存储模块202的下极板接入芯片电源提供的电压。
存储模块202的下极板一般是由芯片电源电压来提供。
实施例3
参照图2,为本发明第三个实施例,其不同于前两个实施例的是,该实施例提供了一种存储器,包括上述存储结构,还包括位线300,具有互相平行的n条,n为大于1的自然数;字线400,具有互相平行的m条,m为大于1的自然数;各个字线400上设置有多个存储结构,且各个存储结构通过其三极管201的栅极依次连接在对应的字线400上;各个存储结构还通过其三极管201的漏极连接在对应的位线300上。
字线400由电荷泵提供输入电压。
字线400的高电压一般由电荷泵单次提供。
字线400供电由于需要给到大于芯片电源电压的供电,一般采用电荷泵,而存储器内不大于2倍的电压升压一般均采用单次开关电荷泵,即电压升到所需高电压后只能维持一部分时间,如果字线400端的器件漏电过大,那么则需要更大尺寸和功耗的电荷泵来维持电压足够的时间,会明显增加芯片的功耗和尺寸。
实施例4
参照图3-图5,为本发明第四个实施例,其不同于前三个实施例的是,该实施例应用上述存储器,还包括以下步骤:
字线400未被选中时,位线300上电压设置为0;
字线400被选中时,控制模块101动作,位线300区分成选中区和未选区,选中区和未选区对应的补偿模块102均调整为补偿电压;
控制模块101接入写入路径1时,字线400通过电荷泵抬高后的电压大于三极管201的阈值电压与三极管201的栅极接入电压之和;
控制模块101接入写入路径1时,选中区的存储模块202上极板电压大于下极板电压,存储模块202记录下存储信号“1”;
控制模块101接入写入路径0时,选中区的存储模块202上极板电压小于下极板电压,存储模块202记录下存储信号“0”;
写入过程完成后,先撤掉字线400上的电压,控制模块101切换回平衡模块103接入的下拉电压。
补偿电压低于存储模块202的翻转电压。
当控制模块101接入写入路径1时,选中区的存储模块202不会受到补偿电压影响。
当控制模块101接入写入路径0时,控制模块101与正常接地断开,由外部模块驱动。
本申请以用1.2V的薄栅器件用于存储器选择器,由于1.2V的NMOS管存在体效应,所以当传递高于栅极电压过去的时候,实际的Vt(阈值电压)大约为0.8V,那么实际的源端电压会低于栅极0.8V左右,即写入一个1.2V的电压存储,NMOS管栅极的电压必须至少为2.0V才能满足。而通常一条字线400上至少有512或者1024个存储结构200,同一条字线400上大部分单元不需要被选中为写入的单元,那么此时同一条字线400上但是没被选中的存储结构200的栅极电压会来到2.0V,但漏极和源极此时均为0V,对于1~1.2V工作电压的薄栅管而言,这个压差此时会造成很大的漏电,漏电主要是栅极分别到源极和漏极的漏电,同时这个压差也会带来TDDB的问题,Vgs和Vgd过大,Vgs是栅极到源极的电压,Vgd是栅极到漏极的电压。
在存储器设计中,由于NMOS管的传递高电压特性,栅极电压通常要高于通用电压,所以一般会用电荷泵来作为字线400的驱动,由于存储模块异步设计的特性,电荷泵只能单次来提升电压,所以字线端大的漏电会导致电荷泵无法将电压抬升至所需电压,或者造成栅极电压维持不住2.0V的电压较长的时间,从而导致实际写入电压要低于1.2V,如果加大电荷泵的面积又会加大功耗增大面积。
本方案的控制模块101带有转换开关的灵敏放大器并加入控制信号来改善漏电以及TDDB问题。
在控制模块101的接地端加入两个NMOS管作为接地端转换器,类似于powerswitch,此时字线400电压一直为0。而当字线400被选中时,整条字线400(包括所有选中和非选中的存储结构200)所对应的位线300会调整为补偿电压,由于存储模块并不是纯电容存储器,其存在翻转电压,因此只要低于翻转电压,即使非选中存储结构200的位线300会打开存储器选择器,也并不会造成存储器的存储信息丢失。
对于铁电存储器,翻转电压指的是:当两个极板的电压差达到一定的时候,该存储器单元才会被激活,例如当该存储模块翻转电压为1.0V,那么如果施加一个0.7V的电压则不会对该存储器造成任何影响,不会激活,也不会算作一次损耗。
当接入写入路径1时,即需要写入1.2V到存储模块的上极板,假设Vt=0.8V,Vwl=2.0V,字线400会从正常的1.2V通过电荷泵抬高到至少2.0V。
假设本申请一条字线400上所载的存储结构200数量为1024,而单次所访问的存储结构200个数为64,那么非选中单元数量为960,位线300的电压需要在被字线400电荷泵抬升到2.0V之前切换到补偿电压态,否则字线400的电荷泵为单次提升电荷泵,由于漏电字线400不可能被抬升到2.0V。
那么,位线300接地端会先接到补偿电压,预估为0.7V。
然后,字线400会被抬升到2.0V,此时Vgd=1.3V,根据仿真,1.3V的Vgd和Vgs的漏电流远小于2.0V(两者情况的漏电可能会相差两个数量级)。
选中的存储结构200会由外部的位线300写入路径写入不会受到补偿电压影响,同时较小的Vgd和Vgs对于非选中存储结构200来说,TDDB可以得到大大的改善,因为同字线400的非选中存储结构200,在字线400电压提升后不会有大的压差,不会超过该薄栅标准器件的耐压指标很多,相比之前存储器选择器的寿命可以更长。
而对于接入写入路径0时,的选中器件而言,也只是需要在write path端外部接0即可,被选中的控制模块101内部会与理论接地端断开,理论上只由外部模块来驱动。
那么此时的情况为,与选中存储结构200共享同一条字线400的非选中存储器的Vgs=Vgd=1.3V,选中的存储结构200,需要写1的存储结构200的Vbl=1.2V Vgd=Vgs=Vt=0.8V;需要写0的存储结构200的Vbl=0V ,Vgd=Vgs=2.0V。
写完之后,先撤掉字线400上的电压,然后再将位线300切换到正常接地,即平衡模块103的下拉电压0V。
还可以考虑另一种方案就是将控制模块101的地端完全常态直接与补偿电压相连,那么此时需要考虑的是补偿电压的电源能力和控制模块101内部的放大过程的基准有关。
重要的是,应注意,在多个不同示例性实施方案中示出的本申请的构造和布置仅是例示性的。尽管在此公开内容中仅详细描述了几个实施方案,但参阅此公开内容的人员应容易理解,在实质上不偏离该申请中所描述的主题的新颖教导和优点的前提下,许多改型是可能的(例如,各种元件的尺寸、尺度、结构、形状和比例,以及参数值(例如,温度、压力等)、安装布置、材料的使用、颜色、定向的变化等)。例如,示出为整体成形的元件可以由多个部分或元件构成,元件的位置可被倒置或以其他方式改变,并且分立元件的性质或数目或位置可被更改或改变。因此,所有这样的改型旨在被包含在本发明的范围内。可以根据替代的实施方案改变或重新排序任何过程或方法步骤的次序或顺序。在权利要求中,任何“装置加功能”的条款都旨在覆盖在本文中所描述的执行所述功能的结构,且不仅是结构等同而且还是等同结构。在不背离本发明的范围的前提下,可以在示例性实施方案的设计、运行状况和布置中做出其他替换、改型、改变和省略。因此,本发明不限制于特定的实施方案,而是扩展至仍落在所附的权利要求书的范围内的多种改型。
此外,为了提供示例性实施方案的简练描述,可以不描述实际实施方案的所有特征(即,与当前考虑的执行本发明的最佳模式不相关的那些特征,或与实现本发明不相关的那些特征)。
应理解的是,在任何实际实施方式的开发过程中,如在任何工程或设计项目中,可做出大量的具体实施方式决定。这样的开发努力可能是复杂的且耗时的,但对于那些得益于此公开内容的普通技术人员来说,不需要过多实验,所述开发努力将是一个设计、制造和生产的常规工作。
应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种存储器,其特征在于:包括,
补偿单元(100),包括控制模块(101)与所述控制模块(101)连接的补偿模块(102);
存储结构(200),包括三极管(201)与所述三极管(201)的源极连接的存储模块(202),所述补偿单元(100)通过所述控制模块(101)连接至所述三极管(201)的漏极;
位线(300),具有互相平行的n条,n为大于1的自然数;
字线(400),具有互相平行的m条,m为大于1的自然数;
各个所述字线(400)上设置有多个存储结构(200),且各个存储结构通过其三极管(201)的栅极依次连接在对应的字线(400)上;
各个所述存储结构(200)还通过其三极管(201)的漏极连接在对应的位线(300)上。
2.如权利要求1所述的存储器,其特征在于:所述补偿单元(100)还包括与所述控制模块(101)连接的平衡模块(103),所述平衡模块(103)接入0V的下拉电压。
3.如权利要求2所述的存储器,其特征在于:所述控制模块(101)包括带有转换开关的灵敏放大器。
4.如权利要求3所述的存储器,其特征在于:所述补偿模块(102)接入线性稳压器电源提供的补偿电压。
5.如权利要求4所述的存储器,其特征在于:所述存储模块(202)的上极板与三极管(201)的源极连接,所述存储模块(202)的下极板接入芯片电源提供的电压。
6.如权利要求5所述的存储器,其特征在于:所述字线(400)由电荷泵提供输入电压。
7.一种应用于如权利要求2-5任一所述的存储器的补偿方法,其特征在于:
所述字线(400)未被选中时,位线(300)上电压设置为0;
所述字线(400)被选中时,所述控制模块(101)动作,所述位线(300)区分成选中区和未选区,选中区和未选区对应的所述补偿模块(102)均调整为补偿电压;
所述控制模块(101)接入写入路径1时,所述字线(400)通过电荷泵抬高后的电压大于三极管(201)的阈值电压与三极管(201)的栅极接入电压之和;
所述控制模块(101)接入写入路径1时,选中区的所述存储模块(202)上极板电压大于下极板电压,所述存储模块(202)记录下存储信号“1”;
所述控制模块(101)接入写入路径0时,选中区的所述存储模块(202)上极板电压小于下极板电压,所述存储模块(202)记录下存储信号“0”;
写入过程完成后,先撤掉所述字线(400)上的电压,所述控制模块(101)再切换回所述平衡模块(103)接入的下拉电压。
8.如权利要求7所述的补偿方法,其特征在于:所述补偿电压低于存储模块(202)的翻转电压。
9.如权利要求8所述的补偿方法,其特征在于:当所述控制模块(101)接入写入路径1时,选中区的存储模块(202)不会受到补偿电压影响。
10.如权利要求9所述的补偿方法,其特征在于:当所述控制模块(101)接入写入路径0时,控制模块(101)与正常接地断开,由外部模块驱动。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311170360.1A CN116913341B (zh) | 2023-09-12 | 2023-09-12 | 一种存储器及补偿方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311170360.1A CN116913341B (zh) | 2023-09-12 | 2023-09-12 | 一种存储器及补偿方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116913341A true CN116913341A (zh) | 2023-10-20 |
CN116913341B CN116913341B (zh) | 2024-04-30 |
Family
ID=88351489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311170360.1A Active CN116913341B (zh) | 2023-09-12 | 2023-09-12 | 一种存储器及补偿方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116913341B (zh) |
Citations (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102270491A (zh) * | 2011-03-10 | 2011-12-07 | 上海宏力半导体制造有限公司 | 带源线电压补偿的闪存写入电路 |
CN103021453A (zh) * | 2012-12-31 | 2013-04-03 | 清华大学 | 一种具有漏电补偿的动态随机访问存储单元 |
CN103745743A (zh) * | 2013-12-25 | 2014-04-23 | 苏州宽温电子科技有限公司 | 一种基于温度补偿的sram灵敏放大器 |
CN105869666A (zh) * | 2016-03-25 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 存储器控制电路及存储器 |
US20170178569A1 (en) * | 2015-08-13 | 2017-06-22 | Boe Technology Group Co., Ltd. | Pixel circuit and driving method thereof, array substrate, display device |
US10796734B1 (en) * | 2019-05-24 | 2020-10-06 | Micron Technology, Inc. | Apparatuses including temperature-based threshold voltage compensated sense amplifiers and methods for compensating same |
CN112365909A (zh) * | 2020-11-09 | 2021-02-12 | 海光信息技术股份有限公司 | 存储器控制电路、存储器、处理器及电子设备 |
US10930339B1 (en) * | 2019-09-30 | 2021-02-23 | International Business Machines Corporation | Voltage bitline high (VBLH) regulation for computer memory |
CN113674774A (zh) * | 2021-08-20 | 2021-11-19 | 山东芯慧微电子科技有限公司 | 一种灵敏放大器 |
CN114171091A (zh) * | 2022-02-14 | 2022-03-11 | 杭州领开半导体技术有限公司 | 组对结构非易失性存储阵列的数据读取方法 |
CN115050406A (zh) * | 2022-08-17 | 2022-09-13 | 安徽大学 | Sram存储器的位线泄漏电流补偿电路、模块及存储器 |
CN115565565A (zh) * | 2021-07-02 | 2023-01-03 | 长鑫存储技术有限公司 | 控制电路、读写方法以及存储器 |
CN115762607A (zh) * | 2022-11-07 | 2023-03-07 | 华中科技大学 | 具有温度补偿作用的三维相变存储器写电路及写操作方法 |
CN115798532A (zh) * | 2022-11-14 | 2023-03-14 | 安徽大学 | 一种位线泄漏电流补偿和bcam复用电路及补偿方法 |
CN115811279A (zh) * | 2023-01-16 | 2023-03-17 | 安徽大学 | 一种补偿位线失调电压的灵敏放大器及芯片与放大电路 |
WO2023087804A1 (zh) * | 2021-11-17 | 2023-05-25 | 北京大学 | 一种嵌入式半导体随机存取存储器结构及其控制方法 |
CN116168744A (zh) * | 2021-11-24 | 2023-05-26 | 浙江驰拓科技有限公司 | 一种存储芯片的电阻补偿装置、方法及存储芯片 |
CN116386683A (zh) * | 2023-03-02 | 2023-07-04 | 安徽大学 | 一种基于翻转点补偿技术的灵敏放大器、放大电路及芯片 |
CN116504282A (zh) * | 2022-11-24 | 2023-07-28 | 合肥博雅半导体有限公司 | 宽电压存储器及其存储方法、系统 |
CN116524983A (zh) * | 2023-04-06 | 2023-08-01 | 长鑫存储技术有限公司 | 均衡器测试方法、电路、装置、设备及存储介质 |
-
2023
- 2023-09-12 CN CN202311170360.1A patent/CN116913341B/zh active Active
Patent Citations (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102270491A (zh) * | 2011-03-10 | 2011-12-07 | 上海宏力半导体制造有限公司 | 带源线电压补偿的闪存写入电路 |
CN103021453A (zh) * | 2012-12-31 | 2013-04-03 | 清华大学 | 一种具有漏电补偿的动态随机访问存储单元 |
CN103745743A (zh) * | 2013-12-25 | 2014-04-23 | 苏州宽温电子科技有限公司 | 一种基于温度补偿的sram灵敏放大器 |
US20170178569A1 (en) * | 2015-08-13 | 2017-06-22 | Boe Technology Group Co., Ltd. | Pixel circuit and driving method thereof, array substrate, display device |
CN105869666A (zh) * | 2016-03-25 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 存储器控制电路及存储器 |
US10796734B1 (en) * | 2019-05-24 | 2020-10-06 | Micron Technology, Inc. | Apparatuses including temperature-based threshold voltage compensated sense amplifiers and methods for compensating same |
US10930339B1 (en) * | 2019-09-30 | 2021-02-23 | International Business Machines Corporation | Voltage bitline high (VBLH) regulation for computer memory |
CN112365909A (zh) * | 2020-11-09 | 2021-02-12 | 海光信息技术股份有限公司 | 存储器控制电路、存储器、处理器及电子设备 |
CN115565565A (zh) * | 2021-07-02 | 2023-01-03 | 长鑫存储技术有限公司 | 控制电路、读写方法以及存储器 |
CN113674774A (zh) * | 2021-08-20 | 2021-11-19 | 山东芯慧微电子科技有限公司 | 一种灵敏放大器 |
WO2023087804A1 (zh) * | 2021-11-17 | 2023-05-25 | 北京大学 | 一种嵌入式半导体随机存取存储器结构及其控制方法 |
CN116168744A (zh) * | 2021-11-24 | 2023-05-26 | 浙江驰拓科技有限公司 | 一种存储芯片的电阻补偿装置、方法及存储芯片 |
CN114171091A (zh) * | 2022-02-14 | 2022-03-11 | 杭州领开半导体技术有限公司 | 组对结构非易失性存储阵列的数据读取方法 |
CN115050406A (zh) * | 2022-08-17 | 2022-09-13 | 安徽大学 | Sram存储器的位线泄漏电流补偿电路、模块及存储器 |
CN115762607A (zh) * | 2022-11-07 | 2023-03-07 | 华中科技大学 | 具有温度补偿作用的三维相变存储器写电路及写操作方法 |
CN115798532A (zh) * | 2022-11-14 | 2023-03-14 | 安徽大学 | 一种位线泄漏电流补偿和bcam复用电路及补偿方法 |
CN116504282A (zh) * | 2022-11-24 | 2023-07-28 | 合肥博雅半导体有限公司 | 宽电压存储器及其存储方法、系统 |
CN115811279A (zh) * | 2023-01-16 | 2023-03-17 | 安徽大学 | 一种补偿位线失调电压的灵敏放大器及芯片与放大电路 |
CN116386683A (zh) * | 2023-03-02 | 2023-07-04 | 安徽大学 | 一种基于翻转点补偿技术的灵敏放大器、放大电路及芯片 |
CN116524983A (zh) * | 2023-04-06 | 2023-08-01 | 长鑫存储技术有限公司 | 均衡器测试方法、电路、装置、设备及存储介质 |
Non-Patent Citations (4)
Title |
---|
QIANQIAN WANG等: "A Small Ripple and High-Efficiency Wordline Voltage Generator for 3-D nand Flash Memories", 《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》, vol. 29, no. 11, pages 1903 - 1911, XP011885815, DOI: 10.1109/TVLSI.2021.3113980 * |
SUK MIN KIM等: "Sensing voltage compensation circuit for low-power dram bit-line sense amplifier", 《2018 INTERNATIONAL CONFERENCE ON ELECTRONICS, INFORMATION, AND COMMUNICATION(ICEIC)》, pages 1 - 4 * |
葛骏林: "DRAM灵敏放大器失调电压补偿技术研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》, vol. 2022, no. 3, pages 135 - 672 * |
董平: "DRAM灵敏放大器偏移补偿技术研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》, vol. 2023, no. 8, pages 135 - 15 * |
Also Published As
Publication number | Publication date |
---|---|
CN116913341B (zh) | 2024-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7286391B2 (en) | Semiconductor memory device capable of controlling potential level of power supply line and/or ground line | |
US7633315B2 (en) | Semiconductor integrated circuit device | |
US7646653B2 (en) | Driver circuits for integrated circuit devices that are operable to reduce gate induced drain leakage (GIDL) current in a transistor and methods of operating the same | |
KR100373223B1 (ko) | 반도체장치 | |
US6577530B2 (en) | Semiconductor memory device having memory cells each capable of storing three or more values | |
US20050232054A1 (en) | Semiconductor device | |
US7826298B2 (en) | Semiconductor memory device with low standby current | |
JP5035335B2 (ja) | Sram装置 | |
JPH02166695A (ja) | スタチックランダムアクセスメモリ装置 | |
US20040130933A1 (en) | Semiconductor memory device | |
US20080291717A1 (en) | Semiconductor storage device incorporated into a system lsi with finer design rules | |
US11056184B2 (en) | Static memory based on components with current-voltage hysteresis characteristics | |
US20110069574A1 (en) | Semiconductor memory device | |
US11264107B2 (en) | Data reading circuit of embedded flash memory cell | |
KR20040047712A (ko) | 반도체기억장치 및 반도체집적회로 | |
KR20000017274A (ko) | 반도체 메모리 장치 | |
US8462540B2 (en) | Static random access memory cell | |
US20050286289A1 (en) | Ferroelectric memory device | |
CN116913341B (zh) | 一种存储器及补偿方法 | |
US6363005B1 (en) | Method of increasing operating speed of SRAM | |
US20070019461A1 (en) | Methods and apparatus for accessing memory | |
US20130286755A1 (en) | Decoder circuit of semiconductor storage device | |
US9025403B1 (en) | Dynamic cascode-managed high-voltage word-line driver circuit | |
US6813202B2 (en) | Semiconductor integrated circuit device capable of shortening period required for performing data retention test | |
CN109427394A (zh) | 数据线控制电路及相关的数据线控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |