CN116896888A - 包括存储器单元串的存储器电路系统 - Google Patents

包括存储器单元串的存储器电路系统 Download PDF

Info

Publication number
CN116896888A
CN116896888A CN202310225793.6A CN202310225793A CN116896888A CN 116896888 A CN116896888 A CN 116896888A CN 202310225793 A CN202310225793 A CN 202310225793A CN 116896888 A CN116896888 A CN 116896888A
Authority
CN
China
Prior art keywords
memory
string
dummy
channel material
laterally spaced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310225793.6A
Other languages
English (en)
Inventor
D·D·维迪雅
韦磊
G·卢加尼
S·C·潘迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116896888A publication Critical patent/CN116896888A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

包括存储器单元串的存储器电路系统包括横向间隔开的存储器块，存储器块个别地包括直接在导体层上方的竖直堆叠，竖直堆叠包括交替的绝缘层和导电层。横向间隔开的存储器块的绝缘层和导电层从存储器阵列区延伸到阶梯区中。存储器单元串包括延伸穿过存储器阵列区中的横向间隔开的存储器块中的个别者中的绝缘层和导电层的可操作沟道材料串。可操作沟道材料串与导体层的导体材料直接电耦合。个别横向间隔开的存储器块包括位于可操作沟道材料串与阶梯区之间的中间区。虚设直通阵列通孔TAV延伸穿过个别横向间隔开的存储器块中的中间区中的绝缘层和导电层。虚设TAV与其存储器块中的可操作沟道材料串直接电耦合。公开了其它实施例。

Description

包括存储器单元串的存储器电路系统
技术领域
本文所公开的实施例涉及包括存储器单元串的存储器电路系统。
背景技术
存储器是一种类型的集成电路系统且在计算机系统中用于存储数据。存储器可被制造成一或多个个别存储器单元阵列。可使用数字线(其也可称为位线、数据线或感测线)和存取线(其也可称为字线)来写入到存储器单元或从存储器单元读取。感测线可沿着阵列的列使存储器单元以导电方式互连，且存取线可沿着阵列的行使存储器单元以导电方式互连。每一存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年的保留时间的存储器。易失性存储器会耗散，且因此刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元配置成以至少两种不同可选状态保留或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可配置成存储多于两个电平或状态的信息。
场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区之间具有半导电沟道区。导电栅极邻近于沟道区且通过薄栅极绝缘体与所述沟道区分开。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个流动到另一个。当从栅极去除电压时，很大程度上防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用固态硬盘中的快闪存储器来替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
NAND可为集成快闪存储器的基本架构。NAND单元单位包括串联耦合到存储器单元的串联组合的至少一个选择装置(所述串联组合通常称为NAND串)。NAND架构可以三维布置来配置，所述三维布置包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元个别地包括可逆可编程竖直晶体管。控制电路系统或其它电路系统可形成于竖直堆叠的存储器单元下方。其它易失性或非易失性存储器阵列架构也可包括个别地包括晶体管的竖直堆叠的存储器单元。
存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如，如美国专利申请公开案第2015/0228651号、第2016/0267984号和第2017/0140833号中的任一个中所展示和描述。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处的所谓的“阶梯结构”中发生。阶梯结构包含个别“台阶”(替代地称为“阶”或“阶梯”)，其限定个别字线的接触区，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。
发明内容
在一个方面，本申请提供一种包括存储器单元串的存储器电路系统，其包括：横向间隔开的存储器块，其个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，所述横向间隔开的存储器块的所述绝缘层和所述导电层从存储器阵列区延伸到阶梯区中；存储器单元串，其包括延伸穿过所述存储器阵列区中的所述横向间隔开的存储器块中的个别者中的所述绝缘层和所述导电层的可操作沟道材料串，所述可操作沟道材料串与所述导体层的导体材料直接电耦合；及个别横向间隔开的存储器块，其包括位于所述可操作沟道材料串与所述阶梯区之间的中间区、延伸穿过所述个别横向间隔开的存储器块中的所述中间区中的所述绝缘层和所述导电层的虚设直通阵列通孔(TAV)，所述虚设TAV与其存储器块中的所述可操作沟道材料串直接电耦合。
在另一方面，本申请提供一种包括存储器单元串的存储器电路系统，其包括：横向间隔开的存储器块，其个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，所述横向间隔开的存储器块的所述绝缘层和所述导电层从存储器阵列区延伸到阶梯区中；存储器单元串，其包括延伸穿过所述存储器阵列区中的所述横向间隔开的存储器块中的个别者中的所述绝缘层和所述导电层的可操作沟道材料串，所述可操作沟道材料串与所述导体层的导体材料直接电耦合；及个别横向间隔开的存储器块，其包括位于所述可操作沟道材料串与所述阶梯区之间的中间区、延伸穿过所述个别横向间隔开的存储器块中的所述中间区中的所述绝缘层和所述导电层的虚设直通阵列通孔(TAV)，所述虚设TAV通过位于其存储器块中且延伸跨过所述存储器阵列区和所述中间区的界面的所述导体层的所述导体材料与其存储器块中的所述可操作沟道材料串直接电耦合。
在另一方面，本申请提供一种包括存储器单元串的存储器电路系统，其包括：横向间隔开的存储器块，其个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，所述横向间隔开的存储器块的所述绝缘层和所述导电层从存储器阵列区延伸到阶梯区中；存储器单元串，其包括延伸穿过所述存储器阵列区中的所述横向间隔开的存储器块中的个别者中的所述绝缘层和所述导电层的可操作沟道材料串，所述可操作沟道材料串与所述导体层的导体材料直接电耦合；及个别横向间隔开的存储器块，其包括位于所述可操作沟道材料串与所述阶梯区之间的中间区、延伸穿过所述个别横向间隔开的存储器块中的所述中间区中的所述绝缘层和所述导电层的虚设直通阵列通孔(TAV)，所述导体层的所述导体材料横跨在紧邻的所述横向间隔开的存储器块之间，所述虚设TAV通过横跨在所述紧邻的横向间隔开的存储器块之间的所述导体材料中的一些与其存储器块中的所述可操作沟道材料串直接电耦合。
在另一方面，本申请提供一种包括存储器单元串的存储器电路系统，其包括：横向间隔开的存储器块，其个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的可操作沟道材料串，所述可操作沟道材料串与所述导体层的导体材料直接电耦合；壁，其延伸穿过所述绝缘层和所述导电层，所述壁包含横向地位于两个紧邻的所述横向间隔开的存储器块之间的介入部分，所述壁包含与所述介入部分接合且横跨过所述两个紧邻的横向间隔开的存储器块中的个别者的末端的末端部分；及虚设直通阵列通孔(TAV)，其延伸穿过所述个别两个紧邻的存储器块中的所述绝缘层和所述导电层，所述虚设TAV与其存储器块中的所述可操作沟道材料串直接电耦合。
附图说明
图1是根据本发明的实施例的包括存储器单元串的存储器电路系统的一部分的图解视图。
图2至12是图1的构造或其部分和/或其替代实施例的图解截面视图、扩展视图、放大视图和/或部分视图。
具体实施方式
图1至8展示包括具有两个存储器阵列区12的存储器电路系统的构造10，所述存储器阵列区12包括晶体管和/或存储器单元56(例如，包括NAND)的竖向延伸的串49。阶梯区13位于存储器阵列区12之间。构造10可仅包括单个存储器阵列区12或可包括大于两个存储器阵列区12(均未展示)。构造10包括具有导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/绝缘性(即，本文中以电气方式)材料中的任何一或多种的基底衬底11。各种材料已竖向地形成于基底衬底11上方。材料可在图1至8所描绘的材料的旁边、竖向内侧或竖向外侧。举例来说，集成电路系统的其它部分制造或完全制造的组件可设置于基底衬底11上方、周围或内部某处。还可制造用于操作存储器单元的竖向延伸的串的阵列(例如，个别阵列区12)内的组件的控制电路系统和/或其它外围电路系统，且所述电路系统可或可不完全或部分地在阵列或子阵列内。此外，也可相对于彼此独立地、先后地或以其它方式制造和操作多个子阵列。在此文件中，“子阵列”也可视为阵列。
包括导体材料17(例如，在导电掺杂多晶硅顶上的WSix)的导体层16位于衬底11上方。导体层16可包括用于控制对阵列12中的晶体管和/或存储器单元的读取和写入存取的控制电路系统(例如，外围阵列下电路系统和/或共同源极线或板)的部分。包括竖直交替的绝缘层20和导电层22的竖直堆叠18直接位于导体层16上方。在一些实施例中，导电层22可称为第一层22，且绝缘层20可称为第二层20。绝缘层20和导电层22从存储器阵列区12延伸到阶梯区13中。层20和22中的每一个的实例厚度是20至60纳米。与一或多个其它层20和/或22相比，实例最上部层20可较厚/最厚。图2至8中仅展示少量的层20和22，其中堆叠18更可能包括几十、一百或更多等个层20和22。可为或可不为外围和/或控制电路系统的部分的其它电路系统可位于导体层16与堆叠18之间。举例来说，此类电路系统的导电材料和绝缘材料的多个竖直交替的层可位于导电层22的最低部下方和/或导电层22的最上部上方。举例来说，一或多个选择栅极层(未展示)可位于导体层16与最低导电层22之间，且一或多个选择栅极层可位于导电层22的最上部上方(未展示)。替代地或另外，所描绘的最上部及最低导电层22中的至少一个可为选择栅极层。实例绝缘层20包括绝缘材料24(例如，二氧化硅和/或可具有一或多种成分的其它材料)。
已穿过绝缘层20和导电层22到导体层16(例如，通过蚀刻)形成沟道开口25。沟道开口25可径向向内和/或径向向外逐渐变窄(未展示)，从而在堆叠18中移动得更深。在一些实施例中，沟道开口25可如所展示进入导体层16的导体材料17，或可止于其顶上(未展示)。替代地，作为实例，沟道开口25可止于最低绝缘层20的顶上或内。使沟道开口25至少延伸到导体层16的导体材料17的原因是，在期望此类连接时，确保沟道材料与导体层16直接电耦合而不使用替代处理和结构来实现这一点。蚀刻终止材料(未展示)可位于导体层16的导体材料17内或顶上，以在期望时促进相对于导体层16终止对沟道开口25的蚀刻。此类蚀刻终止材料可为牺牲性或非牺牲性的。作为实例且仅为了简洁起见，沟道开口25展示为布置在每行四个和五个开口25的交错行的群组或列中且排列在横向间隔开的存储器块58中。在此文件中，“块”一般包含“子块”。存储器块58可被视为是纵向伸长的且例如沿着第一方向55定向。可使用任何替代的现有或未来开发的布置及构造。
两个存储器阵列区12可具有相对于彼此相同或不同的构造。无论如何，存储器单元(例如，56)的可操作沟道材料串(例如，53)延伸穿过两个存储器阵列区12中的每一个中的存储器块(例如，58)中的绝缘层(例如，20)和导电层(例如，22)。
晶体管沟道材料可竖向地沿着绝缘层和导电层形成于个别沟道开口中，因此包括与导体层中的导电材料直接电耦合的个别沟道材料串。所形成的实例存储器阵列的个别存储器单元可包括栅极区(例如，控制栅极区)和横向地位于栅极区与沟道材料之间的存储器结构。在一个此类实施例中，存储器结构形成为包括电荷阻挡区、存储材料(例如，电荷存储材料)和绝缘电荷传递材料。个别存储器单元的存储材料(例如，浮动栅极材料，例如掺杂或未掺杂硅，或电荷捕获材料，例如氮化硅、金属点等)竖向地沿着电荷阻挡区中的个别者。绝缘电荷传递材料(例如，具有包夹在两个绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程化结构)横向地位于沟道材料与存储材料之间。
实例存储器块58展示为至少部分地已由形成(例如，通过各向异性蚀刻)到堆叠18中的水平伸长的沟槽40限定。沟槽40将通常比沟道开口25宽(例如，宽2至10倍)。沟槽40可具有直接抵靠导体层16的导体材料17(例如，顶部或内)的相应底部(如所展示)，或可具有位于导体层16的导体材料17上方的相应底部(未展示)。壁57个别地位于横向紧邻的存储器块58之间的沟槽40中(即，不存在其它存储器块58横向地位于彼此横向紧邻的存储器块58之间)。壁57可在横向紧邻的存储器块58之间提供横向电隔离(绝缘)。壁57可包含绝缘、半导电和传导材料中的一或多种，且无论如何，可有助于避免成品电路系统构造中导电层22相对于彼此短接。实例绝缘材料为SiO2、Si3N4和Al2O3中的一或多个。壁57可在竖直横截面(未展示)中横向向内和/或向外逐渐变窄。壁57可包含直通阵列通孔(TAV，且未展示)。
图4至6展示一个实施例，其中电荷阻挡材料30、存储材料32和电荷传递材料34已竖向地沿着绝缘层20和导电层22形成于个别沟道开口25中。晶体管材料30、32和34(例如，存储器单元材料)可通过例如在堆叠18上方和个别沟道开口25内沉积所述晶体管材料的相应薄层，随后将此类薄层至少平坦化回到堆叠18的顶部表面来形成，如所展示。
沟道材料36也已竖向地沿着绝缘层20和导电层22形成于沟道开口25中且在一个实施例中包括个别可操作沟道材料串53，所述沟道材料串具有沿着其的存储器单元材料(例如，30、32和34)且其中绝缘层20中的材料24水平地位于紧邻的可操作沟道材料串53之间。归因于比例，材料30、32、34和36在一些图中共同地展示为且仅指定为材料37。实例沟道材料36包含适当掺杂的结晶半导体材料，例如一或多种硅、锗和所谓的III/V半导体材料(例如，GaAs、InP、GaP和GaN)。材料30、32、34和36中的每一个的实例厚度为25至100埃。可如所展示进行冲孔蚀刻以从沟道开口25的基底去除材料30、32和34以暴露导体层16，使得沟道材料36(可操作沟道材料串53)与导体层16的导体材料17直接电耦合。此类冲孔蚀刻可相对于材料30、32和34中的每一个单独地发生(如所展示)，或可在材料34的沉积之后相对于所有材料共同发生(未展示)。替代地且仅作为实例，可不进行冲孔蚀刻，且沟道材料36可通过单独的导电互连件(未展示)直接电耦合到导体层16的导体材料17。沟道开口25展示为包括径向中心固体电介质材料38(例如，旋涂电介质、二氧化硅和/或氮化硅)。替代地且仅作为实例，沟道开口25内的径向中心部分可包含空隙空间(未展示)和/或不含固体材料(未展示)。
实例导电层22包括作为个别导电线29(例如，字线)的部分的传导材料48，所述传导材料沿着第一方向55延伸跨过阶梯区13进入两个存储器阵列区12中的每一个中的个别存储器块58中和内(例如，下文提及的阶梯结构66周围/旁边)。导电线29包括个别晶体管和/或存储器单元56的竖向延伸的串49的部分。可在形成传导材料48之前形成薄绝缘衬里(例如，Al2O3且未展示)。一些晶体管和/或一些存储器单元56的大致位置用括号或用虚线轮廓指示，其中晶体管和/或存储器单元56在所描绘的实例中基本上为环状或环形的。替代地，晶体管和/或存储器单元56可不相对于个别沟道开口25完全环绕，使得每一沟道开口25可具有两个或更多个竖向延伸的串49(例如，在个别导电层中围绕个别沟道开口的多个晶体管和/或存储器单元，其中在个别导电层中每沟道开口可能具有多个字线，且未展示)。传导材料48可被视为具有对应于个别晶体管和/或存储器单元56的控制栅极区52的末端50。在所描绘的实施例中，控制栅极区52包括个别导电线29的个别部分。材料30、32和34可被视为横向地位于控制栅极区52与沟道材料36之间的存储器结构65。
电荷阻挡区(例如，电荷阻挡材料30)位于存储材料32与个别控制栅极区52之间。电荷阻挡件可在存储器单元中具有以下功能：在编程模式中，电荷阻挡件可阻止电荷载流子从存储材料(例如，浮动栅极材料、电荷捕获材料等)传向控制栅极，且在擦除模式中，电荷阻挡件可阻止电荷载流子从控制栅极流入存储材料。因此，电荷阻挡件可用以阻挡个别存储器单元的控制栅极区与存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。作为另外的实例，电荷阻挡区可包括存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此类存储材料是绝缘的(例如，在绝缘存储材料32与传导材料48之间不存在任何不同成分材料的情况下)。无论如何，作为额外实例，存储材料与控制栅极的导电材料的界面可足以在不存在任何单独成分绝缘体材料30的情况下充当电荷阻挡区。此外，传导材料48与材料30(如果存在)的界面结合绝缘体材料30可一起充当电荷阻挡区，且替代地或另外，可充当绝缘存储材料(例如，氮化硅材料32)的横向外部区。实例材料30是氧化硅铪和二氧化硅中的一或多种。
实例阶梯区13包括阶梯结构66，所述阶梯结构横向地位于紧邻的壁57之间且具有沿着方向55邻近于且纵向地位于其间的顶峰81。阶梯结构66具有导电通孔(未展示)电连接到其的台阶(未展示)，以用于控制/接入导电线29，且在其它方面与本发明无关。
在一个实施例中，个别横向间隔开的存储器块58包括位于可操作沟道材料串53与阶梯区13之间的中间区67。实例直通阵列通孔(TAV)90*个别地延伸穿过个别存储器块58中的绝缘层20和导电层22(*用作后缀以包含可或可不具有其它后缀的所有此类相同数值指定的组件)。实例TAV 90*具有围绕其周向的实例绝缘材料衬里92。TAV可为可操作的，意味着在已制造或正在制造的集成电路系统的成品构造中，电路可操作导电互连件延伸穿过堆叠且位于不同高度处的电子组件之间。TAV也可为虚设的(例如，延伸穿过堆叠的结构，所述结构在已制造或正在制造的集成电路系统的成品构造中，在电耦合不同高度处的电子组件时电路不操作)。TAV 90*包含中间区67中的虚设TAV 90x，且所述虚设TAV 90x在其存储器块58中与可操作沟道材料串53直接电耦合。在一个实施例中且如所展示，构造10包括个别存储器块58中的中间区67中的多个虚设TAV 90x，且所述多个虚设TAV 90x与其存储器块58中的可操作沟道材料串53直接电耦合。在一个此类实施例中，个别存储器块58沿着水平方向(例如，55)纵向地伸长，其中多个虚设TAV 90x位于相对于水平方向55(例如，沿着方向75)成角度(例如，正交)的行77中，且在如所展示的一个此类实施例中包括多个行77。在一个实施例中，行77数目不超过三个，且在另一实施例中，仅存在一个行77(未展示)。
虚设沟道材料串53x(展示多个)位于可操作沟道材料串53与虚设TAV 90x之间。如果包括虚设沟道材料串53x，那么个别晶体管和/或存储器单元56的串49将为虚设的(不操作的)。
在一个实施例中，虚设TAV 90x通过位于其存储器块58中且延伸跨过存储器阵列区12和中间区67的界面99的导体层16的导体材料17与其存储器块58中的可操作沟道材料串53直接电耦合。在一个实施例中，导体层16的导体材料17横跨在紧邻的个别存储器块58之间，且虚设TAV 90x通过横跨在横向间隔开的存储器块58之间的导体材料17中的一些与其存储器块中的可操作沟道材料串53直接电耦合。图8展示实例实施例，其中此类直接电耦合是通过两者进行的。图9展示实例替代构造10a，其中此类直接电连接仅通过跨过界面99的导体材料17进行(归因于导体层16中的壁57之下的实例绝缘材料97[壁57在图9中不可见])。图10展示实例替代构造10b，其中此类直接电连接仅通过横跨在导体层16中的紧邻的个别存储器块58之间导体材料17中的一些进行(归因于沿着个别块58中的界面99的实例绝缘壁89)。已在适当时使用来自上述实施例的相同标号，其中在图9和10中分别用后缀“a”或“b”指示一些构造差异。
可使用如本文中相对于其它实施例所展示和/或所描述的任何其它属性或方面。
在一个实施例中，另一虚设TAV 90y延伸穿过中间区67中的绝缘层20和导电层22，且不与其存储器块58中的可操作沟道材料串53直接电耦合。仅作为实例，构造10展示行87中的三个其它虚设TAV 90y，且所述虚设TAV 90y通过绝缘壁85与导体层16中的导体材料17分开。壁85可仅位于导体层16中或也可向上延伸穿过堆叠18。无论如何，替代地和或另外，TAV 90x和/或90y中的一或多个可能不是虚设的(即，是可操作的/实时的)。此外，导体层16可包括其中的一或多个绝缘材料区(未展示)，虚设TAV 90y中的一或多个落在所述区的顶上。
图11中的替代构造10c在行77中具有由绝缘壁(例如，85c加85)包围的虚设TAV90y。已在适当时使用来自上述实施例的相同标号，其中用后缀“c”指示一些构造差异。可使用如本文中相对于其它实施例所展示和/或所描述的任何其它属性或方面。
图12部分地展示根据本发明的另一实例实施例构造10d。已在适当时使用来自上述实施例的相同标号，其中用后缀“d”或用不同标号指示某些构造差异。构造10d可具有图1至11的属性中的任一个，而与阶梯区和/或中间区的存在或接近度无关。构造10d包括包括存储器单元(例如，56)串(例如，49)的存储器电路系统，其包括横向间隔开的存储器块(例如，58)，所述横向间隔开的存储器块个别地包括直接在导体层(例如，16)上方的竖直堆叠(例如，18)，所述竖直堆叠包括交替的绝缘层(例如，20)和导电层(例如，22)。存储器单元串包括延伸穿过绝缘层和导电层(例如，至少在壁57下方的存储器块58中[下文提及])的可操作沟道材料串(例如，53)。可操作沟道材料串与导体层的导体材料(例如，17)直接电耦合。壁(例如，57)延伸穿过绝缘层和导电层。所述壁包含横向地位于两个紧邻的横向间隔开的存储器块之间的介入部分(例如，95)。所述壁包含与介入部分接合且横跨过两个紧邻的横向间隔开的存储器块中的个别者的末端(例如，93)的末端部分(例如，91)。虚设TAV(例如，90x)延伸穿过个别两个紧邻的存储器块中的绝缘层和导电层。虚设TAV与其存储器块中的可操作沟道材料串直接电耦合。作为实例，12展示下部两个而非顶部两个中的四个存储器块58及虚设TAV 90*的部分。替代地，作为实例，虚设TAV可仅在实例描绘的存储器块部分中的一个、三个或所有四个中。
在一个实施例中，虚设TAV通过位于其存储器块中且不直接在所述壁下的导体层的导体材料与其存储器块中的可操作沟道材料串直接电耦合(例如，导体材料17的穿过图8、9和/或11中的界面99的所述部分，而不管横向地位于两个横向紧邻的存储器块58之间的此类导体材料的任何存在)。在一个实施例中，导体层的导体材料横跨在直接在所述壁下的两个紧邻的存储器块之间，且虚设TAV通过横跨在直接在所述壁下的两个紧邻的横向间隔开的存储器块之间的导体材料中的一些与其存储器块中的可操作沟道材料串直接电耦合(例如，导体材料17的横向地位于图8、10和/或11中的两个横向紧邻的存储器块58之间的所述部分中的一些，而不管穿过界面99的此类导体材料的任何存在)。在一个实施例中，虚设TAV通过两者与其存储器块中的可操作沟道材料串直接电耦合(例如，图8和/或11)。
在一个实施例中，虚设TAV位于其块中的所有可操作沟道材料串与所述壁的末端部分之间，且在一个此类实施例中包括位于可操作沟道材料串与虚设TAV之间的虚设沟道材料串。在一个实施例中，构造10d包括多个虚设TAV，所述虚设TAV个别地延伸穿过个别两个横向间隔开的存储器块中的绝缘层和导电层，且与其存储器块中的可操作沟道材料串直接电耦合，且在一个此类实施例中，其中所有多个虚设TAV位于其块中的所有可操作沟道材料串与所述壁的末端部分之间。再次，导体层16可包括其中的一或多个绝缘材料区(未展示)，虚设TAV 90y中的一或多个落在所述区的顶上(当存在虚设TAV90y时)。
可使用如本文中相对于其它实施例所展示和/或所描述的任何其它属性或方面。
在制造期间和/或在成品构造的操作中，如本文所提供的直接电耦合到沟道材料串53*的一或多个虚设TAV 90x的存在和实例位置可减少电场，从而导致改进制造且减少操作中的缺陷。
以上处理或构造可被视为相对于组件的阵列，所述组件的阵列形成为此类组件的单个堆叠或单个叠组或在单个堆叠或单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(即使单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路系统也可作为成品构造的部分形成于任何位置，且在一些实施例中可以在阵列下(例如，阵列下CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于在图中展示或上文描述的堆叠/叠组的上方和/或下方。此外，组件的阵列在不同堆叠/叠组中可相对于彼此相同或不同，且不同堆叠/叠组可相对于彼此具有相同厚度或不同厚度。介入结构可提供于竖直紧邻的堆叠/叠组之间(例如，额外电路系统和/或电介质层)。此外，不同堆叠/叠组可相对于彼此电耦合。多个堆叠/叠组可单独地且依序(例如，一个在另一个顶上)制造，或两个或更多个堆叠/叠组可基本上同时制造。
上文所论述的组合件及结构可用于集成电路/电路系统中且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
在此文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在…下”、“在…之下”、“向上”和“向下”大体上参考竖直方向。“水平”是指沿着主衬底表面且可在制造期间相对于其处理衬底的大体方向(即，在10度内)，且竖直是大体与其正交的方向。提及“恰好水平”是指沿着主衬底表面(即，与所述表面不形成度数)且可在制造期间相对于其处理衬底的方向。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直的方向，且独立于三维空间中衬底的定向。另外，“竖向延伸”及“竖向地延伸”是指从恰好水平倾斜至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”等是参考晶体管的沟道长度的定向，在操作中电流沿着所述定向在源极/漏极区之间流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”等是参考基底长度的定向，在操作中电流沿着所述定向在发射极与集电极之间流动。在一些实施例中，竖向地延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。
另外，“直接在…上方”、“直接在…下方”和“直接在…下”需要两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。此外，使用前面没有“直接”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向外侧(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面没有“直接”的“下方”和“在…下”仅需要位于另一所陈述区/材料/组件下方/下的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向内侧(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区和结构中的任一者可为均匀的或非均匀的，且无论如何在其所覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多种实例成分时，所述材料可包括此一或多种成分、主要由此一或多种成分组成或由此一或多种成分组成。此外，除非另外陈述，否则可使用任何合适的现有或未来开发的技术来形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子植入为实例。
此外，单独使用的“厚度”(前面无方向性形容词)定义为从具有不同成分的紧邻材料或紧邻区的最接近表面垂直地穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本上恒定的厚度或具有可变厚度。如果具有可变厚度，那么除非另有指示，否则厚度是指平均厚度，且此类材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同成分”仅要求两个所陈述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同，例如在此类材料或区并不均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并不均匀的情况下，“不同成分”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文件中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“直接”的“上方”、“上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”，以及介入材料、区或结构引起所陈述材料、区或结构相对于彼此无物理触碰接触的构造。
本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，并且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，则所述区-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
此文件中的“行”和“列”的任何使用是为了方便区分一个系列或定向的特征与另一系列或定向的特征，并且组件已或可沿着所述“行”和“列”形成。“行”和“列”相对于任何系列的区、组件和/或特征同义地使用，与功能无关。无论如何，行可相对于彼此笔直和/或弯曲和/或平行和/或不平行，列可同样如此。此外，行和列可相对于彼此以90°或以一或多个其它角度(即，除平角之外)相交。
本文中的导电/导体/传导材料中的任一个的成分可为导电金属材料和/或导电掺杂的半导电/半导体/半传导材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金及任何一或多种金属化合物中的任一者或组合。
本文中，关于蚀刻(etch)、蚀刻(etching)、去除(removing)、去除(removal)、沉积、形成(forming)和/或形成(formation)的“选择性”的任何使用是一种所陈述材料相对于另一种所陈述材料以按体积计至少2:1的比率起作用的此类作用。此外，选择性地沉积、选择性地生长或选择性地形成的任何使用是以按体积计至少2:1的比率使一种材料相对于另一或多种所陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
除非另有指示，否则本文中“或”的使用涵盖任一个和两个。
结论
在一些实施例中，包括存储器单元串的存储器电路系统包括横向间隔开的存储器块，所述存储器块个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。所述横向间隔开的存储器块的所述绝缘层和所述导电层从存储器阵列区延伸到阶梯区中。存储器单元串包括延伸穿过所述存储器阵列区中的所述横向间隔开的存储器块中的个别者中的所述绝缘层和所述导电层的可操作沟道材料串。所述可操作沟道材料串与所述导体层的导体材料直接电耦合。个别横向间隔开的存储器块包括位于所述可操作沟道材料串与所述阶梯区之间的中间区。虚设直通阵列通孔(TAV)延伸穿过所述个别横向间隔开的存储器块中的所述中间区中的所述绝缘层和所述导电层。所述虚设TAV与其存储器块中的所述可操作沟道材料串直接电耦合。
在一些实施例中，包括存储器单元串的存储器电路系统包括横向间隔开的存储器块，所述存储器块个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。所述横向间隔开的存储器块的所述绝缘层和所述导电层从存储器阵列区延伸到阶梯区中。存储器单元串包括延伸穿过所述存储器阵列区中的所述横向间隔开的存储器块中的个别者中的所述绝缘层和所述导电层的可操作沟道材料串。所述可操作沟道材料串与所述导体层的导体材料直接电耦合。个别横向间隔开的存储器块包括位于所述可操作沟道材料串与所述阶梯区之间的中间区。虚设直通阵列通孔(TAV)延伸穿过所述个别横向间隔开的存储器块中的所述中间区中的所述绝缘层和所述导电层。虚设TAV通过位于其存储器块中且延伸跨过所述存储器阵列区和所述中间区的界面的所述导体层的所述导体材料与其存储器块中的所述可操作沟道材料串直接电耦合。
在一些实施例中，包括存储器单元串的存储器电路系统包括横向间隔开的存储器块，所述存储器块个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。所述横向间隔开的存储器块的所述绝缘层和所述导电层从存储器阵列区延伸到阶梯区中。存储器单元串包括延伸穿过所述存储器阵列区中的所述横向间隔开的存储器块中的个别者中的所述绝缘层和所述导电层的可操作沟道材料串。所述可操作沟道材料串与所述导体层的导体材料直接电耦合。个别横向间隔开的存储器块包括位于所述可操作沟道材料串与所述阶梯区之间的中间区。虚设直通阵列通孔(TAV)延伸穿过所述个别横向间隔开的存储器块中的所述中间区中的所述绝缘层和所述导电层。导体层的导体材料横跨在紧邻的横向间隔开的存储器块之间。虚设TAV通过横跨在所述紧邻的横向间隔开的存储器块之间的导体材料中的一些与其存储器块中的可操作沟道材料串直接电耦合。
在一些实施例中，包括存储器单元串的存储器电路系统包括横向间隔开的存储器块，所述存储器块个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层。存储器单元串包括延伸穿过绝缘层和导电层的沟道材料串。所述可操作沟道材料串与所述导体层的导体材料直接电耦合。所述壁延伸穿过绝缘层和导电层。所述壁包含横向地位于两个紧邻的横向间隔开的存储器块之间的介入部分。所述壁包含与介入部分接合且横跨过两个紧邻的横向间隔开的存储器块中的个别者的末端的末端部分。虚设直通阵列通孔(TAV)延伸穿过个别两个紧邻的存储器块中的绝缘层和导电层。所述虚设TAV与其存储器块中的所述可操作沟道材料串直接电耦合。
根据规定，已关于结构和方法特征以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的构件包括实例实施例。因此，权利要求书应被赋予如书面说明的整个范围，且应根据等效物原则恰当地进行解释。

Claims (34)

1.一种包括存储器单元串的存储器电路系统，其包括：
横向间隔开的存储器块，其个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，所述横向间隔开的存储器块的所述绝缘层和所述导电层从存储器阵列区延伸到阶梯区中；
存储器单元串，其包括延伸穿过所述存储器阵列区中的所述横向间隔开的存储器块中的个别者中的所述绝缘层和所述导电层的可操作沟道材料串，所述可操作沟道材料串与所述导体层的导体材料直接电耦合；及
个别横向间隔开的存储器块，其包括位于所述可操作沟道材料串与所述阶梯区之间的中间区、延伸穿过所述个别横向间隔开的存储器块中的所述中间区中的所述绝缘层和所述导电层的虚设直通阵列通孔TAV，所述虚设TAV与其存储器块中的所述可操作沟道材料串直接电耦合。
2.根据权利要求1所述的存储器电路系统，其包括另一虚设TAV，所述另一虚设TAV延伸穿过所述中间区中的所述绝缘层和所述导电层，且不与其存储器块中的所述可操作沟道材料串直接电耦合。
3.根据权利要求1所述的存储器电路系统，其包括位于所述可操作沟道材料串与所述虚设TAV之间的虚设沟道材料串。
4.根据权利要求1所述的存储器电路系统，其包括多个所述虚设TAV，所述虚设TAV个别地延伸穿过所述个别横向间隔开的存储器块中的所述中间区中的所述绝缘层和所述导电层，且与其存储器块中的所述可操作沟道材料串直接电耦合。
5.根据权利要求4所述的存储器电路系统，其包括位于所述可操作沟道材料串与所述虚设TAV之间的多个虚设沟道材料串。
6.根据权利要求4所述的存储器电路系统，其中所述个别横向间隔开的存储器块沿着水平方向纵向地伸长，所述多个虚设TAV位于相对于所述水平方向成角度的行中。
7.根据权利要求6所述的存储器电路系统，其包括多个所述行。
8.根据权利要求7所述的存储器电路系统，其中所述行数目不超过三个。
9.根据权利要求6所述的存储器电路系统，其仅具有所述行中的一个。
10.根据权利要求6所述的存储器电路系统，其包括位于所述行中的另一虚设TAV，所述另一虚设TAV延伸穿过所述绝缘层和所述导电层，且不与其存储器块中的所述可操作沟道材料串直接电耦合。
11.一种包括存储器单元串的存储器电路系统，其包括：
横向间隔开的存储器块，其个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，所述横向间隔开的存储器块的所述绝缘层和所述导电层从存储器阵列区延伸到阶梯区中；
存储器单元串，其包括延伸穿过所述存储器阵列区中的所述横向间隔开的存储器块中的个别者中的所述绝缘层和所述导电层的可操作沟道材料串，所述可操作沟道材料串与所述导体层的导体材料直接电耦合；及
个别横向间隔开的存储器块，其包括位于所述可操作沟道材料串与所述阶梯区之间的中间区、延伸穿过所述个别横向间隔开的存储器块中的所述中间区中的所述绝缘层和所述导电层的虚设直通阵列通孔TAV，所述虚设TAV通过位于其存储器块中且延伸跨过所述存储器阵列区和所述中间区的界面的所述导体层的所述导体材料与其存储器块中的所述可操作沟道材料串直接电耦合。
12.根据权利要求11所述的存储器电路系统，其中所述导体层的所述导体材料横跨在紧邻的所述横向间隔开的存储器块之间，所述虚设TAV还通过横跨在所述紧邻的横向间隔开的存储器块之间的所述导体材料中的一些与其存储器块中的所述可操作沟道材料串直接电耦合。
13.根据权利要求11所述的存储器电路系统，其包括另一虚设TAV，所述另一虚设TAV延伸穿过所述中间区中的所述绝缘层和所述导电层，且不与其存储器块中的所述可操作沟道材料串直接电耦合。
14.根据权利要求11所述的存储器电路系统，其包括位于所述可操作沟道材料串与所述虚设TAV之间的虚设沟道材料串。
15.根据权利要求11所述的存储器电路系统，其包括多个所述虚设TAV，所述虚设TAV个别地延伸穿过所述个别横向间隔开的存储器块中的所述中间区中的所述绝缘层和所述导电层，且与其存储器块中的所述可操作沟道材料串直接电耦合。
16.根据权利要求15所述的存储器电路系统，其中所述个别横向间隔开的存储器块沿着水平方向纵向地伸长，所述多个虚设TAV位于相对于所述水平方向成角度的行中。
17.一种包括存储器单元串的存储器电路系统，其包括：
横向间隔开的存储器块，其个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，所述横向间隔开的存储器块的所述绝缘层和所述导电层从存储器阵列区延伸到阶梯区中；
存储器单元串，其包括延伸穿过所述存储器阵列区中的所述横向间隔开的存储器块中的个别者中的所述绝缘层和所述导电层的可操作沟道材料串，所述可操作沟道材料串与所述导体层的导体材料直接电耦合；及
个别横向间隔开的存储器块，其包括位于所述可操作沟道材料串与所述阶梯区之间的中间区、延伸穿过所述个别横向间隔开的存储器块中的所述中间区中的所述绝缘层和所述导电层的虚设直通阵列通孔TAV，所述导体层的所述导体材料横跨在紧邻的所述横向间隔开的存储器块之间，所述虚设TAV通过横跨在所述紧邻的横向间隔开的存储器块之间的所述导体材料中的一些与其存储器块中的所述可操作沟道材料串直接电耦合。
18.根据权利要求17所述的存储器电路系统，其包括另一虚设TAV，所述另一虚设TAV延伸穿过所述中间区中的所述绝缘层和所述导电层，且不与其存储器块中的所述可操作沟道材料串直接电耦合。
19.根据权利要求17所述的存储器电路系统，其包括位于所述可操作沟道材料串与所述虚设TAV之间的虚设沟道材料串。
20.根据权利要求17所述的存储器电路系统，其包括多个所述虚设TAV，所述虚设TAV个别地延伸穿过所述个别横向间隔开的存储器块中的所述中间区中的所述绝缘层和所述导电层，且与其存储器块中的所述可操作沟道材料串直接电耦合。
21.根据权利要求20所述的存储器电路系统，其中所述个别横向间隔开的存储器块沿着水平方向纵向地伸长，所述多个虚设TAV位于相对于所述水平方向成角度的行中。
22.一种包括存储器单元串的存储器电路系统，其包括：
横向间隔开的存储器块，其个别地包括直接在导体层上方的竖直堆叠，所述竖直堆叠包括交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的可操作沟道材料串，所述可操作沟道材料串与所述导体层的导体材料直接电耦合；
壁，其延伸穿过所述绝缘层和所述导电层，所述壁包含横向地位于两个紧邻的所述横向间隔开的存储器块之间的介入部分，所述壁包含与所述介入部分接合且横跨过所述两个紧邻的横向间隔开的存储器块中的个别者的末端的末端部分；及
虚设直通阵列通孔TAV，其延伸穿过所述个别两个紧邻的存储器块中的所述绝缘层和所述导电层，所述虚设TAV与其存储器块中的所述可操作沟道材料串直接电耦合。
23.根据权利要求22所述的存储器电路系统，其中所述虚设TAV通过位于其存储器块中且不直接在所述壁下的所述导体层的所述导体材料与其存储器块中的所述可操作沟道材料串直接电耦合。
24.根据权利要求22所述的存储器电路系统，其中所述导体层的所述导体材料横跨在直接在所述壁下的所述两个紧邻的存储器块之间，所述虚设TAV通过横跨在直接在所述壁下的所述两个紧邻的横向间隔开的存储器块之间的所述导体材料中的一些与其存储器块中的所述可操作沟道材料串直接电耦合。
25.根据权利要求24所述的存储器电路系统，其中所述虚设TAV还通过位于其存储器块中且不直接在所述壁下的所述导体层的所述导体材料与其存储器块中的所述可操作沟道材料串直接电耦合。
26.根据权利要求22所述的存储器电路系统，其中所述虚设TAV位于其块中的所有所述可操作沟道材料串与所述壁的所述末端部分之间。
27.根据权利要求26所述的存储器电路系统，其包括位于所述可操作沟道材料串与所述虚设TAV之间的虚设沟道材料串。
28.根据权利要求23所述的存储器电路系统，其包括多个所述虚设TAV，所述虚设TAV个别地延伸穿过所述个别两个横向间隔开的存储器块中的所述绝缘层和所述导电层，且与其存储器块中的所述可操作沟道材料串直接电耦合。
29.根据权利要求28所述的存储器电路系统，其中所有所述多个虚设TAV位于其块中的所有所述可操作沟道材料串与所述壁的所述末端部分之间。
30.根据权利要求29所述的存储器电路系统，其包括位于所述可操作沟道材料串与所述虚设TAV之间的多个虚设沟道材料串。
31.根据权利要求28所述的存储器电路系统，其中所述个别两个横向间隔开的存储器块沿着水平方向纵向地伸长，所述多个虚设TAV位于相对于所述水平方向成角度的行中。
32.根据权利要求31所述的存储器电路系统，其包括多个所述行。
33.根据权利要求32所述的存储器电路系统，其中所述行数目不超过三个。
34.根据权利要求31所述的存储器电路系统，其仅具有所述行中的一个。
CN202310225793.6A 2022-04-04 2023-03-09 包括存储器单元串的存储器电路系统 Pending CN116896888A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/712,776 2022-04-04
US17/712,776 US20230317800A1 (en) 2022-04-04 2022-04-04 Memory Circuitry Comprising Strings Of Memory Cells

Publications (1)

Publication Number Publication Date
CN116896888A true CN116896888A (zh) 2023-10-17

Family

ID=88193737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310225793.6A Pending CN116896888A (zh) 2022-04-04 2023-03-09 包括存储器单元串的存储器电路系统

Country Status (2)

Country Link
US (1) US20230317800A1 (zh)
CN (1) CN116896888A (zh)

Also Published As

Publication number Publication date
US20230317800A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US11101210B2 (en) Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
US11205654B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
US20240203496A1 (en) Memory Array Comprising Strings Of Memory Cells And Methods Including A Method Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
WO2022046415A1 (en) Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
CN116058096A (zh) 集成电路系统和用于形成包括存储器单元串的存储器阵列的方法
CN116963503A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN116744684A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113675209B (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN115623782A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
US20220336278A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN115206981A (zh) 集成电路系统、存储器阵列及用于形成存储器阵列的方法
CN113785395B (zh) 存储器阵列和用于形成存储器阵列的方法
CN116530230A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116326236A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法
CN116896888A (zh) 包括存储器单元串的存储器电路系统
US20230395149A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20230016742A1 (en) Transistor And Memory Circuitry Comprising Strings Of Memory Cells
US20230137958A1 (en) Integrated Circuitry, Memory Circuitry Comprising Strings Of Memory Cells, And Method Of Forming Integrated Circuitry
US20230320085A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN116367544A (zh) 集成电路系统、包括存储器单元串的存储器电路系统和形成集成电路系统的方法
CN116896894A (zh) 包括存储器单元串的存储器阵列和其形成方法
CN116896895A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication