CN116888734A - 扇出型封装结构及其制备方法 - Google Patents
扇出型封装结构及其制备方法 Download PDFInfo
- Publication number
- CN116888734A CN116888734A CN202280013573.0A CN202280013573A CN116888734A CN 116888734 A CN116888734 A CN 116888734A CN 202280013573 A CN202280013573 A CN 202280013573A CN 116888734 A CN116888734 A CN 116888734A
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- layer
- antenna
- encapsulation layer
- module assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 17
- 238000002360 preparation method Methods 0.000 title abstract description 15
- 238000005538 encapsulation Methods 0.000 claims abstract description 153
- 239000000758 substrate Substances 0.000 claims abstract description 132
- 238000004519 manufacturing process Methods 0.000 claims abstract description 35
- 229910000679 solder Inorganic materials 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims description 35
- 239000000853 adhesive Substances 0.000 claims description 19
- 230000001070 adhesive effect Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 5
- 230000015654 memory Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 229920000106 Liquid crystal polymer Polymers 0.000 description 13
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 13
- 238000004891 communication Methods 0.000 description 13
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004512 die casting Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本公开提供了一种扇出型封装结构及其制备方法。扇出型封装结构可以包括包封层和嵌埋在包封层中的天线射频模组组件和一个或更多个电子部件。天线射频模组组件包括射频基板以及布设在射频基板上的天线阵列和一个或更多个射频器件。天线射频模组组件嵌埋在包封层的第一侧，使得天线阵列从包封层的第一侧完全露出，并且天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚和电子部件的管脚位于同一平面内。扇出型封装结构还可以包括：设置于包封层的第一侧的表面上的第一再布线层，设置于包封层的第二侧的表面上的第二再布线层，以及设置于第二再布线层的与包封层相背的一侧上的导电焊球和/或凸点。第一再布线层构造成与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分管脚电连接以及与一个或更多个电子部件的管脚中的至少一部分管脚电连接。包封层中形成有用于将天线射频模组组件的设置在射频基板的与天线阵列相反的一侧上的管脚与第二再布线层电连接以及将第一再布线层与第二再布线层电连接的包封层互连导电柱。第二再布线层构造成与包封层互连导电柱电连接以及与导电焊球和/或凸点电连接。本公开的实施方式提供的扇出型封装结构及其制备方法能够有效减小射频模组的体积、降低射频模组的制造成本，并且还能够明显降低介电损耗，满足高频信号传输需求。
Description
技术领域
本公开涉及先进电子器件集成/封装技术领域。更具体地，本公开总体上涉及扇出型封装结构以及用于制备该扇出型封装结构的制备方法。
背景技术
本部分提供了与本公开有关的背景信息，但是这些信息并不必然构成现有技术。
目前，5G/6G通讯射频模组需要将天线(如毫米波天线)与射频芯片、功率放大器、设备开关芯片等集成在一起形成射频收发模组。传统集成方法是将经加工的天线阵列与已封装的射频芯片进行电连接。传统集成方法的缺点在于，射频芯片在与天线阵列电连接之前已是封装好的器件，这势必导致5G/6G通讯射频模组体积大、成本高，而且芯片与天线间互连线过长，导致介电损耗大，无法满足高频信号传输要求。
发明内容
本部分提供本公开的一般概要，而不是本公开的全部范围或全部特征的全面披露。
本公开的实施方式提供了一种扇出型封装结构，扇出型封装结构可以包括：包封层和嵌埋在包封层中的天线射频模组组件和一个或更多个电子部件，天线射频模组组件包括射频基板以及布设在射频基板上的天线阵列和一个或更多个射频器件，天线射频模组组件嵌埋在包封层的第一侧，使得天线阵列从包封层的第一侧完全露出，并且天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚和电子部件的管脚位于同一平面内；扇出型封装结构还可以包括：设置于包封层的第一侧的表面上的第一再布线层，设置于包封层的与第一侧相背的第二侧的表面上的第二再布线层，以及设置于第二再布线层的与包封层相背的一侧上的导电焊球和/或凸点，其中，第一再布线层具有使天线阵列完全露出的开口，并且第一再布线层构造成与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分管脚电连接以及与一个或更多个电子部件的管脚中的至少一部分管脚电连接；包封层中形成有用于将天线射频模组组件的设置在射频基板的与天线阵列相反的一侧上的管脚与第二再布线层电连接以及将第一再布线层与第二再布线层电连接的包封层互连导电柱；第二再布线层构造成与包封层互连导电柱电连接以及与导电焊球和/或凸点电连接。
在一些可选的实施方式中，第一再布线层包括与包封层邻接的第一布线介电层、设置在第一布线介电层的与包封层相背的一侧的第一保护介电层、以及嵌设在第一布线介电层和第一保护介电层中的第一导电布线层，其中，所述第一导电布线层包括至少一层互连线和在两层或更多层互连线被包括时位于相邻两层互连线之间的隔离介电层，并且其中第一导电布线层包括用于与所述包封层导电互连柱电连接的互连线、用于与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分管脚电连接的互连线、以及用于与一个或更多个电子部件的管脚中的至少一部分管脚电连接的互连线。
在一些可选的实施方式中，第二再布线层包括第二布线介电层、以及嵌设在第二布线介电层中并且形成为穿过第二布线介电层的第二导电布线层，其中所述第二导电布线层包括至少一层互连线和在两层或更多层互连线被包括时位于相邻两层互连线之间的隔离介电层，并且其中第二导电布线层包括设置成与包封层邻接的用于与包封层互连导电柱电连接的互连线、以及用于与导电焊球和/或凸点电连接的互连线。
在一些可选的实施方式中，天线射频模组组件的射频基板包括第一表面和与第一表面相背的第二表面，天线阵列布设于第一表面且一个或更多个射频器件布设于第二表面。
在一些可选的实施方式中，天线射频模组组件还包括设置在一个或更多个射频器件与射频基板之间的组件再布线层，组件再布线层包括将一个或更多个射频器件的管脚与天线射频模组组件的设置在射频基板的第二表面上的管脚电连接的组件导电布线层。
在一些可选的实施方式中，天线射频模组组件还包括布设在射频基板的第二表面上的接地层和/或电磁屏蔽层。
在一些可选的实施方式中，射频基板为LCP射频基板。
在一些可选的实施方式中，电子部件选自以下各者：无源器件、处理器、存储器、控制器、传感器、电源管理芯片；和/或
所述射频器件包括开关器件、功率放大器、低噪声放大器、滤波器中的一者或更多者。
在一些可选的实施方式中，第一再布线层的使天线阵列完全露出的开口面积占第一再布线层的总面积的至少一部分。
本公开的实施方式还提供了一种用于制备扇出型封装结构的制备方法，该方法包括下述步骤：制造天线射频模组组件，该天线射频模组组件包括射频基板以及布设在射频基板上的天线阵列和一个或更多个射频器件；提供临时载板，并且在临时载板上形成覆盖临时载板的一侧的可剥离粘合材料；将所述射频基板的布设有天线阵列的一侧面贴至所述可剥离粘合材料，以使所述天线射频模组组件经由所述可剥离粘合材料粘贴至所述临时载板；提供一个或更多个电子部件；将一个或更多个电子部件的功能面经由可剥离粘合材料粘贴至临时载板，使得天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚和电子部件的管脚位于同一平面内并且与临时载板的同一表面相连；在所述可剥离材料的背离所述临时载板的一侧以及在所述射频基板的布设有所述射频器件的一侧形成所述包封层，以将天线射频模组组件和一个或更多个电子部件嵌埋在包封层中；去除临时载板和可剥离粘合材料，以使天线阵列从包封层的第一侧完全露出，并且使天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚和电子部件的管脚从包封层的第一侧露出；在包封层的第一侧的表面上构造第一再布线层，第一再布线层构造有使天线阵列完全露出的开口，并且构造成与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分电连接以及与一个或更多个电子部件的管脚中的至少一部分电连接；在包封层中形成过孔，过孔从包封层的与第一侧相反的第二侧延伸至天线射频模组组件的设置在射频基板的与天线阵列相反的一侧上的管脚和/或第一再布线层的导电引脚；在过孔内填充导电材料，以在包封层中形成包封层互连导电柱；在包封层的第二侧的表面上构造第二再布线层，以及在第二再布线层的与包封层相背的一侧上形成导电焊球和/或凸点，使得第二再布线层与包封层互连导电柱彼此电连接，并且与导电焊球和/或凸点电连接。
在一些可选的实施方式中，在包封层的第一侧的表面上构造第一再布线层包括：形成与包封层邻接的第一布线介电层，使得第一布线介电层具有使天线阵列完全露出的开口、以及使天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚与一个或更多个电子部件的管脚露出的第一布线介电层开孔；构造第一导电布线层，其中，采用导电材料填充第一布线介电层开孔以形成第一引导导电柱，并且在第一引导导电柱的与包封层相背的一端形成用于与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分电连接的互连线以及与一个或更多个电子部件的管脚中的至少一部分电连接的互连线；以及在布线介电层的与包封层相背的一侧形成第一保护介电层，以覆盖布线介电层的除了使天线阵列完全露出的开口之外的部分和第一导电布线层。
在一些可选的实施方式中，在包封层的第二侧的表面上构造第二再布线层包括：在包封层的第二侧的表面上构造用于与包封层互连导电柱电连接的互连线；形成第二布线介电层以覆盖包封层的第二侧的表面和互连线，并且在第二布线介电层中形成贯穿第二布线介电层而延伸至柱间互连线的第二布线介电层开孔；采用导电材料填充第二布线介电层开孔，以形成用于与导电焊球和/或凸点电连接的互连线。
在一些可选的实施方式中，制造天线射频模组组件包括：将天线阵列布设于射频基板的第一表面；以及将一个或更多个射频器件布设于射频基板的第二表面，第二表面与第一表面分别位于射频基板的相反两侧，其中，将一个或更多个射频器件布设于射频基板的第二表面包括：在一个或更多个射频器件与射频基板之间构造组件再布线层，组件再布线层包括将一个或更多个射频器件的管脚与天线射频模组组件的设置在射频基板的所述第二表面上的管脚电连接的组件导电布线层。
在一些可选的实施方式中，制造天线射频模组组件还包括：在射频基板的第二表面上形成接地层和/或电磁屏蔽层。
在一些可选的实施方式中，制造天线射频模组组件还包括：提供LCP射频基板作为天线射频模组组件的射频基板。
本公开的实施方式所提供的的扇出型封装结构及其制备方法，将天线阵列与射频器件及一个或更多个其他电子部件一起进行封装，使得能够减小通讯射频模组的体积，降低通讯射频模组的制造成本。此外，根据本公开的实施方式所提供的扇出型封装结构及其制备方法通过将天线阵列与通讯射频模组所需的射频器件及其他电子部件诸如集成电路、开关器件和/或功率放大器等封装在一起，使得其间的互连线长度可以明显缩短，介电损耗可以因此显著减低，因而能够很好满足高频信号的传输需求。因而，本公开的实施方式提供的扇出型封装结构及其制备方法能够有效减小射频模组的体积、降低射频模组的制造成本，并且还能够明显降低介电损耗，满足高频信号传输需求，因此具有优异的性能表现。
附图说明
为了更清楚地说明本公开的技术方案，下面将对其中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本公开的某些实现方式，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为示出了根据本公开的示例性实施方式的扇出型封装结构的示意性截面图；
图2为示出了根据本公开的示例性实施方式的制备扇出型封装结构的制备方法的示意性流程图；
图3-图5为示出了根据本公开的示例性实施方式的制备扇出型封装结构的制备方法的可选流程的示意性流程图；
图6-图19示出了根据本公开的示例性实施方式提供的制备方法制备扇出型封装结构的过程中获得的中间结构及最终结构的示意性截面图。
具体实施方式
下面将参照附图借助于示例性实施方式对本公开进行详细描述。要注意的是，对本公开的以下详细描述仅仅是出于说明目的，而绝不是对本公开的限制。此外，在各个附图中采用相同的附图标记来表示相同的部件。
还需要说明的是，为了清楚起见，在说明书和附图中并未描述和示出实际的特定实施方式的所有特征，并且，为了避免不必要的细节模糊了本公开关注的技术方案，在附图和说明书中仅描述和示出了与本公开的技术方案密切相关的装置结构，而省略了与本公开的技术内容关系不大的且本领域技术人员已知的其他细节。
接下来，将参照附图对根据本公开的示例性实施方式所提供的扇出型封装结构以及制备扇出型封装结构的方法进行详细的描述。
下面将参照图1对根据本公开的示例性实施方式的扇出型封装结构1进行描述。图1示出了根据本公开的示例性实施方式的扇出型封装结构1的示意性截面图。如图1所示，在本公开的实施方式中，扇出型封装结构1包括包封层10、嵌埋在包封层10中的天线射频模组组件30以及嵌埋在包封层10中的一个或更多个电子部件50。天线射频模组组件30可以包括射频基板301、天线阵列303和一个或更多个射频器件305。天线阵列303和一个或更多个射频器件305设置在射频基板301上。在本公开的实施方式中，天线射频模组组件30可以嵌埋在包封层10的第一侧，使得天线阵列303及其管脚可以从包封层10的第一侧完全露出。天线射频模组组件30的设置成与天线阵列303位于射频基板301同一侧上的管脚可以与电子部件50的管脚位于同一平面内。
在本公开实施方式中，如图1所示，扇出型封装结构1还包括设置于包封层10的第一侧的表面上的第一再布线层70；设置于包封层10的与第一侧相背的第二侧的表面上的第二再布线层90；以及设置于第二再布线层90的与包封层10相背的一侧上的导电焊球和/或凸点110。第一再布线层70可以具有使天线阵列303完全露出并因此从整个封装结构1完全露出的开口。第一再布线层70可以构造成与天线射频模组组件30的设置成与天线阵列303位于射频基板301同一侧上的管脚中的部分或全部管脚电连接，以及可以构造成与一个或更多个电子部件50的管脚中的部分或全部管脚电连接。在一些可选的实施方式中，第一再布线层70可以构造成将天线射频模组组件30的设置成与天线阵列303位于射频基板301同一侧上的管脚与一个或更多个电子部件50的管脚电连接，以及可以构造成将电子部件50的管脚彼此电连接。在本公开实施方式中，包封层10中还可以形成有用于将天线射频模组组件30的设置在射频基板301的与天线阵列303相反的一侧上的管脚与第二再布线层90电连接以及将第一再布线层70与第二再布线层90电连接的包封层互连导电柱130。第二再布线层90可以构造成与互连导电柱130电连接以及与导电焊球和/或凸点。在一些可选的实施方式中，第二再布线层90可以构造成将包封层互连导电柱130彼此电连接以及将包封层互连导电柱130与导电焊球和/或凸点电连接。
根据本公开的实施方式所提供的扇出型封装结构1将天线阵列303与射频器件305及一个或更多个其他电子部件50一起进行封装，使得能够减小通讯射频模组的体积，降低通讯射频模组的制造成本。此外，根据本公开的实施方式所提供的扇出型封装结构通过将天线阵列303与通讯射频模组所需的射频器件305及其他电子部件50诸如集成电路、开关器件和/或功率放大器等封装在一起，使得其间的互连线长度可以明显缩短，介电损耗可以因此显著减低，因而能够很好满足高频信号的传输需求。因而，本公开实施方式提供的扇出型封装结构能够有效减小射频模组的体积、降低射频模组的制造成本，并且还能够明显降低介电损耗，满足高频信号传输需求，因此具有优异的性能表现。
在本公开的一些实施方式中，天线射频模组组件30中的一个或更多个射频器件305可以为射频芯片。天线阵列303可以与射频芯片电连接以受其驱动和控制。
在本公开的一些实施方式中，一个或更多个电子部件50可以为非射频器件，例如可以为无源器件、处理器、存储器、控制器、传感器和/或电源管理芯片等。然而，应当指出的是，这并不排除在本公开的另一些可能的实施方式中，一个或更多个电子部件50也可以包括射频器件。
在本公开实施方式中，天线射频模组组件30中的天线阵列303可以是5G或6G天线阵列。天线阵列303可以是应用于MIMO(多输入多输出)技术的天线阵列。然而，这并不排除在另外的实施方式中，天线阵列303还可以是天线接口。
在本公开的一些可选的实施方式中，天线阵列303可以由天线连接器代替，以使天线连接器布设在基板上。在这样的实施方式中，天线阵列可以与布置在封装结构中的天线连接器提供的连接端进行连接。
还应当指出的是，本公开所提及的天线射频模组组件30中的射频器件305的结构和功能是非限制性的。在不背离本公开的精神和范围的情况下，可以将任何合适的射频器件嵌入到本公开的扇出型封装结构中。
此外，在本公开的一些实施方式中，在天线射频模组组件30中的一个或更多个射频器件305为一个或更多个射频芯片时，射频芯片的导电连接部诸如管脚可以设置在射频芯片面向射频基板301的一侧上，使得射频芯片正装在射频基板301上。在另一些实施方式中，导电连接部可以设置在射频芯片的与面向射频基板301的一侧相反的另一侧上，使得射频芯片可以倒装在射频基板301上。
当然，本公开实施方式提供的天线射频模组组件30中的射频器件305并不限于射频芯片。在一些可选的实施方式中，所嵌入的射频器件305也可以为已经封装有射频模组所需的射频器件的另外的扇出型封装件。还应当指出的是，根据本公开的实施方式，天线射频模组组件30中的射频器件305的数量和/或功能也是不受限制的。在一些可选的实施方式中，天线射频模组组件30所包含的射频器件305可以为单个射频器件305，也可以为两个以上的射频器件305。在一些可选的实施方式中，当天线射频模组组件30包含两个以上射频器件305时，这些射频器件305的尺寸、制程、功能、和/或材质可以相同或不同。类似地，扇出型封装结构中所嵌入的电子部件50的数量和/或功能也是不受限制的。在一些可选的实施方式中，所嵌入的电子部件50可以为单个电子部件50，也可以为两个以上的电子部件50。在一些可选的实施方式中，当在扇出型封装结构中嵌入有两个或更多个电子部件50时，根据具体的应用，这些电子部件50的尺寸、制程、功能、和/或材质可以相同或不同。
需要说明的是，在本公开的实施方式中，天线射频模组组件30与一个或更多个电子部件50之间的连接关系并不限于上述的描述，而是可以按照扇出型封装件的具体功能性需求设计天线射频模组组件30中的天线阵列303、天线射频模组组件30中的一个或更多个射频器件305与一个或更多个电子部件50之间的连接关系。在一些可选的实施方式中，天线阵列303可以通过射频基板301上设置的互连线路与一个或更多个射频器件305电连接以受其控制和驱动。在一些可选的实施方式中，天线阵列303的管脚与射频器件的电连接部可以通过射频基板301上设置的通孔进行电连接。在一些可选的实施方式中，天线阵列303与电子部件50之间没有电连接，即，天线射频模组组件30的设置成与天线阵列303位于射频基板301同一侧上的管脚与一个或更多个电子部件50的管脚没有进行电连接，而是两者均只与射频器件305进行电连接。然而这并不排除在另一些可能的实施方式中，天线阵列303和射频器件305可能按需设计成彼此之间没有直接的电连接，而是通过封装线路与封装结构外的器件电连接。
在本公开的实施方式中，如图1所示，天线射频模组的射频基板301与射频器件305之间可选地设置有组件再布线层150。射频器件305可以通过组件再布线层与射频基板301电连接。在一些可选的实施方式中，天线阵列303的管脚可以与组件再布线层150形成电连接，并从而与射频器件305形成电连接。在一些可选的实施方式中，组件再布线层150可以为一层或多层。在一些可选的实施方式中，组件再布线层150包括多层互连线以及设置在相邻互连线层之间的绝缘层。在一些可选的实施方式中，互连线可以由铜制成，绝缘层可以由聚酰亚胺、环氧树脂等材料制成。
在本公开的实施方式中，作为非限制性示例，如图1所示，第一再布线层70可以包括与包封层10邻接的第一布线介电层703、设置在第一布线介电层703的与包封层10相背的一侧的第一保护介电层707、以及嵌设在第一布线介电层703和第一保护介电层707中的第一导电布线层705。第一导电布线层705可以包括至少一层互连线，并且当包括两层或更多层互连线时，第一导电布线层还包括位于相邻两层互连线之间的隔离介电层。第一导电布线层705可以包括用于与包封层导电互连柱电连接的互连线、用于与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分管脚电连接的互连线、以及用于与一个或更多个电子部件的管脚中的至少一部分管脚电连接的互连线。在一些可选的实施方式中，第一导电布线层705可以包括用于将天线射频模组组件30的设置成与天线阵列303位于射频基板301同一侧上的管脚与一个或更多个电子部件50的管脚电连接的天线-电子部件互连线、以及将电子部件50中的至少两个电子部件的管脚彼此电连接的电子部件间互连线。
在本公开的实施方式中，作为非限制性示例，第二再布线层90可以包括第二布线介电层903、以及嵌设在第二布线介电层903中并且形成为穿过第二布线介电层903的第二导电布线层901。第二导电布线层901可以包括至少一层互连线，并且当包括两层或更多层互连线时，第二导电布线层还包括位于相邻两层互连线之间的隔离介电层。第二导电布线层901可以包括设置成与包封层邻接的用于与包封层互连导电柱电连接的互连线、以及用于与导电焊球和/或凸点电连接的互连线。在一些可选的实施方式中，第二导电布线层901可以包括设置成与包封层10邻接的用于将包封层互连导电柱130彼此电连接的柱间互连线9011、以及将包封层互连导电柱130与导电焊球和/或凸点110电连接的柱-球互连线9013。
在本公开的实施方式中，射频基板中介电材料可为射频特性良好的材料，如LCP、玻璃等。射频基板301例如可以是LCP(Liquid Crystal Polymer，液晶聚合物)射频基板301。LCP材料是一种新型的热塑性有机材料，可以保证在较高可靠性的前提下实现高频高速传输。LCP材料具有良好的电学特性。例如，在高达110GHz的全射频范围能保持基本恒定的介电常数；其次，正切损耗小，仅为0.002，即使在110GHz时也仅增加到0.0045，适合毫米波应用；再次，热膨胀特性小，可作为理想的高频封装材料。这些电学特性令LCP软板可以应用在终端天线方面，应对无线传输逐渐向高频高速方向的转变，尤其在毫米波上的应用。
在本公开的实施方式中，射频基板301包括第一表面3011和与第一表面3011相背的第二表面3033。在本公开的一些实施方式中，如图1以及图6-图19所示，射频基板301可以在第一表面3011包括用于一个或更多个射频器件305的第一布设区域，以及在第二表面3033包括用于天线阵列303的第二布设区域，相应地，一个或更多个射频器件305可以布设在第一布设区域，天线阵列303可以布设在第二布设区域。然而，可以理解的是，虽然未示出，但在本公开的另外一些实施方式中，第一布设区域和第二布设区域还可以以不存在区域交叠的形式位于射频基板301的同一表面上。
在本公开的实施方式中，在天线阵列303布设于第一表面3011且一个或更多个射频器件305布设于第二表面3033时，即在第一布设区域位于第一表面3011且第二布设区域位于第二表面3033时，第一布设区域可以与第二布设区域沿射频基板301的竖向方向对准，其中竖向方向可以是与射频基板301的长度方向垂直的方向。
在本公开的实施方式中，在天线阵列303布设于第一表面3011且一个或更多个射频器件305布设于第二表面3033时，组件再布线层可以设置在一个或更多个射频器件305与射频基板301的第二表面3033之间。此时，组件再布线层150可以包括将一个或更多个射频器件305的管脚与天线射频模组组件30的设置在射频基板301的第二表面3033上的管脚电连接的组件导电布线层。
在本公开的一些实施方式中，天线射频模组组件30在射频基板301的一侧，例如布设有射频器件305的一侧，还可以设置有接地层或电磁屏蔽层170(见图6)，以屏蔽可能的电磁干扰。
在本公开的一些实施方式中，第一再布线层70的使天线阵列303完全露出的开口面积占第一再布线层70的总面积的一部分。在本公开的另一些实施方式中，第一再布线层70的使天线阵列303完全露出的开口面积占第一再布线层70的总面积的全部。
下面参照图2对根据本公开的实施方式的制备扇出型封装结构的制备方法进行描述。图2示出了制备扇出型封装结构的方法的示例性流程图。如图所示，在本公开的实施方式中，制备方法可以包括如下步骤：
步骤S101：制造天线射频模组组件30，该天线射频模组组件包括射频基板301以及布设在射频基板301上的天线阵列303和一个或更多个射频器件305。
步骤S103：提供临时载板40，并且在临时载板40上形成覆盖临时载板40的一侧的可剥离粘合材料20。
步骤S105：将射频基板301的布设有天线阵列303的一侧面贴至可剥离粘合材料20，以使天线射频模组组件30经由可剥离粘合材料20粘贴至临时载板40。
步骤S107：提供一个或更多个电子部件50，并将一个或更多个电子部件50的功能面经由可剥离粘合材料20粘贴至临时载板40，使得天线射频模组组件30的设置成与天线阵列303位于所述同一侧上的管脚和电子部件50的管脚位于同一平面内并且与临时载板40的同一表面相连。
步骤S109：在可剥离材料20的背离临时载板40的一侧以及在射频基板301的布设有射频器件305的一侧形成包封层10，以将天线射频模组组件30和一个或更多个电子部件50被嵌埋在包封层10中。
步骤S111：去除临时载板40和可剥离粘合材料20，以使天线阵列303从包封层10的第一侧完全露出，并且使天线射频模组组件30的设置成与天线阵列303位于射频基板301同一侧上的管脚和电子部件50的管脚从包封层10的第一侧露出。
步骤S113：在包封层10的第一侧的表面上构造第一再布线层70，该第一再布线层70构造有使天线阵列303完全露出的开口，并且构造成与包封层互连导电柱电连接、与天线射频模组组件30的设置成与天线阵列303位于射频基板301同一侧上的管脚中的至少一部分电连接以及与一个或更多个电子部件50的管脚中的至少一部分电连接。
步骤S115：在包封层10中形成过孔130’，所述过孔130’从包封层10的与第一侧相反的第二侧延伸至天线射频模组组件30的设置在射频基板301的与天线阵列303相反的一侧上的管脚和/或第一再布线层70的导电引脚。
在本实施方式中，在包封材料中制备过孔130’，以露出组件再布线层和第一再布线层70形成的内部互连用引脚焊盘。
在本实施方式中，过孔130’的数量为多个。
在本实施方式中，过孔130’的制备工艺在是非限制性的。在一些可选的实施方式中，可以通过光刻(例如干法蚀刻工艺)或钻孔(激光钻孔)来形成互连过孔130’。
步骤S117：采用导电材料填充过孔130’，以在包封层10中形成包封层互连导电柱130。
例如，可以通过溅射、化镀、电镀等方式在互连过孔130’中填充导电材料。填充在互连过孔130’中的导电材料也是非限制性的。在一些可选的实施方式中，导电材料可以为铜或导电膏诸如纳米银膏。
步骤S119：在包封层10的第二侧的表面上构造第二再布线层90，以及在第二再布线层90的与包封层10相背的一侧上形成导电焊球和/或凸点110，使得第二再布线层90与包封层互连导电柱130彼此电连接，并且与导电焊球和/或凸点110电连接。
本公开的实施方式所提供的制备扇出型封装结构的制备方法将天线阵列303与射频器件305及一个或更多个其他电子部件50一起进行封装，使得能够减小通讯射频模组的体积，降低通讯射频模组的制造成本。此外，根据本公开的实施方式所提供的扇出型封装结构的制备方法通过将天线阵列303与通讯射频模组所需的射频器件305及其他电子部件50诸如集成电路、开关器件和/或功率放大器等封装在一起，使得其间的互连线长度可以明显缩短，介电损耗可以由此显著减低，因而能够很好满足高频信号的传输需求。因而，本公开实施方式提供的扇出型封装结构的制备方法使得能够有效减小通讯射频模组的体积、降低通讯射频模组的制造成本，并且还能够明显降低介电损耗，满足高频信号传输需求，因此具有优异的性能表现。
在本公开的一些实施方式中，如图3所示，上述的制备天线射频模组组件30的步骤S101可以包括以下子步骤：
S1011：将天线阵列303布设于射频基板301的第一表面3011。
S1013：将一个或更多个射频器件305布设于射频基板301的与第一表面3011相反的第二表面3033。
其中，将一个或更多个射频器件305布设于射频基板301的第二表面3033可以包括：在一个或更多个射频器件305与射频基板301之间构造组件再布线层150。该组件再布线层150可以包括将一个或更多个射频器件305的管脚与天线射频模组组件30的设置在射频基板301的第二表面3033上的管脚电连接的组件导电布线层。
在这种情况下，根据本公开实施方式的制备方法所获得的扇出型封装结构包括布设于射频基板301的第二表面3033的组件导电布线层。一个或更多个射频器件305可以与布设在射频基板301的第二表面3033上的组件导电布线层电连接，从而实现与射频基板301的电连接。
在本公开的一些实施方式中，组件再布线层150可以为一层或多层。在一些实施方式中，组件再布线层包括多层互连线以及设置在相邻互连线层之间的绝缘层。在一些实施方式中，互连线可以由铜制成。在一些实施方式中，绝缘层可以由聚酰亚胺、环氧树脂等材料制成。
在本公开的一些实施方式中，制造天线射频模组组件30的步骤还可以包括：在射频基板301的设置有射频器件305的表面上形成接地层和/或电磁屏蔽层170(见图6)。
在本公开的一些实施方式中，制造天线射频模组组件30的步骤还可以包括：提供LCP射频基板作为天线射频模组组件30的射频基板301。
在本公开的一些实施方式中，如图4所示，上述的在包封层10的第一侧的表面上构造第一再布线层70的步骤S113可以包括以下子步骤：
S1131：形成与包封层10邻接的第一布线介电层703。
在本实施方式中，第一布线介电层703可以被形成使得第一布线介电层703具有使天线阵列303完全露出的开口701，以及使得天线射频模组组件30的设置成与天线阵列303位于射频基板301同一侧上的管脚与一个或更多个电子部件50的管脚露出的第一布线介电层开孔。
S1133：构造第一导电布线层705。
在本实施方式中，可以采用导电材料例如金属填充第一布线介电层开孔以形成第一引导导电柱。示例性地，所采用的金属可以为铜。然后，可以在第一引导导电柱的与包封层10相背的一端形成与包封层互连导电柱电连接的互连线、与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分电连接的互连线、以及与电子部件的管脚中的至少一部分电连接的互连线。在一些可选的实施方式中，可以在第一引导导电柱的与包封层10相背的一端形成天线-电子部件互连线和电子部件间互连线，其中，天线-电子部件互连线可以用于将天线射频模组组件30的设置成与天线阵列303位于射频基板301同一侧上的管脚与一个或更多个电子部件50的管脚电连接，电子部件间互连线可以用于将电子部件50中的至少两个电子部件的管脚彼此电连接。
在本实施方式中，可以通过光刻后进行电镀铜或者通过溅射后蚀刻的方式形成该第一导电布线层705。
S1135：在布线介电层的与包封层10相背的一侧形成第一保护介电层707，以覆盖布线介电层的除了使天线阵列303完全露出的开口701之外的部分和第一导电布线层705。
在本实施方式中，第一布线介电层703和第一保护介电层707均为由绝缘材料制成的绝缘层。
换言之，再布线以获得第一再布线层70的过程可以包括：在包封层10靠近天线阵列303的一侧制备第一绝缘层，该第一绝缘层应以覆盖电子部件50和包封材料且不对天线阵列303产生任何遮蔽的方式进行制备；对第一绝缘层进行图案化，使得电子部件50的管脚和天线阵列303的管脚被暴露；在经图案化的第一绝缘层上制备导电布线层，使得电子部件50和天线阵列303之间能够按需连接；以及在导电布线层上制备第二绝缘层以对其进行保护。
在本公开的一些实施方式中，如图5所示，上述的在包封层10的第二侧的表面上构造第二再布线层90的步骤S119可以包括以下子步骤：
S1191：在包封层10的第二侧的表面上构造用于与包封层互连导电柱130电连接的互连线。
在一些可选的实施方式中，可以在包封层10的第二侧的表面上构造用于将包封层互连导电柱130彼此电连接的柱间互连线9011。
S1193：形成第二布线介电层903以覆盖包封层10的第二侧的表面和互连线，例如柱间互连线9011，并且在第二布线介电层903中形成贯穿第二布线介电层903而延伸至互连线的第二布线介电层开孔。
S1195：采用导电材料例如金属填充第二布线介电层开孔，以形成用于与导电焊球和/或凸点110电连接的互连线9013。
在一些可选的实施方式中，可以采用导电材料例如金属填充第二布线介电层开孔，以形成将导电层互连导电柱130与导电焊球和/或凸点110电连接的柱-球互连线9013。
在本实施方式中，用于填充第二布线介电层开孔的金属可以为铜。在另外的实施方式中，还可以采用导电膏诸如纳米银膏对开孔进行填充。
在本实施方式中，可以通过在第二布线介电层开孔上进行镍金化镀和/或进行BGA植球来形成导电焊球和/或凸点110。
接下来，将参照图6-图19对根据本公开的示例性实施方式的制备扇出型封装结构的方法进行描述。图6-图19为在制备根据本公开的示例性实施方式的扇出型封装结构的过程中所获得的中间结构及最终结构的示意性截面图。
如图6所示，先获得一LCP射频基板301，并在LCP射频基板301的第一表面3011布设天线阵列303，以及在LCP射频基板301的与第一表面3011相背的第二表面3033布设组件再布线层150和接地层和/或电磁屏蔽层170。
如图7所示，获得临时载板40或基体材料。在该临时载板40或基体材料的一侧上覆盖有可剥离粘合材料20。
如图8所示，获得一个或更多个射频器件305以及一个或更多个电子部件50；将LCP基板布设有天线阵列的一侧经由可剥离粘合材料20粘贴至临时载板40；将射频器件305以倒装的方式贴装在射频基板301的第二表面3033上，射频器件305的管脚经由组件再布线层150与射频基板301的第二表面3033上的管脚电连接；以及将一个或更多个电子部件50经由可剥离粘合材料20粘贴至临时载板40。如此，天线射频模组组件30的设置成与天线阵列303位于射频基板301同一侧上的管脚和电子部件50的管脚位于同一平面内并且与临时载板40的同一表面相连。
如图9所示，可选地，可以在图8所示的结构中在倒装的射频器件305底部填充绝缘材料形成绝缘材料层60。当然也可以不在倒装的射频器件305底部填充绝缘材料，而是直接进行下一步的塑封。
如图10所示，利用包封材料对图8所示的结构进行塑封。具体地，在临时载板40的粘贴有天线射频模组组件30和一个或更多个电子部件50的一侧形成包封层10，使得天线射频模组组件30和一个或更多个电子部件50被嵌埋在包封层10中。
在一些实施方式中，可以通过采用传递模塑、压铸模塑、喷射模塑、真空覆膜中的至少一者来施加包封材料。应当指出的是，形成包封材料层的工艺是不受限制的，本领域技术人员可以根据需要采用任何合适的其他工艺来获得包封材料层。
接下来，如图11所示，去除临时载板40和可剥离粘合材料20，以使天线阵列303从包封层10的一侧完全露出，并且使天线射频模组组件30的设置成与天线阵列303位于射频基板301同一侧上的管脚和电子部件50的管脚从包封层10的一侧露出。
如图12-图14所示，在包封层10的第一侧的表面上构造第一再布线层70。具体地，参照图12，形成与包封层10邻接的第一布线介电层703，使得第一布线介电层703具有使天线阵列303完全露出的开口、以及使天线射频模组组件30的设置成与天线阵列303位于射频基板301同一侧上的管脚与一个或更多个电子部件50的管脚露出的第一布线介电层开孔。再参照图13，构造第一导电布线层705，其中，采用导电材料例如金属填充第一布线介电层开孔以形成引导导电柱，并且在引导导电柱的与包封层10相背的一端形成用于将天线射频模组组件30的设置成与天线阵列303位于射频基板301同一侧上的管脚与一个或更多个电子部件50的管脚电连接的天线-电子部件互连线、以及将电子部件50中的至少两个电子部件的管脚彼此电连接的电子部件间互连线。最后再参照图14，在第一布线介电层703的与包封层10相背的一侧形成第一保护介电层707，以覆盖第一布线介电层703的除了使天线阵列303完全露出的开口之外的部分和第一导电布线层705。换言之，在本公开的实施方式中，第一再布线层70可以包括第一布线介电层703、第一保护介电层707以及布设在上述两者之间的第一导电布线层705。
下面参照图15，在图14所示的结构的包封层10中形成过孔130’。过孔130’从包封层10的与第一侧相反的第二侧延伸至天线射频模组组件30的设置在射频基板301的与天线阵列303相反的一侧上的管脚和/或第一再布线层70的导电引脚。
然后，如图16所示，采用导电材料例如金属填充过孔130’，以在包封层10中形成包封层互连导电柱130。
再如图17-18所示，在包封层10的第二侧的表面上构造第二再布线层90。具体地，参照图17，在包封层10的第二侧的表面上构造用于将包封层互连导电柱130彼此电连接的柱间互连线9011。然后，参照图19，形成第二布线介电层903以覆盖包封层10的第二侧的表面和柱间互连线9011，在第二布线介电层903中形成贯穿第二布线介电层903而延伸至柱间互连线9011的第二布线介电层开孔，以及采用金属填充第二布线介电层开孔以形成用于将包封层互连导电柱130与后续待制备的导电焊球和/或凸点110电连接的柱-球互连线9013。
最后，如图19所示，可以在柱-球互连线9013(在一些实施方式中也可以被称为外接引脚焊盘)上通过电镀和/或植球制备导电焊球和/或凸点110。
在一些实施方式中，还可以根据需求对所形成的扇出型封装结构进行切割，以形成能够被直接使用的单颗封装器件。
需要说明的是，图6-图19所示的制备流程中的部分制备步骤的先后顺序是可以调整的，甚至是可以颠倒的，并不因图号的前后顺序而对步骤的执行顺序造成限制。
在本公开的上下文中，术语“前”、“后”、“左”、“右”、“上”、“下”、“远”和“近”等方位术语的使用仅仅出于便于描述的目的，而不应视为是限制性的。虽然已经参照示例性实施方式对本公开进行了描述，但是应当理解，本公开并不局限于文中详细描述和示出的具体实施方式。在不偏离本公开的权利要求书所限定的范围的情况下，本领域技术人员可以对示例性实施方式做出各种改变。
在以上对本公开的示例性实施方式的描述中所提及和/或示出的特征可以以相同或类似的方式结合到一个或更多个其他实施方式中，与其他实施方式中的特征相组合或替代其他实施方式中的相应特征。这些经组合或替代所获得的技术方案也应当被视为包括在本公开的保护范围内。
工业实用性
本公开的实施方式提供了一种扇出型封装结构及其制备方法。扇出型封装结构可以包括包封层和嵌埋在包封层中的天线射频模组组件和一个或更多个电子部件，天线射频模组组件包括射频基板以及布设在射频基板上的天线阵列和一个或更多个射频器件，天线射频模组组件嵌埋在包封层的第一侧，使得天线阵列从包封层的第一侧完全露出，并且天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚和电子部件的管脚位于同一平面内；扇出型封装结构还可以包括：设置于包封层的第一侧的表面上的第一再布线层，设置于包封层的与第一侧相背的第二侧的表面上的第二再布线层，以及设置于第二再布线层的与包封层相背的一侧上的导电焊球和/或凸点，其中，第一再布线层具有使天线阵列完全露出的开口，并且第一再布线层构造成与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分管脚电连接以及与一个或更多个电子部件的管脚中的至少一部分管脚电连接；包封层中形成有用于将天线射频模组组件的设置在射频基板的与天线阵列相反的一侧上的管脚与第二再布线层电连接以及将第一再布线层与第二再布线层电连接的包封层互连导电柱；第二再布线层构造成与包封层互连导电柱电连接以及与导电焊球和/或凸点电连接。本公开的实施方式提供的扇出型封装结构及其制备方法能够有效减小射频模组的体积、降低射频模组的制造成本，并且还能够明显降低介电损耗，满足高频信号传输需求。
此外，可以理解的是，本公开所提供的扇出型封装结构及其制备方法是可以重现的，并且可以用在多种工业应用中。例如，本公开所提供的扇出型封装结构及其制备方法可以应用于半导体封装技术领域。
Claims (14)
1.一种扇出型封装结构，其特征在于，包括：包封层和嵌埋在所述包封层中的天线射频模组组件和一个或更多个电子部件，
所述天线射频模组组件包括射频基板以及布设在所述射频基板上的天线阵列和一个或更多个射频器件，所述天线射频模组组件嵌埋在所述包封层的第一侧，使得所述天线阵列从所述包封层的第一侧完全露出，并且所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚和所述电子部件的管脚位于同一平面内；
所述扇出型封装结构还包括：设置于所述包封层的第一侧的表面上的第一再布线层；设置于所述包封层的与所述第一侧相背的第二侧的表面上的第二再布线层；以及设置于所述第二再布线层的与所述包封层相背的一侧上的导电焊球和/或凸点，
其中，所述第一再布线层具有使所述天线阵列完全露出的开口，并且所述第一再布线层构造成与所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚中的至少一部分管脚电连接以及与一个或更多个所述电子部件的管脚中的至少一部分管脚电连接；所述包封层中形成有用于将所述天线射频模组组件的设置在所述射频基板的与所述天线阵列相反的一侧上的管脚与所述第二再布线层电连接以及将所述第一再布线层与所述第二再布线层电连接的包封层互连导电柱；所述第二再布线层构造成与所述包封层互连导电柱电连接以及与所述导电焊球和/或凸点电连接。
2.根据权利要求1所述的扇出型封装结构，其中，所述第一再布线层包括与所述包封层邻接的第一布线介电层、设置在所述第一布线介电层的与所述包封层相背的一侧的第一保护介电层、以及嵌设在所述第一布线介电层和所述第一保护介电层中的第一导电布线层，其中，所述第一导电布线层包括至少一层互连线和在两层或更多层互连线被包括时位于相邻两层互连线之间的隔离介电层，并且其中所述第一导电布线层包括用于与所述包封层导电互连柱电连接的互连线、用于与所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚中的至少一部分管脚电连接的互连线、以及用于与一个或更多个所述电子部件的管脚中的至少一部分管脚电连接的互连线；
所述第二再布线层包括第二布线介电层、以及嵌设在所述第二布线介电层中并且形成为穿过所述第二布线介电层的第二导电布线层，其中所述第二导电布线层包括至少一层互连线和在两层或更多层互连线被包括时位于相邻两层互连线之间的隔离介电层，并且其中所述第二导电布线层包括设置成与所述包封层邻接的用于与所述包封层互连导电柱电连接的互连线、以及用于与所述导电焊球和/或凸点电连接的互连线。
3.根据权利要求1或2所述的扇出型封装结构，其中，所述天线射频模组组件的所述射频基板包括第一表面和与所述第一表面相背的第二表面，所述天线阵列布设于所述第一表面且所述一个或更多个射频器件布设于所述第二表面。
4.根据权利要求3所述的扇出型封装结构，其中，所述天线射频模组组件还包括设置在所述一个或更多个射频器件与所述射频基板之间的组件再布线层，所述组件再布线层包括将所述一个或更多个射频器件的管脚与所述天线射频模组组件的设置在所述射频基板的所述第二表面上的管脚电连接的组件导电布线层。
5.根据权利要求3至4中的任一项所述的扇出型封装结构，其中，所述天线射频模组组件还包括布设在所述射频基板的第二表面上的接地层和/或电磁屏蔽层。
6.根据权利要求1至5中的任一项所述的扇出型封装结构，其中，所述射频基板为LCP射频基板。
7.根据权利要求1至6中的任一项所述的扇出型封装结构，其中，所述电子部件选自以下各者：无源器件、处理器、存储器、控制器、传感器、电源管理芯片；和/或
所述射频器件包括开关器件、功率放大器、低噪声放大器、滤波器中的一者或更多者。
8.根据权利要求1至7中的任一项所述的扇出型封装结构，其中，所述第一再布线层的使所述天线阵列完全露出的开口面积占所述第一再布线层的总面积的至少一部分。
9.一种用于制备扇出型封装结构的制备方法，其特征在于，所述制备方法包括下述步骤：
制造天线射频模组组件，所述天线射频模组组件包括射频基板以及布设在所述射频基板上的天线阵列和一个或更多个射频器件；
提供临时载板，并且在所述临时载板上形成覆盖所述临时载板的一侧的可剥离粘合材料；
将所述射频基板的布设有天线阵列的一侧面贴至所述可剥离粘合材料，以使所述天线射频模组组件经由所述可剥离粘合材料粘贴至所述临时载板；
提供一个或更多个电子部件，并将所述一个或更多个电子部件的功能面经由所述可剥离粘合材料粘贴至所述临时载板，使得所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚和所述电子部件的管脚位于同一平面内并且与所述临时载板的同一表面相连；
在所述可剥离材料的背离所述临时载板的一侧以及在所述射频基板的布设有所述射频器件的一侧形成所述包封层，以将所述天线射频模组组件和所述一个或更多个电子部件嵌埋在所述包封层中；
去除所述临时载板和所述可剥离粘合材料，以使所述天线阵列从所述包封层的第一侧完全露出，并且使所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚和所述电子部件的管脚从所述包封层的第一侧露出；
在所述包封层的第一侧的表面上构造第一再布线层，所述第一再布线层构造有使所述天线阵列完全露出的开口，并且构造成与所述包封层互连导电柱电连接、与所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚中的至少一部分电连接以及与一个或更多个所述电子部件的管脚中的至少一部分电连接；
在所述包封层中形成过孔，所述过孔从所述包封层的与所述第一侧相反的第二侧延伸至所述天线射频模组组件的设置在所述射频基板的与所述天线阵列相反的一侧上的管脚和/或所述第一再布线层的导电引脚；
在所述过孔内填充导电材料，以在所述包封层中形成包封层互连导电柱；
在所述包封层的第二侧的表面上构造第二再布线层，以及在所述第二再布线层的与所述包封层相背的一侧上形成导电焊球和/或凸点，使得所述第二再布线层与所述包封层互连导电柱彼此电连接，并且与所述导电焊球和/或凸点电连接。
10.根据权利要求9所述的用于制备扇出型封装结构的制备方法，其中，
在所述包封层的第一侧的表面上构造第一再布线层包括：
形成与所述包封层邻接的第一布线介电层，使得所述第一布线介电层具有使所述天线阵列完全露出的开口、以及使所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚与一个或更多个所述电子部件的管脚露出的第一布线介电层开孔；
构造第一导电布线层，其中，采用导电材料填充所述第一布线介电层开孔以形成第一引导导电柱，并且在所述第一引导导电柱的与所述包封层相背的一端形成用于与所述包封层互连导电柱电连接的互连线、与所述天线射频模组组件的设置成与所述天线阵列位于所述射频基板同一侧上的管脚中的至少一部分电连接的互连线、以及与所述电子部件的管脚中的至少一部分电连接的互连线；以及
在所述布线介电层的与所述包封层相背的一侧形成第一保护介电层，以覆盖所述布线介电层的除了使所述天线阵列完全露出的开口之外的部分和所述第一导电布线层；并且
在所述包封层的第二侧的表面上构造第二再布线层包括：
在所述包封层的第二侧的表面上构造用于与所述包封层互连导电柱电连接的互连线；
形成第二布线介电层以覆盖所述包封层的第二侧的表面和所述互连线，并且在所述第二布线介电层中形成贯穿所述第二布线介电层而延伸至所述互连线的第二布线介电层开孔；
采用导电材料填充所述第二布线介电层开孔，以形成用于与所述导电焊球和/或凸点电连接的互连线。
11.根据权利要求9或10所述的用于制备扇出型封装结构的制备方法，其中，制造天线射频模组组件包括：
将所述天线阵列布设于所述射频基板的第一表面；以及
将所述一个或更多个射频器件布设于所述射频基板的第二表面，所述第二表面与所述第一表面分别位于所述射频基板的相反两侧，
其中，将所述一个或更多个射频器件布设于所述射频基板的第二表面包括：在所述一个或更多个射频器件与所述射频基板之间构造组件再布线层，所述组件再布线层包括将所述一个或更多个射频器件的管脚与所述天线射频模组组件的设置在所述射频基板的所述第二表面上的管脚电连接的组件导电布线层。
12.根据权利要求11所述的用于制备扇出型封装结构的制备方法，其中，制造天线射频模组组件还包括：在所述射频基板的第二表面上形成接地层和/或电磁屏蔽层。
13.根据权利要求9至12中的任一项所述的用于制备扇出型封装结构的制备方法，其中，制造天线射频模组组件还包括：提供LCP射频基板作为所述天线射频模组组件的射频基板。
14.根据权利要求9至13中的任一项所述的用于制备扇出型封装结构的制备方法，其中，所述电子部件选自以下各者：无源器件、处理器、存储器、控制器、传感器、电源管理芯片；和/或
所述射频器件包括开关器件、功率放大器、低噪声放大器、滤波器中的一者或更多者。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/127016 WO2024086970A1 (zh) | 2022-10-24 | 2022-10-24 | 扇出型封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116888734A true CN116888734A (zh) | 2023-10-13 |
Family
ID=88270380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280013573.0A Pending CN116888734A (zh) | 2022-10-24 | 2022-10-24 | 扇出型封装结构及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116888734A (zh) |
| WO (1) | WO2024086970A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9711465B2 (en) * | 2012-05-29 | 2017-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Antenna cavity structure for integrated patch antenna in integrated fan-out packaging |
| CN108962773A (zh) * | 2018-07-26 | 2018-12-07 | 华进半导体封装先导技术研发中心有限公司 | 扇出型封装结构及其制造方法 |
| CN114975409A (zh) * | 2021-02-20 | 2022-08-30 | 盛合晶微半导体(江阴)有限公司 | 双层塑封的3d扇出型封装结构及其封装方法 |
| CN113192903A (zh) * | 2021-06-03 | 2021-07-30 | 长电集成电路(绍兴)有限公司 | 一种带有天线的芯片扇出型封装结构及其封装方法 |
| CN113257778B (zh) * | 2021-07-06 | 2021-09-24 | 江苏长晶科技有限公司 | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 |
-
2022
- 2022-10-24 WO PCT/CN2022/127016 patent/WO2024086970A1/zh unknown
- 2022-10-24 CN CN202280013573.0A patent/CN116888734A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024086970A1 (zh) | 2024-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7413929B2 (en) | Integrated chip package structure using organic substrate and method of manufacturing the same | |
| US7338837B2 (en) | Semiconductor packages for enhanced number of terminals, speed and power performance | |
| KR100692441B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| EP2798675B1 (en) | Method for a substrate core layer | |
| KR20130086347A (ko) | 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지 | |
| KR20040030841A (ko) | 안테나가 내장된 무연 칩 캐리어의 구조 및 제조방법 | |
| KR20010020454A (ko) | 집적회로 패키징을 위한 시스템 및 방법 | |
| EP3151276B1 (en) | Methods to improve bga package isolation in radio frequency and millimeter wave products | |
| JP2011009514A (ja) | 半導体装置の製造方法 | |
| CN215600361U (zh) | 集成电路封装件和电子设备 | |
| CN110197823B (zh) | 面板级芯片装置及其封装方法 | |
| US20120133053A1 (en) | Surface mount semiconductor device | |
| CN108461483B (zh) | 一种嵌入式电容转接板封装结构及制造方法 | |
| CN116888734A (zh) | 扇出型封装结构及其制备方法 | |
| CN114695316A (zh) | 用于半导体器件和外部部件的三维封装 | |
| CN111403355A (zh) | 一种完全塑封天线的封装结构及其制备工艺 | |
| CN211529934U (zh) | 一种完全塑封天线的封装结构 | |
| US20230317673A1 (en) | Fan out flip chip semiconductor package | |
| US20230317581A1 (en) | Flip chip package for semiconductor devices | |
| US20230317644A1 (en) | Routable multilevel package with multiple integrated antennas | |
| US11837775B2 (en) | Microelectronic device package including antenna and semiconductor device | |
| US20240038691A1 (en) | Microelectronic device package with integral antenna module and semiconductor device | |
| US20240113413A1 (en) | Microelectronic device package including antenna and semiconductor device | |
| CN115458485A (zh) | 电子封装件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |