CN116864515A - 一种屏蔽栅mosfet功率器件及其制作方法 - Google Patents

一种屏蔽栅mosfet功率器件及其制作方法 Download PDF

Info

Publication number
CN116864515A
CN116864515A CN202310808700.2A CN202310808700A CN116864515A CN 116864515 A CN116864515 A CN 116864515A CN 202310808700 A CN202310808700 A CN 202310808700A CN 116864515 A CN116864515 A CN 116864515A
Authority
CN
China
Prior art keywords
polysilicon layer
layer
gate polysilicon
substrate
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310808700.2A
Other languages
English (en)
Inventor
高学
柴展
罗杰馨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Gongcheng Semiconductor Technology Co Ltd
Original Assignee
Shanghai Gongcheng Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Gongcheng Semiconductor Technology Co Ltd filed Critical Shanghai Gongcheng Semiconductor Technology Co Ltd
Priority to CN202310808700.2A priority Critical patent/CN116864515A/zh
Publication of CN116864515A publication Critical patent/CN116864515A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种屏蔽栅MOSFET功率器件及其制作方法，该功率器件包括衬底、至少一元胞单元及金属层，元胞单元位于衬底中且包括第一元胞及第二元胞，第一元胞中具有栅多晶硅层及第一屏蔽栅多晶硅层，第二元胞中具有第二屏蔽栅多晶硅层，第二屏蔽栅多晶硅层的上表面低于衬底的上表面；金属层位于衬底上方且包括源极金属及栅极金属，源极金属与第一屏蔽栅多晶硅层电连接及第二屏蔽栅多晶硅层电连接，栅极金属与栅多晶硅层电连接。该功率器件与一般的功率器件相比FOM值得到有效降低，并且不会增加源漏之间的漏电通道和寄生电容，能够有效避免发生Idss漏电问题，降低源漏寄生电容，且整体结构简单易实现，保证器件结构一致性和性能稳定性。

Description

一种屏蔽栅MOSFET功率器件及其制作方法
技术领域
本发明属于半导体集成电路制造技术领域，涉及一种屏蔽栅MOSFET功率器件及其制作方法。
背景技术
屏蔽栅MOSFET(Shield Gate Transistor MOSFET，简称SGT-MOSFET)是对深沟槽MOSFET的一种改进，通过在栅电极下方增加多晶硅电极(称为屏蔽电极)，并将屏蔽电极与源电极相连，将传统沟槽型MOSFET底部中的大部分栅漏极电容Cgd或Crss转换为栅源极电容Cgs，实现了屏蔽栅极与漂移区的作用，提高器件的开关速度快。同时屏蔽栅技术实现了电荷耦合，减小了漂移区临界电场强度，器件的Rds(on)也得以降低，开关损耗降得更低。由于屏蔽栅沟槽MOSFET相较于普通的功率器件具有集成度高、导通电阻、开关速度快及开关损耗小等优点，已被广泛应用于各个领域。
目前，通常采用优值(Figure of Merit，简称FOM)这一参数作为衡量功率器件性能的指标，FOM为导通电阻Rd(son)与栅电荷Qg的乘积，由于较高的FOM值会影响器件的工作效率，因此在选择开关功率MOSFET时，FOM值越低越好。MOSFET的导通电阻包括沟道电阻、积累层电阻、寄生JFET电阻、扩散电阻、外延层电阻、衬底电阻以及金属线接触电阻，其中，主要部分为沟道电阻和外延层电阻，在低压MOS中，沟道电阻占主导地位，而在高压MOS中，外延层内阻占主导地位。目前，为了制作得到低FOM值器件，通常牺牲一半的元胞，即通过降低一倍Qg，此时，导通电阻只会增加因沟道减少影响的沟道电阻，也就是说当芯片面积不变的情况下，牺牲一半元胞，Qg减少一倍，Rdson并不会相应增加一倍，从而实现FOM值降低，请参阅图1，显示为一般的低FOM值器件的局部剖面结构示意图，具体做法为将有源区中一半的元胞中的栅极1与源极金属2短接，使该部分的元胞的栅极变源极，例如，以SGT 100V为例，牺牲一半元胞后，Qg降低一倍，而Rdson只增加了1.3倍，FOM值则降低了35％。但是，采用上述方法虽然能够实现FOM降低，但同时带来了其他技术问题，例如增多了源漏间漏电的通道，引起Idss漏电流的增加，同时还会增加寄生电容Cds。
因此，如何提供一种屏蔽栅MOSFET功率器件及其制作方法，以实现在降低FOM值的同时不会增多源漏间的漏电通道，有效避免Idss漏电流增加的问题发生，成为本领域技术人员亟待解决的一个重要技术问题。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种屏蔽栅MOSFET功率器件及其制作方法，用于解决现有技术降低功率器件FOM值时源漏间漏电通道增加，引起Idss漏电流的增加，同时还会增加寄生电容Cds的问题。
为实现上述目的及其他相关目的，本发明提供一种屏蔽栅MOSFET功率器件，包括：
衬底；
至少一元胞单元，位于所述衬底中，所述元胞单元包括在水平方向上间隔排列的第一元胞及第二元胞，所述第一元胞中具有第一沟槽且所述第一沟槽中具有间隔设置的栅多晶硅层及第一屏蔽栅多晶硅层，所述栅多晶硅层位于所述第一屏蔽栅多晶硅层上方，所述第二元胞中具有第二屏蔽栅多晶硅层，所述第二屏蔽栅多晶硅层的上表面低于所述衬底的上表面；
金属层，位于所述衬底上，所述金属层包括在水平方向上间隔设置的源极金属及栅极金属，所述源极金属与所述第一屏蔽栅多晶硅层电连接及所述第二屏蔽栅多晶硅层电连接，所述栅极金属与所述栅多晶硅层电连接。
可选地，所述第一屏蔽栅多晶硅层的上表面高于所述第二屏蔽栅多晶硅层的上表面，所述栅多晶硅层环绕所述第一屏蔽栅多晶硅层设置。
可选地，所述第一屏蔽栅多晶硅层的上表面与所述第二屏蔽栅多晶硅层的上表面平齐，所述栅多晶硅层位于所述第一屏蔽栅多晶硅层的上方。
可选地，所述元胞单元的数量为多个，多个所述元胞单元在水平方向上间隔排列，且所述第一元胞与所述第二元胞交替排列。
本发明还提供一种屏蔽栅MOSFET功率器件的制作方法，包括以下步骤：
提供一衬底，所述衬底中设有在水平方向间隔排列的第一沟槽及第二沟槽，所述第一沟槽及所述第二沟槽均自所述衬底的上表面开口并向下延伸；
形成第一屏蔽栅多晶硅层于所述第一沟槽中并形成第二屏蔽栅多晶硅层于所述第二沟槽中，所述第二屏蔽栅多晶硅层的上表面低于所述衬底的上表面；
形成栅多晶硅层于所述第二沟槽中，所述栅多晶硅层与所述第一屏蔽栅多晶硅层间隔设置；
形成金属层于所述衬底上方，所述金属层包括在水平方向上间隔排列的源极金属及栅极金属，所述源极金属于所述第一屏蔽栅多晶硅层及所述第二屏蔽栅多晶硅层电连接，所述栅极金属与所述栅多晶硅层电连接。
可选地，所述第一屏蔽栅多晶硅层的上表面高于所述第二屏蔽栅多晶硅层的上表面，所述栅多晶硅层环绕所述第一屏蔽栅多晶硅层设置。
可选地，所述第一屏蔽栅多晶硅层的上表面与所述第二屏蔽栅多晶硅层的上表面平齐，所述栅多晶硅层位于所述第一屏蔽栅多晶硅层的上方。
可选地，形成第一屏蔽栅多晶硅层于所述第一沟槽中并形成第二屏蔽栅多晶硅层于所述第二沟槽中包括以下步骤：
形成第一氧化层，所述第一氧化层位于所述衬底的上表面、所述第一沟槽的内壁及所述第二沟槽的内壁；
形成第一多晶硅层，所述第一多晶硅层位于所述第一氧化层上方且所述第一多晶硅层还填充进所述第一沟槽及所述第二沟槽内；
进行刻蚀以使至少一部分所述第一多晶硅层的上表面低于所述衬底的上表面，其中，所述第一多晶硅位于所述第一沟槽中的部分构成所述第一屏蔽栅多晶硅层，所述第一多晶硅位于所述第二沟槽中的部分构成所述第二屏蔽栅多晶硅层。
可选地，形成栅多晶硅层于所述第二沟槽中包括以下步骤：
形成第二氧化层于所述衬底的上表面，所述第二氧化层还填充进所述第一沟槽及所述第二沟槽中；
平坦化以去除位于所述衬底上方的第二氧化层部分及位于所述衬底上方的第一氧化层部分；
形成光刻胶层于所述衬底上并图形化所述光刻胶层以形成刻蚀窗口，所述刻蚀窗口位于所述第一沟槽上方且所述刻蚀窗口显露位于所述第一沟槽中的第二氧化层；
基于所述刻蚀窗口进行刻蚀以使位于所述第一沟槽中的第二氧化层的上表面处于所述第一屏蔽栅多晶硅层的上表面与所述衬底的上表面之间；
形成第三氧化层于所述第一沟槽裸露的侧壁及所述衬底的上表面；
形成第二多晶硅层于所述衬底上方，所述第二多晶硅层还填充进所述第一沟槽内；
进行刻蚀以使所述第二多晶硅层的上表面与所述衬底的上表面平齐，所述第二多晶硅层位于所述第一沟槽中的部分构成所述栅多晶硅层。
可选地，形成所述第一氧化层的方法包括热氧法，形成第二氧化层的方法包括高密度等离子体化学气相沉积法，形成第三氧化层的方法包括热氧法。
如上所述，本发明的屏蔽栅MOSFET功率器件与一般的屏蔽栅MOSFET功率器件相比FOM值得到有效降低，并且不会增加源漏之间的漏电通道和寄生电容，能够有效避免发生Idss漏电的问题，进一步降低源漏寄生电容，并且整体结构简单易实现，能够保证器件结构一致性和性能稳定性。本发明的屏蔽栅MOSFET功率器件的制作方法，制作工艺简单易实现，不会增加额外的制作成本，能够制作得到低FOM值功率器件。
附图说明
图1显示为一般的低FOM值器件的局部剖面结构示意图。
图2显示为本发明的屏蔽栅MOSFET功率器件的制作方法的步骤流程示意图。
图3显示为本发明的屏蔽栅MOSFET功率器件的制作方法中形成掩膜层后所得结构的剖面结构示意图。
图4显示为本发明的屏蔽栅MOSFET功率器件的制作方法中形成第一沟槽及第二沟槽后所得结构的剖面结构示意图。
图5显示为本发明的屏蔽栅MOSFET功率器件的制作方法中形成第一氧化层后所得结构的剖面结构示意图。
图6显示为本发明的屏蔽栅MOSFET功率器件的制作方法中形成第一多晶硅层后所得结构的剖面结构示意图。
图7显示为本发明的屏蔽栅MOSFET功率器件的制作方法中形成第一屏蔽栅多晶硅层与第二屏蔽栅多晶硅层后所得结构的剖面结构示意图。
图8显示为本发明的屏蔽栅MOSFET功率器件的制作方法中形成第二氧化层后所得结构的剖面结构示意图。
图9显示为本发明的屏蔽栅MOSFET功率器件的制作方法中平坦化第二氧化层及第一氧化层后所得结构的剖面结构示意图。
图10显示为本发明的屏蔽栅MOSFET功率器件的制作方法中形成刻蚀窗口后所得结构的剖面结构示意图。
图11显示为本发明的屏蔽栅MOSFET功率器件的制作方法中基于刻蚀窗口进行刻蚀后所得结构的剖面结构示意图。
图12显示为本发明的屏蔽栅MOSFET功率器件的制作方法中形成第三氧化层后所得结构的剖面结构示意图。
图13显示为本发明的屏蔽栅MOSFET功率器件的制作方法中形成第二多晶硅层后所得结构的剖面结构示意图。
图14显示为本发明的屏蔽栅MOSFET功率器件的制作方法中得到栅多晶硅层后所得结构的剖面结构示意图。
图15显示为本发明的屏蔽栅MOSFET功率器件于实施例二中的局部剖面结构示意图。
图16显示为本发明的屏蔽栅MOSFET功率器件于实施例三中的局部剖面结构示意图。
元件标号说明
1 栅极
2 源极金属
10 衬底
101 掩膜层
102 第一氧化层
103 第一多晶硅层
104 第二氧化层
105 光刻胶层
106 刻蚀窗口
107 第三氧化层
108 第二多晶硅层
20 元胞单元
21 第一元胞
211 第一沟槽
212 第一屏蔽栅多晶硅层
213 栅多晶硅层
22 第二元胞
221 第二沟槽
222 第二屏蔽栅多晶硅层
S1～S4 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种屏蔽栅MOSFET功率器件的制作方法，请参阅图2，显示为该制作方法的步骤流程图，包括以下步骤：
S1：提供一衬底，所述衬底中设有在水平方向间隔排列的第一沟槽及第二沟槽，所述第一沟槽及所述第二沟槽均自所述衬底的上表面开口并向下延伸；
S2：形成第一屏蔽栅多晶硅层于所述第一沟槽中并形成第二屏蔽栅多晶硅层于所述第二沟槽中，所述第二屏蔽栅多晶硅层的上表面低于所述衬底的上表面；
S3：形成栅多晶硅层于所述第二沟槽中，所述栅多晶硅层与所述第一屏蔽栅多晶硅层间隔设置；
S4：形成金属层于所述衬底上方，所述金属层包括在水平方向上间隔排列的源极金属及栅极金属，所述源极金属与所述第一屏蔽栅多晶硅层及所述第二屏蔽栅多晶硅层电连接，所述栅极金属与所述栅多晶硅层电连接。
作为示例，所述第一屏蔽栅多晶硅层的上表面高于所述第二屏蔽栅多晶硅层的上表面，所述栅多晶硅层环绕所述第一屏蔽栅多晶硅层设置，进一步地，所述栅多晶硅层的上表面与所述衬底的上表面平齐。
而在另一实施例中，所述第一屏蔽栅多晶硅层的上表面与所述第二屏蔽栅多晶硅层的上表面平齐，所述栅多晶硅层位于所述第一屏蔽栅多晶硅层的上方，进一步地，所述栅多晶硅层的上表面与所述衬底的上表面平齐。
现在以所述第一屏蔽栅多晶硅层的上表面与所述第二屏蔽栅多晶硅层的上表面平齐结构为例对所述屏蔽栅MOSFET功率器件的具体制作步骤进行示例说明，所述第一屏蔽栅多晶硅层的上表面高于所述第二屏蔽栅多晶硅层的上表面结构的具体制作步骤可参考本示例的相应步骤进行，但需对部分步骤进行调整。
请参阅图3～图4，执行步骤S1，提供一衬底10，所述衬底10中设有在水平方向间隔排列的第一沟槽211及第二沟槽221，所述第一沟槽211及所述第二沟槽221均自所述衬底10的上表面开口并向下延伸。
作为示例，步骤S1具体包括以下步骤：
如图3所示，提供一衬底10，并于所述衬底10的上表面形成掩膜层101；
作为示例，所述衬底10的材质包括硅、硅锗、碳化硅或者其他适合的半导体材料，另外，所述衬底10可以为单一衬底10，或者单一衬底10加位于单一衬底10表面的外延层结构，基于功率器件的导电类型进行合理设计所述衬底10的掺杂类型以及是否形成所述外延层。
作为示例，所述掩膜层101包括氧化层、氮化硅层或其他合适的膜层，本实施例中所述掩膜层101为氧化层且所述氧化层通过化学气相沉积法制作得到。
如图4所示，形成光刻胶层(图4中未显示)并图形化光刻胶层，基于图形化的光刻胶层对所述衬底10进行刻蚀得到深沟槽结构，具体包括所述第一沟槽211及所述第二沟槽221，所述第一沟槽211及所述第二沟槽221的开口尺寸及深度基于实际需要进行合理设计，在此不做具体限定。在刻蚀得到所述第一沟槽211及所述第二沟槽221后还包括去除所述掩膜层101的步骤。
作为示例，所述第一沟槽211与所述第二沟槽221的数量均为多个，且多个所述第一沟槽211与多个所述第二沟槽221在水平方向上交替间隔排列，且所述第一沟槽211与所述第二沟槽221的尺寸规格优选为保持一致。
请参阅图5～图7，执行步骤S2，形成第一屏蔽栅多晶硅层212于所述第一沟槽211中并形成第二屏蔽栅多晶硅层222于所述第二沟槽221中，所述第二屏蔽栅多晶硅层222的上表面低于所述衬底10的上表面。
作为示例，形成第一屏蔽栅多晶硅层212于所述第一沟槽211中并形成第二屏蔽栅多晶硅层222于所述第二沟槽221中包括以下步骤：
如图5所示，形成第一氧化层102，所述第一氧化层102位于所述衬底10的上表面、所述第一沟槽211的内壁(包括侧壁与底壁)及所述第二沟槽221的内壁；
作为示例，所述第一氧化层102采用热氧法制作得到，在其他实施例中也可以采用其他方法制作，所述第一氧化层102充当场氧层，用于实现所述第一氧化层102与沟槽周围的衬底10之间的电隔离。
如图6所示，形成第一多晶硅层103，所述第一多晶硅层103位于所述第一氧化层102上方且所述第一多晶硅层103还填充进所述第一沟槽211及所述第二沟槽221内，形成所述第一多晶硅层103的方法包括化学气相沉积法，优选为低气压化学气相沉积法(LPCVD)。
如图7所示，进行刻蚀以使至少一部分所述第一多晶硅层103的上表面低于所述衬底10的上表面，其中，所述第一多晶硅位于所述第一沟槽211中的部分构成所述第一屏蔽栅多晶硅层212，所述第一多晶硅位于所述第二沟槽221中的部分构成所述第二屏蔽栅多晶硅层222。
作为示例，进行刻蚀以使至少一部分所述第一多晶硅层103的上表面低于所述衬底10的上表面包括以下步骤：进行第一次刻蚀以使所述第一多晶硅层103的上表面与所述衬底10的上表面平齐；再形成光刻胶层105并图形化所述光刻胶层105以显露至少一部分的第一多晶硅层103的表面(由于对于保留下来的第一多晶硅层103的电性引出方式的多样化，一部分的第一多晶硅层103可能需要保留下以便于后续与源极金属进行电连接，因此，所述第一多晶硅层103可以被全部显露或仅部分显露)；基于图形化后的光刻胶层105对显露出来的第一多晶硅层103进行刻蚀以使显露出来的第一多晶硅层103的上表面低于所述衬底10的上表面。
请参阅图8～图13，执行步骤S3，形成栅多晶硅层213于所述第一沟槽211中，所述栅多晶硅层213与所述第一屏蔽栅多晶硅层212间隔设置。
作为示例，形成栅多晶硅层213于所述第一沟槽211中包括以下步骤：
如图8所示，形成第二氧化层104于所述衬底10的上表面，所述第二氧化层104还填充进所述第一沟槽211及所述第二沟槽221中；
作为示例，形成所述第二氧化层104的方法包括高密度等离子体化学气相沉积法，所述第二氧化层104用于实现所述栅多晶硅层213与所述第一屏蔽栅多晶硅层212之间的电隔离(相当于传统意义上的场氧层)，由于第二氧化层104的膜层质量直接影响器件性能，传统的方法是采用热氧化的方式一次性完成中间氧化膜(所述第二氧化层104)和栅极氧化层(后续形成的第三氧化层107)，但是，在对进行热氧法生长氧化层的过程中，如果炉管工艺参数控制能力不充分，很容易造成中间氧化膜厚度不足，影响器件Igss性能，而采用高密度等离子体化学气相沉积法(HDP-CVD)沉积一层氧化膜，然后再将该氧化膜回刻到预设深度，能够保证中间氧化膜具有足够的厚度，从而避免发生中间氧化层厚度不足或膜层中间存在空洞或空隙的问题，当然，在其他实施例中也可以选择其他间隙填充能力强的方法来形成所述第二氧化层104，使得第二氧化层104能达到充分的台阶覆盖，不留空洞间隙，保证第二氧化层104的厚度和膜层质量。
如图9所示，平坦化以去除位于所述衬底10上方的第二氧化层104部分及位于所述衬底10上方的第一氧化层102部分，所述第二氧化层104位于所述第一沟槽211及位于所述第二沟槽221中的部分被保留且保留下来的第二氧化层104的上表面与所述衬底10的上表面平齐，所述第一氧化层102位于所述第一沟槽211内壁与所述第二沟槽221内壁的部分同样被保留。
如图10所示，形成光刻胶层105于所述衬底10上并图形化所述光刻胶层105以形成刻蚀窗口106，所述刻蚀窗口106位于所述第一沟槽211上方且所述刻蚀窗口106显露位于所述第一沟槽211中的第二氧化层104；
如图11所示，基于所述刻蚀窗口106进行刻蚀以使位于所述第一沟槽211中的第二氧化层104的上表面低于所述衬底10的上表面并显露所述第一沟槽211的至少一部分侧壁，使得刻蚀后的第二氧化层104即具有足够厚度能够隔离所述第一屏蔽栅多晶硅层212与后续形成的所述栅多晶硅层213，又确保所述第二沟槽221中位于所述第二氧化层104上方的空间足以容纳所述栅多晶硅层213，刻蚀后还包括去除所述光刻胶层105的步骤。
如图12所示，形成第三氧化层107于所述第一沟槽211裸露的侧壁及所述衬底10的上表面。
作为示例，形成所述第三氧化层107的方法包括热氧法，所述第三氧化层107相当于栅氧层，用于实现源漏之间的电流通路，所述第三氧化层107的厚度基于热氧法的工艺参数进行控制。
如图13所示，形成第二多晶硅层108于所述衬底10上方，所述第二多晶硅层108还填充进所述第一沟槽211内；
如图14所示，进行刻蚀以使所述第二多晶硅层108的上表面与所述衬底10的上表面平齐，所述第二多晶硅层108位于所述第一沟槽211中的部分构成所述栅多晶硅层213。
作为示例，根据待形成的功率器件的导电类型不同，该屏蔽栅MOSFET功率器件的制作方法在形成所述栅多晶硅层213之后还包括形成第一导电类型体区、第二导电类型源区、第二导电类型漏区、层间介质层以及于层间介质层中形成接触孔的多个步骤，所述第一导电类型为P型或N型，所述第二导电类型与所述第一导电类型电性相反，本实施例中所述第一导电类型为P型，第二导电类型为N型，即通过离子注入形成P体区之后再在P体区上表层进行离子注入形成N+的源区。
执行步骤S4，形成金属层于所述衬底10上方，所述金属层包括在水平方向上间隔排列的源极金属及栅极金属，所述源极金属与所述第一屏蔽栅多晶硅层及所述第二屏蔽栅多晶硅电连接，所述栅极金属与所述栅多晶硅层213电连接。
作为示例，形成所述金属层后还包括形成钝化层及图形化钝化层的步骤，该步骤可采用常规的半导体膜层制备方法进行，在此不做具体限定。
本实施的屏蔽栅MOSFET功率器件的制作方法，制作工艺简单易实现，不会增加额外的制作成本，能够制作得到低FOM值功率器件。
实施例二
本实施例提供一种屏蔽栅MOSFET功率器件，请参阅图15，显示为该屏蔽栅MOSFET功率器件的局部剖面结构示意图，该功率器件可采用如实施例一中所述的制作方法或其他合适的方法制作得到，具体包括衬底10、至少一元胞单元20及金属层(图15中未显示)。
具体的，所述元胞单元20位于所述衬底10中，所述元胞单元20包括在水平方向上间隔排列的第一元胞21及第二元胞22，所述第一元胞21中具有第一沟槽211且所述第一沟槽211中具有间隔设置的栅多晶硅层213及第一屏蔽栅多晶硅层212，所述第二元胞22中具有第二沟槽221且所述第二沟槽221中具有第二屏蔽栅多晶硅层222，所述第二屏蔽栅多晶硅层222的上表面低于所述衬底10的上表面；所述金属层位于所述衬底10上方，所述金属层包括在水平方向上间隔设置的源极金属及栅极金属，所述源极金属与所述第一屏蔽栅多晶硅层212电连接及所述第二屏蔽栅多晶硅层222电连接，所述栅极金属与所述栅多晶硅层213电连接。
作为示例，所述第一屏蔽栅多晶硅层212的上表面与所述第二屏蔽栅多晶硅层222的上表面平齐，所述栅多晶硅层213位于所述第一屏蔽栅多晶硅层212的上方，进一步地，所述栅多晶硅层213的上表面与所述衬底10的上表面平齐。
作为示例，所述元胞单元20的数量为多个，多个所述元胞单元20在水平方向上间隔排列，且所述第一元胞21与所述第二元胞22交替排列。也就是，在有源区内的所有元胞中第一元胞21与第二元胞22的数量相同，并且在同一元胞单元20中第一元胞21与第二元胞22间隔排列，相邻两个元胞中第一元胞21与第二元胞22也间隔排列，在整个有源区整体结构中呈现第一元胞21与第二元胞22交替排列的趋势。需要说明的是，在其他实施例中，为了满足器件在不同应用场合的性能需求，所述元胞单元20中可以包括不止一个第一元胞21与不止一个第二元胞22，且第一元胞21与第二元胞22也不强制要求为交替排列，具体排列方式视实际需要而进行合理设置。本实施例中所述第一元胞21与所述第二元胞22交替排列，能够在降低器件FOM值的同时，不增加源漏之间的漏电通道和寄生电容，能够有效避免发生Idss漏电的问题，此外，该器件结构的具体排列方式能够降低制作难度和工艺，能够保证器件结构一致性和性能稳定性。
本实施例的屏蔽栅MOSFET功率器件与一般的屏蔽栅MOSFET功率器件相比FOM值得到有效降低，并且不会增加源漏之间的漏电通道和寄生电容，能够有效避免发生Idss漏电的问题，进一步降低源漏寄生电容，并且整体结构简单易实现，能够保证器件结构一致性和性能稳定性。
实施例三
本实施例提供一种屏蔽栅MOSFET功率器件，请参阅图16，显示为该屏蔽栅MOSFET功率器件的剖面结构示意图，本实施例中第一屏蔽栅多晶硅层的高度以及第一屏蔽栅多晶硅层与栅多晶硅层之间的位置关系于实施例二中相应结构之间存在区别，本实施例的屏蔽栅MOSFET功率器件具体包括衬底10、至少一元胞单元20及金属层(图16中未显示)。
具体的，所述元胞单元20位于所述衬底10中，所述元胞单元20包括在水平方向上间隔排列的第一元胞21及第二元胞22，所述第一元胞21中具有第一沟槽211且所述第一沟槽211中具有间隔设置的栅多晶硅层213及第一屏蔽栅多晶硅层212，所述第二元胞22中具有第二沟槽221且所述第二沟槽221中具有第二屏蔽栅多晶硅层222，所述第二屏蔽栅多晶硅层222的上表面与所述衬底10的上表面平齐；所述金属层位于所述衬底10上方，所述金属层包括在水平方向上间隔设置的源极金属及栅极金属，所述源极金属与所述第一屏蔽栅多晶硅层212电连接及所述第二屏蔽栅多晶硅层222电连接，所述栅极金属与所述栅多晶硅层213电连接。
作为示例，所述第一屏蔽栅多晶硅层212的上表面高于所述第二屏蔽栅多晶硅层222的上表面，所述栅多晶硅层213环绕所述第一屏蔽栅多晶硅层212设置，进一步地，所述栅多晶硅层213的上表面与所述衬底10的上表面平齐。
综上所述，本发明的屏蔽栅MOSFET功率器件与一般的屏蔽栅MOSFET功率器件相比FOM值得到有效降低，并且不会增加源漏之间的漏电通道和寄生电容，能够有效避免发生Idss漏电的问题，进一步降低源漏寄生电容，并且整体结构简单易实现，能够保证器件结构一致性和性能稳定性。本发明的屏蔽栅MOSFET功率器件的制作方法，制作工艺简单易实现，不会增加额外的制作成本，能够制作得到低FOM值功率器件。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种屏蔽栅MOSFET功率器件，其特征在于，包括：
衬底；
至少一元胞单元，位于所述衬底中，所述元胞单元包括在水平方向上间隔排列的第一元胞及第二元胞，所述第一元胞中具有第一沟槽且所述第一沟槽中具有间隔设置的栅多晶硅层及第一屏蔽栅多晶硅层，所述栅多晶硅层位于所述第一屏蔽栅多晶硅层上方，所述第二元胞中具有第二屏蔽栅多晶硅层，所述第二屏蔽栅多晶硅层的上表面低于所述衬底的上表面；
金属层，位于所述衬底上，所述金属层包括在水平方向上间隔设置的源极金属及栅极金属，所述源极金属与所述第一屏蔽栅多晶硅层电连接及所述第二屏蔽栅多晶硅层电连接，所述栅极金属与所述栅多晶硅层电连接。
2.根据权利要求1所述的屏蔽栅MOSFET功率器件，其特征在于：所述第一屏蔽栅多晶硅层的上表面高于所述第二屏蔽栅多晶硅层的上表面，所述栅多晶硅层环绕所述第一屏蔽栅多晶硅层设置。
3.根据权利要求1所述的屏蔽栅MOSFET功率器件，其特征在于：所述第一屏蔽栅多晶硅层的上表面与所述第二屏蔽栅多晶硅层的上表面平齐，所述栅多晶硅层位于所述第一屏蔽栅多晶硅层的上方。
4.根据权利要求1所述的屏蔽栅MOSFET功率器件，其特征在于：所述元胞单元的数量为多个，多个所述元胞单元在水平方向上间隔排列，且所述第一元胞与所述第二元胞交替排列。
5.一种屏蔽栅MOSFET功率器件的制作方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底中设有在水平方向间隔排列的第一沟槽及第二沟槽，所述第一沟槽及所述第二沟槽均自所述衬底的上表面开口并向下延伸；
形成第一屏蔽栅多晶硅层于所述第一沟槽中并形成第二屏蔽栅多晶硅层于所述第二沟槽中，所述第二屏蔽栅多晶硅层的上表面低于所述衬底的上表面；
形成栅多晶硅层于所述第二沟槽中，所述栅多晶硅层与所述第一屏蔽栅多晶硅层间隔设置；
形成金属层于所述衬底上方，所述金属层包括在水平方向上间隔排列的源极金属及栅极金属，所述源极金属与所述第一屏蔽栅多晶硅层及所述第二屏蔽栅多晶硅层电连接，所述栅极金属与所述栅多晶硅层电连接。
6.根据权利要求5所述的屏蔽栅MOSFET功率器件的制作方法，其特征在于：所述第一屏蔽栅多晶硅层的上表面高于所述第二屏蔽栅多晶硅层的上表面，所述栅多晶硅层环绕所述第一屏蔽栅多晶硅层设置。
7.根据权利要求5所述的屏蔽栅MOSFET功率器件的制作方法，其特征在于：所述第一屏蔽栅多晶硅层的上表面与所述第二屏蔽栅多晶硅层的上表面平齐，所述栅多晶硅层位于所述第一屏蔽栅多晶硅层的上方。
8.根据权利要求7所述的屏蔽栅MOSFET功率器件的制作方法，其特征在于，形成第一屏蔽栅多晶硅层于所述第一沟槽中并形成第二屏蔽栅多晶硅层于所述第二沟槽中包括以下步骤：
形成第一氧化层，所述第一氧化层位于所述衬底的上表面、所述第一沟槽的内壁及所述第二沟槽的内壁；
形成第一多晶硅层，所述第一多晶硅层位于所述第一氧化层上方且所述第一多晶硅层还填充进所述第一沟槽及所述第二沟槽内；
进行刻蚀以使至少一部分所述第一多晶硅层的上表面低于所述衬底的上表面，其中，所述第一多晶硅位于所述第一沟槽中的部分构成所述第一屏蔽栅多晶硅层，所述第一多晶硅位于所述第二沟槽中的部分构成所述第二屏蔽栅多晶硅层。
9.根据权利要求8所述的屏蔽栅MOSFET功率器件制作方法，其特征在于，形成栅多晶硅层于所述第二沟槽中包括以下步骤：
形成第二氧化层于所述衬底的上表面，所述第二氧化层还填充进所述第一沟槽及所述第二沟槽中；
平坦化以去除位于所述衬底上方的第二氧化层部分及位于所述衬底上方的第一氧化层部分；
形成光刻胶层于所述衬底上并图形化所述光刻胶层以形成刻蚀窗口，所述刻蚀窗口位于所述第一沟槽上方且所述刻蚀窗口显露位于所述第一沟槽中的第二氧化层；
基于所述刻蚀窗口进行刻蚀以使位于所述第一沟槽中的第二氧化层的上表面处于所述第一屏蔽栅多晶硅层的上表面与所述衬底的上表面之间；
形成第三氧化层于所述第一沟槽裸露的侧壁及所述衬底的上表面；
形成第二多晶硅层于所述衬底上方，所述第二多晶硅层还填充进所述第一沟槽内；进行刻蚀以使所述第二多晶硅层的上表面与所述衬底的上表面平齐，所述第二多晶硅层位于所述第一沟槽中的部分构成所述栅多晶硅层。
10.根据权利要求9所述的屏蔽栅MOSFET功率器件的制作方法，其特征在于：形成所述第一氧化层的方法包括热氧法，形成第二氧化层的方法包括高密度等离子体化学气相沉积法，形成第三氧化层的方法包括热氧法。
CN202310808700.2A 2023-07-03 2023-07-03 一种屏蔽栅mosfet功率器件及其制作方法 Pending CN116864515A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310808700.2A CN116864515A (zh) 2023-07-03 2023-07-03 一种屏蔽栅mosfet功率器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310808700.2A CN116864515A (zh) 2023-07-03 2023-07-03 一种屏蔽栅mosfet功率器件及其制作方法

Publications (1)

Publication Number Publication Date
CN116864515A true CN116864515A (zh) 2023-10-10

Family

ID=88224516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310808700.2A Pending CN116864515A (zh) 2023-07-03 2023-07-03 一种屏蔽栅mosfet功率器件及其制作方法

Country Status (1)

Country Link
CN (1) CN116864515A (zh)

Similar Documents

Publication Publication Date Title
US6238981B1 (en) Process for forming MOS-gated devices having self-aligned trenches
TWI426568B (zh) 半導體功率元件與其製作方法
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
TWI475614B (zh) 溝渠裝置結構及製造
US9722071B1 (en) Trench power transistor
US20200020798A1 (en) Power mosfet with an integrated pseudo-schottky diode in source contact trench
TW201320348A (zh) 二維遮罩柵電晶體裝置及其製備方法
CN114038914A (zh) 双重耐压半导体功率器件及其制备方法
CN111063737A (zh) Ldmos器件及工艺方法
CN112117332A (zh) Ldmos器件及工艺方法
CN102945806A (zh) 集成肖特基二极管的mos器件的制造方法
TW200423402A (en) DMOS device having a trenched bus structure
CN117727634B (zh) 金属氧化物半导体器件及其制备方法
CN113594257A (zh) 一种分离栅vdmos器件及制造方法
CN105977285A (zh) 半导体器件及其制造方法
CN116844964A (zh) 一种屏蔽栅沟槽mos结构及其制备方法
CN116913780A (zh) 一种屏蔽栅沟槽型mos器件结构及其制备方法
CN110676305A (zh) 具有低栅电荷特性的垂直沟道器件及制造方法
CN112133750A (zh) 深沟槽功率器件及其制备方法
CN113809148B (zh) 功率元件及其制造方法
CN113809162B (zh) 功率元件
US11444167B2 (en) Method of manufacturing trench type semiconductor device
CN115458599A (zh) 一种sgt-mosfet元胞及其制造方法和一种电子装置
CN116864515A (zh) 一种屏蔽栅mosfet功率器件及其制作方法
CN114023647A (zh) 一种屏蔽栅沟槽mosfet及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination