CN116844978A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN116844978A
CN116844978A CN202210775276.1A CN202210775276A CN116844978A CN 116844978 A CN116844978 A CN 116844978A CN 202210775276 A CN202210775276 A CN 202210775276A CN 116844978 A CN116844978 A CN 116844978A
Authority
CN
China
Prior art keywords
substrate
metal pad
semiconductor device
wafer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210775276.1A
Other languages
English (en)
Inventor
岩下康纪
荒井伸也
中塚圭祐
芦立浩明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN116844978A publication Critical patent/CN116844978A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/80125—Bonding areas on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/80149—Aligning involving movement of a part of the bonding apparatus being the lower part of the bonding apparatus, i.e. holding means for the bodies to be connected, e.g. XY table
    • H01L2224/8015—Rotational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/80149—Aligning involving movement of a part of the bonding apparatus being the lower part of the bonding apparatus, i.e. holding means for the bodies to be connected, e.g. XY table
    • H01L2224/8016—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

实施方式提供能够使基板彼此良好地贴合的半导体装置及其制造方法。根据一个实施方式，半导体装置的制造方法包括：以在第一基板上产生翘曲的方式，在第一基板上的多个第一区域中的每一个上形成第一金属焊盘。所述方法还包括：在第二基板上的多个第二区域中的每一个上隔着规定的图案形成第二金属焊盘。所述方法还包括：在形成第一金属焊盘以及第二金属焊盘之后，将第一基板与第二基板贴合。除此之外，所述方法还包括：在第二基板上的多个第二区域中的每一个上形成规定的图案时，将多个第二区域中的每一个上的规定的图案的位置进行如下修正，即：在第一方向上向接近第二基板的中心的方向变更，在第二方向上向远离第二基板的中心的方向变更。

Description

半导体装置及其制造方法
相关申请
本申请享有以日本专利申请2022-45836号(申请日：2022年3月22日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的本实施方式涉及半导体装置及其制造方法。
背景技术
在将基板彼此贴合来制造半导体装置的情况下，有可能因为至少某一个基板的翘曲而导致无法将基板彼此良好地贴合。
发明内容
实施方式提供能够使基板彼此良好地贴合的半导体装置及其制造方法。
根据一个实施方式，半导体装置的制造方法包括：以在第一基板上产生翘曲的方式，在所述第一基板上的多个第一区域中的每一个上形成第一金属焊盘。所述方法还包括：在第二基板上的多个第二区域中的每一个上形成规定的图案，在形成有所述规定的图案的所述第二基板上的所述多个第二区域中的每一个上形成第二金属焊盘。所述方法还包括：在形成所述第一金属焊盘以及所述第二金属焊盘之后，以使形成有所述第一金属焊盘的第一面与形成有所述第二金属焊盘的第二面相对的方式，将所述第一基板与所述第二基板贴合。除此之外，所述方法还包括：在所述第二基板上的所述多个第二区域中的每一个上形成所述规定的图案时，将所述多个第二区域中的每一个上的所述规定的图案的位置进行如下修正，即：在第一方向上向接近所述第二基板的中心的方向变更，在第二方向上向远离所述第二基板的中心的方向变更。
附图说明
图1是示出第一实施方式的半导体装置的构造的截面图。
图2是示出第一实施方式的柱状部的构造的截面图。
图3是示出第一实施方式的半导体装置的制造方法的截面图。
图4是示出第一实施方式的半导体装置的制造方法的截面图。
图5的(a)～(c)是示出第一实施方式的贴合方法的第一例的俯视图以及立体图。
图6的(a)～(c)是示出第一实施方式的贴合方法的第二例的俯视图以及立体图。
图7的(a)～(c)是示出第一实施方式的贴合方法的第三例的俯视图以及立体图。
图8的(a)～(c)是示出第一实施方式的贴合方法的第三例的变形例的俯视图。
图9是示意性地示出在第一实施方式的阵列晶圆上产生的翘曲的立体图。
图10的(a)、(b)是示出第一实施方式的贴合方法的详细情况的俯视图。
图11的(a)、(b)是示出第一实施方式的半导体装置的制造方法的截面图。
图12的(a)、(b)是示出第一实施方式的半导体装置的制造方法的截面图。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。在图1～图12中，对相同构成赋予相同的符号，省略重复的说明。
(第一实施方式)
图1是示出第一实施方式的半导体装置的构造的截面图。图1的半导体装置例如是三维存储器。如后面所述，图1的半导体装置是通过将包含阵列区域1的阵列晶圆和包含电路区域2的电路晶圆贴合而制造的。
阵列区域1具有包含多个存储单元的存储单元阵列11、存储单元阵列11上的绝缘膜12、存储单元阵列11下的层间绝缘膜13。绝缘膜12例如是硅氧化膜(SiO2膜)或硅氮化膜(SiN膜)。层间绝缘膜13例如是硅氧化膜、或者包含硅氧化膜和其他绝缘膜的层叠膜。存储单元阵列11、绝缘膜12、层间绝缘膜13、层间绝缘膜13内的构造物等是第一膜的例子。
电路区域2设置在阵列区域1下。符号S示出阵列区域1与电路区域2的边界面(贴合面)。电路区域2具备层间绝缘膜14和层间绝缘膜14下的基板15。层间绝缘膜14例如是硅氧化膜、或者包含硅氧化膜和其他绝缘膜的层叠膜。基板15例如是硅(Si)基板等半导体基板。层间绝缘膜14、层间绝缘膜14内的构造物等是第二膜的例子。基板15是第二基板的例子。
图1示出了与基板15的表面平行且相互垂直的X方向和Y方向，以及与基板15的表面垂直的Z方向。这些X方向、Y方向和Z方向彼此相交。在本说明书中，将+Z方向作为上方向处理，将-Z方向作为下方向处理。-Z方向可以与重力方向一致也可以不一致。X方向是第一方向的例子，Y方向是第二方向的例子。
阵列区域1具备多个字线WL和源极线SL作为存储单元阵列11内的多个电极层。图1示出了存储单元阵列11的阶梯构造部21。各字线WL经由接触插塞22与字布线层23电连接。贯通上述多个字线WL的各柱状部CL经由通孔插塞24与位线BL电连接，并且与源极线SL电连接。源极线SL包括为半导体层的下部层SL1和为金属层的上部层SL2。
电路区域2具备多个晶体管31。各晶体管31具备隔着栅极绝缘膜设置在基板15上的栅电极32、和设置在基板15内的未图示的源极扩散层及漏极扩散层。另外，电路区域2具备多个接触插塞33、布线层34和布线层35，该多个接触插塞33设置在这些晶体管31的栅电极32、源极扩散层或漏极扩散层上，该布线层34设置在这些接触插塞33上，包含多个布线，该布线层35设置在布线层34上，包含多个布线。
电路区域2还具备布线层36、多个通孔插塞37和多个金属焊盘38，该布线层36设置在布线层35上，包含多个布线，该多个通孔插塞37设置在布线层36上，该多个金属焊盘38设置在这些通孔插塞37上。金属焊盘38例如是包含Cu(铜)层的金属层。电路区域2作为控制阵列区域1的动作的控制电路(逻辑电路)而发挥作用。该控制电路由晶体管31等构成，与金属焊盘38电连接。金属焊盘38是第二金属焊盘的例子。
阵列区域1具备设置在金属焊盘38上的多个金属焊盘41、和设置在金属焊盘41上的多个通孔插塞42。另外，阵列区域1具备布线层43和布线层44，该布线层43设置在这些通孔插塞42上，包含多个布线，该布线层44设置在布线层43上，包含多个布线。金属焊盘41例如是包含Cu层的金属层。上述位线BL包含在布线层44中。另外，上述控制电路经由金属焊盘41、38等与存储单元阵列11电连接，经由金属焊盘41、38等控制存储单元阵列11的动作。金属焊盘41是第一金属焊盘的例子。
阵列区域1还具备多个通孔插塞45、金属焊盘46和钝化膜47，该多个通孔插塞45设置在布线层44上，该金属焊盘46设置在这些通孔插塞45上及绝缘膜12上，该钝化膜47设置在金属焊盘46上及绝缘膜12上。金属焊盘46例如是包含Cu层的金属层，作为图1的半导体装置的外部连接焊盘(接合焊盘)发挥作用。钝化膜47例如是包含硅氧化膜和硅氮化膜的层叠绝缘膜，具有使金属焊盘46的上表面露出的开口部P。金属焊盘46能够经由该开口部P通过键合线、焊料球、金属凸块等与安装基板或其他装置连接。
图2是示出第一实施方式的柱状部CL的构造的截面图。图2示出图1所示的多个柱状部CL中的1个。
如图2所示，存储单元阵列11具备在层间绝缘膜13(参照图1)上交替层叠的多个字线WL和多个绝缘层51。字线WL例如是包含W(钨)层的金属层。绝缘层51例如是硅氧化膜。
柱状部CL依次包含阻挡绝缘膜52、电荷储存层53、隧道绝缘膜54、沟道半导体层55和芯绝缘膜56。电荷储存层53例如是硅氮化膜等绝缘膜，隔着阻挡绝缘膜52形成在字线WL以及绝缘层51的侧面。电荷储存层53也可以是多晶硅层等半导体层。沟道半导体层55例如是多晶硅层，隔着隧道绝缘膜54形成在电荷储存层53的侧面。阻挡绝缘膜52、隧道绝缘膜54以及芯绝缘膜56例如是硅氧化膜或金属绝缘膜。
图3以及图4是示出第一实施方式的半导体装置的制造方法的截面图。
图3示出了包含多个阵列区域1的阵列晶圆W1和包含多个电路区域2的电路晶圆W2。图3的阵列晶圆W1的朝向与图1的阵列区域1的朝向相反。在本实施方式中，通过将阵列晶圆W1与电路晶圆W2贴合来制造半导体装置。图3示出了在为了贴合而被反转朝向之前的阵列晶圆W1，图1示出了在为了贴合而被反转朝向并进行贴合以及切割之后的阵列区域1。
在图3中，符号S1示出阵列晶圆W1的上表面，符号S2示出电路晶圆W2的上表面。阵列晶圆W1具备设置在绝缘膜12下的基板16。基板16例如是硅基板等半导体基板。基板16是第一基板的例子。
在本实施方式中，首先，如图3所示，在阵列晶圆W1的基板16上形成存储单元阵列11、绝缘膜12、层间绝缘膜13、阶梯构造部21、金属焊盘41等，在电路晶圆W2的基板15上形成层间绝缘膜14、晶体管31、金属焊盘38等。例如，在基板16上依次形成通孔插塞45、布线层44、布线层43、通孔插塞42和金属焊盘41。另外，在基板15上依次形成接触插塞33、布线层34、布线层35、布线层36、通孔插塞37和金属焊盘38。接着，如图4所示，以使S1与S2相对的方式，利用机械压力使阵列晶圆W1与电路晶圆W2贴合。由此，层间绝缘膜13与层间绝缘膜14被粘接。接着，对阵列晶圆W1和电路晶圆W2进行退火。由此，金属焊盘41与金属焊盘38被接合。这样一来，基板16与基板15就经由层间绝缘膜13、14而贴合。
然后，通过CMP(化学机械研磨)使基板15薄膜化，通过CMP去除基板16后，将阵列晶圆W1和电路晶圆W2切断成多个芯片。这样一来，就制造出图1的半导体装置。另外，金属焊盘46和钝化膜47例如在基板15的薄膜化和基板16的去除之后，形成在绝缘膜12上。
另外，在本实施方式中，将阵列晶圆W1与电路晶圆W2贴合，但也可以取代该方式而将阵列晶圆W1彼此贴合。参照图1～图4所前述的内容、参照图5～图12所后述的内容也能够适用于阵列晶圆W1彼此的贴合。
另外，虽然图1示出了层间绝缘膜13与层间绝缘膜14的边界面、金属焊盘41与金属焊盘38的边界面，但通常在上述退火后观察不到这些边界面。然而，这些边界面所在的位置例如可以通过检测金属焊盘41的侧面、金属焊盘38的侧面的倾斜、或金属焊盘41的侧面与金属焊盘38的位置偏移来推定。
另外，本实施方式的半导体装置可以在切断为多个芯片后的图1的状态下成为交易的对象，也可以在切断为多个芯片前的图4的状态下成为交易的对象。图1示出芯片状态的半导体装置，图4示出晶圆状态的半导体装置。在本实施方式中，由1个晶圆状的半导体装置(图4)制造出多个芯片状的半导体装置(图1)。
接着，参照图5～图8，说明将本实施方式的阵列晶圆W1与电路晶圆W2贴合的方法(贴合方法)的3个例子。
图5是示出第一实施方式的贴合方法的第一例的俯视图以及立体图。
图5的(a)示出即将贴合之前的阵列晶圆W1。阵列晶圆W1包含多个芯片区域A1和设置在这些芯片区域A1之间的刻划区域B1。每个芯片区域A1对应于1个阵列区域1。刻划区域B1具有将沿X方向延伸的多个直线和沿Y方向延伸的多个直线组合而成的形状。图5的(a)还示出了阵列晶圆W1的中心C1和阵列晶圆W1的凹口D1。在图5的(a)中，凹口D1位于中心C1的-Y方向。
图5的(b)示出即将贴合之前的电路晶圆W2。电路晶圆W2也包含多个芯片区域A2和设置在这些芯片区域A2之间的刻划区域B2。每个芯片区域A2对应于1个电路区域2。刻划区域B2具有将沿X方向延伸的多个直线和沿Y方向延伸的多个直线组合而成的形状。图5的(b)还示出了电路晶圆W2的中心C2和电路晶圆W2的凹口D2。在图5的(b)中，凹口D2位于中心C2的-Y方向。
图5的(a)所示的箭头Pa示出阵列晶圆W1内的各种构造物的设计上的位置与实际位置之间的偏移。图5的(a)示出这些构造物的实际位置相对于这些构造物的设计上的位置向右上方移位的情况。这些构造物的例子是存储单元阵列11内的存储单元、金属焊盘41、通孔插塞45等(参照图3等)。这样的位置偏移例如有可能在半导体制造装置中存在某种问题的情况下产生。
图5的(c)与图4同样，示出将阵列晶圆W1与电路晶圆W2贴合的状况。直线X1、Y1、Z1穿过阵列晶圆W1的中心C1，分别在X方向、Y方向和Z方向上延伸。直线X2、Y2、Z2穿过电路晶圆W2的中心C2，分别在X方向、Y方向和Z方向上延伸。阵列晶圆W1的凹口D1(未图示)位于中心C1的-Y方向，电路晶圆W2的凹口D2(未图示)位于中心C2的-Y方向。
图5的(c)还示出了阵列晶圆W1的表面(下表面)的区域100～104和电路晶圆W2的表面(上表面)的区域200～204。区域100位于中心C1，区域101、102、103、104分别位于区域100的+X方向、-X方向、+Y方向和-Y方向。同样地，区域200位于中心C2，区域201、202、203、204分别位于区域200的+X方向、-X方向、+Y方向和-Y方向。另外，区域100与区域101～104中的每一个之间的距离、以及区域200与区域201～204中的每一个之间的距离均为相同距离。区域100～104中的每一个包含1个以上的金属焊盘41，区域200～204中的每一个包含1个以上的金属焊盘38。区域100～104是第一区域的例子，区域200～204是第二区域的例子。
通常，阵列晶圆W1与电路晶圆W2以区域100～104分别与区域200～204重叠的方式贴合。然而，在该例的阵列晶圆W1中产生了图5的(a)所示的位置偏移。因此，在将该例的阵列晶圆W1与电路晶圆W2贴合时，使电路晶圆W2的位置在箭头Qa所示的方向上平移。由此，就能够以使金属焊盘41、38(参照图4等)相互接触的方式将阵列晶圆W1与电路晶圆W2贴合。这样的平移修正可以通过在半导体制造装置内使电路晶圆W2平移而实现。
图6是示出第一实施方式的贴合方法的第二例的俯视图以及立体图。
图6的(a)及图6的(b)分别示出即将贴合之前的阵列晶圆W1及电路晶圆W2。图6的(a)所示的箭头Pb示出阵列晶圆W1内的各种构造物的设计上的位置与实际位置之间的偏移。图6的(a)示出这些构造物的实际位置相对于这些构造物的设计上的位置向逆时针方向移动的情况。这样的位置偏移例如有可能在半导体制造装置中存在某种问题的情况下产生。
图6的(c)与图4同样，示出将阵列晶圆W1与电路晶圆W2贴合的状况。在该例的阵列晶圆W1中产生了图6的(a)所示的位置偏移。因此，在将该例的阵列晶圆W1与电路晶圆W2贴合时，使电路晶圆W2的位置在箭头Qb所示的方向上旋转。由此，就能够以使金属焊盘41、38相互接触的方式将阵列晶圆W1与电路晶圆W2贴合。这样的旋转修正可以通过在半导体制造装置内使电路晶圆W2旋转而实现。
图7是示出第一实施方式的贴合方法的第三例的俯视图以及立体图。
图7的(a)及图7的(b)分别示出即将贴合之前的阵列晶圆W1及电路晶圆W2。图7的(a)所示的箭头Pc示出阵列晶圆W1内的各种构造物的设计上的位置与实际位置之间的偏移。图7的(a)示出这些构造物的实际位置相对于这些构造物的设计上的位置向远离中心C1的方向移动的情况。这相当于实际的构造物相比于设计上的构造物放大的情况。这样的位置偏移例如有可能在光刻的曝光工序中存在某种问题的情况下产生。
图7的(c)与图4同样，示出将阵列晶圆W1与电路晶圆W2贴合的状况。在该例的阵列晶圆W1中产生了图7的(a)所示的位置偏移。因此，在制造该例的电路晶圆W2时，将电路晶圆W2内的各种构造物如箭头Qc那样放大地形成。这些构造物的例子是晶体管31的栅电极32、接触插塞33、金属焊盘38等(参照图3等)。然后，将这样制造的电路晶圆W2与阵列晶圆W1贴合。由此，就能够以使金属焊盘41、38相互接触的方式将阵列晶圆W1与电路晶圆W2贴合。这样的放大修正可以通过在制造电路晶圆W2时的曝光工序中变更曝光倍率来实现。
第一例的平移修正、第二例的旋转修正是在电路晶圆W2的制造之后、在将阵列晶圆W1与电路晶圆W2贴合时进行。另一方面，第三例的放大修正是在制造电路晶圆W2时进行。
图8是示出第一实施方式的贴合方法的第三例的变形例的俯视图。
图8的(a)示出即将贴合之前的阵列晶圆W1。图8的(a)所示的阵列晶圆W1与图7的(a)所示的阵列晶圆W1相同。所以，图8的(a)所示的箭头Pc示出阵列晶圆W1内的各种构造物的设计上的位置与实际位置之间的偏移。
图8的(b)也示出即将贴合之前的阵列晶圆W1。图8的(b)所示的箭头Pd示出阵列晶圆W1内的各种构造物的设计上的位置与实际位置之间的偏移。图8的(b)示出这些构造物的实际位置相对于这些构造物的设计上的位置向接近中心C1的方向移动的情况。这相当于实际的构造物相比于设计上的构造物缩小的情况。这样的位置偏移例如有可能在光刻的曝光工序中存在某种问题的情况下产生。在该情况下，取代电路晶圆W2内的构造物的放大修正，进行电路晶圆W2内的构造物的缩小修正。由此，就能够以使金属焊盘41、38相互接触的方式将阵列晶圆W1与电路晶圆W2贴合。
图8的(c)也示出即将贴合之前的阵列晶圆W1。图8的(c)所示的箭头Pe示出阵列晶圆W1内的各种构造物的设计上的位置与实际位置之间的偏移。图8的(c)示出这些构造物的实际位置相对于这些构造物的设计上的位置向接近中心C1的方向、远离中心C1的方向移动的情况。例如，关于沿X方向的位置，实际位置相对于设计上的位置向接近中心C1的方向移动。另一方面，关于沿Y方向的位置，实际位置相对于设计上的位置向远离中心C1的方向移动。这样的位置偏移例如有可能在阵列晶圆W1具有翘曲的情况下产生。关于该情况下的电路晶圆W2内的构造物的位置修正，在后面叙述。
图9是示意性地示出在第一实施方式的阵列晶圆W1上产生的翘曲的立体图。
在本实施方式中，如图3所示，当在基板16上形成存储单元阵列11、绝缘膜12、层间绝缘膜13等时，由于存储单元阵列11、绝缘膜12、层间绝缘膜13等的影响，在基板16上产生翘曲。其结果是，如图9所示，阵列晶圆W1翘曲。只是，为了更容易观察附图，图9将在阵列晶圆W1上产生的翘曲示出得比实际的翘曲大，。
在图9中，阵列晶圆W1(基板16)的翘曲以沿X方向的截面中的翘曲方向与沿Y方向的截面中的翘曲方向为相反方向的方式产生。例如，在穿过阵列晶圆W1的中心C1(参照图8的(c)等)的XZ截面中，图9的阵列晶圆W1翘曲成向下凸出的形状。另一方面，在穿过阵列晶圆W1的中心C1的YZ截面中，图9的阵列晶圆W1翘曲成向上凸出的形状。所以，图9的阵列晶圆W1的翘曲以XZ截面中的翘曲方向与YZ截面中的翘曲方向为相反方向的方式产生。
阵列晶圆W1的这种翘曲例如由字线WL的影响引起。图9与图3同样，示意地示出在X方向上延伸的字线WL。字线WL例如是包含W(钨)层的金属层。由于字线WL的形状在X方向与Y方向之间具有较大的各向异性，所以成为阵列晶圆W1翘曲的原因。
图10是示出第一实施方式的贴合方法的详细情况的俯视图。图10的(a)及图10的(b)分别示出俯视下的贴合之前的阵列晶圆W1及电路晶圆W2的构造。
图10的(a)示出通过在基板16上形成存储单元阵列11、绝缘膜12、层间绝缘膜13等而产生了翘曲的阵列晶圆W1。图10的(a)所示的阵列晶圆W1的形状与图9所示的阵列晶圆W1的形状相同。图10的(a)示出阵列晶圆W1的表面的各种区域的设计上的位置与实际之间的偏移。在图10的(a)中，区域100～104的位置分别因阵列晶圆W1上产生的翘曲而移位到区域100'～104'的位置。区域100～104的位置相当于设计上的位置，区域100'～104'的位置相当于实际位置。例如，在设计上设置在区域101内的金属焊盘41实际上设置在区域101'内。区域100'～104'的形状有时分别因翘曲而自区域100～104的形状变形。
图10的(a)所示的箭头P1～P4分别示出区域101～104的位置与区域101'～104'的位置的偏移。区域101'相对于区域101在-X方向上移位。区域102'相对于区域102在+X方向上移位。区域103'相对于区域103在+Y方向上移位。区域104'相对于区域104在-Y方向上移位。因此，区域101'～104'的位置相对于区域101～104的位置，沿X方向的位置向靠近中心C1的方向移动，沿Y方向的位置向远离中心C1的方向移动。另一方面，区域100'的位置与区域100的位置一致。在本实施方式中，这样的位置偏移是因阵列晶圆W1的翘曲而产生的。
图10的(b)示出在基板15上形成对准标记M0～M4时的电路晶圆W2。在本实施方式中，在基板15内形成多个凹部，在这些凹部内埋入对准标记M0～M4，然后在基板15上隔着对准标记M0～M4形成晶体管31、层间绝缘膜14(图3)。此时，电路晶圆W2内的各种构造物的位置以对准标记M0～M4的位置为基准而设定。这些构造物的例子是晶体管31的栅电极32、接触插塞33、金属焊盘38等。对准标记M0～M4例如是由金属形成的金属图案。对准标记M0～M4是规定的图案的例子。
在本实施方式中，为了应对阵列晶圆W1的翘曲，在形成对准标记M0～M4时，使对准标记M0～M4的位置移位。图10的(b)示出使对准标记M0～M4的位置分别从区域200～204的位置移位到区域200'～204’的位置的状况。所以，区域200～204的位置分别相当于使对准标记M0～M4的位置移位前的设计上的位置。另一方面，区域200'～204’的位置相当于使对准标记M0～M4的位置移位后的实际位置。区域200'～204’的形状可以分别自区域200～204的形状变形。这样的对准标记M0～M4的位置修正例如能够通过在基板15内形成对准标记M0～M4用的开口部时的曝光工序中修正(变更)曝光位置来实现。
图10的(b)所示的箭头Q1～Q4分别示出区域201～204的位置与区域201'～204'的位置的偏移。区域201'相对于区域201在-X方向上移位。区域202'相对于区域202在+X方向上移位。区域203'相对于区域203在+Y方向上移位。区域204'相对于区域204在-Y方向上移位。因此，区域201'～204'的位置相对于区域201～204的位置，沿X方向的位置向靠近中心C2的方向移动，沿Y方向的位置向远离中心C2的方向移动。另一方面，区域200'的位置与区域200的位置一致。这样一来，本实施方式的区域200～204的位置修正分别在与对应于区域200～204的区域100～104的位置偏移相同的方向上进行。由此，能够将电路晶圆W2的对准标记M0～M4的位置向使阵列晶圆W1的翘曲的影响降低的方向修正。
如上所述，电路晶圆W2内的各种构造物的位置以对准标记M0～M4的位置为基准而设定。因此，若对准标记M0～M4的位置被修正，则这些构造物的位置也被修正。由此，即使在阵列晶圆W1上产生了翘曲的情况下，也能够以使金属焊盘41、38相互接触的方式将阵列晶圆W1与电路晶圆W2贴合(图4)。
另外，图10的(b)示出了5个对准标记M0～M4，但电路晶圆W2内的对准标记的个数也可以是5个以外。对准标记例如配置在电路晶圆W2的刻划区域B2内(参照图5的(b)等)。
另外，上述那样的翘曲也可以在电路晶圆W2而非阵列晶圆W1上产生，也可以在阵列晶圆W1和电路晶圆W2这两者上产生。只是，在本实施方式的半导体装置中，由于阵列晶圆W1包含比电路晶圆W2多的金属层，所以阵列晶圆W1比电路晶圆W2更容易翘曲。另外，对准标记的位置修正也可以应用于阵列晶圆W1的对准标记而非电路晶圆W2的对准标记，也可以应用于电路晶圆W2和阵列晶圆W1这两者的对准标记。另外，本实施方式的对准标记的位置修正也可以适用于将3片以上的晶圆相互贴合的情况。
在此，进一步详细说明对准标记M0～M4的位置修正。
在本实施方式中，制造多片阵列晶圆W1和多片电路晶圆W2(图3)，将这些阵列晶圆W1中的1片与这些电路晶圆W2中的1片贴合(图4)。由此，制造出包含1片阵列晶圆W1和1片电路晶圆W2的1片贴合晶圆。在本实施方式中，通过多次重复这样的贴合，能够制造多片贴合晶圆。
在本实施方式中，在制造N片(N为2以上的整数)贴合晶圆时，首先制造1片阵列晶圆W1，测量该阵列晶圆W1的翘曲。接着，制造N-1片阵列晶圆W1和N片电路晶圆W2。此时，根据上述翘曲的测量结果来修正电路晶圆W2的对准标记M0～M4的位置。由此，就能够以使金属焊盘41、38相互接触的方式将各贴合晶圆的阵列晶圆W1与电路晶圆W2贴合。
这样一来，在制造本实施方式的N片贴合晶圆时，不用全部测量N片阵列晶圆W1的翘曲，而是仅测量1片阵列晶圆W1的翘曲。其原因在于，由于这些阵列晶圆W1的构造相同，因此认为这些阵列晶圆W1的翘曲的方式是相同方式。由此，能够减轻测量翘曲的负担。另外，作为翘曲的测量对象的阵列晶圆W1可以是在贴合晶圆的制造中实际使用的晶圆，也可以是在贴合晶圆的制造中未被实际使用的晶圆。
这样一来，在制造1片阵列晶圆W1和1片电路晶圆W2并贴合的情况下，可以从该阵列晶圆W1测量翘曲，也可以从具有与该阵列晶圆W1相同的构造的其他晶圆(阵列晶圆W1)测量翘曲。在该情况下，该电路晶圆W2的对准标记M0～M4的位置可以根据前者的翘曲的测量结果进行修正，也可以根据后者的翘曲的测量结果进行修正。
另外，关于对准标记M0～M4的位置是否进行了修正，例如可以通过准备对准标记M0～M4的设计上的位置的数据，并测定对准标记M0～M4的实际位置，比较所准备的数据与测定的结果来进行判定。另外，在设计上的4个对准标记M1～M4的位置距中心C2等距离的情况下，通过测定实际的4个对准标记M1～M4的位置是否距中心C2等距离，能够判定是否进行了修正。
图11以及图12是示出第一实施方式的半导体装置的制造方法的截面图。本方法相当于制造图3所示的电路晶圆W2的方法的一例。
首先，在基板15上形成抗蚀膜61，通过光刻以及蚀刻在抗蚀膜61内形成开口部61a(图11的(a))。其结果是，基板15的上表面在开口部61a内露出。
接着，使用抗蚀膜61作为掩模，从开口部61a在基板15内形成对准标记62(图11的(a))。对准标记62例如通过在基板15内利用RIE(Reactive Ion Etching)形成开口部，并在该开口部内埋入对准标记62而形成。在该情况下，抗蚀膜61也可以在埋入对准标记62之前去除。对准标记62相当于上述对准标记M0～M4中的任一个。对准标记62例如是铝(Al)层、W(钨)层、Cu(层)等金属层。
本实施方式的对准标记62通过参照图10的(b)说明的方法而形成。例如，根据阵列晶圆W1的翘曲的测量结果，修正光刻时的开口部61a的形成位置(曝光位置)。由此，基板15的开口部的位置被修正，其结果是，对准标记62的位置被修正。
接着，在去除抗蚀膜61后，在基板15以及对准标记62上依次形成基底层63、被加工层64和抗蚀膜65(图11的(b))。被加工层64例如是接触插塞33用的金属层、布线层34～36中的任一个、通孔插塞37用的金属层、金属焊盘38用的金属层。
接着，通过光刻以及蚀刻对抗蚀膜65进行图案形成(图12的(a))。其结果是，从抗蚀膜65形成图案(抗蚀剂图案)65a。图12的(a)示出作为对准标记62的位置修正的结果的、图案65a的位置自符号R1的位置变化后的状况。
接着，通过使用抗蚀膜65作为掩模的RIE，对被加工层64进行加工(图12的(b))。其结果是，从被加工层64形成图案64a。图案64a例如是接触插塞33、布线层34～36内的布线、通孔插塞37、金属焊盘38。图12的(b)示出作为图案65a的位置修正的结果的、图案64a的位置自符号R2的位置变化后的状况。之后，去除抗蚀膜65。
这样一来，就制造出本实施方式的电路晶圆W2。然后，将阵列晶圆W1与电路晶圆W2贴合(图4)，制造出本实施方式的半导体装置。
如上所述，在形成本实施方式的电路晶圆W2的对准标记M0～M4(62)时，进行将对准标记M0～M4的位置在X方向上向接近中心C2的方向变更、在Y方向上向远离中心C2的方向变更的修正。所以，根据本实施方式，即使在阵列晶圆W1具有图9所示那样的翘曲的情况下，也能够将阵列晶圆W1与电路晶圆W2良好地贴合。
虽然以上说明了若干个实施方式，但这些实施方式是作为例子而呈现的，并不意味着限定发明的范围。本说明书所描述的新装置和方法可以以各种其他方式来实施。另外，对于本说明书中说明的装置和方法的方式，在不脱离发明的主旨的范围内，可以进行各种省略、置换、变更。所附权利要求书及其等同物的范围意在涵盖落在发明的范围、主旨内的此类方式和变形例。
符号说明
1：阵列区域，2：电路区域，11：存储单元阵列，12：绝缘膜，13：层间绝缘膜，14：层间绝缘膜，15：基板，16：基板，21：阶梯构造部，22：接触插塞，23：字布线层，24：通孔插塞，31：晶体管，32：栅电极，33：接触插塞，34：布线层，35：布线层，36：布线层，37：通孔插塞，38：金属焊盘，41：金属焊盘，42：通孔插塞，43：布线层，44：布线层，45：通孔插塞，46：金属焊盘，47：钝化膜，51：绝缘层，52：阻挡绝缘膜，53：电荷储存层，54：隧道绝缘膜，55：沟道半导体层，56：芯绝缘膜，61：抗蚀膜，61a：开口部，62：对准标记，63：基底层，64：被加工层，64a：图案，65：抗蚀膜，65a：图案，100～104、100'～104'：区域，200～204、200'～204'：区域。

Claims (13)

1.一种半导体装置的制造方法，包括以下步骤：
以在第一基板上产生翘曲的方式，在所述第一基板上的多个第一区域中的每一个上形成第一金属焊盘；
在第二基板上的多个第二区域中的每一个上形成规定的图案；
在形成有所述规定的图案的所述第二基板上的所述多个第二区域中的每一个上形成第二金属焊盘；以及
在形成所述第一金属焊盘以及所述第二金属焊盘之后，以使形成有所述第一金属焊盘的第一面与形成有所述第二金属焊盘的第二面相对的方式，将所述第一基板与所述第二基板贴合，
所述半导体装置的制造方法还包括以下步骤：
在所述第二基板上的所述多个第二区域中的每一个上形成所述规定的图案时，将所述多个第二区域中的每一个上的所述规定的图案的位置进行如下修正，即：在第一方向上向接近所述第二基板的中心的方向变更，在第二方向上向远离所述第二基板的中心的方向变更。
2.根据权利要求1所述的半导体装置的制造方法，其中，
还包括以下步骤：
在将所述第一基板与所述第二基板贴合之前，在所述第一基板上形成包含所述第一金属焊盘的第一膜，在所述第二基板上形成包含所述第二金属焊盘的第二膜。
3.根据权利要求2所述的半导体装置的制造方法，其中，
所述第一膜包含存储单元阵列，所述第二膜包含控制所述存储单元阵列的电路。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，
所述第一基板的翘曲以沿所述第一方向的截面中的翘曲方向与沿所述第二方向的截面中的翘曲方向为相反方向的方式产生。
5.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，
所述第一方向以及所述第二方向与所述第二基板的表面平行且相互垂直。
6.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，
所述规定的图案形成在所述第二基板内。
7.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，
所述规定的图案由金属形成。
8.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，
所述规定的图案是对准标记。
9.根据权利要求8所述的半导体装置的制造方法，其中，
所述第二金属焊盘的位置以所述对准标记的位置为基准而设定。
10.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，
所述规定的图案的位置根据所述第一基板的翘曲的测量结果来修正。
11.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，
所述规定的图案的位置根据与所述第一基板不同的、形成有与所述第一膜相同的膜的基板的翘曲的测量结果来修正。
12.一种半导体装置，具备：
第二基板；
第二金属焊盘，其设置在所述第二基板上的多个第二区域中的每一个上，隔着规定的图案设置在所述第二基板的上方；
第一金属焊盘，其设置在所述第二金属焊盘上；以及
第一基板，其设置在所述第一金属焊盘的上方，并具有翘曲，所述第一金属焊盘设置在所述第一基板下的多个第一区域中的每一个上，
所述多个第二区域中的每一个上的所述规定的图案的位置以如下方式移位，即：在第一方向上向接近所述第二基板的中心的方向移位，在第二方向上向远离所述第二基板的中心的方向移位。
13.根据权利要求12所述的半导体装置，其中，
还具备：
第二膜，其设置在所述第二基板上，包含所述第二金属焊盘；以及
第一膜，其设置在所述第二膜上，包含所述第一金属焊盘，
所述第一基板设置在所述第一膜上。
CN202210775276.1A 2022-03-22 2022-07-01 半导体装置及其制造方法 Pending CN116844978A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-045836 2022-03-22
JP2022045836A JP2023140005A (ja) 2022-03-22 2022-03-22 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN116844978A true CN116844978A (zh) 2023-10-03

Family

ID=88096382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210775276.1A Pending CN116844978A (zh) 2022-03-22 2022-07-01 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20230307361A1 (zh)
JP (1) JP2023140005A (zh)
CN (1) CN116844978A (zh)
TW (1) TW202339025A (zh)

Also Published As

Publication number Publication date
JP2023140005A (ja) 2023-10-04
TW202339025A (zh) 2023-10-01
US20230307361A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
KR100599218B1 (ko) 반도체장치
US8324741B2 (en) Layered chip package with wiring on the side surfaces
US20230282621A1 (en) Semiconductor device and method for manufacturing the same
US11515205B2 (en) Conductive structures for contacting a top electrode of an embedded memory device and methods of making such contact structures on an IC product
CN215220707U (zh) 半导体装置
TWI721316B (zh) 半導體裝置及其製造方法
CN210805772U (zh) 半导体装置
US9117775B2 (en) Alignment to multiple layers
US20060113637A1 (en) Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
US8603905B2 (en) Dual alignment strategy for optimizing contact layer alignment
US20210280545A1 (en) Semiconductor device and manufacturing method thereof
CN116844978A (zh) 半导体装置及其制造方法
CN113410199B (zh) 半导体存储装置及其制造方法
CN114639648A (zh) 半导体装置及其制造方法
US20230307396A1 (en) Semiconductor device, wafer, and wafer manufacturing method
KR100816211B1 (ko) 노광 정렬 개선을 위한 반도체 장치 형성 방법
JPH10189425A (ja) アライメント方法、アライメント精度測定方法及びアライメント測定用マーク
US20230411228A1 (en) Semiconductor device and method of manufacturing the same
US20220139841A1 (en) Semiconductor wafer and method for fabricating the same
KR100681679B1 (ko) 반도체 소자 제조 방법
CN117715434A (zh) 半导体装置及其制造方法
CN116325149A (zh) 半导体装置及其形成方法
KR20050075577A (ko) 웨이퍼 정렬 장치 및 그 방법
CN116825777A (zh) 半导体装置及半导体制造装置
KR20080007815A (ko) 반도체 소자의 오버레이 버니어

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination