TW202339025A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202339025A
TW202339025A TW111121314A TW111121314A TW202339025A TW 202339025 A TW202339025 A TW 202339025A TW 111121314 A TW111121314 A TW 111121314A TW 111121314 A TW111121314 A TW 111121314A TW 202339025 A TW202339025 A TW 202339025A
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
semiconductor device
array
metal
Prior art date
Application number
TW111121314A
Other languages
English (en)
Inventor
岩下康紀
荒井伸也
中塚圭祐
蘆立浩明
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202339025A publication Critical patent/TW202339025A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/80125—Bonding areas on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/80149—Aligning involving movement of a part of the bonding apparatus being the lower part of the bonding apparatus, i.e. holding means for the bodies to be connected, e.g. XY table
    • H01L2224/8015—Rotational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/80149—Aligning involving movement of a part of the bonding apparatus being the lower part of the bonding apparatus, i.e. holding means for the bodies to be connected, e.g. XY table
    • H01L2224/8016—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

實施方式提供一種能夠將基板彼此適宜地貼合的半導體裝置及其製造方法。根據一實施方式，半導體裝置的製造方法包含：以於第一基板上產生翹曲的方式，於所述第一基板上的多個第一區域各者形成第一金屬焊墊。所述方法更包含：於第二基板上的多個第二區域各者，介隔規定的圖案而形成第二金屬焊墊。所述方法更包含：於形成了所述第一金屬焊墊及所述第二金屬焊墊之後，將所述第一基板與所述第二基板貼合。此外，所述方法更包含：以於所述第二基板上的所述多個第二區域各者形成所述規定的圖案時，進行將所述多個第二區域各者中的所述規定的圖案的位置變更為於第一方向上向接近所述第二基板的中心的方向、變更為於第二方向上向遠離所述第二基板的中心的方向的修正。

Description

半導體裝置及其製造方法
[相關申請案] 本申請案享有以日本專利申請案2022-45836號（申請日：2022年3月22日）為基礎申請案的優先權。本申請案藉由參照該基礎申請案而包含基礎申請案的全部內容。 本發明的實施方式是有關於一種半導體裝置及其製造方法。
於將基板彼此貼合來製造半導體裝置的情況下，因至少任一個基板的翹曲，而有無法將基板彼此適宜地貼合的可能性。
[發明所欲解決之課題]
實施方式提供一種能夠將基板彼此適宜地貼合的半導體裝置及其製造方法。 [解決課題之手段]
根據一實施方式，半導體裝置的製造方法包含：以於第一基板上產生翹曲的方式，於所述第一基板上的多個第一區域各者形成第一金屬焊墊。所述方法更包含：於第二基板上的多個第二區域各者，形成規定的圖案，於形成有所述規定的圖案的所述第二基板上的所述多個第二區域各者，形成第二金屬焊墊。所述方法更包含：於形成了所述第一金屬焊墊及所述第二金屬焊墊之後，以形成有所述第一金屬焊墊的第一面與形成有所述第二金屬焊墊的第二面相向的方式，將所述第一基板與所述第二基板貼合。此外，所述方法更包含：於所述第二基板上的所述多個第二區域各者形成所述規定的圖案時，進行將所述多個第二區域各者中的所述規定的圖案的位置變更為於第一方向上向接近所述第二基板的中心的方向、變更為於第二方向上向遠離所述第二基板的中心的方向的修正。
以下，參照圖式對本發明的實施方式進行說明。於圖1～圖12中，對相同的結構標註相同的符號，並省略重覆的說明。
（第一實施方式） 圖1是表示第一實施方式的半導體裝置的結構的剖面圖。圖1的半導體裝置例如為三維記憶體。如後述般，圖1的半導體裝置是藉由將包含陣列區域1的陣列晶圓與包含電路區域2的電路晶圓貼合來製造。
陣列區域1包括：包含多個記憶體單元的記憶體單元陣列11、記憶體單元陣列11上的絕緣膜12、以及記憶體單元陣列11下的層間絕緣膜13。絕緣膜12例如是氧化矽膜（SiO 2膜）或氮化矽膜（SiN膜）。層間絕緣膜13例如是氧化矽膜或包含氧化矽膜與其他絕緣膜的積層膜。記憶體單元陣列11、絕緣膜12、層間絕緣膜13、或層間絕緣膜13內的結構物等為第一膜的例子。
電路區域2設置於陣列區域1下。符號S表示陣列區域1與電路區域2的邊界面（貼合面）。電路區域2包括層間絕緣膜14以及層間絕緣膜14下的基板15。層間絕緣膜14例如是氧化矽膜或包含氧化矽膜與其他絕緣膜的積層膜。基板15例如是矽（Si）基板等半導體基板。層間絕緣膜14、或層間絕緣膜14內的結構物等為第二膜的例子。基板15為第二基板的例子。
圖1示出了與基板15的表面平行且相互垂直的X方向及Y方向、以及與基板15的表面垂直的Z方向。該些X方向、Y方向及Z方向相互交叉。於本說明書中，將+Z方向作為上方向來處理，將-Z方向作為下方向來處理。-Z方向可與重力方向一致，亦可不一致。X方向為第一方向的例子，Y方向為第二方向的例子。
陣列區域1包括多條字元線WL以及源極線SL作為記憶體單元陣列11內的多個電極層。圖1示出了記憶體單元陣列11的階梯結構部21。各字元線WL經由接觸插塞22而與字元配線層23電性連接。貫通所述多條字元線WL的各柱狀部CL經由通孔插塞24而與位元線BL電性連接，且與源極線SL電性連接。源極線SL包含作為半導體層的下部層SL1以及作為金屬層的上部層SL2。
電路區域2包括多個電晶體31。各電晶體31包括介隔閘極絕緣膜而設置於基板15上的閘極電極32、以及設置於基板15內的未圖示的源極擴散層及汲極擴散層。另外，電路區域2包括：設置於該些電晶體31的閘極電極32、源極擴散層或汲極擴散層上的多個接觸插塞33、設置於該些接觸插塞33上且包含多條配線的配線層34、以及設置於配線層34上且包含多條配線的配線層35。
電路區域2更包括：設置於配線層35上且包含多條配線的配線層36、設置於配線層36上的多個通孔插塞37、以及設置於該些通孔插塞37上的多個金屬焊墊38。金屬焊墊38例如是包含Cu（銅）層的金屬層。電路區域2作為對陣列區域1的動作進行控制的控制電路（邏輯電路）發揮功能。該控制電路包括電晶體31等，且電性連接於金屬焊墊38。金屬焊墊38為第二金屬焊墊的例子。
陣列區域1包括設置於金屬焊墊38上的多個金屬焊墊41以及設置於金屬焊墊41上的多個通孔插塞42。另外，陣列區域1包括設置於該些通孔插塞42上且包含多條配線的配線層43以及設置於配線層43上且包含多條配線的配線層44。金屬焊墊41例如是包含Cu層的金屬層。所述位元線BL包含於配線層44。另外，所述控制電路經由金屬焊墊41、金屬焊墊38等而電性連接於記憶體單元陣列11，且經由金屬焊墊41、金屬焊墊38等對記憶體單元陣列11的動作進行控制。金屬焊墊41為第一金屬焊墊的例子。
陣列區域1更包括：設置於配線層44上的多個通孔插塞45、設置於該些通孔插塞45上或絕緣膜12上的金屬焊墊46、以及設置於金屬焊墊46上或絕緣膜12上的鈍化膜47。金屬焊墊46例如是包含Cu層的金屬層，且作為圖1的半導體裝置的外部連接焊墊（接合焊墊）發揮功能。鈍化膜47例如是包含氧化矽膜及氮化矽膜的積層絕緣膜，且具有使金屬焊墊46的上表面露出的開口部P。金屬焊墊46能夠經由該開口部P藉由接合導線、焊球、金屬凸塊等連接於安裝基板或其他裝置。
圖2是表示第一實施方式的柱狀部CL的結構的剖面圖。圖2示出了圖1所示的多個柱狀部CL中的一個。
如圖2所示，記憶體單元陣列11包括交替地積層於層間絕緣膜13（參照圖1）上的多條字元線WL與多個絕緣層51。字元線WL例如是包含W（鎢）層的金屬層。絕緣層51例如為氧化矽膜。
柱狀部CL依次包含阻擋絕緣膜52、電荷蓄積層53、隧穿絕緣膜54、通道半導體層55及芯絕緣膜56。電荷蓄積層53例如為氮化矽膜等絕緣膜，介隔阻擋絕緣膜52而形成於字元線WL及絕緣層51的側面。電荷蓄積層53亦可為多晶矽層等半導體層。通道半導體層55例如是多晶矽層，且介隔隧穿絕緣膜54而形成於電荷蓄積層53的側面。阻擋絕緣膜52、隧穿絕緣膜54及芯絕緣膜56例如是氧化矽膜或金屬絕緣膜。
圖3及圖4是表示第一實施方式的半導體裝置的製造方法的剖面圖。
圖3示出了包含多個陣列區域1的陣列晶圓W1以及包含多個電路區域2的電路晶圓W2。圖3的陣列晶圓W1的方向與圖1的陣列區域1的方向相反。於本實施方式中，藉由將陣列晶圓W1與電路晶圓W2貼合來製造半導體裝置。圖3示出了為了貼合而將方向反轉之前的陣列晶圓W1，圖1示出了為了貼合而將方向反轉並進行貼合及切割之後的陣列區域1。
於圖3中，符號S1表示陣列晶圓W1的上表面，符號S2表示電路晶圓W2的上表面。陣列晶圓W1包括設置於絕緣膜12下的基板16。基板16例如是矽基板等半導體基板。基板16為第一基板的例子。
於本實施方式中，首先，如圖3所示，於陣列晶圓W1的基板16上形成記憶體單元陣列11、絕緣膜12、層間絕緣膜13、階梯結構部21、金屬焊墊41等，於電路晶圓W2的基板15上形成層間絕緣膜14、電晶體31、金屬焊墊38等。例如，於基板16上依次形成通孔插塞45、配線層44、配線層43、通孔插塞42及金屬焊墊41。另外，於基板15上依次形成接觸插塞33、配線層34、配線層35、配線層36、通孔插塞37及金屬焊墊38。接下來，如圖4所示，以S1與S2相向的方式，藉由機械性壓力將陣列晶圓W1與電路晶圓W2貼合。藉此，層間絕緣膜13與層間絕緣膜14接著。接下來，對陣列晶圓W1及電路晶圓W2進行退火。藉此，金屬焊墊41與金屬焊墊38接合。以此方式將基板16與基板15介隔層間絕緣膜13、層間絕緣膜14貼合。
其後，藉由化學機械拋光（Chemical Mechanical Polishing，CMP）使基板15薄膜化，藉由CMP將基板16去除，然後將陣列晶圓W1及電路晶圓W2切斷成多個晶片。以此方式製造圖1的半導體裝置。再者，金屬焊墊46與鈍化膜47例如於基板15的薄膜化及基板16的去除之後形成於絕緣膜12上。
再者，於本實施方式中，將陣列晶圓W1與電路晶圓W2貼合，但亦可取而代之而將陣列晶圓W1彼此貼合。參照圖1～圖4所述的內容、或參照圖5～圖12後述的內容亦能夠應用於陣列晶圓W1彼此的貼合。
另外，圖1示出了層間絕緣膜13與層間絕緣膜14的邊界面、金屬焊墊41與金屬焊墊38的邊界面，但一般於所述退火後無法觀察到該些邊界面。然而，該些邊界面所在的位置例如可藉由對金屬焊墊41的側面或金屬焊墊38的側面的傾斜、或金屬焊墊41的側面與金屬焊墊38的位置偏移來推定。
另外，本實施方式的半導體裝置可於被切斷成多個晶片後的圖1的狀態下成為交易的對象，亦可於被切斷成多個晶片之前的圖4的狀態下成為交易的對象。圖1示出了晶片狀態的半導體裝置，圖4示出了晶圓狀態的半導體裝置。於本實施方式中，由一個晶圓狀的半導體裝置（圖4）製造多個晶片狀的半導體裝置（圖1）。
接下來，參照圖5～圖8，對本實施方式的將陣列晶圓W1與電路晶圓W2貼合的方法（貼合方法）的三個例子進行說明。
圖5的（a）～（c）是表示第一實施方式的貼合方法的第一例的平面圖及立體圖。
圖5的（a）示出了即將貼合之前的陣列晶圓W1。陣列晶圓W1包含多個晶片區域A1、以及設置於該些晶片區域A1之間的劃線區域B1。各晶片區域A1與一個陣列區域1對應。劃線區域B1具有將沿X方向延伸的多條直線與沿Y方向延伸的多條直線組合而成的形狀。圖5的（a）亦示出了陣列晶圓W1的中心C1以及陣列晶圓W1的凹口D1。於圖5的（a）中，凹口D1位於中心C1的-Y方向上。
圖5的（b）示出了即將貼合之前的電路晶圓W2。電路晶圓W2亦包含多個晶片區域A2、以及設置於該些晶片區域A2之間的劃線區域B2。各晶片區域A2與一個電路區域2對應。劃線區域B2具有將沿X方向延伸的多條直線與沿Y方向延伸的多條直線組合而成的形狀。圖5的（b）亦示出了電路晶圓W2的中心C2以及電路晶圓W2的凹口D2。於圖5的（b）中，凹口D2位於中心C2的-Y方向上。
圖5的（a）所示的箭頭Pa表示陣列晶圓W1內的各種結構物的設計上的位置與實際的位置的偏移。圖5的（a）示出了該些結構物的實際的位置相對於該些結構物的設計上的位置向右上移位的情況。該些結構物的例子為記憶體單元陣列11內的記憶體單元、或金屬焊墊41或通孔插塞45等（參照圖3等）。此種位置偏移例如有在半導體製造裝置存在某些問題的情況下產生的可能性。
與圖4同樣地，圖5的（c）示出了將陣列晶圓W1與電路晶圓W2貼合的情形。直線X1、直線Y1、直線Z1穿過陣列晶圓W1的中心C1，且分別沿X方向、Y方向及Z方向延伸。直線X2、直線Y2、直線Z2穿過電路晶圓W2的中心C2，且分別沿X方向、Y方向及Z方向延伸。陣列晶圓W1的凹口D1（未圖示）位於中心C1的-Y方向上，電路晶圓W2的凹口D2（未圖示）位於中心C2的-Y方向上。
圖5的（c）亦示出了陣列晶圓W1的表面（下表面）的區域100～區域104以及電路晶圓W2的表面（上表面）的區域200～區域204。區域100位於中心C1，且區域101、區域102、區域103、區域104分別位於區域100的+X方向、-X方向、+Y方向及-Y方向上。同樣地，區域200位於中心C2，且區域201、區域202、區域203、區域204分別位於區域200的+X方向、-X方向、+Y方向及-Y方向上。再者，區域100與區域101～區域104各者的距離、及區域200與區域201～區域204各者的距離均為相同的距離。區域100～區域104各者包含一個以上的金屬焊墊41，區域200～區域204各者包含一個以上的金屬焊墊38。區域100～區域104為第一區域的例子，區域200～區域204為第二區域的例子。
通常，將陣列晶圓W1與電路晶圓W2以區域100～區域104分別與區域200～區域204重疊的方式貼合。然而，於該例的陣列晶圓W1中，產生了如圖5的（a）所示般的位置偏移。因此，於將該例的陣列晶圓W1與電路晶圓W2貼合時，使電路晶圓W2的位置向箭頭Qa所示的方向平移移動。藉此，能夠以金屬焊墊41、金屬焊墊38（參照圖4等）相互相接的方式將陣列晶圓W1與電路晶圓W2貼合。此種平移移動修正能夠藉由在半導體製造裝置內使電路晶圓W2平移移動來實現。
圖6的（a）～（c）是表示第一實施方式的貼合方法的第二例的平面圖及立體圖。
圖6的（a）及圖6的（b）分別示出了即將貼合之前的陣列晶圓W1及電路晶圓W2。圖6的（a）所示的箭頭Pb表示陣列晶圓W1內的各種結構物的設計上的位置與實際的位置的偏移。圖6的（a）示出了該些結構物的實際的位置相對於該些結構物的設計上的位置逆時針移動的情況。此種位置偏移例如有在半導體製造裝置存在某些問題的情況下產生的可能性。
與圖4同樣地，圖6的（c）示出了將陣列晶圓W1與電路晶圓W2貼合的情形。於該例的陣列晶圓W1中，產生了如圖6的（a）所示般的位置偏移。因此，於將該例的陣列晶圓W1與電路晶圓W2貼合時，使電路晶圓W2的位置向箭頭Qb所示的方向旋轉。藉此，能夠以金屬焊墊41、金屬焊墊38相互相接的方式將陣列晶圓W1與電路晶圓W2貼合。此種旋轉修正能夠藉由在半導體製造裝置內使電路晶圓W2旋轉來實現。
圖7的（a）～（c）是表示第一實施方式的貼合方法的第三例的平面圖及立體圖。
圖7的（a）及圖7的（b）分別示出了即將貼合之前的陣列晶圓W1及電路晶圓W2。圖7的（a）所示的箭頭Pc表示陣列晶圓W1內的各種結構物的設計上的位置與實際的位置的偏移。圖7的（a）示出了該些結構物的實際的位置相對於該些結構物的設計上的位置向遠離中心C1的方向移動的情況。所述情況相當於實際的結構物較設計上的結構物放大。此種位置偏移例如有在光微影的曝光步驟中存在某些問題的情況下產生的可能性。
與圖4同樣地，圖7的（c）示出了將陣列晶圓W1與電路晶圓W2貼合的情形。於該例的陣列晶圓W1中，產生了如圖7的（a）所示般的位置偏移。因此，於製造該例的電路晶圓W2時，如箭頭Qc所示將電路晶圓W2內的各種結構物放大而形成。該些結構物的例子為電晶體31的閘極電極32、或接觸插塞33、或金屬焊墊38等（參照圖3等）。而且，將以此方式製造的電路晶圓W2與陣列晶圓W1貼合。藉此，能夠以金屬焊墊41、金屬焊墊38相互相接的方式將陣列晶圓W1與電路晶圓W2貼合。此種放大修正能夠藉由在製造電路晶圓W2時的曝光步驟中變更曝光倍率來實現。
第一例的平移移動修正、或第二例的旋轉修正是於電路晶圓W2的製造後，於將陣列晶圓W1與電路晶圓W2貼合時進行。另一方面，第三例的放大修正是於製造電路晶圓W2時進行。
圖8的（a）～（c）是表示第一實施方式的貼合方法的第三例的變形例的平面圖。
圖8的（a）示出了即將貼合之前的陣列晶圓W1。圖8的（a）所示的陣列晶圓W1與圖7的（a）所示的陣列晶圓W1相同。因此，圖8的（a）所示的箭頭Pc表示陣列晶圓W1內的各種結構物的設計上的位置與實際的位置的偏移。
圖8的（b）亦示出了即將貼合之前的陣列晶圓W1。圖8的（b）所示的箭頭Pd表示陣列晶圓W1內的各種結構物的設計上的位置與實際的位置的偏移。圖8的（b）示出了該些結構物的實際的位置相對於該些結構物的設計上的位置向接近中心C1的方向移動的情況。所述情況相當於實際的結構物較設計上的結構物縮小。此種位置偏移例如有在光微影的曝光步驟中存在某些問題的情況下產生的可能性。在此情況下，進行電路晶圓W2內的結構物的縮小修正來代替電路晶圓W2內的結構物的放大修正。藉此，能夠以金屬焊墊41、金屬焊墊38相互相接的方式將陣列晶圓W1與電路晶圓W2貼合。
圖8的（c）亦示出了即將貼合之前的陣列晶圓W1。圖8的（c）所示的箭頭Pe表示陣列晶圓W1內的各種結構物的設計上的位置與實際的位置的偏移。圖8的（c）示出了該些結構物的實際的位置相對於該些結構物的設計上的位置向接近中心C1的方向或遠離中心C1的方向移動的情況。例如，對於沿著X方向的位置，實際的位置相對於設計上的位置向接近中心C1的方向移動。另一方面，對於沿著Y方向的位置，實際的位置相對於設計上的位置向遠離中心C1的方向移動。此種位置偏移例如有在陣列晶圓W1具有翹曲的情況下產生的可能性。關於該情況下的電路晶圓W2內的結構物的位置修正，將於後面敘述。
圖9是示意性地表示第一實施方式的陣列晶圓W1所產生的翹曲的立體圖。
於本實施方式中，若如圖3所示般於基板16上形成記憶體單元陣列11、絕緣膜12、層間絕緣膜13等，則因記憶體單元陣列11、絕緣膜12、層間絕緣膜13等的影響而於基板16上產生翹曲。其結果，陣列晶圓W1如圖9所示般翹曲。但是，為了容易觀察圖式，而圖9將陣列晶圓W1所產生的翹曲圖示得較實際的翹曲大。
於圖9中，陣列晶圓W1（基板16）的翹曲是以沿著X方向的剖面中的翹曲的方向與沿著Y方向的剖面中的翹曲的方向相反的方式產生。例如，於穿過陣列晶圓W1的中心C1（參照圖8的（c）等）的XZ剖面中，圖9的陣列晶圓W1呈向下凸的形狀翹曲。另一方面，於穿過陣列晶圓W1的中心C1的YZ剖面中，圖9的陣列晶圓W1呈向上凸的形狀翹曲。因此，圖9的陣列晶圓W1的翹曲是以XZ剖面中的翹曲的方向與YZ剖面中的翹曲的方向相反的方式產生。
陣列晶圓W1的此種翹曲例如因字元線WL的影響而產生。與圖3同樣地，圖9示意性地示出了沿X方向延伸的字元線WL。字元線WL例如為包含W（鎢）層的金屬層。字元線WL的形狀於X方向與Y方向之間具有大的各向異性，因此導致陣列晶圓W1的翹曲。
圖10的（a）、（b）是表示第一實施方式的貼合方法的詳細情況的平面圖。圖10的（a）及圖10的（b）分別示出了俯視時的貼合前的陣列晶圓W1及電路晶圓W2的結構。
圖10的（a）示出了藉由在基板16上形成記憶體單元陣列11、絕緣膜12、層間絕緣膜13等而產生了翹曲的陣列晶圓W1。圖10的（a）所示的陣列晶圓W1的形狀與圖9所示的陣列晶圓W1的形狀相同。圖10的（a）示出了陣列晶圓W1的表面的各種區域的設計上的位置與現實的偏移的情況。於圖10的（a）中，區域100～區域104的位置分別因陣列晶圓W1所產生的翹曲而移位至區域100'～區域104'的位置。區域100～區域104的位置相當於設計上的位置，區域100'～區域104'的位置相當於實際的位置。例如，於設計上，設置於區域101內的金屬焊墊41實際上設置於區域101'內。區域100'～區域104'的形狀有時分別因翹曲而自區域100～區域104的形狀變形。
圖10的（a）所示的箭頭P1～箭頭P4分別表示區域101～104的位置與區域101'～104'的位置的偏移。區域101'相對於區域101向-X方向移位。區域102'相對於區域102向+X方向移位。區域103'相對於區域103向+Y方向移位。區域104'相對於區域104向-Y方向移位。因此，區域101'～區域104'的位置相對於區域101～區域104的位置，於沿著X方向的位置向接近中心C1的方向移位，於沿著Y方向的位置向遠離中心C1的方向移位。另一方面，區域100'的位置與區域100的位置一致。於本實施方式中，此種位置偏移是因陣列晶圓W1的翹曲而產生。
圖10的（b）示出了於基板15上形成對準標記M0～對準標記M4時的電路晶圓W2。於本實施方式中，於基板15內形成多個凹部，於該些凹部內埋入對準標記M0～對準標記M4，其後於基板15上介隔對準標記M0～對準標記M4而形成電晶體31或層間絕緣膜14（圖3）。此時，電路晶圓W2內的各種結構物的位置是以對準標記M0～對準標記M4的位置為基準而設定。該些結構物的例子為電晶體31的閘極電極32、或接觸插塞33、或金屬焊墊38等。對準標記M0～對準標記M4例如為由金屬形成的金屬圖案。對準標記M0～對準標記M4為規定的圖案的例子。
於本實施方式中，為了應對陣列晶圓W1的翹曲，於形成對準標記M0～對準標記M4時，使對準標記M0～對準標記M4的位置移位。圖10的（b）示出了使對準標記M0～對準標記M4的位置分別自區域200～區域204的位置移位至區域200'～區域204'的位置的情形。因此，區域200～區域204的位置分別相當於使對準標記M0～對準標記M4的位置移位之前的設計上的位置。另一方面，區域200'～區域204'的位置相當於使對準標記M0～對準標記M4的位置移位之後的實際的位置。區域200'～區域204'的形狀亦可分別自區域200～區域204的形狀變形。此種對準標記M0～對準標記M4的位置修正例如能夠藉由在基板15內形成對準標記M0～對準標記M4用的開口部時的曝光步驟中對曝光位置進行修正（變更）來實現。
圖10的（b）所示的箭頭Q1～箭頭Q4分別表示區域201～區域204的位置與區域201'～區域204'的位置的偏移。區域201'相對於區域201向-X方向移位。區域202'相對於區域202向+X方向移位。區域203'相對於區域203向+Y方向移位。區域204'相對於區域204向-Y方向移位。因此，區域201'～區域204'的位置相對於區域201～區域204的位置，於沿著X方向的位置向接近中心C2的方向移位，於沿著Y方向的位置向遠離中心C2的方向移位。另一方面，區域200'的位置與區域200的位置一致。如此，本實施方式的區域200～區域204的位置修正分別於與和區域200～區域204對應的區域100～區域104的位置偏移相同的方向上進行。藉此，能夠於降低陣列晶圓W1的翹曲的影響的方向上對電路晶圓W2的對準標記M0～對準標記M4的位置進行修正。
如上所述，電路晶圓W2內的各種結構物的位置是以對準標記M0～對準標記M4的位置為基準而設定。因此，當對準標記M0～對準標記M4的位置得到修正時，該些結構物的位置亦得到修正。藉此，即便於在陣列晶圓W1上產生翹曲的情況下，亦能夠以金屬焊墊41、金屬焊墊38相互相接的方式將陣列晶圓W1與電路晶圓W2貼合（圖4）。
再者，圖10的（b）示出了五個對準標記M0～M4，但電路晶圓W2內的對準標記的個數亦可為五個以外。對準標記例如配置於電路晶圓W2的劃線區域B2內（參照圖5的（b）等）。
另外，如上所述的翹曲亦可代替陣列晶圓W1而於電路晶圓W2上產生，亦可於陣列晶圓W1與電路晶圓W2此兩者上產生。但是，於本實施方式的半導體裝置中，由於陣列晶圓W1包含較電路晶圓W2多的金屬層，因此陣列晶圓W1與電路晶圓W2相比更容易翹曲。另外，對準標記的位置修正亦可代替電路晶圓W2的對準標記而適用於陣列晶圓W1的對準標記，亦可適用於電路晶圓W2與陣列晶圓W1此兩者的對準標記。另外，本實施方式的對準標記的位置修正亦可適用於將三塊以上的晶圓相互貼合的情況。
此處，對對準標記M0～對準標記M4的位置修正的進一步的詳細情況進行說明。
於本實施方式中，製造多塊陣列晶圓W1與多塊電路晶圓W2（圖3），將該些陣列晶圓W1中的一塊與該些電路晶圓W2中的一塊貼合（圖4）。藉此，製造出包含一塊陣列晶圓W1以及一塊電路晶圓W2的一塊貼合晶圓。於本實施方式中，藉由多次反覆進行此種貼合，可製造多塊貼合晶圓。
於本實施方式中，於製造N塊（N為2以上的整數）貼合晶圓時，首先製造一塊陣列晶圓W1，測量該陣列晶圓W1的翹曲。接下來，製造N-1塊陣列晶圓W1以及N塊電路晶圓W2。此時，基於所述翹曲的測量結果對電路晶圓W2的對準標記M0～對準標記M4的位置進行修正。藉此，能夠以金屬焊墊41、金屬焊墊38相互相接的方式將各貼合晶圓的陣列晶圓W1與電路晶圓W2貼合。
如此，於製造本實施方式的N塊貼合晶圓時，不對N塊陣列晶圓W1的全部翹曲進行測量，而僅對一塊陣列晶圓W1的翹曲進行測量。原因在於：該些陣列晶圓W1的結構相同，因此可認為該些陣列晶圓W1的翹曲態樣為相同的態樣。藉此，能夠減輕對翹曲進行測量的負擔。再者，作為翹曲的測量對象的陣列晶圓W1可為於貼合晶圓的製造中實際上被使用的晶圓，亦可為於貼合晶圓的製造中實際上未被使用的晶圓。
如此，在製造一塊陣列晶圓W1與一塊電路晶圓W2並貼合的情況下，可自該陣列晶圓W1測量翹曲，亦可自具有與該陣列晶圓W1相同結構的其他晶圓（陣列晶圓W1）測量翹曲。在此情況下，該電路晶圓W2的對準標記M0～對準標記M4的位置可基於前者的翹曲的測量結果進行修正，亦可基於後者的翹曲的測量結果進行修正。
再者，對準標記M0～對準標記M4的位置是否得到修正例如能夠藉由準備對準標記M0～對準標記M4的設計上的位置的資料，且測定對準標記M0～對準標記M4的實際的位置，並將所用紙的資料與所測定的結果進行比較來判定。另外，在設計上的四個對準標記M1～M4的位置距中心C2為等距離的情況下，能夠藉由對實際的四個對準標記M1～M4的位置是否距中心C2為等距離進行測定來判定是否進行了修正。
圖11的（a）、（b）及圖12的（a）、（b）是表示第一實施方式的半導體裝置的製造方法的剖面圖。本方法相當於製造圖3所示的電路晶圓W2的方法的一例。
首先，於基板15上形成抗蝕劑膜61，並藉由光微影及蝕刻於抗蝕劑膜61內形成開口部61a（圖11的（a））。其結果，基板15的上表面於開口部61a內露出。
接下來，使用抗蝕劑膜61作為遮罩，自開口部61a於基板15內形成對準標記62（圖11的（a））。對準標記62例如藉由在基板15內利用反應離子蝕刻（Reactive Ion Etching，RIE）形成開口部，並於該開口部內埋入對準標記62而形成。在此情況下，抗蝕劑膜61可於埋入對準標記62之前被去除。對準標記62相當於所述對準標記M0～對準標記M4中的任一者。對準標記62例如為鋁（Al）層、W（鎢）層、Cu（銅）層等金屬層。
本實施方式的對準標記62是藉由參照圖10的（b）所說明的方法形成。例如，基於陣列晶圓W1的翹曲的測量結果，光微影時的開口部61a的形成位置（曝光位置）得到修正。藉此，基板15的開口部的位置得到修正，其結果，對準標記62的位置得到修正。
接下來，於去除抗蝕劑膜61之後，於基板15及對準標記62上依次形成基底層63、被加工層64及抗蝕劑膜65（圖11的（b））。被加工層64例如是接觸插塞33用的金屬層、或配線層34～配線層36中的任一者、或通孔插塞37用的金屬層、或金屬焊墊38用的金屬層。
接下來，藉由光微影及蝕刻對抗蝕劑膜65進行圖案化（圖12的（a））。其結果，自抗蝕劑膜65形成圖案（抗蝕劑圖案）65a。圖12的（a）示出了對準標記62的位置修正的結果、即圖案65a的位置自符號R1的位置發生了變化的情形。
接下來，藉由使用抗蝕劑膜65作為遮罩的RIE對被加工層64進行加工（圖11的（b））。其結果，自被加工層64形成圖案64a。圖案64a例如為接觸插塞33、或配線層34～配線層36內的配線、或通孔插塞37或金屬焊墊38。圖12的（b）示出了圖案65a的位置修正的結果、即圖案64a的位置自符號R2的位置發生了變化的情形。其後，將抗蝕劑膜65去除。
以此方式製造本實施方式的電路晶圓W2。其後，將陣列晶圓W1與電路晶圓W2貼合（圖4），製造本實施方式的半導體裝置。
如上所述，於形成本實施方式的電路晶圓W2的對準標記M0～對準標記M4（62）時，進行將對準標記M0～對準標記M4的位置變更為於X方向上向接近中心C2的方向、變更為於Y方向上向遠離中心C2的方向的修正。因此，根據本實施方式，即便在陣列晶圓W1具有如圖9所示般的翹曲的情況下，亦能夠將陣列晶圓W1與電路晶圓W2適宜地貼合。
以上，對若干實施方式進行了說明，但該些實施方式是僅作為例子進行了提示，並非意圖限定發明的範圍。本說明書中說明的新穎的裝置及方法可藉由其他各種方式來實施。另外，可於不脫離發明的主旨的範圍內，對本說明書中說明的裝置及方法的方式進行各種省略、置換、變更。隨附的申請專利範圍及與其均等的範圍意圖包含發明的範圍或主旨中包含的此種方式或變形例。
1:陣列區域 2:電路區域 11:記憶體單元陣列 12:絕緣膜 13、14:層間絕緣膜 15、16:基板 21:階梯結構部 22、33:接觸插塞 23:字元配線層 24、37、42、45:通孔插塞 31:電晶體 32:閘極電極 34、35、36、43、44:配線層 38、41、46:金屬焊墊 47:鈍化膜 51:絕緣層 52:阻擋絕緣膜 53:電荷蓄積層 54:隧穿絕緣膜 55:通道半導體層 56:芯絕緣膜 61、65:抗蝕劑膜 61a、P:開口部 62、M0、M1、M2、M3、M4:對準標記 63:基底層 64:被加工層 64a、65a:圖案 100～104、100'～104'、200～204、200'～204':區域 A1、A2:晶片區域 B1、B2:劃線區域 BL:位元線 C1、C2:中心 CL:柱狀部 D1、D2:凹口 P1、P2、P3、P4、Pa、Pb、Pc、Pd、Pe、Q1、Q2、Q3、Q4、Qa、Qb、Qc:箭頭 R1、R2、S、S1、S2:符號 SL:源極線 SL1:下部層 SL2:上部層 W1:陣列晶圓 W2:電路晶圓 WL:字元線 X、Y、Z:方向 X1、X2、Y1、Y2、Z1、Z2:直線
圖1是表示第一實施方式的半導體裝置的結構的剖面圖。 圖2是表示第一實施方式的柱狀部的結構的剖面圖。 圖3是表示第一實施方式的半導體裝置的製造方法的剖面圖。 圖4是表示第一實施方式的半導體裝置的製造方法的剖面圖。 圖5的（a）～（c）是表示第一實施方式的貼合方法的第一例的平面圖及立體圖。 圖6的（a）～（c）是表示第一實施方式的貼合方法的第二例的平面圖及立體圖。 圖7的（a）～（c）是表示第一實施方式的貼合方法的第三例的平面圖及立體圖。 圖8的（a）～（c）是表示第一實施方式的貼合方法的第三例的變形例的平面圖。 圖9是示意地表示第一實施方式的陣列晶圓所產生的翹曲的立體圖。 圖10的（a）、（b）是表示第一實施方式的貼合方法的詳細情況的平面圖。 圖11的（a）、（b）是表示第一實施方式的半導體裝置的製造方法的剖面圖。 圖12的（a）、（b）是表示第一實施方式的半導體裝置的製造方法的剖面圖。
1:陣列區域
2:電路區域
11:記憶體單元陣列
12:絕緣膜
13、14:層間絕緣膜
15:基板
21:階梯結構部
22、33:接觸插塞
23:字元配線層
24、37、42、45:通孔插塞
31:電晶體
32:閘極電極
34、35、36、43、44:配線層
38、41、46:金屬焊墊
47:鈍化膜
BL:位元線
CL:柱狀部
P:開口部
S:符號
SL:源極線
SL1:下部層
SL2:上部層
WL:字元線
X、Y、Z:方向

Claims (13)

  1. 一種半導體裝置的製造方法，包含： 以於第一基板上產生翹曲的方式，於所述第一基板上的多個第一區域各者形成第一金屬焊墊， 於第二基板上的多個第二區域各者形成規定的圖案， 於形成有所述規定的圖案的所述第二基板上的所述多個第二區域各者形成第二金屬焊墊， 於形成了所述第一金屬焊墊及所述第二金屬焊墊之後，以形成有所述第一金屬焊墊的第一面與形成有所述第二金屬焊墊的第二面相向的方式，將所述第一基板與所述第二基板貼合， 更包含： 當於所述第二基板上的所述多個第二區域各者形成所述規定的圖案時，進行將所述多個第二區域各者中的所述規定的圖案的位置變更為於第一方向上向接近所述第二基板的中心的方向、變更為於第二方向上向遠離所述第二基板的中心的方向的修正。
  2. 如請求項1所述的半導體裝置的製造方法，更包含：於將所述第一基板與所述第二基板貼合之前，於所述第一基板上形成包括所述第一金屬焊墊的第一膜，於所述第二基板上形成包括所述第二金屬焊墊的第二膜。
  3. 如請求項2所述的半導體裝置的製造方法，其中，所述第一膜包括記憶體單元陣列，所述第二膜包括對所述記憶體單元陣列進行控制的電路。
  4. 如請求項1至請求項3中任一項所述的半導體裝置的製造方法，其中，所述第一基板的翹曲以沿著所述第一方向的剖面中的翹曲的方向與沿著所述第二方向的剖面中的翹曲的方向為相反方向的方式產生。
  5. 如請求項1至請求項3中任一項所述的半導體裝置的製造方法，其中，所述第一方向及所述第二方向與所述第二基板的表面平行且相互垂直。
  6. 如請求項1至請求項3中任一項所述的半導體裝置的製造方法，其中，所述規定的圖案形成於所述第二基板內。
  7. 如請求項1至請求項3中任一項所述的半導體裝置的製造方法，其中，所述規定的圖案由金屬形成。
  8. 如請求項1至請求項3中任一項所述的半導體裝置的製造方法，其中，所述規定的圖案為對準標記。
  9. 如請求項8所述的半導體裝置的製造方法，其中，所述第二金屬焊墊的位置是以所述對準標記的位置為基準而設定。
  10. 如請求項1至請求項3中任一項所述的半導體裝置的製造方法，其中，所述規定的圖案的位置是基於所述第一基板的翹曲的測量結果來修正。
  11. 如請求項1至請求項3中任一項所述的半導體裝置的製造方法，其中，所述規定的圖案的位置是基於與所述第一基板不同且形成有與所述第一膜相同的膜的基板的翹曲的測量結果來修正。
  12. 一種半導體裝置，包括： 第二基板； 第二金屬焊墊，設置於所述第二基板上的多個第二區域各者，並介隔規定的圖案而設置於所述第二基板的上方； 第一金屬焊墊，設置於所述第二金屬焊墊上；以及 第一基板，設置於所述第一金屬焊墊的上方，具有翹曲，且所述第一金屬焊墊設置於所述第一基板下的多個第一區域各者， 所述多個第二區域各者中的所述規定的圖案的位置於第一方向上向接近所述第二基板的中心的方向移位，於第二方向上向遠離所述第二基板的中心的方向移位。
  13. 如請求項12所述的半導體裝置，更包括： 第二膜，設置於所述第二基板上，包括所述第二金屬焊墊；以及 第一膜，設置於所述第二膜上，包括所述第一金屬焊墊， 所述第一基板設置於所述第一膜上。
TW111121314A 2022-03-22 2022-06-08 半導體裝置及其製造方法 TW202339025A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-045836 2022-03-22
JP2022045836A JP2023140005A (ja) 2022-03-22 2022-03-22 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW202339025A true TW202339025A (zh) 2023-10-01

Family

ID=88096382

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121314A TW202339025A (zh) 2022-03-22 2022-06-08 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20230307361A1 (zh)
JP (1) JP2023140005A (zh)
CN (1) CN116844978A (zh)
TW (1) TW202339025A (zh)

Also Published As

Publication number Publication date
JP2023140005A (ja) 2023-10-04
US20230307361A1 (en) 2023-09-28
CN116844978A (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
TWI750576B (zh) 半導體裝置及其製造方法
US11515205B2 (en) Conductive structures for contacting a top electrode of an embedded memory device and methods of making such contact structures on an IC product
TWI782396B (zh) 半導體裝置及其製造方法
TWI721316B (zh) 半導體裝置及其製造方法
TWI782400B (zh) 半導體裝置及其製造方法
US9508559B2 (en) Semiconductor wafer and method for manufacturing semiconductor device
US11239204B2 (en) Bonded assembly containing laterally bonded bonding pads and methods of forming the same
KR20170042085A (ko) 반도체 장치의 제조방법
TW202339025A (zh) 半導體裝置及其製造方法
TWI787842B (zh) 半導體裝置及其製造方法
JP2007173325A (ja) 半導体装置の製造方法
JP2010087273A (ja) 電子デバイス及びその製造方法
TWI824570B (zh) 半導體裝置、晶圓及晶圓之製造方法
TWI767747B (zh) 半導體裝置及其製造方法
US20230411228A1 (en) Semiconductor device and method of manufacturing the same
US11152345B2 (en) Method for manufacturing semiconductor device
US20230395499A1 (en) Semiconductor device and method of manufacturing the same
TW202312366A (zh) 半導體裝置及其製造方法