CN116827324A - 栅极驱动电路和电力转换装置 - Google Patents

Abstract

本发明涉及栅极驱动电路和电力转换装置。提供虽然具备栅极箝位电路但能抑制电路规模的增大的栅极驱动电路及电力转换装置。栅极驱动电路驱动绝缘栅型半导体开关元件(SW1)，其中，该栅极驱动电路具备：截止栅极电路(30)，经由栅极电阻(Rg)与绝缘栅型半导体开关元件的栅极端子连接，输入截止驱动信号(A)，根据截止驱动信号，使绝缘栅型半导体开关元件关断；以及栅极箝位电路(100)，具有将绝缘栅型半导体开关元件中的栅极端子与基准电位端子之间短路的开关元件(SW2)和驱动开关元件的驱动电路部(101)，驱动电路部输入截止驱动信号，驱动开关元件。

Description

栅极驱动电路和电力转换装置

技术领域

本发明涉及驱动开关元件的栅极驱动电路以及具备驱动主开关元件的栅极驱动电路的电力转换装置。

背景技术

在IGBT、MOSFET那样的绝缘栅型的半导体开关元件中，在截止状态下，若施加急剧的电压，则由于反馈电容的影响，栅极电压上升。因此，半导体开关元件有可能临时导通。

在电力转换装置的主电路中，在环流电流流过上下臂的一个臂的二极管时，若另一个臂的半导体开关元件接通，则在一个臂中，二极管恢复，并且对半导体开关元件施加急剧的电压。在该情况下，若一个臂的半导体开关元件临时导通，则主电路的电力损失增大。

作为防止这样的半导体开关元件的导通的现有技术，已知专利文献1所记载的技术。

在该现有技术中，在IGBT的栅极驱动电路设有MOSFET，其在IGBT截止的期间，将IGBT的栅极与发射极之间短路，对栅极电压进行箝位。

现有技术文献

专利文献

专利文献1：日本特开2006-296119号公报

发明内容

发明要解决的问题

在上述现有技术中，为了驱动作为栅极箝位用的开关元件的MOSFET，使用需要电源电路的驱动电路。因此，栅极驱动电路的电路规模变大。

因此，本发明提供虽然具备栅极箝位电路但是能够抑制电路规模的增大的栅极驱动电路以及电力转换装置。

用于解决问题的方案

为了解决上述课题，本发明的栅极驱动电路驱动绝缘栅型半导体开关元件，其特征在于，该栅极驱动电路具备：截止栅极电路，经由栅极电阻与绝缘栅型半导体开关元件的栅极端子连接，输入截止驱动信号，根据截止驱动信号，使绝缘栅型半导体开关元件关断；以及栅极箝位电路，具有将绝缘栅型半导体开关元件中的栅极端子与基准电位端子之间短路的开关元件和驱动开关元件的驱动电路部，驱动电路部输入截止驱动信号，驱动开关元件。

另外，本发明的电力转换装置具有由包含绝缘栅型半导体开关元件的臂的串联连接构成的支路和驱动绝缘栅型半导体开关元件的栅极驱动电路，其中，栅极驱动电路是上述本发明的栅极驱动电路。

发明的效果

根据本发明，虽然具备栅极箝位电路但是能够抑制栅极驱动电路、电力转换装置的电路规模的增大。

附图说明

图1是表示作为实施方式的栅极驱动电路的结构的电路图。

图2是表示作为实施例1的栅极驱动电路中的截止栅极电路和栅极箝位电路的结构的电路图。

图3是表示实施例1的电路动作的时序图。

图4是表示作为实施例1的变形例的栅极驱动电路中的栅极箝位电路的结构的电路图。

图5是表示作为实施例2的栅极驱动电路中的截止栅极电路和栅极箝位电路的结构的电路图。

图6是表示实施例2的电路动作的时序图。

图7是表示作为实施例2的变形例的栅极驱动电路中的栅极箝位电路的结构的电路图。

图8是表示作为实施例3的电力转换装置的结构的电路图。

附图标记说明

10：信号生成电路，20：导通栅极电路，30：截止栅极电路，58：三相交流电动机，60：电力转换装置，70：直流电源，100：栅极箝位电路，101：驱动电路部。

具体实施方式

图1是表示作为本发明的实施方式的栅极驱动电路的结构的电路图。

图1所示的栅极驱动电路具有将构成电力转换装置的主电路的n沟道型的绝缘栅极双极型晶体管SW1(以下，记为“IGBT(SW1)”)接通的导通栅极电路20和将IGBT(SW1)关断的截止栅极电路30。导通栅极电路20输出的导通栅极电压和截止栅极电路30输出的截止栅极电压经由栅极电阻Rg向IGBT(SW1)的栅极供给。

导通栅极电路20从栅极电源V_G生成导通栅极电压。在本实施方式中，截止栅极电路30输出的截止栅极电压为0V。

信号生成电路10根据来自未图示的控制电路的导通·截止指令信号S，从信号用电源V_S生成驱动导通栅极电路20的导通驱动信号B和驱动截止栅极电路30的截止驱动信号A。

需要说明的是，栅极电源V_G和信号用电源V_S也可以是相同的电源。

如图1所示，本实施方式的栅极驱动电路具有对IGBT(SW1)的栅极电压进行箝位的栅极箝位电路100。栅极箝位电路100由将作为IGBT(SW1)的控制端子的栅极端子与作为基准电位端子的发射极端子之间短路的开关元件即n沟道MOS场效应晶体管SW2(以下，记为“NMOS(SW2))”和驱动NMOS(SW2)的驱动电路部101构成。

驱动电路部101与截止栅极电路30一起输入截止驱动信号A。驱动电路部101在IGBT(SW1)成为截止状态时，通过截止驱动信号A的电力而动作，将NMOS(SW2)接通。由此，IGBT(SW1)的栅极电压被NMOS(SW2)箝位。

根据本实施方式，栅极箝位电路100中的驱动电路部101输入截止栅极电路30的截止驱动信号A，通过该截止驱动信号A的电力而动作。即，栅极箝位电路100即使不与电源电路连接，即没有来自电源电路的电力供给，也能够动作。因而，根据本实施方式，虽然具备栅极箝位电路，但是能够抑制栅极驱动电路的电路规模的增大。

需要说明的是，栅极箝位电路100在IGBT(SW1)处于截止状态时将IGBT(SW1)的栅极电压箝位，因此防止栅极箝位电路100的动作对IGBT(SW1)的关断特性(关断时间、关断损失等)的影响。

本实施方式的栅极驱动电路不限于IGBT，能够应用于构成电力转换装置的主电路的绝缘栅型半导体开关元件，例如功率MOS场效应晶体管等。

以下，通过下述的实施例，使用附图对本发明的实施方式进行说明。在各图(包括前述的图1)中，附图标记相同的部件表示相同的结构要件或者具备类似的功能的结构要件。

[实施例1]

图2是表示作为本发明的实施例1的栅极驱动电路中的截止栅极电路和栅极箝位电路的结构的电路图。

截止栅极电路30具备n沟道型的MOS场效应晶体管SWoff(以下，“NMOS(SWoff)”)作为生成截止栅极电压的开关元件。

栅极电阻Rg的一端与NMOS(SWoff)的漏极端子连接，栅极电阻Rg的另一端与IGBT(SW1)的栅极端子连接。即，NMOS(SWoff)的漏极端子经由栅极电阻Rg与IGBT(SW1)的栅极端子连接。NMOS(SWoff)的源极端子与IGBT(SW1)的发射极端子连接。截止驱动信号A被向NMOS(SWoff)的栅极端子输入。

在本实施例1中，信号生成电路10由将作为IGBT(SW1)的输出端子的集电极端子与作为基准电位端子的发射极端子之间的电压Vce作为电源(图1中的“V_S”)的CMOS电路构成。需要说明的是，信号生成电路10的电源不限于Vce，也可以由电源电路供给。

如图2所示，在本实施例1中，栅极箝位电路100中的驱动电路部101由反转电路(以下，记为“CMOS反转电路”)构成，该反转电路由互补型MOS场效应晶体管电路构成。

该CMOS反转电路由p沟道型的MOS场效应晶体管QP(以下，记为“PMOS(QP)”)和n沟道型的MOS场效应晶体管QN(以下，记为“NMOS(QN)”)构成。

PMOS(QP)和NMOS(QN)通过连接各漏极端子而串联连接。截止驱动信号A被向PMOS(QP)的源极端子输入。NMOS(QN)的源极端子与NMOS(SWoff)的源极端子和IGBT(SW1)的发射极端子连接。PMOS(QP)的栅极端子和NMOS(QN)的栅极端子相互连接，构成共用栅极端子。该共用栅极端子与IGBT(SW1)的栅极端子和栅极电阻Rg的连接点连接。PMOS(QP)和NMOS(QN)的串联连接点与NMOS(SW2)的栅极端子连接。

PMOS(QP)和NMOS(QN)的共用栅极端子成为CMOS反转电路的输入端子IN。因而，IGBT(SW1)的栅极端子与发射极端子之间的电压Vge被向CMOS反转电路的输入端子IN输入。另外，PMOS(QP)和NMOS(QN)的串联连接点成为CMOS反转电路的反转输出端子OUT。因而，NMOS(SW2)由CMOS反转电路的反转输出驱动。

在本实施例1中，IGBT(SW1)通过经由由截止驱动信号A接通的NMOS(SWoff)和栅极电阻Rg对IGBT(SW1)的栅极·发射极间电容的电荷进行放电而关断。此时，Vge向0V降低。因此，CMOS反转电路的输入端子IN的电压电平从高电平(＝导通栅极电路20(图1)的输出电压)转变为低电平。因而，CMOS反转电路的输出端子OUT的电压电平从低电平(＝0V)反转为高电平(截止驱动信号A的电压电平)。由此，NMOS(SW2)接通，因此IGBT(SW1)的栅极电压被箝位。

通过将CMOS反转电路的反转阈值电压(Vth2)设为IGBT(SW1)的栅极阈值电压Vth1以下(Vth2≤Vth1)，栅极箝位电路100在IGBT(SW1)的关断后动作，对IGBT(SW1)的栅极电压进行箝位。因而，防止栅极箝位电路100的动作对IGBT(SW1)的关断特性(关断时间、关断损失等)的影响。需要说明的是，Vth2比截止驱动信号A的电压小。

需要说明的是，优选的是，使CMOS反转电路的反转阈值电压(Vth2)比IGBT(SW1)的栅极阈值电压Vth1低(Vth2<Vth1)。由此，栅极箝位电路100在IGBT(SW1)的关断后可靠地对IGBT(SW1)的栅极电压进行箝位。

图3是表示本实施例1的电路动作的时序图。

图3中的时序图从上到下表示截止驱动信号A、IGBT(SW1)的栅极端子与发射极端子之间的电压Vge(构成驱动电路部101的CMOS反转电路的输入电压(IN))、IGBT(SW1)的集电极端子与发射极端子之间的电压Vce、IGBT(SW1)的集电极电流Ic、构成驱动电路部101的CMOS反转电路的反转输出电压(OUT)、栅极箝位电路中的NMOS(SW2)的导通·截止状态、NMOS(SW2)的漏极电流Id。

需要说明的是，在电压和电流的时序图中，表示电压和电流的电平的高(H)和低(L)。

在时刻t1，若从信号生成电路10输出截止驱动信号A，则IGBT(SW1)的Vge开始从高电平(＝导通栅极电路20(图1)的输出电压)向低电平(＝0V)衰减。如上所述，Vge通过IGBT(SW1)的栅极·发射极间电容(Cge(未图示))的电荷经由利用截止驱动信号A而接通的截止栅极电路30中的NMOS(SWoff)和栅极电阻Rg放电而衰减。因而，Vge以与Rg和Cge相应的时间常数衰减。

在时刻t2，若Vge减少至IGBT(SW1)的栅极阈值电压Vth1，则IGBT(SW1)关断，Ic被切断。在时刻t2以后，IGBT(SW1)成为截止状态，对IGBT(SW1)施加主电路电源的电压作为Vce。

在时刻t3，若Vge减少至构成驱动电路部101的CMOS反转电路的反转阈值电压(Vth2)，则CMOS反转电路的输出端子OUT的电压从低电平(＝0V)转变为高电平(＝截止驱动信号A的电压)。由此，栅极箝位电路100中的NMOS(SW2)接通，因此IGBT(SW1)的栅极电压被箝位。在本实施例1中，如图3中所示，Vth2比Vth1小。由此，在IGBT(SW1)关断之后的时机，IGBT(SW1)的栅极电压可靠地被箝位。

在时刻t4，信号生成电路10(图1)结束截止驱动信号A的输出，并且开始向导通栅极电路20(图1)输出导通驱动信号B。此时，伴随着截止驱动信号A从高电平变为低电平(＝0V)，CMOS反转电路的输出端子OUT的电压从高电平转变为低电平(＝0V)。由此，栅极箝位电路100中的NMOS(SW2)关断，因此栅极箝位电路100对IGBT(SW1)的栅极电压的箝位停止。

另外，在时刻t4，通过由从信号生成电路10输出的导通驱动信号B(图1)驱动的导通栅极电路20(图1)的输出电压，IGBT(SW1)的栅极·发射极间电容(Cge(未图示))被充电。因此，IGBT(SW1)的Vge从低电平(＝0V)向高电平(＝导通栅极电路20(图1)的输出电压)增加。

在时刻t5，若Vge增加至IGBT(SW1)的栅极阈值电压Vth1，则IGBT(SW1)接通，流过Ic。

在此，如在图3中用双点划线所示的那样，设想在IGBT(SW1)的截止状态(t3～t4)下，在时刻tr，Vce急剧增加的情况。在该情况下，与Vce的时间变化率(dVce/dt)相应的大小的电流流过IGBT(SW1)的反馈电容(即集电极·栅极间的寄生电容)。此时，在本实施例中，在IGBT(SW1)的截止状态(t3～t4)下，栅极箝位电路100中的NMOS(SW2)为ON状态，因此如图3的Id(双点划线)所示，流过反馈电容的电流被NMOS(SW2)旁路。由此，防止Vge的上升，因此防止IGBT(SW1)临时导通。

如上所述，根据本实施例1，在栅极箝位电路100中，构成驱动NMOS(SW2)的驱动电路部101的反转电路输入驱动截止栅极电路30的截止驱动信号A。通过该截止驱动信号A的电力，驱动电路部101不具有电源电路而进行动作。因而，根据本实施例1，虽然具备栅极箝位电路，但是能够抑制栅极驱动电路的电路规模的增大。

图4是表示作为实施例1的一变形例的栅极驱动电路中的栅极箝位电路的结构的电路图。以下，对与实施例1(图2)不同的方面进行说明。

在本变形例中，栅极箝位电路100中的驱动电路部101由反转电路构成。该反转电路与实施例1(图2)不同，由n沟道型的MOS场效应晶体管QN(以下，记为“NMOS(QN)”)和负荷电阻RL的串联连接电路构成。

如图4所示，通过连接NMOS(QN)的漏极端子与负荷电阻RL的一端，从而串联连接负荷电阻RL和NMOS(QN)。在负荷电阻RL的另一端输入有截止驱动信号A。NMOS(QN)的栅极端子成为反转电路的输入端子，并且负荷电阻RL和NMOS(QN)的串联连接点成为反转电路的反转输出端子OUT。

本变形例的电路动作与实施例1是同样的(参照图3)。

根据本变形例，与实施例1同样地，虽然具备栅极箝位电路，但是能够抑制栅极驱动电路的电路规模的增大。

[实施例2]

图5是表示作为本发明的实施例2的栅极驱动电路中的截止栅极电路和栅极箝位电路的结构的电路图。以下，主要对与实施例1(图2)不同的方面进行说明。

在本实施例2中，栅极箝位电路100中的驱动电路部101由延迟电路(以下，记为“CR延迟电路”)构成，该延迟电路由电阻R和电容器C构成。

如图5所示，在该CR延迟电路中，电阻R的一端与电容器C的一端连接，从而电阻R与电容器C串联连接。在电阻R的另一端输入有截止驱动信号A。即，电阻R的另一端成为输入端子IN。电容器C的另一端与NMOS(SW2)的源极端子连接。电阻R和电容器C的串联连接点成为输出延迟后的截止驱动信号A的输出端子OUT。

需要说明的是，在电阻R的一端(输入端子IN)和另一端(输出端子OUT)分别连接有二极管D的阴极端子和阳极端子。即，二极管D在流过电容器C的放电电流的方向上与电阻R并联连接。由此，在栅极箝位结束时，能够不管CR延迟电路的时间常数如何都迅速地使电容器C放电。

在本实施例2中，NMOS(SW2)由根据CR延迟电路的时间常数将驱动截止栅极电路30的截止驱动信号A延迟而得到的驱动信号驱动。由此，在IGBT(SW1)的截止状态下，IGBT(SW1)的栅极电压被箝位。

根据本实施例2，CR延迟电路不具有电源电路而通过截止驱动信号A的电力进行动作。另外，二极管D通过栅极箝位时的电容器C的充电电压进行动作。因而，根据本实施例2，虽然具备栅极箝位电路，但是能够抑制栅极驱动电路的电路规模的增大。

图6是表示本实施例2的电路动作的时序图。

图6中的时序图从上到下表示截止驱动信号A(构成驱动电路部101的CR延迟电路的输入电压(IN))、IGBT(SW1)的栅极端子与发射极端子之间的电压Vge、IGBT(SW1)的集电极端子与发射极端子之间的电压Vce、IGBT(SW1)的集电极电流Ic、构成驱动电路部101的CR延迟电路的输出电压(OUT)、栅极箝位电路中的NMOS(SW2)的导通·截止状态、NMOS(SW2)的漏极电流Id。

以下，主要对与实施例1(图3)不同的方面进行说明。

与实施例1同样地，在时刻t1，若从信号生成电路10输出截止驱动信号A，则IGBT(SW1)的Vge开始从高电平(＝导通栅极电路20(图1)的输出电压)朝向低电平(＝0V)衰减。

另外，在本实施例2中，如图6所示，在时刻t1，若CR延迟电路输入截止驱动信号A，则与CR延迟电路的时间常数相应地，CR延迟电路的输出电压(OUT)增加。

与实施例1同样地，在时刻t2，若Vge减少至IGBT(SW1)的栅极阈值电压Vth1，则IGBT(SW1)关断，Ic被切断。在时刻t2以后，IGBT(SW1)成为截止状态，在IGBT(SW1)被施加主电路电源的电压作为Vce。

在时刻t3，若CR延迟电路的输出电压(OUT)增加至NMOS(SW2)的栅极阈值电压Vth3，则NMOS(SW2)从OFF状态转变为ON状态。由此，从截止驱动信号A的上升时刻(t1)起延迟了时间td之后，IGBT(SW1)的栅极电压被箝位。即，在IGBT(SW1)的截止状态下，IGBT(SW1)的栅极电压被箝位。需要说明的是，Vth3比截止驱动信号A的电压小。

时刻t3以后的电路动作以及图6中的时刻tr时的电路动作与实施例1(图3)是同样的。

在本实施例2中，CR延迟电路的时间常数是比IGBT(SW1)的关断时间大的值。由此，能够在IGBT(SW1)的关断后，开始IGBT(SW1)的栅极电压的箝位。因而，防止栅极箝位电路100的动作对IGBT(SW1)的关断特性的影响。

优选的是，基于截止驱动信号A的电压、NMOS(SW2)的栅极阈值电压Vth3以及IGBT(SW1)的关断时间，设定CR延迟电路的时间常数，使得CR延迟电路的输出电压(OUT)在从增加开始时刻(t1)经过了IGBT(SW1)的关断时间的时刻等于Vth3。在该情况下，例如，若考虑CR串联电路的过渡响应，则能够设定时间常数。由此，能够在IGBT(SW1)的关断后，可靠地开始IGBT(SW1)的栅极电压的箝位。

在本实施例2中，NMOS(SW2)由根据CR延迟电路的时间常数将驱动截止栅极电路30的截止驱动信号A延迟而得到的驱动信号驱动。由此，在IGBT(SW1)的截止状态下，IGBT(SW1)的栅极电压被箝位。

根据本实施例2，CR延迟电路不具有电源电路而通过截止驱动信号A的电力进行动作。另外，二极管D通过栅极箝位时的电容器C的充电电压进行动作。因而，根据本实施例2，虽然具备栅极箝位电路，但是能够抑制栅极驱动电路的电路规模的增大。

如上所述，根据本实施例2，在栅极箝位电路100中构成驱动NMOS(SW2)的驱动电路部101的CR延迟电路输入驱动截止栅极电路30的截止驱动信号A。通过该截止驱动信号A的电力，驱动电路部101不具有电源电路而进行动作。因而，根据本实施例2，虽然具备栅极箝位电路，但是能够抑制栅极驱动电路的电路规模的增大。

图7是表示作为实施例2的一变形例的栅极驱动电路中的栅极箝位电路的结构的电路图。以下，对与实施例2(图5)不同的方面进行说明。

在本变形例中，栅极箝位电路100中的驱动电路部101由延迟电路构成，该延迟电路由多个(其中，偶数个)CMOS反转电路的串联连接构成。

如图7所示，第m级(m为自然数：1≤m≤2n(n为自然数))的CMOS反转电路由p沟道型的MOS场效应晶体管QPm(以下，记为“PMOS(QPm)”)和n沟道型的MOS场效应晶体管QNm(以下，记为“NMOS(QNm)”)构成。

PMOS(QPm)和NMOS(QNm)通过连接各漏极端子而串联连接。PMOS(QPm)的栅极端子和NMOS(QNm)的栅极端子相互连接，构成共用栅极端子。该共用栅极端子成为第m级的CMOS电路的输入端子。另外，PMOS(QPm)和NMOS(QNm)的串联连接点成为第m级的CMOS反转电路的反转输出端子。

通过将第m+1级的CMOS反转电路的输入端子和第m级的CMOS反转电路的输出端子连接，从而2n个CMOS反转电路串联连接。需要说明的是，2n个PMOS(QPm)的各源极端子相互连接，并且与延迟电路的输入端子IN连接。另外，2n个NMOS(QNm)的各源极端子相互连接，并且与NMOS(SW2)(参照图5)的源极端子连接。

第1级的CMOS电路的输入端子成为延迟电路的输入端子IN，第2n级的CMOS反转电路的输出端子成为延迟电路的输出端子OUT。若在输入端子输入截止驱动信号A，则根据CMOS反转电路的个数将截止驱动信号A延迟后的信号从输出端子OUT输出。

在本变形例中，CMOS反转电路的个数为偶数个，因此从输出端子OUT输出的信号是非反转信号。因而，通过利用从输出端子OUT输出的信号驱动NMOS(SW2)，在IGBT(SW1)的截止状态下，IGBT(SW1)的栅极电压被箝位。

本变形例的电路动作除了构成驱动电路部101的延迟电路的输出电压(OUT)之外，与实施例2是同样的(参照图6)。

在本变形例中，构成驱动电路部101的延迟电路的输出电压(OUT)与前述的图6所示的NMOS(SW2)的导通·截止状态的时序图同样地，在时刻t3上升。

图6所示的、从截止驱动信号A上升的时刻t1到NMOS(SW2)转变为ON状态的时刻t3为止的时间td在本变形例中通过由2n个CMOS电路构成的延迟电路的延迟时间来设定。通过使延迟电路的延迟时间比IGBT(SW1)的关断时间大，从而可靠地在IGBT(SW1)的关断后将IGBT(SW1)的栅极电压箝位。因而，防止栅极箝位电路100的动作对IGBT(SW1)的关断特性的影响。

本实施例中的延迟电路不具有电源电路而通过截止驱动信号A的电力进行动作。因而，根据本变形例，与实施例2同样地，虽然具备栅极箝位电路，但是能够抑制栅极驱动电路的电路规模的增大。

[实施例3]

图8是表示作为本发明的实施例3的电力转换装置的结构的电路图。

电力转换装置60具备与交流的相数相应量的支路，在本发明中具备三个支路，所述支路是串联连接了2个将IGBT和续流二极管并联连接而成的臂。

IGBT(SW11)与续流二极管D11被并联连接的U相用上臂和IGBT(SW12)与续流二极管D12被并联连接的U相用下臂的串联连接构成U相用支路。

IGBT(SW13)与续流二极管D13被并联连接的V相用上臂和IGBT(SW14)与续流二极管D14被并联连接的V相用下臂的串联连接构成V相用支路。

IGBT(SW15)与续流二极管D15并联连接的W相用上臂和IGBT(SW16)与续流二极管D16被并联连接的W相用下臂的串联连接构成W相用支路。

U相用支路、V相用支路以及W相用支路中的上下臂的串联连接点分别与U相交流端子U、V相交流端子V以及W相交流端子W连接。

在U相用支路、V相用支路以及W相用支路的两端中的上臂侧的一端与正极侧直流端子P连接。另外，在U相用支路、V相用支路以及W相用支路的两端中的下臂侧的另一端与负极侧直流端子N连接。

在本实施例3中，在U相交流端子U、V相交流端子V以及W相交流端子W连接有三相交流电动机58。作为三相交流电动机58，例如应用有三相感应电动机、三相同步电动机。另外，在正极侧直流端子P和负极侧直流端子N连接有直流电源70。

在IGBT(SW11)、IGBT(SW12)、IGBT(SW13)、IGBT(SW14)、IGBT(SW15)以及IGBT(SW16)的栅极端子·发射极端子间分别连接有栅极驱动电路81、栅极驱动电路82、栅极驱动电路83、栅极驱动电路84、栅极驱动电路85以及栅极驱动电路86。

与来自未图示的控制装置的控制指令信号(例如，PWM控制指令信号)相应地，栅极驱动电路81、栅极驱动电路82、栅极驱动电路83、栅极驱动电路84、栅极驱动电路85以及栅极驱动电路86分别对IGBT(SW11)、IGBT(SW12)、IGBT(SW13)、IGBT(SW14)、IGBT(SW15)以及IGBT(SW16)进行导通·截止驱动。由此，电力转换装置60将来自直流电源70的直流电力转换为三相交流电力，将该三相交流电力从交流端子(U、V、W)输出。三相交流电动机58被从电力转换装置60输出的三相交流电力旋转驱动。

作为栅极驱动电路81～86，应用了上述实施方式(图1)、实施例1(图2)、实施例1的变形例(图4)、实施例2(图5)、实施例2的变形例(图7)中的任一者的栅极驱动电路。

通过栅极驱动电路81～86所具备的栅极箝位电路，防止在构成一个支路的两个臂中的一者中，与处于截止状态的IGBT并联连接的续流二极管反向恢复时，该IGBT的栅极电压上升而IGBT临时导通。因而，防止伴随着IGBT的临时导通的电力转换装置的电力损失的增大、动作的可靠性的降低。

进而，各栅极箝位电路不具有电源电路而通过驱动截止栅极电路的驱动信号的电力进行动作。由此，各栅极驱动电路虽然具备栅极箝位电路，但是抑制电路规模的增大。因而，抑制电力转换装置的电路规模的增大。

需要说明的是，电力转换装置60也可以由半导体集成电路构成。在该情况下，各栅极驱动电路虽然具备栅极箝位电路，但是抑制形成集成电路的半导体芯片尺寸的增大。另外，栅极驱动电路81～86也可以由半导体集成电路构成。在该情况下，也抑制半导体芯片尺寸的增大。

另外，也可以代替IGBT而应用功率MOS场效应晶体管。在功率MOS场效应晶体管的情况下，能够使用体二极管作为续流二极管。

需要说明的是，本发明并不限定于上述实施例，包括各种各样的变形例。例如，上述实施例是为了易于理解地说明本发明而进行的详细说明，并不限定于必须具备所说明的所有结构。另外，能够对各实施例的结构的一部分进行删除、其他结构的追加、与其他结构的置换。

Claims (10)

1.一种栅极驱动电路，驱动绝缘栅型半导体开关元件，其特征在于，

该栅极驱动电路具备：

截止栅极电路，经由栅极电阻与所述绝缘栅型半导体开关元件的栅极端子连接，输入截止驱动信号，根据所述截止驱动信号，使所述绝缘栅型半导体开关元件关断；以及

栅极箝位电路，具有将所述绝缘栅型半导体开关元件中的所述栅极端子与基准电位端子之间短路的开关元件和驱动所述开关元件的驱动电路部，

所述驱动电路部输入所述截止驱动信号，驱动所述开关元件。

2.根据权利要求1所述的栅极驱动电路，其特征在于，

所述驱动电路部通过输入的所述截止驱动信号的电力进行动作。

3.根据权利要求1所述的栅极驱动电路，其特征在于，

所述驱动电路部具有反转电路，

所述反转电路的输入端子与所述绝缘栅型半导体开关元件的所述栅极端子和所述栅极电阻的连接点连接，

所述开关元件由所述反转电路的反转输出驱动。

4.根据权利要求3所述的栅极驱动电路，其特征在于，

所述反转电路的反转阈值电压为所述绝缘栅型半导体开关元件的栅极阈值电压以下。

5.根据权利要求3所述的栅极驱动电路，其特征在于，

所述反转电路是互补型MOS场效应晶体管反转电路。

6.根据权利要求3所述的栅极驱动电路，其特征在于，

所述反转电路具有MOS场效应晶体管和负荷电阻的串联连接电路，所述MOS场效应晶体管的栅极端子是所述输入端子，所述MOS场效应晶体管和所述负荷电阻的串联连接点是反转输出端子。

7.根据权利要求1所述的栅极驱动电路，其特征在于，

所述驱动电路部具有延迟电路，

所述延迟电路输出使所述截止驱动信号延迟后的信号，

所述开关元件由所述信号驱动。

8.根据权利要求7所述的栅极驱动电路，其特征在于，

所述延迟电路具有将电容器的一端和电阻的一端连接起来的串联连接电路，

向所述电阻的另一端输入所述截止驱动信号，

从所述电容器和所述电阻的串联连接点输出所述信号。

9.根据权利要求7所述的栅极驱动电路，其特征在于，

在所述延迟电路中，偶数个互补型MOS场效应晶体管反转电路具有串联连接。

10.一种电力转换装置，具有由包含绝缘栅型半导体开关元件的臂的串联连接构成的支路和驱动所述绝缘栅型半导体开关元件的栅极驱动电路，其特征在于，

所述栅极驱动电路是权利要求1所述的栅极驱动电路。