CN1168027A - 数字信号处理器的定时恢复系统 - Google Patents

数字信号处理器的定时恢复系统 Download PDF

Info

Publication number
CN1168027A
CN1168027A CN97102527A CN97102527A CN1168027A CN 1168027 A CN1168027 A CN 1168027A CN 97102527 A CN97102527 A CN 97102527A CN 97102527 A CN97102527 A CN 97102527A CN 1168027 A CN1168027 A CN 1168027A
Authority
CN
China
Prior art keywords
signal
transmitter
symbol
coupled
interpolater
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97102527A
Other languages
English (en)
Other versions
CN1157904C (zh
Inventor
保罗·G·克努森
孔马·拉马斯瓦米
戴维·L·麦克尼利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of CN1168027A publication Critical patent/CN1168027A/zh
Application granted granted Critical
Publication of CN1157904C publication Critical patent/CN1157904C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H04L7/0335—Gardner detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Synchronizing For Television (AREA)
  • Details Of Television Systems (AREA)

Abstract

定时恢复系统从发射机接收代表多符号率连续符号的信号，从输入信号导出抽样允许信号并采用单一固定频率振荡器。以固定频率对样本源(10)抽样。内插器(12)接到样本源响应控制信号产生以与发射机连续符号同步时间取得的样本。相位误差检测器(16)接到内插器检测抽样时间与连续符号时间间的相位误差，提供相位误差信号到加法器(32)一输入端，标准延迟信号源(31)接到另一输入端。数控延迟器(34-46)产生内插器控制信号。内插器输出信号由非自适应脉冲整形滤波器(14)滤波。

Description

数字信号处理器的 定时恢复系统
本发明涉及数字信号处理系统，尤其涉及一种适于用在诸如电视信号接收机一类的数字信号接收机中的定时恢复系统。
在数字接收机上从含数字视频及有关信息的发射信号恢复数据一般要求实现三种功能：符号同步的定时恢复，载波恢复(频率解调)和均衡。定时恢复是一种使接收机时钟(时基)与发射机时钟同步的过程。这允许收到的信号以时间上的最佳点被抽样，以减少与所收到符号值的判定处理相关联的限幅误差出现的机会。在某些接收机中，以发射机符号率的倍数对所收到的信号抽样。例如，某些接收机以两倍的发射机符号率对收到的信号抽样。在任何场合下，接收机的抽样时钟必须与发射机符号时钟同步。
载波恢复是一种使收到的RF信号在频移到较低中频通带后频移到基带以允许恢复调制基带信息的过程。均衡是补偿传输通道对收到信号的干扰的过程。更具体地说，均衡去除了由传输通道干扰所引起的符号间交扰(ISI)。ISI致使给定符号的值因以前和随后的符号值而发生畸变。Lee和Messerschmitt在数字通信(Kluwer Academic Press，Boston，MA，USA)中对这些功能以及有关功能作了详细描述。
现有接收机要求相对稳定的抽样时钟信号源仍然是可控的，这样它能够锁定于发射机符号时钟。压控晶体振荡器(VCXO)通常用于该功能。VCXO产生的时钟信号是稳定的，但在较窄的范围上可控，因此它能够被锁定于发射机符号时钟。然而，压控振荡器比如VCXO是一种模拟部件，故而它较昂贵，并易于缩短其寿命。此外，如果必须从具有不同符号时钟频率的不同发射机(比如欧洲卫星系统中)接收信号，每个这样的发射机必须具有一个单独的VCXO，这进一步增加了接收机的成本。
有必要提供一种能够支持一个以上的符号率的符号定时恢复系统。还认识到有必要提供这样一种定时恢复系统，与已知类型的定时恢复系统，例如那些包括对应每个所收到符号率的多个VCXO的系统相比，它带来诸如硬件要求方面的性能上的好处和成本上的优越性。
本发明的目的是提供一种数字信号接收机的定时恢复系统，它从发射机接收代表连续符号的信号。耦合到符号源的内插器响应控制信号用于产生以与来自发射机的连续符号同步的时间取得的抽样。提供控制信号的控制网络包括一个响应来自所述内插器的输出信号和标准延迟偏移信号的受控延迟网络。
更具体地说，该系统包含代表所收到信号的抽样源，抽样是以固定频率取得的。一个内插器耦合到抽样源并响应控制信号。内插器产生以与来自发射机的连续符号同步的时间取得的抽样。一个相位误差检测器耦合到内插器，检测内插器产生的发射机同步抽样的样本时间与连续发射机符号的时间之间的相位误差，并提供相位误差信号。相位误差信号耦合到加法器的一个输入端，标准延迟信号源耦合到另一输入端。一个数控延迟器响应来自加法器的信号产生内插器控制信号。
按照本发明的定时恢复系统开始以略高于最大所需发射机符号率的两倍的固定频率对收到的信号抽样。然后由内插器处理该初始抽样的信号以产生与发射机符号率同步的抽样序列。这些同步的抽样提供给数字相位误差检测器。数字相位误差检测器的输出提供给二阶环路滤波器。代表所需标准抽样时间延迟的一个预定值被加到环路滤波器的输出信号上。预定标准延迟和环路滤波器输出信号的组合控制提供整数和分数时钟延迟分量信号的数控延迟器。时钟延迟分量信号的整数部分用于控制与发射机符号率同步的接收机抽样时钟信号的产生。可从频率上进一步划分该抽样时钟信号以提供接收机符号时钟信号。延迟分量的分数部分被施加到内插滤波器的控制输入端，从而内插滤波器产生的已抽样信号代表在所需抽样时间的收到信号的值。
按照本发明的定时恢复系统有益地支持可变符号率定时恢复而无需利用作为符号定时基准的多个模拟压控晶体振荡器。这是通过将预定标准延迟引入定时控制环路而实现的。可由接收机中的处理器控制的标准延迟寄存器允许选择任何小于初始抽样率的一半的所需接收机抽样率。与利用特定符号率的多个特定晶体振荡器相关的问题，比如增加硬件复杂性和成本，捕获时间取决于晶体振荡器频率能调到多快等得到避免。有益的是所公开的数字系统允许利用单个固定频率振荡器执行压控晶体振荡器的功能。
对于以两倍的发射机符号率对输入信号抽样的接收机而言，按照本发明的系统支持低于初始固定抽样率的一半的任何发射机符号率。用可购得的晶体易于获得所要求的频率精度，这是因为所测试的牵引范围大于+/-1000ppm。已对该系统进行了测试并表明在一较短的时间期间即获得定时锁定，甚至在有1000ppm的定时偏移时展现500个样本之后的群集，而锁定几千个样本之后的群集。性能优点、加上去除VCXO使得本发明即使在涉及单一符号率的情况下也很有吸引力。
更具体地说，所公开的系统有益地支持多符号率，比如那些在欧洲卫星应用中所使用的。在以下讨论的实例中，接收机以发射机符号率的两倍对输入信号抽样。例如，已证明所公开的定时恢复系统利用62MHz初始抽样时钟频率支持每秒20兆符号(20M符号/秒)到30M符号/秒的符号率。这给出了62/30和62/20的初始抽样时钟频率与符号时钟频率之比。在这些表达式中，分子是初始抽样率(MHz)，分母是符号率(M符号/秒)。因此，在这种情况下利用来自单个固定晶体控制振荡器的单个固定62MHz初始抽样时钟频率支持20M符号/秒和30M符号/秒符号率的恢复。
附图中：
图1是包括按照本发明原理的定时恢复网络的QPSK调制的输入信号接收机的方框图；
图2是按照本发明原理的符号定时恢复系统的方框图；
图3是用在图2系统中的内插器的更为详细的方框图；以及
图4是用在图2系统中的相位误差检测器的更为详细的方框图。
图1是包括按照本发明原理的定时恢复网络的QPSK调制的输入信号接收机，例如直接广播卫星接收机的方框图。除了单元266是按照本发明的符号定时恢复网络外，图1中所示的框图在功能上和配置上是常规的。
输入端(“输入”)耦合到已调制的QPSK信号的信号源(未示出)，比如天线或电缆连接线。该输入端(“输入”)耦合到输入处理器262，处理器262包括一个输入频道调谐器，若干RF(射频)放大器，一个IF(中频)放大器和用于将输入信号向下转换为适于进一步处理的较低频带的混频级，一个自动增益控制网络和一个输出模-数转换器(ADC)，它们未在图中示出但均以公知的方式设置。一个可以是例如晶体振荡器的固定频率振荡器261以下面更详细描述的方式提供固定抽样频率时钟信号AD至ADC和其它电路单元(例如定时恢复网络266)。
来自单元262的邻近基带输出信号被提供给按照本发明的定时恢复网络266。定时恢复网络266以下面更为详细描述的方式产生代表与发射机符号时钟同步的发射信号的样本和其它定时信号。在所示出的实施例中，每发射符号产生两个样本。发射机同步的抽样和其它定时信号被提供到载波恢复网络264，该网络264将信号解调到基带，并包括均衡器、旋转器、限幅器和相位误差检测网络，以及用于控制均衡器和旋转器操作的相位控制器，均如已知的。在用Reed-Solomon检错和纠错单元276检错和纠错之前，来自载波恢复单元264的基带解调信号由维特比译码器单元272译码并由去交错单元274去交错。这些单元的功能在例如前面提到的Lee和Messerschmitt的文章中作了描述。
来自Reed-Solomon检错和纠错单元276的经纠错的信号在解扰单元278中可选择地解扰。来自解扰单元278的信号提供到输出处理器280，处理器280提供将解扰数据连接到其它信号处理网络所需要的功能。这些功能包括使数据符合适当逻辑电平并提供时钟信号以便于与其它网络的接合。尽管MPEG兼容性在实施本发明的系统中不是必需的，用MPEG兼容传输处理器282处理来自输出处理器280的数据，该MPEG兼容传输处理器282提供用在视频数据解压缩中的同步和误差指示信息。传输处理器282还根据标题信息的分析按类型分离数据。MPEG解压缩器284解压缩来自处理器282的输出数据，以提供适于用例如视频编码单元286以诸如NTSC或PAL一类的预定制式编码的视频数据。来自视频编码单元286的输出信号施加到包括图像显示器(未示出)的视频和显示处理器288。
系统微处理器268以已知方式提供初始化参数和其它控制信号到接收机中的相应单元，包括定时恢复网络266。由系统微处理器268提供给定时恢复网络266的特定参数和控制信号将在下面作更为详细的描述。
图2是按照本发明原理的符号定时恢复系统的更为详细的方框图。在图2中，用细线示出模拟或简单数字信号，以粗线示出包含已知方式下的实(同相)和虚(正交)分量信号的复数数字信号。在图2所示的符号定时恢复系统中，有益的特征包括一个允许设计者选择小于输入抽样率的一半的任何所需符号率的标准延迟寄存器，和利用较高阶群集的更精确内插器设计的可能性。在数控延迟操作的输出导出符号和抽样时钟允许信号有益地使得能够在不需要作相位和频率锁定的模拟部件的情况下实现完全同步的设计。
在图2中，代表从发射机收到的信号的输入模拟信号IN被进行初始抽样并由模-数转换器(ADC)10(为图1中输入处理器262的一部分)转换为复数数字形式。ADC 10用固定频率晶体振荡器261(图1)本地产生的初始固定频率抽样时钟AD计时。来自ADC 10的复数数字数据流施加到4抽头复内插器12(下面详细说明)，内插器12也由初始固定频率抽样时钟信号AD计时。前述内插功能实际上是定时调节功能，有时称之为数字相移和抽样率变换。内插器12的输出是与固定频率抽样时钟信号AD同步地产生的复样本流，其经过了固定(非自适应)复脉冲整形滤波器14的脉冲整形滤波，滤波器14响应固定频率抽样时钟信号AD和抽样时钟允许信号(如以下所述产生的)。滤波器14的输出是提供给图1所示其它系统单元的已滤波复样本流。内插器12的输出也施加到相位误差检测器16(下面详细说明)。
相位误差检测器16的输出耦合到相应除法器20和22，除法器20和22在所示实施例中按桶形移位器实施。滤波器环路整数常数Ki施加到移位器20，环路比例常数Kp施加到移位器22。环路整数常数Ki和环路比例常数Kp的值由系统微处理器268(图1)以已知方式计算并分别提供给除法器20和22。除法器20的输出耦合到加法器24的第一输入端。加法器24的输出耦合到延迟单元26，延迟单元26的输出耦合到加法器24的第二输入端和加法器28的第一输入端。来自除法器20的信号在加法器24中与来自延迟器26的该信号的延迟形式相加。除法器22的输出端耦合到加法器28的第二输入端。来自延迟单元26的信号在加法器28中与除法器22的输出相加。加法器28的输出由反相器单元30以单位增益反相。第一和第二除法器20和22、加法器24和28、延迟单元26和反相器单元30组合在一起形成一个二阶环路滤波器。反相器单元30的输出形成环路滤波器的输出。这一输出代表来自内插器12的样本产生时的内插时间与发射机时钟同步的理想抽样时间之间的差。
标准延迟寄存器31接收来自图1系统微处理器268代表发射机同步的抽样时间之间的标准的或所期望的时间延迟。该标准延迟值由系统微处理器以下面详细描述的方式计算。在所示实施例中，收到的信号以两倍于符号率的速率抽样，因此抽样信号之间的标准延迟是发送的符号之间所希望间隔的一半。标准延迟寄存器31的输出耦合到加法器32的第一输入端。环路滤波器的输出在加法器32中与预定标准延迟值相加。来自加法器32的输出信号是代表与发射机符号时钟同步的样本之间瞬时延迟值的数字信号。配备标准延迟寄存器31是为了允许接收机定时环路初始接近近似于输入符号率，以加速捕获。该系统的牵引范围仅受到相位误差检测器16特性的限制。
来自加法器32的信号值借助于固定频率时钟周期数来表达，并包含代表抽样时间之间整个固定频率时钟脉冲数的整数部分，和代表两个相邻固定频率样本之间的抽样时间的分数部分。在所示实施例中，来自加法器32的数字信号是带有携带整数部分的两个最高有效位和携带分数部分的剩余位的22位固定点数字信号。系统微处理器(图1)以下述方式插入值到标准延迟寄存器31中。首先标准延迟寄存器31将赋有逻辑‘1’值的信号插入其中。然后该信号左移20个位置。这将逻辑‘1’信号置于整数部分的最低有效位中。这可用以下数字逻辑表达式来表示：
                    1＜＜RS-IS                (1)其中RS是标准延迟寄存器大小，例如在所示实施例中为22位，IS是整数部分的大小，例如在本实施例中为2位。在所示实施例中该表达式变为：
                    1＜＜(22-2)               (2)
然后，由系统微处理器进行计算以确定发射机同步的样本之间的标准延迟，发射机同步的样本表达为固定频率时钟周期数：
                    D＝FR/(2·S)              (3)其中D是表达为固定频率时钟周期数的发射机同步符号之间的标准延迟，FR是固定频率时钟频率，S是发射机符号频率。这一计算结果与标准延迟寄存器31的以前内容组合。为了用表达式(1)和/或(2)的结果补偿已插入标准延迟寄存器31中的值‘1’，必须从方程(3)计算的标准延迟值D减去值1。因此，描述由系统微处理器(图1)放置于标准延迟寄存器31中的标准延迟值的表达式为：
        DR31＝(1＜＜(22-2))·(FR/(2·S)-1)    (4)其中DR31是系统微处理器存储在标准延迟寄存器31中的值。
来自加法器32的输出信号施加到多路复用器34的一个输入端。多路复用器另一输入端接收代表值-1的值。加法器36接收来自多路复用器34输出端的第一输入。加法器36的输出端耦合到用作累加器的延迟单元38。累加器38由固定频率抽样时钟信号AD计时；同一时钟信号驱动ADC 10。延迟单元38的输出是代表对下一发射机同步样本的时间延迟的数字信号MU。数字信号MU包含代表固定频率时钟信号AD直到下一发射机同步样本的周期数的整数部分，和代表从最后一个这种固定频率时钟信号直到发射机同步样本的时间的时间延迟的分数部分。
在所示实施例中，数字信号MU是带有携带整数部分的两个最高有效位和携带分数部分的剩余位的22位定点数字信号。数字运算电路领域的技术人员将会理解可使用不同的大小和格式。例如，在一个QAM接收机中，用26位数字信号来表示该时间延迟。时间延迟信号MU被提供给整数部分选择器40，它从信号MU(MU：0-1)选择两个最高有效位。整数部分提供给比较电路41，该电路将该整数与零值信号比较，并在整数部分等于0时产生一信号。时间延迟信号MU也提供给分数部分选择器48，分数部分选择器48产生含有信号MU(MU：2-9)的分数部分的八个最高有效位的信号，即时间延迟信号MU分数部分的最高有效字节。这一分数部分最高有效字节耦合到内插器12的控制输入端。完整的22位时间延迟信号MU耦合到加法器36的第二输入端。
比较器41的输出施加到多路复用器34的控制输入端和延迟单元42。延迟单元42提供将时间延迟信号MU与相位检测器16响应该时间延迟信号MU而产生的相应输出(下面详细说明)之间的延迟匹配所需的延迟。时间延迟单元42的输出是抽样时钟允许信号，并被施加到模2计数器44的输入端，和“与”门46的第一输入端。模2计数器44的输出端耦合到“与”门46的第二输入端。“与”门46的输出产生符号时钟允许信号。模2计数器44包括例如一个D型触发器并且在该实例中被2除。这种运算用在提供每符号两个样本的应用中。在其它应用中，比如运用每符号四个样本的场合，计数器44可以是模4计数器，并具有除以4的功能。
工作时，固定频率抽样时钟AD的频率略高于最大期望发射机符号频率的两倍。系统微处理器268(图1)计算当前正接收信号的符号率的标准或所期望的抽样时间周期，并用该值装载标准延迟寄存器31。这近似于以正确抽样周期开始数控延迟器(NCD)的操作。相位误差检测器16和相关的环路滤波器共同调节和锁定NCD到发射信号的实际抽样率。来自延迟单元42的抽样时钟允许信号和来自“与”门46的符号时钟允许信号被接收机(图1中所示)中的其它处理单元所使用。例如，脉冲整形滤波器14(图2)接收固定频率抽样时钟AD以及抽样允许时钟信号。
如上所述，加法器32产生代表从上一发射机同步样本到下一发射机同步样本的瞬时时间延迟的数字信号，而NCD累加器38产生代表直到下一发射机同步样本时间的剩余时间的数字信号。在所示实施例中，这些时间表示信号用一个定点22位二进制字来表示，该定点22位二进制字具有两个最高有效位携带整数部分，剩余位携带分数部分。由这些信号表示的时间值用固定频率抽样时钟AD的周期来加以表达。这种时间表示信号具有从0到4-2-20的范围。例如，值“1”表示固定频率抽样时钟AD的一个周期，并具有值01000000000000000000002，其中下标2指出该数值以基2或二进制格式表示的。
如果存储在累加器38中的时间延迟的整数部分大于零，比较器41的输出是逻辑‘0’信号。在该状态下，在取得下一发射机同步样本前必须经过一个以上的固定频率抽样时钟AD周期。累加器38整数部分值递减计数。多路复用器34在比较器41由逻辑‘0’信号调整以将-1值的信号耦合到加法器36。加法器36接着将该-1信号加到(即减1)累加器38中信号值上，并在累加器38中存储最新递减的值。此外，因为比较器41的输出是逻辑‘0’信号，所以抽样时钟允许信号以及符号时钟允许信号(均由延迟单元42作了适当延迟)均不是处于有效状态。
累加器38值的分数部分代表固定频率抽样时钟AD周期直到取得下一发射机同步样本的部分。分数部分的最高有效八位用于控制内插器12的延迟。这基本上将固定频率抽样时钟AD周期之间的时间期间划分为256部分。因此，内插器可以是256相多相滤波器组。当在取得下一发射机同步样本前不再剩有完整的固定频率抽样时钟AD周期时，累加器38中信号的整数部分是0。在这种情况下，从比较器41输出的信号是逻辑‘1’信号。
当来自比较器41的输出信号是逻辑‘1’信号时，以由累加器38值的分数部分的最高有效字节控制的时间从内插器12取得一个样本，并产生抽样时钟允许信号以启动后级的电路计时并处理这一新产生的样本。此外，模2计数器44被计时，如果是发射机符号时间，“与”门46也产生符号时钟允许信号。同时，调整多路复用器34将来自加法器32的信号送往加法器36。加法器36组合所需的发射机同步抽样时间和NCD累加器38的分数部分(如上所述，整数部分是零)，从而将取得下一发射机同步样本时的时间放在累加器38中。经环路滤波器由响应相位误差检测器16输出信号改变的NCD值闭合该环路。
抽样时钟允许信号提供给诸如单元14、16、26、44和46一类的系统单元，和处理每一发射机同步样本的所有其它后级处理单元(图1)。这种单元除了固定频率抽样时钟信号AD以外还需要抽样允许信号。对于以发射的符号时间取得的发射机同步抽样，符号时钟允许信号是有效的。符号时钟允许信号提供给对发射的符号操作的那些系统单元，例如，与诸如载波恢复单元264(图1)一类的载波恢复网络相关联的判定单元。这种单元响应固定频率抽样时钟信号AD和符号时钟允许信号而工作。
例如，如果所示实施例适于用在卫星广播系统(例如Satlink)中，固定频率抽样时钟信号AD的频率是62MHz。一个示范广播信号的符号率是30兆符号/秒。由于所收到信号是以符号率的两倍抽样的，抽样时钟允许信号以这样的方式，即使得平均抽样率为每符号2个样本的所需抽样率禁止固定频率时钟信号AD。因此对于30兆符号/秒将是60兆样本/秒，和每秒2兆的被禁止固定频率抽样时钟AD周期。内插器12产生内插抽样，使得在每个启动的固定频率抽样时钟AD周期，样本就像是以所需发射机同步抽样时间取得的。亦即，来自内插器12的样本具有好像这些样本是从ADC 10取得的数值，ADC 10被以适当抽样频率，在该实例中为60MHz计时。在偶然跳变的时钟信号(每秒2兆)的情况下，抽样出现在62MHz固定频率时钟信号AD跃变时。
当所公开的系统用于处理QPSK输入信号时，观察到误码率在靠近纠错码常常变得无效之处的4dB信噪比(SNR)阈值处下降不超过0.1dB。在3000个样本内定时控制环路完全收敛。该环路表现出收敛在0dB SNR，同时具有约0.5dB的衰减。这些性能特征表明所公开的定时恢复系统也适用于建议用于Grand Alliance HDTV系统的类型的残留边带(VSB)调制输入信号。下列表格归纳了某些SR比的系统性能，其中SR比是固定频率抽样率(模数变换率)与符号率之比，利用每符号两个样本。
 SR比  SNR     衰减
 62/30  9dB    0.2dB
 62/30  6dB    0.05dB
 62/30  4dB    0.1dB
 62/20  9dB    0.1dB
 62/20  6dB    0.00dB
 62/20  4dB    0.04dB
在象以同相(I)和正交(Q)分量对输入信号抽样的QAM系统这样的系统中，用本系统能以小于符号率的两倍的速率对输入I和Q正交信号抽样，并以发射机同步符号率的两倍产生发射机同步样本的数字序列，只要固定频率抽样时钟信号AD速率大于由以下方程定义的值：
                 FR＝S×BWE+M                             (5)其中FR是固定频率时钟信号AD速率；S是符号率；BWE是额外带宽部分；以及M是内插器的平坦幅度和群延迟带宽的界限。在具有小额外带宽的系统中，这能够将A/D抽样率减小10％-30％(理想状态下49.9％)。在内插器之后的数字处理系统每单位时钟需要处理多个样本，因此它需要以较高时钟速率工作或利用并行方法处理数据。
图3示出了以硬件设计的定点算法实施的一种Farrow结构分段抛物线内插器12(图2)。内插器12利用分段抛物线滤波器，因为在该实施中它形成具有足够性能的低复杂性内插器。对于象64 QAM或256 QAM这样的高阶群集来说，可能需要更复杂的内插滤波器。如加法器32(图2)中所示，将标准延迟信号加到环路滤波器的输出信号上有益地让系统微处理器(未示出)控制所需发射机同步抽样之间的标准延迟，并且该环路仅需要保持该速率不变。
特别地，图3的内插器12是一种4抽头分段抛物线滤波器，其类型为Lars等人在IEEE通信文集“数字调制解调器中的内插法”第二部分：“实现和性能”中所建议的。在图3中，输入端IN耦合到ADC 10(图2)的输出端。该输入端IN接收一个6比特样本，携带从-32到+31的数值范围，并耦合到：串联连接的延迟单元50、加法器60、延迟单元51、加法器61、延迟单元52、加法器62、和延迟单元53；以及串联连接的延迟单元54、加法器63的反相输入端、延迟单元55、加法器64、延迟单元56、加法器65、和延迟单元57。输入端IN还耦合到加法器60、61和65的各自的反相输入端，和加法器62的正相输入端。输入端IN还耦合到一个×2乘法器68的输入端，其输出端耦合到加法器67的一个输入端和加法器66的反相输入端。加法器66耦合到加法器63的一个输入端，加法器67耦合到加法器64的输入端。输入端IN还耦合到加法器66和67的各第二输入端。输入端IN另外还耦合到串联连接的一个六个时间周期延迟单元92和一个×2乘法器94。
控制输入端MU耦合到数控延迟器(图2)累加器38分数部分的最高有效字节。控制输入端MU耦合到串联连接的乘法器70、延迟单元72、乘法器74、限制器76、延迟单元78、乘法器80、延迟单元84、和加法器90。延迟单元53的输出端耦合到乘法器70的第二输入端；延迟单元57的输出端耦合到乘法器74的第二输入端；×2乘法器94的输出端耦合到加法器90的第二输入端。一个二周期延迟单元82耦合在控制输入端MU与乘法器80第二输入端之间。加法器90的输出端产生发射机同步的抽样，并耦合到输出端OUTPUT。输出端OUTPUT耦合到脉冲整形滤波器14(图2)。
图3所示内插器12以上述Lars等人文章中所描述的方式工作。控制信号MU代表相邻固定频率抽样时钟AD周期之间的一个分时，发射机同步的抽样将从该时刻取得。图3所示的内插器12以控制信号MU所表示的时间在相邻的ADC 10样本中进行内插，以在输出端OUTPUT产生内插的抽样。在所示实施例中，从控制信号MU输入到内插的抽样输出，存在一个三固定频率时钟信号AD周期的延迟。该延迟在由数控延迟器(图2)产生的抽样和符号时钟允许信号的生成中必须加以补偿。延迟单元42(图2)提供这一时间补偿，在所示实施例中是一个三时钟周期延迟单元。
图4是图2相位误差检测器16的更详细方框图。在图4中，相互正交的同相(I)和正交(Q)信号输入端“I输入”和“Q输入”耦合到内插器12(图2)的相应输出端。同相输入端“I输入”耦合到串联连接的延迟单元102、延迟单元103和加法器108的反相输入端。同相输入端“I输入”还耦合到加法器108的第二输入端。加法器108的输出端耦合到乘法器110的第一输入端，延迟单元102的输出端耦合到乘法器110的第二输入端。乘法器110的输出端耦合到加法器114的第一输入端。
正交输入端“Q输入”耦合到串联连接的延迟单元104、延迟单元105和加法器106的反相输入端。正交输入端“Q输入”还耦合到加法器106的第二输入端。加法器106的输出端耦合到乘法器112的第一输入端，延迟单元104的输出端耦合到乘法器112的第二输入端。乘法器112的输出端耦合到加法器114的第二输入端。加法器114的输出端产生代表由接收机中数控延迟单元产生的发射机同步抽样信号与发射信号的实际抽样时间之间的相位误差的信号，所有操作以已知方式进行。
有益地是在此描述的定时恢复系统能够处理与由固定频率振荡器产生的单个时钟相关的多符号率输入信号。此外，抽样时钟允许信号和符号时钟允许信号均从输入信号本身导出。如本文中别处所解释的，抽样时钟允许信号表明内插器的输出是以符号率倍数的速率抽样的。
所公开的系统利用一个固定脉冲整形滤波器14和一个固定频率时钟振荡器261有益地支持多个输入抽样率。滤波器14的结构不需要修改为适应于多个输入符号率。位于定时恢复网络之后的脉冲整形滤波器14对具有相同脉冲整形特征的信号滤波，从而增强其信噪比性能。
按照本发明的符号定时恢复系统可应用于例如BPSK、QPSK、CAP和QAM，以及应用于例如建议用于美国的Grand Alliance高清晰度电视(HDTV)系统所采用的VSB调制系统。本领域的技术人员将会认识到为了使所公开的符号定时恢复系统适应所需调制需要作出哪些设计改变，并会明白如何设计所示部件在所希望调制下工作。已注意到上述系统以相当短的时间周期达到锁定。已经知道QPSK符号群集在几千个样本之后锁定，并且该群集在500个样本之后是可视的，即便具有1000ppm的定时偏移。由于数字化地执行压控振荡器功能，这些性能特征伴随有降低的硬件需求，使得即使该系统相对于单一符号率操作时也是很有吸引力的。
在所公开的实施例中，抽样时钟允许信号经相应单元上的时钟允许/禁止端启动和禁止时钟信号AD，而不是启动和禁止固定频率振荡器261本身。选通时钟也是一种选择并可按照具体系统的要求考虑。

Claims (12)

1、数字信号处理系统中用于接收代表连续符号的信号的定时恢复网络，其特征在于：
代表收到的信号的样本源(10)；
耦合到样本源并响应控制信号的内插器(12)，用于产生以与来自发射机的连续符号同步的时间取得的样本，以及
用于提供所述控制信号的控制网络(16，20-30，34-36)，所述控制网络包括一受控延迟网络，响应(a)来自所述内插器的输出信号和(b)标准延迟器(31)偏移信号。
2、如权利要求1所述的定时恢复网络，其特征在于：所述控制网络包含：
耦合到内插器的相位误差检测器，用于检测内插器产生的发射机同步样本的抽样时间与连续发射机符号的时间之间的相位误差；
标准延迟信号的信号源；
耦合到相位误差检测器和标准延迟信号源的加法器；以及
耦合到加法器的数控延迟器，用于产生内插器控制信号。
3、如权利要求1所述的系统，其特征在于：
以固定频率获取所述样本。
4、如权利要求2所述的系统，其特征在于数控延迟器包含：
一个累加器，用于在内插器取得下一发射机同步抽样前保持代表剩下的时间的信号；
耦合到累加器的电路，用于在获取发射机同步抽样时产生发射机同步抽样时钟允许信号；以及
耦合到累加器用于产生内插器控制信号的电路。
5、如权利要求4所述的系统，其特征还在于具有固定频率时钟信号的信号源；其中：
累加器包含用于保持具有整数部分和分数部分的固定点数的电路，其中数值是用固定频率时钟信号的周期来表示的；
用于产生发射机同步抽样时钟允许信号的电路包含响应固定频率时钟信号用于在累加器中递减计数整数部分直到其到达零的电路；以及
用于产生内插器控制信号的电路响应累加器中数值的分数部分。
6、如权利要求2所述的系统，其特征在于内插器包含一个四抽头分段抛物线滤波器。
7、如权利要求2所述的系统，其特征在于：
收到的信号代表以多个符号率之一产生的连续符号；
标准延迟信号源产生具有对应于所收到信号中的连续符号之间的标准时间延迟的延迟值的标准延迟信号。
8、如权利要求7所述的系统，其特征在于：固定频率大于最大预期发射机同步抽样率的两倍。
9、如权利要求3所述的系统，其特征在于固定频率大于发射机同步的抽样率两倍。
10、如权利要求9所述的系统，其特征在于固定频率是62MHz，发射机同步的符号率是30M符号/秒。
11、如权利要求9所述的系统，其特征在于固定频率是62MHz，发射机同步的符号率是20M符号/秒。
12、如权利要求2所述的系统，其特征还在于耦合在相位误差检测器与加法器之间的环路滤波器。
CNB971025274A 1996-02-27 1997-02-17 数字信号处理器的定时恢复系统 Expired - Fee Related CN1157904C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US1233996P 1996-02-27 1996-02-27
US012,339 1996-02-27
US012339 1996-02-27
US08/721,780 US5943369A (en) 1996-02-27 1996-09-25 Timing recovery system for a digital signal processor
US721,780 1996-09-25
US721780 1996-09-25

Publications (2)

Publication Number Publication Date
CN1168027A true CN1168027A (zh) 1997-12-17
CN1157904C CN1157904C (zh) 2004-07-14

Family

ID=26683446

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971025274A Expired - Fee Related CN1157904C (zh) 1996-02-27 1997-02-17 数字信号处理器的定时恢复系统

Country Status (11)

Country Link
US (1) US5943369A (zh)
EP (1) EP0793363B1 (zh)
JP (2) JP4212067B2 (zh)
KR (1) KR100812554B1 (zh)
CN (1) CN1157904C (zh)
BR (1) BR9700851B1 (zh)
DE (1) DE69738879D1 (zh)
HK (1) HK1005396A1 (zh)
ID (1) ID16554A (zh)
MY (1) MY114450A (zh)
SG (1) SG64965A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662355B (zh) * 2008-08-26 2013-07-03 卓联半导体有限公司 经分组网络传送定时信息的方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1135780C (zh) * 1996-09-20 2004-01-21 汤姆森消费电子有限公司 Qam分量定时恢复系统
US6421396B1 (en) * 1997-04-16 2002-07-16 Broadcom Corporation Variable rate modulator
TW371758B (en) * 1997-06-04 1999-10-11 Siemens Ag Method to optimize the signal-propagation-time in a reprogrammable switching circuit and reprogrammable switching circuit with program-code optimized in said signal-propagation time
GB2331210A (en) * 1997-09-12 1999-05-12 Daewoo Electronics Co Ltd Timing recovery in vestigial sideband modulation
US6144712A (en) * 1997-10-09 2000-11-07 Broadcom Corporation Variable rate modulator
US6128357A (en) * 1997-12-24 2000-10-03 Mitsubishi Electric Information Technology Center America, Inc (Ita) Data receiver having variable rate symbol timing recovery with non-synchronized sampling
JP3363768B2 (ja) * 1997-12-26 2003-01-08 株式会社ケンウッド ディジタル復調器
US6351293B1 (en) * 1998-05-18 2002-02-26 Sarnoff Corporation Decision directed phase detector
US6381291B1 (en) * 1998-09-28 2002-04-30 Harris Corporation Phase detector and method
KR100324749B1 (ko) * 1998-10-09 2002-03-13 구자홍 최대 가능성 심볼 타이밍 복원기
US6563862B1 (en) * 1998-10-21 2003-05-13 Thomson Licensing Sa Digital variable symbol rate modulation
US6370160B1 (en) * 1998-12-29 2002-04-09 Thomson Licensing S. A. Base to handset epoch synchronization in multi-line wireless telephone
EP1052800B1 (fr) * 1999-05-11 2006-09-20 Koninklijke Philips Electronics N.V. Système de transmission et récepteur avec dispositif de décimation
KR100346783B1 (ko) * 1999-07-19 2002-08-01 한국전자통신연구원 보간 필터를 사용한 타이밍 복원장치 및 방법
US7039139B1 (en) * 1999-07-21 2006-05-02 Honeywell International Inc. System for increasing digital data demodulator synchronization timing resolution using training sequence correlation values
US6480535B1 (en) * 1999-07-26 2002-11-12 Sony Corporation Generating multi-channel outputs simultaneously in a receiver using polyphase filter
US6545532B1 (en) * 1999-09-08 2003-04-08 Atmel Corporation Timing recovery circuit in a QAM demodulator
US6600495B1 (en) 2000-01-10 2003-07-29 Koninklijke Philips Electronics N.V. Image interpolation and decimation using a continuously variable delay filter and combined with a polyphase filter
DE10002964A1 (de) * 2000-01-25 2001-07-26 Philips Corp Intellectual Pty Anordnung zur Filterung digitaler Daten
US6816328B2 (en) 2000-06-20 2004-11-09 Infineon Technologies North America Corp. Pseudo-synchronous interpolated timing recovery for a sampled amplitude read channel
WO2002032041A1 (en) * 2000-10-11 2002-04-18 Ntt Electronics Corporation Phase comparator circuit
US6993104B2 (en) * 2001-04-27 2006-01-31 Adtran, Inc. Apparatus and method for adaptively adjusting a timing loop
US6775341B2 (en) 2001-11-30 2004-08-10 Motorola, Inc. Time recovery circuit and method for synchronizing timing of a signal in a receiver to timing of the signal in a transmitter
US20030149907A1 (en) * 2001-12-26 2003-08-07 Singh Chandra Mauli Method and apparatus for uplink clock extraction in a communication system
MXPA05007617A (es) * 2003-01-17 2005-09-30 Thomson Licensing Sa Un metodo para utilizar un diseno de muestreo sincronizado en un modo de muestreo de velocidad fija.
US7450655B2 (en) * 2003-07-22 2008-11-11 Intel Corporation Timing error detection for a digital receiver
DE10334064B3 (de) * 2003-07-25 2005-04-14 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Kalibrieren eines den Abtastzeitpunkt eines Empfangssignals beeinflussenden Abtastungssteuersignales eines Abtastphasenauswahlelements
KR100752735B1 (ko) * 2006-04-10 2007-08-28 삼성전기주식회사 패킷기반 무선통신의 타이밍 위상 오차 검출 시스템 및 그검출 방법
US8045670B2 (en) * 2007-06-22 2011-10-25 Texas Instruments Incorporated Interpolative all-digital phase locked loop
KR20160037656A (ko) * 2014-09-29 2016-04-06 삼성전자주식회사 에러 검출기 및 발진기의 에러 검출 방법
US11038602B1 (en) 2020-02-05 2021-06-15 Credo Technology Group Limited On-chip jitter evaluation for SerDes
US10992501B1 (en) 2020-03-31 2021-04-27 Credo Technology Group Limited Eye monitor for parallelized digital equalizers
US10892763B1 (en) * 2020-05-14 2021-01-12 Credo Technology Group Limited Second-order clock recovery using three feedback paths

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707841A (en) * 1984-08-21 1987-11-17 University Of Toronto, Innovations Foundation Digital data receiver for preamble free data transmission
JPH04104542A (ja) * 1990-08-23 1992-04-07 Fujitsu Ltd ディジタル復調器
JP3067222B2 (ja) * 1991-02-22 2000-07-17 富士通株式会社 デイジタル復調器
JP3267657B2 (ja) * 1992-03-10 2002-03-18 富士通株式会社 ディジタル通信における復調方式
US5400368A (en) * 1993-08-17 1995-03-21 Teknekron Communications Systems, Inc. Method and apparatus for adjusting the sampling phase of a digitally encoded signal in a wireless communication system
GB9405487D0 (en) * 1994-03-21 1994-05-04 Rca Thomson Licensing Corp VSB demodulator
US5588025A (en) * 1995-03-15 1996-12-24 David Sarnoff Research Center, Inc. Single oscillator compressed digital information receiver
US5696639A (en) * 1995-05-12 1997-12-09 Cirrus Logic, Inc. Sampled amplitude read channel employing interpolated timing recovery
US5671257A (en) * 1995-06-06 1997-09-23 Sicom, Inc. Symbol timing recovery based on complex sample magnitude
US5666170A (en) * 1995-07-12 1997-09-09 Thomson Consumer Electronics, Inc. Apparatus for decoding video signals encoded in different formats
US5717619A (en) * 1995-10-20 1998-02-10 Cirrus Logic, Inc. Cost reduced time varying fir filter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662355B (zh) * 2008-08-26 2013-07-03 卓联半导体有限公司 经分组网络传送定时信息的方法

Also Published As

Publication number Publication date
MY114450A (en) 2002-10-31
EP0793363A2 (en) 1997-09-03
EP0793363B1 (en) 2008-08-06
US5943369A (en) 1999-08-24
JP2008301537A (ja) 2008-12-11
EP0793363A3 (en) 2004-07-07
BR9700851B1 (pt) 2009-08-11
SG64965A1 (en) 1999-05-25
DE69738879D1 (de) 2008-09-18
MX9701490A (es) 1998-06-30
HK1005396A1 (en) 1999-01-08
KR100812554B1 (ko) 2008-03-13
BR9700851A (pt) 1998-09-01
JP4212067B2 (ja) 2009-01-21
CN1157904C (zh) 2004-07-14
JPH09247569A (ja) 1997-09-19
ID16554A (id) 1997-10-16
KR20070095473A (ko) 2007-10-01
JP4974247B2 (ja) 2012-07-11

Similar Documents

Publication Publication Date Title
CN1157904C (zh) 数字信号处理器的定时恢复系统
CA2170344C (en) Signal processing system
US5539355A (en) Frequency-shift-keying detector using digital circuits
CN1214632C (zh) 垂直相位解调电路
JPS62222745A (ja) 復調装置
JPH0678014A (ja) テレビジョン信号処理装置
CN1041782C (zh) 数字式电视机的时钟信号发生器
EP0695042A2 (en) Viterbi decoding method and decoder capable of eliminating phase indeterminacy
JP3886159B2 (ja) タイミング復元システム
CN1162892A (zh) 数字定时恢复系统中的振荡网络
CN1162891A (zh) 数字定时恢复系统中的滤波器
EP0793365A2 (en) Filter in a digital timing recovery system
EP0757463A2 (en) An MPSK demodulator
US7035253B2 (en) Communication timing coordination techniques
US6707866B1 (en) Clock generator, clock generating method, and signal receiver
US6085351A (en) Synchronization method
EP0793364A2 (en) Oscillation network in a digital timing recovery system
KR100745382B1 (ko) 디지탈신호처리기용의타이밍복원회로망
EP0534180B1 (en) MSK signal demodulating circuit
MXPA97001491A (en) Filter in a tie recovery system
MXPA97001492A (en) Oscillation network in a digi time recovery system
GB2302779A (en) Decoding punctured convolutionally encoded data
MXPA97001490A (en) Time recovery system for a digital signal processor
AU4242199A (en) Signal processing system
JPH07202975A (ja) モデムにおけるサンプリングクロック信号回復システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1005396

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040714

Termination date: 20150217

EXPY Termination of patent right or utility model