CN116799048A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116799048A
CN116799048A CN202210831311.7A CN202210831311A CN116799048A CN 116799048 A CN116799048 A CN 116799048A CN 202210831311 A CN202210831311 A CN 202210831311A CN 116799048 A CN116799048 A CN 116799048A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor layer
electrode
electrodes
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210831311.7A
Other languages
English (en)
Inventor
系数裕子
末代知子
岩鍜治阳子
河村圭子
布施香织
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN116799048A publication Critical patent/CN116799048A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

实施方式提供开关损耗小、击穿耐量大的半导体装置。半导体装置具备包含第一导电型的第一半导体层、第二导电型的第二及第三半导体层的半导体部、第一电极、第二电极、设于所述半导体部中的多个第三电极。所述半导体部设于所述第一电极与所述第二电极之间，所述第一半导体层在所述第一电极与所述第二电极之间延伸。所述第二半导体层设于所述第一半导体层与所述第二电极之间，所述第三半导体层设于所述第二半导体层与所述第二电极之间。在相邻的两个所述第三电极之间，所述第二电极具有在所述第二半导体层中延伸的接触部。所述第三半导体层相互分离，分别设于所述接触部与所述两个第三电极中的任意的一方之间，并与所述两个第三电极的所述一方面对。

Description

半导体装置
相关申请
本申请要求以日本专利申请2022-42802号(申请日：2022年3月17日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
实施方式涉及半导体装置。
背景技术
逆变器等电力转换装置所使用的半导体装置要求开关损耗小、击穿耐量大。
发明内容
实施方式提供开关损耗小、击穿耐量大的半导体装置。
实施方式的半导体装置具备：半导体部，包含第一导电型的第一半导体层、第二导电型的第二半导体层、以及所述第二导电型的多个第三半导体层；第一电极，电连接于所述半导体部的所述第一半导体层；第二电极，电连接于所述半导体部的所述第二半导体层以及所述第三半导体层；以及多个第三电极，设于所述半导体部中，通过第一绝缘膜而与所述半导体部电绝缘。所述半导体部设于所述第一电极与所述第二电极之间，所述第一半导体层在所述第一电极与所述第二电极之间延伸。所述第二半导体层设于所述第一半导体层与所述第二电极之间。所述多个第三半导体层在所述第二半导体层与所述第二电极之间，分别局部地设于所述第二半导体层上，并包含浓度比所述第二半导体层的第二导电型杂质的浓度高的第二导电型杂质。所述多个第三电极分别设于从所述半导体部的所述第二电极侧的表面起向所述第一半导体层中延伸的第一沟槽的内部。在所述多个第三电极中的相邻的两个第三电极之间，所述第二半导体层隔着所述第一绝缘膜分别与所述两个第三电极面对，所述第二电极具有在第二沟槽的内部延伸的接触部，所述第二沟槽从所述半导体部的所述表面起向所述第二半导体层中延伸。所述多个第三半导体层相互分离，每个第三半导体层设于所述第二电极的接触部与所述两个第三电极中的任意的一方之间，并隔着所述第一绝缘膜而与所述两个第三电极的所述一方面对。所述第二半导体层具有在所述第二电极的所述接触部与所述两个第三电极的另一方之间延伸的第一部分，所述多个第三半导体层的每个第三半导体层配置为隔着所述第二电极的所述接触部而与所述第二半导体层的所述第一部分面对。
附图说明
图1是表示实施方式的半导体装置的示意剖面图。
图2是表示实施方式的半导体装置的示意俯视图。
图3的(a)～图3的(c)是表示实施方式的半导体装置的另一示意俯视图。
图4的(a)、图4的(b)是表示实施方式的第一变形例的半导体装置的示意俯视图。
图5的(a)、图5的(b)是表示实施方式的第二变形例的半导体装置的示意俯视图。
图6的(a)、图6的(b)是表示实施方式的第三变形例的半导体装置的示意俯视图。
图7的(a)、图7的(b)是表示实施方式的第四变形例的半导体装置的示意剖面图。
图8的(a)、图8的(b)是表示实施方式的第五变形例的半导体装置的示意剖面图。
具体实施方式
以下，参照附图对实施方式进行说明。对于附图中的同一部分，标注相同的附图标记并适当省略其详细说明，对于不同的部分进行说明。另外，附图为示意图或者概念图，各部分的厚度与宽度的关系、部分之间的大小的比率等不一定与现实中相同。此外，即使在表示相同的部分的情况下，不同的附图也存在彼此的尺寸、比率不同地示出的情况。
而且，使用各图中所示的X轴、Y轴以及Z轴对各部分的配置以及构成进行说明。X轴、Y轴、Z轴相互正交，分别表示X方向、Y方向、Z方向。此外，有时将Z方向作为上方、将其相反方向作为下方进行说明。
图1是表示实施方式的半导体装置1的示意剖面图。半导体装置1为二极管。半导体装置1例如在电力转换装置中，作为FWD(Free Wheeling Diode：续流二极管)发挥功能。此外，半导体装置1例如也可以集成化为IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)。
如图1所示，半导体装置1具备半导体部10、第一电极20、以及第二电极30。半导体部10位于第一电极20与第二电极30之间。第一电极20为阴极电极。第二电极30为阳极电极。
半导体部10例如为硅。第一电极20设于半导体部10的背面10B上。第二电极30设于半导体部10的表面10F上。
半导体部10包含第一导电型的第一半导体层11、第二导电型的第二半导体层13、第二导电型的第三半导体层15、以及第四半导体层17。以下，将第一导电型作为n型、第二导电型作为p型进行说明。
第一半导体层11例如为n型低浓度层。第一半导体层11包含低浓度的n型杂质。第一半导体层11在第一电极20与第二电极30之间延伸。
第二半导体层13例如为p型阳极层。第二半导体层13设于第一半导体层11与第二电极30之间。第二电极30与第二半导体层13相接。第二电极30例如与第二半导体层13肖特基连接。
第三半导体层15例如为p型高浓度层。第三半导体层15包含浓度比第二半导体层13的第二导电型杂质的浓度高的第二导电型杂质。第三半导体层15局部地设于第二半导体层13与第二电极30之间。第三半导体层15设于第二半导体层13上，与第二电极30相接，并与第二电极30电连接。第二电极30例如与第三半导体层15欧姆连接。
第四半导体层17例如为n型阴极层。第四半导体层17设于第一半导体层11与第一电极20之间。第四半导体层17包含浓度比第一半导体层11的第一导电型杂质的浓度高的第一导电型杂质。第一电极20与第四半导体层17相接，并与第四半导体层17电连接。第一电极20例如与第四半导体层17欧姆连接。
如图1所示，半导体装置1还具备多个第三电极40。第三电极40例如在第一电极20与第二电极30之间，设于半导体部10中。在半导体部10的表面10F侧设置多个沟槽TR。多个第三电极40分别设于多个沟槽TR内。第三电极40通过第一绝缘膜43与半导体部10电绝缘。
第三电极40在沿着半导体部10的表面10F的方向例如X方向上排列。第二半导体层13设于相邻的两个第三电极40之间。第二半导体层13隔着第一绝缘膜43而与两个第三电极40分别面对。
在该例中，第三电极40设于第一电极20与第二电极30之间，通过第二绝缘膜45与第二电极30电绝缘。第三电极40与第二电极30电绝缘，因此能够作为控制电极(栅极电极)发挥功能。
第二电极30具有沟槽接触件30C。沟槽接触件30C在接触件沟槽CT内延伸，该接触件沟槽CT从半导体部10的表面10F起向第二半导体层13中延伸。第三半导体层15设于相邻的两个第三电极40的一方与沟槽接触件30C之间。接触件沟槽CT设置为Z方向的深度比第三半导体层15的Z方向的厚度深。
第三半导体层15设置为隔着第一绝缘膜与第三电极40面对，并与沟槽接触件30C相接。第三半导体层15与沟槽接触件30C相接，并且例如在半导体部10的表面10F与第二电极30相接。另外，实施方式不限于该例，第三半导体层15也可以与沟槽接触件30C分离地设置。
图2是表示实施方式的半导体装置1的示意俯视图。图2是沿着图1中所示的A-A线的剖面图。另外，图1是沿着图2中所示的B-B线的剖面图。
如图2所示，第三电极40例如沿Y方向延伸。沟槽接触件30C例如在相邻的两个第三电极40之间，沿Y方向延伸。
第三半导体层15在相邻的两个第三电极40中的一方的第三电极40a与沟槽接触件30C之间，在Y方向上分离地配置。第二半导体层13具有位于相邻的两个第三电极40中的另一方的第三电极40b与沟槽接触件30C之间的第一部分13a。第三半导体层15设置为隔着沟槽接触件30C而与第二半导体层13的第一部分13a面对。
第二半导体层13的第二部分13b位于在Y方向上相邻的两个第三半导体层15之间。第二半导体层13的第二部分13b分别与相邻的两个第三半导体层15相接。第三半导体层15的Y方向的宽度Wb例如比位于第三半导体层15之间的第二半导体层13的第二部分13b的Y方向的宽度Wa窄。
在该例中，在X方向上最接近地配置的两个第三半导体层15隔着第三电极40以及第一绝缘膜43而面对。即，以与第三电极40的两侧面对的方式配置的两个第三半导体层15，在其间不夹设第二半导体层13的一部分。
图3的(a)～图3的(b)是表示实施方式的半导体装置1的另一示意俯视图。图3的(a)以及图3的(b)是表示比较例的半导体装置2a、2b的示意俯视图。图3的(c)是表示半导体装置1的示意俯视图。
在图3的(a)所示的半导体装置2a中，第三半导体层15设置为在相邻的第三电极40的两方隔着第一绝缘膜43而与相邻的第三电极40的两方面对。此外，第三半导体层15在Y方向上相互分离地设置。在相邻的第三半导体层15之间设有第二半导体层13的一部分。
第二电极30例如与第二半导体层13肖特基连接，例如与第二半导体层15欧姆连接。因此，在对第一电极20与第二电极30(参照图1)之间施加正向电压时，经由第三半导体层15从第二电极30向第二半导体层13注入的空穴比直接从第二电极30向第二半导体层13注入的空穴多。因此，通过第二半导体层13以及第三半导体层15各自与第二电极30相接的面积之比，能够控制注入到第二半导体层13的空穴的量。
例如为了减少关断过程中的开关损耗，优选的是抑制接通时从第二半导体层13向第一半导体层11的空穴注入。另一方面，若过度抑制向第一半导体层11的空穴注入，则导通电阻变大。因此，要求适当地控制第三半导体层15相对于第二电极30的接触面积与第二半导体层13相对于第二电极30的接触面积之比。
在半导体装置2a中，例如通过控制第二半导体层13与第二电极30相接的部分的Y方向的宽度Wa与第三半导体层15的Y方向的宽度Wb之比，能够控制第二半导体层13中的空穴浓度。换言之，通过控制在Y方向上相邻的第三半导体层15的间隔La(＝Wa)，从而能够控制第二半导体层13中的空穴浓度。然而，若为了减少向第二半导体层13的空穴注入，而使第二半导体层13之间的Y方向的间隔La1过度扩大，则正向电流集中于配置了第三半导体层15的部分，对于过电流的击穿耐量降低。
在图3的(b)所示的半导体装置2b中，第三半导体层15设置为隔着第一绝缘膜43而与相邻的第三电极40的一方面对。第三半导体层15的X方向的宽度例如为图3的(a)所示的例子的二分之一。因此，能够不改变第二半导体层13以及第三半导体层15的接触面积之比而将在Y方向上相邻的第三半导体层15之间的间隔La2设为图3的(a)的间隔La1的二分之一。由此，能够缓解正向的电流集中，能够提高击穿耐量。
然而，在第三半导体层15通过离子注入而形成的情况下，离子注入后的第二导电型杂质由于热处理而活化。因此，如图3的(b)中虚线所示，第二导电型杂质热扩散，第三半导体层15的面积扩大无法避免。因此，第二半导体层13以及第三半导体层15的接触面积之比发生变化，向第二半导体层13注入的空穴增加。也能够在预先考虑到第二导电型杂质的扩散的基础上，决定离子注入的掩模尺寸，但由于制造过程的偏差，无法避免向第二半导体层13的空穴注入量取决于制造条件而发生变化。此外，离子注入所使用的注入掩模的细微化存在极限，也存在难以形成考虑到热扩散的掩模图案的情况。
如图3的(c)所示，在半导体装置1中，在相邻的第三电极40之间，形成接触件沟槽CT。由此，能够去除第三半导体层15的X方向的扩散区域。此外，在离子注入后形成接触件沟槽CT，之后进行热处理，从而也能够防止第二导电型杂质的X方向上的扩散区域。如此，在半导体装置1中，能够抑制由第二导电型杂质的热扩散引起的第三半导体层15的面积的扩大，从而能够避免向第二半导体层13注入的空穴增加。
另外，在图3的(c)中，记载了第三半导体层15与接触件沟槽CT相接，但不限于该例。例如也存在由于制造条件或掩模图案的精度而第三半导体层15与接触件沟槽CT分离地形成的情况。
图4的(a)以及图4的(b)是表示实施方式的第一变形例的半导体装置3a、3b的另一示意俯视图。图4的(a)以及图4的(b)是沿着图1中所示的A-A线的剖面图。
在图4的(a)所示的半导体装置3a中，在相邻的第三电极40之间，在一个第三电极40与沟槽接触件30C之间配置第三半导体层15，在另一个第三电极40与沟槽接触件30C之间未设置第三半导体层15。
在图4的(b)所示的半导体装置3b中，在X方向上相邻的第三半导体层15未隔着第三电极40相互面对这一点上，与图2所示的第三半导体层15的配置不同。即，在X方向上最接近的两个第三半导体层15之间，配置第二半导体层13的一部分以及第三电极40。换言之，在X方向上，第三半导体层15配置为隔着第三电极40而与第二半导体层13的一部分相互面对。
图5的(a)以及图5的(b)是表示实施方式的第二变形例的半导体装置4a、4b的示意俯视图。图5的(a)以及图5的(b)是沿着图1中所示的A-A线的剖面图。
在图5的(a)所示的半导体装置4a中，在相邻的第三电极40之间，设置多个沟槽接触件30C。多个沟槽接触件30C沿Y方向排列，并相互分离地配置。第三半导体层15设于多个沟槽接触件30C的每一个与第三电极40之间。第三半导体层15设置为在X方向上隔着沟槽接触件30C而与第二半导体层13相互面对。
在图5的(b)所示的半导体装置4b中，第三半导体层15设于相邻的第三电极40的一个第三电极40与多个沟槽接触件30C的每一个之间。在另一个第三电极40与多个沟槽接触件30C的每一个之间未设置第三半导体层15。
图6的(a)以及图6的(b)是表示实施方式的第三变形例的半导体装置5a、5b的示意俯视图。图6的(a)以及图6的(b)是沿着图1中所示的A-A线的剖面图。
在图6的(a)所示的半导体装置5a中，多个沟槽接触件30C也在Y方向上排列，并相互分离地设置。此外，在X方向上相邻的第三半导体层15未隔着第三电极40相互面对这一点上，与图5的(a)所示的第三半导体层15的配置不同。即，在X方向上最接近的两个第三半导体层15之间，配置第二半导体层13的一部分以及第三电极40。
在图6的(b)所示的半导体装置5b中，多个沟槽接触件30C包含不与第三半导体层15相接的沟槽接触件30C。即，在X方向上，在第三电极40与沟槽接触件30C之间，具有未设置第三半导体层15的区域。
以上，示出了相邻的两个第三电极40之间的多个第三半导体层15与沟槽接触件30C的配置例，但实施方式不限于此。例如，也可以应用组合了各个配置的特征的其他配置。此外，在任一例子中，都能将第二半导体层13以及第三半导体层15相对于第二电极30的接触面积之比保持恒定，并且能够缩窄在Y方向上相邻的第三半导体层15之间的间隔La。由此，能够抑制正向电流的集中，能够提高击穿耐量。
图7的(a)以及图7的(b)是表示实施方式的第四变形例的半导体装置6a、6b的示意剖面图。图7的(a)以及图7的(b)是沿着图2中所示的B-B线的剖面图。
在图7的(a)所示的半导体装置6a中，层间绝缘膜45在第二半导体层13与第二电极30之间、以及第三半导体层15与第二电极30之间延伸。第二半导体层13以及第三半导体层15经由与第二电极30的沟槽接触件30C相接的接触面，与第二电极30电连接。
在图7的(b)所示的半导体装置6b中，第二电极30具有沟槽接触件30C以及平面接触件30D。沟槽接触件30C设置为在半导体部10中延伸并与第二半导体层13以及第三半导体层15相接。平面接触件30D设于沟槽接触件30C上。
平面接触件30D以将设于层间绝缘膜45的接触孔填充的方式设置。平面接触件30D的X方向的宽度设置得比沟槽接触件30C的X方向的宽度宽。由此，平面接触件30D包含与第二半导体层13以及第三半导体层15各自的上表面相接的部分。
第二半导体层13以及第三半导体层15以与第二电极30的沟槽接触件30C以及平面接触件30D相接的各自的接触面积成为规定的面积比的方式设置。在这些例子中，也通过缩窄在Y方向上相邻的第三半导体层15之间的间隔La，从而能够抑制正向电流的集中。
图8的(a)以及图8的(b)是表示实施方式的第五变形例的半导体装置7a、7b的示意剖面图。图8的(a)以及图8的(b)是沿着图2中所示的B-B线的剖面图。
如图8的(a)所示，半导体装置7a的第三电极40与第二电极30连接，并设置为与第二电极30同电位。第二电极30经由半导体部10的表面10F以及沟槽接触件30C而与第二半导体层13以及第三半导体层15电连接。
在图8的(b)所示的半导体装置7b中，绝缘体47代替第三电极40设置于沟槽TR的内部。绝缘体47例如设置为与第二电极30相接，并在第一半导体层11中延伸。绝缘体47例如为氧化硅。
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，无意限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含于发明的范围、主旨内，并且也包含于权利要求书所记载的发明及其等同的范围内。

Claims (8)

1.一种半导体装置，具备：
半导体部，包含第一导电型的第一半导体层、第二导电型的第二半导体层、以及所述第二导电型的多个第三半导体层；
第一电极，与所述半导体部的所述第一半导体层电连接；
第二电极，与所述半导体部的所述第二半导体层以及所述第三半导体层电连接；以及
多个第三电极，设于所述半导体部中，通过第一绝缘膜而与所述半导体部电绝缘，
所述半导体部设于所述第一电极与所述第二电极之间，
所述第一半导体层在所述第一电极与所述第二电极之间延伸，
所述第二半导体层设于所述第一半导体层与所述第二电极之间，
所述多个第三半导体层在所述第二半导体层与所述第二电极之间，分别局部地设于所述第二半导体层上，并包含浓度比所述第二半导体层的第二导电型杂质的浓度高的第二导电型杂质，
所述多个第三电极分别设于从所述半导体部的所述第二电极侧的表面起向所述第一半导体层中延伸的第一沟槽的内部，
在所述多个第三电极中的相邻的两个第三电极之间，所述第二半导体层隔着所述第一绝缘膜分别与所述两个第三电极面对，
所述第二电极具有在第二沟槽的内部延伸的接触部，所述第二沟槽从所述半导体部的所述表面起向所述第二半导体层中延伸，
所述多个第三半导体层相互分离，每个第三半导体层设于所述第二电极的接触部与所述两个第三电极中的任意的一方之间、并隔着所述第一绝缘膜而与所述两个第三电极的所述一方面对，
所述第二半导体层具有在所述第二电极的所述接触部与所述两个第三电极的另一方之间延伸的第一部分，
所述多个第三半导体层的每个第三半导体层配置为，隔着所述第二电极的所述接触部而与所述第二半导体层的所述第一部分面对。
2.如权利要求1所述的半导体装置，
所述第二半导体层包含在所述多个第三半导体层之间延伸的第二部分。
3.如权利要求2所述的半导体装置，
所述多个第三电极分别在沿着所述半导体部的所述表面的第一方向上延伸，
所述第二半导体层的所述第二部分与所述多个第三半导体层中的在所述第一方向上相邻的两个第三半导体层相接，
所述第二半导体层的所述第二部分的所述第一方向的宽度，比所述多个第三半导体层的所述第一方向的宽度宽。
4.如权利要求3所述的半导体装置，
所述第二电极的所述接触部沿所述第一方向延伸，
所述多个第三半导体层与所述接触部相接。
5.如权利要求3所述的半导体装置，
所述第二电极具有在所述第一方向上排列的多个所述接触部，
所述多个第三半导体层分别与所述多个接触部相接。
6.如权利要求1～5中任一项所述的半导体装置，
所述多个第三半导体层配置于所述两个第三电极的所述一方与所述第二电极的所述接触部之间。
7.如权利要求1～5中任一项所述的半导体装置，
所述多个第三电极还包含与所述两个第三电极的所述一方相邻的另一第三电极，
所述半导体部还包含设于所述两个第三电极的所述一方与所述另一第三电极之间的另一第三半导体层，
所述多个第三半导体层中的、配置于所述两个第三电极的所述一方与所述第二电极的所述接触部之间的第三半导体层，隔着所述两个第三电极的所述一方而与所述另一第三半导体层面对。
8.如权利要求2所述的半导体装置，
所述多个第三电极还包含与所述两个第三电极的所述一方相邻的另一第三电极，
所述半导体部还包含设于所述两个第三电极的所述一方与所述另一第三电极之间的所述第二半导体层的另一第一部分，
所述多个第三半导体层中的、配置于所述两个第三电极的所述一方与所述第二电极的所述接触部之间的第三半导体层，隔着所述两个第三电极的所述一方而与所述第二半导体层的所述另一第一部分面对。
CN202210831311.7A 2022-03-17 2022-07-14 半导体装置 Pending CN116799048A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-042802 2022-03-17
JP2022042802A JP2023136874A (ja) 2022-03-17 2022-03-17 半導体装置

Publications (1)

Publication Number Publication Date
CN116799048A true CN116799048A (zh) 2023-09-22

Family

ID=83507440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210831311.7A Pending CN116799048A (zh) 2022-03-17 2022-07-14 半导体装置

Country Status (4)

Country Link
US (1) US20230299076A1 (zh)
EP (1) EP4246596A1 (zh)
JP (1) JP2023136874A (zh)
CN (1) CN116799048A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6184352B2 (ja) * 2014-03-14 2017-08-23 株式会社東芝 半導体装置
JP6158123B2 (ja) * 2014-03-14 2017-07-05 株式会社東芝 半導体装置
WO2020213254A1 (ja) * 2019-04-16 2020-10-22 富士電機株式会社 半導体装置および製造方法
JP7337739B2 (ja) * 2020-03-19 2023-09-04 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP4246596A1 (en) 2023-09-20
JP2023136874A (ja) 2023-09-29
US20230299076A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US10777548B2 (en) Method for manufacturing semiconductor device
CN107924942B (zh) 半导体装置
JP5787853B2 (ja) 電力用半導体装置
CN107210299B (zh) 半导体装置
US10903202B2 (en) Semiconductor device
US20220093728A1 (en) Semiconductor device
CN111512448B (zh) 半导体装置
CN111129135B (zh) 半导体装置
CN110838522B (zh) 半导体装置
US11276771B2 (en) Semiconductor device
CN111554743B (zh) 半导体装置
CN109564939B (zh) 半导体装置
US20220123132A1 (en) Semiconductor device and method for manufacturing semiconductor device
US11908954B2 (en) Semiconductor device with insulated gate bipolar transistor region and diode region provided on semiconductor substrate and adjacent to each other
US11955546B2 (en) Semiconductor device and method for controlling same
CN116799048A (zh) 半导体装置
US7741655B2 (en) Semiconductor device
US7683454B2 (en) MOS power component with a reduced surface area
CN114823884A (zh) 半导体装置
JP2022093891A (ja) 半導体装置及び半導体装置の製造方法
US20240162223A1 (en) Semiconductor device
JP7364027B2 (ja) 半導体装置およびその製造方法
JP2023143682A (ja) 半導体装置
US20230420527A1 (en) Gate trench power semiconductor devices having improved breakdown performance and methods of forming such devices
JP2023179936A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination