CN116779439A - 一种基于反铁电材料的高浓度电学掺杂方法 - Google Patents

一种基于反铁电材料的高浓度电学掺杂方法 Download PDF

Info

Publication number
CN116779439A
CN116779439A CN202310742541.0A CN202310742541A CN116779439A CN 116779439 A CN116779439 A CN 116779439A CN 202310742541 A CN202310742541 A CN 202310742541A CN 116779439 A CN116779439 A CN 116779439A
Authority
CN
China
Prior art keywords
antiferroelectric
layer
type
doping
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310742541.0A
Other languages
English (en)
Inventor
周久人
金发鑫
韩根全
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Research Institute Of Xi'an University Of Electronic Science And Technology
Xidian University
Original Assignee
Hangzhou Research Institute Of Xi'an University Of Electronic Science And Technology
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Research Institute Of Xi'an University Of Electronic Science And Technology, Xidian University filed Critical Hangzhou Research Institute Of Xi'an University Of Electronic Science And Technology
Priority to CN202310742541.0A priority Critical patent/CN116779439A/zh
Publication of CN116779439A publication Critical patent/CN116779439A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种基于反铁电材料的高浓度电学掺杂方法,主要解决现有基于传统氧化物外加偏置电学掺杂技术受到介电响应局限的限制而难以实现高浓度掺杂以及功耗高等问题。其自下而上包括:半导体衬底、利用原子层淀积工艺生长的反铁电层、利用磁控溅射工艺生长的电极层。本发明利用反铁电材料的极化翻转特性实现了电学掺杂,提高了掺杂的精度和均匀性,有利于可重构器件的制备;利用反铁电材料具有较大极化值的特性降低了纳米尺寸器件中实现高浓度掺杂的难度,有利于低功耗器件的制备。

Description

一种基于反铁电材料的高浓度电学掺杂方法
技术领域
本发明属于微电子技术领域,特别涉及一种基于反铁电材料的高浓度电学掺杂方法,可用于微电子器件制备。
背景技术
集成电路行业的发展已经从“摩尔定律时代”跨入到“后摩尔定律时代”,集成电路的集成度和性能随着特征尺寸的缩小而不断提高,但器件尺寸的缩小给半导体掺杂技术带来了巨大的挑战。
在集成电路的发展过程中,通过扩散或离子注入进行掺杂的方式起着不可忽视的作用。然而,随着器件尺寸进入到纳米级别,传统化学掺杂方式逐渐显现出了一些不足。其中:
通过扩散进行掺杂的方式精度较低,材料中掺杂剂的深度和浓度不均匀,且扩散掺杂存在横向扩散问题,这将导致器件中掺杂可控性低且器件的性能和可靠性也会受到影响。同时固溶度极限的限制使得纳米级器件中无法实现高浓度掺杂,从而导致器件性能降低,因此在器件尺寸进入纳米级别时,扩散掺杂已经无法满足器件的需求。
现有器件一般通过离子注入进行掺杂,但是高能粒子注入会使器件内部出现晶格缺陷和氧化物位错问题。晶格缺陷可能会导致电子和空穴的复合和扩散,从而影响器件的性能;氧化物位错会增加界面态密度,从而降低器件可靠性。因此完成离子注入工艺后需要高温退火以消除大部分注入损伤,但高温退火又会带来掺杂剂的横向热扩散问题。除此以外,随着器件进入纳米级别,通过离子注入进行掺杂时存在掺杂剂失活以及由于随机掺杂分布而引起的可变性等问题,导致纳米尺寸器件中无法实现高浓度掺杂。
为了解决这两种掺杂方式的不足,研究者们提出了基于传统氧化物外加偏置电学掺杂技术,利用电荷吸引在半导体内部诱导出电荷以完成掺杂,但该方法受到传统氧化物介电响应极限的限制,因此难以实现高浓度掺杂且需施加较大的恒定电压才能满足器件源漏区所需的掺杂浓度,不利于低功耗应用。
发明内容
为了克服上述现有技术的缺点,本发明的目的在于提供一种基于反铁电材料的高浓度电学掺杂方法,解决了化学掺杂存在的晶格损伤、掺杂精度低、均匀性差、存在电离杂质等问题以及基于传统氧化物外加偏置电学掺杂技术因受介电响应局限而难以实现高浓度掺杂以及功耗高等问题。实现了器件中的高掺杂浓度、高掺杂精度、可重构性和低功耗等。可大幅提升传统器件的性能、提高芯片功能密度、降低集成电路功耗。
为了实现上述目的,本发明采用的技术方案是:
一种基于反铁电材料的高浓度电学掺杂方法,在半导体衬底上依次制备反铁电层和电极层,其特征在于,在所述电极层上施加不同极性恒定电压以控制掺杂类型和浓度:
向电极层施加正向电压,反铁电材料内部极化向下翻转,半导体内部诱导出电子,实现N型掺杂;
向电极层施加负向电压,反铁电材料内部极化向上翻转,半导体内部诱导出空穴,实现P型掺杂;
在不超过饱和极化电压的条件下,确定电压极性后,通过调节电压大小控制反铁电材料内部极化值,从而对半导体内掺杂浓度作出调控。
在一个实施例中,所述半导体衬底的材料采用Si、Ge、SiGe、SOI、GOI和SGOI中的任意一种;所述反铁电层的材料采用PbZrO3、NaNbO3、PbHfO3、Sr0.7Ba0.3TiO3、PbTiO3、NH4H2AsO4、NH4HSO4、NH4H2PO4、NH4IO3和Ag2H3O6中的任意一种;所述电极层的材料采用金属钨、金属钛、金属铜、金属铝、金属铂、金属铱、金属钌、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽中的任意一种。
在一个实施例中,所述反铁电层利用原子层淀积工艺生长,所述电极层利用磁控溅射工艺生长。
在一个实施例中,所述磁控溅射工艺的条件如下:
先抽真空使得反应腔内的真空压强为8E-6Torr,然后调整功率、Ar压力、靶材使用相应电极材料,进行反应溅射形成电极层。
在一个实施例中,所述反铁电层的厚度为5~10nm,所述电极层的厚度为50~70nm。
本发明所述基于反铁电材料的高浓度电学掺杂方法可用于器件的类型转换,所述器件包括控制栅极氧化层,在控制栅极氧化层的两侧分别有第一反铁电层和第二反铁电层,控制栅极氧化层上方为控制栅极,第一反铁电层上方为第一编程栅极,下方为源区;第二反铁电层上方为第二编程栅极,下方为漏区;
在第一编程栅极和第二编程栅极上施加正电压时,源区和漏区均为N型,器件为N型MOSFET;
在第一编程栅极和第二编程栅极上施加负电压时,源区和漏区均为P型,器件为P型MOSFET;
在第一编程栅极上施加正电压,第二编程栅极上施加负电压时,源区为N型,漏区为P型,器件为P型TFET;
在第一编程栅极上施加负电压,第二编程栅极上施加正电压时,源区为P型,漏区为N型,器件为N型TFET。
与现有技术相比,本发明的有益效果是:
一、相较于化学掺杂,本发明避免了横向扩散、晶格损伤、氧化物位错、热预算高等问题,提高了掺杂的精度和均匀性,同时避免了化学掺杂时小尺寸器件中的固溶度限制和随机波动问题,有利于实现纳米尺寸器件中的高浓度掺杂。
二、相较于基于传统氧化物外加偏置电学掺杂技术,本发明更容易实现高浓度掺杂,且完成同等浓度掺杂所需恒定偏置电压大幅减小,有利于大幅降低器件功耗。
附图说明
图1为基于反铁电材料外加偏置实现电学掺杂原理示意图。
图2为传统氧化物材料和反铁电材料的电荷浓度与掺杂电压的关系示意图。
图3为本发明实现流程示意图。
图4为采用本发明方法的一个具有一定对称性的器件结构示意图。
具体实施方式
为了使本发明的目的及优点更加清楚明白,以下结合附图和实施例对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用于以解释本发明,并不用于限定本发明。
相较于传统氧化物材料,反铁电材料具有极化特性,其极化值范围在几微库仑每平方厘米到几百微库仑每平方厘米之间。因此相较于传统氧化物材料,反铁电材料因其具有极化特性更容易在内部产生大量极化电荷,从而吸引本征半导体内部的电荷大量聚集在靠近反铁电材料的一侧,实现本征半导体内的高浓度掺杂,其掺杂原理如图1所示。
在电学掺杂过程中,本征半导体内部的掺杂浓度主要取决于施加电压后介电层的电荷浓度。图2为传统氧化物材料和反铁电材料的电荷浓度与掺杂电压的关系示意图,在相同电压下反铁电材料电荷浓度明显高于传统氧化物材料电荷浓度,因此相较于传统氧化物材料,反铁电材料的使用更有利于实现源、漏区域高浓度掺杂和器件低功耗的目标。
根据上述思路,参考图3,本发明的技术方案如下:
1)选取合适的半导体衬底1,并对半导体衬底1表面进行清洗和处理,以提高反铁电薄膜的附着性和稳定性。
示例地,在本步骤中,半导体衬底1的材料可以是Si、Ge、SiGe、SOI、GOI和SGOI中的任意一种。
2)利用原子层沉积等工艺在半导体衬底1上生长反铁电层2,反铁电层2的厚度宜为5~10nm,实施例中可使用包含不同的反铁电元素的气体作为前驱体。
示例地,在本步骤中,反铁电层2的材料可以是PbZrO3、NaNbO3、PbHfO3、Sr0.7Ba0.3TiO3、PbTiO3、NH4H2AsO4、NH4HSO4、NH4H2PO4、NH4IO3和Ag2H3O6中的任意一种。
3)利用磁控溅射等工艺在器件反铁电层2上沉积制备电极层3,电极层3的厚度宜为50~70nm。
示例地,在本步骤中,电极层3的材料可以是金属钨、金属钛、金属铜、金属铝、金属铂、金属铱、金属钌、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽中的任意一种。
磁控溅射工艺的条件可如下:
先抽真空使得反应腔内的真空压强为8E-6Torr,然后在功率为350W、Ar压力为5mTorr、靶材使用相应电极材料的条件下进行反应溅射形成电极层3。
4)在电极层3施加不同极性恒定电压保持反铁电材料内部极化,以在半导体内部诱导出对应电子或空穴,完成N型或P型掺杂。
本步骤中,不同类型的掺杂通过在电极层3施加不同极性恒定电压实现,掺杂浓度控制通过调控恒定电压值实现:
若在电极层3施加正向电压,反铁电材料内部极化向下翻转,半导体内部诱导出电子,实现N型掺杂;
若在电极层3施加负向电压,反铁电材料内部极化向上翻转,半导体内部诱导出空穴,实现P型掺杂。
在不超过饱和极化电压的条件下,确定电压极性后调节电压大小即可控制反铁电材料内部极化值,从而对半导体内掺杂浓度作出调控。
本发明利用反铁电材料的极化翻转特性实现了电学掺杂,提高了掺杂的精度和均匀性,有利于可重构器件的制备;利用反铁电材料具有较大极化值的特性降低了纳米尺寸器件中实现高浓度掺杂的难度,有利于低功耗器件的制备。
参照图3,本发明对基于反铁电材料的高浓度电学掺杂方法,给出如下三种实施例。
实施例1:基于PbZrO3反铁电材料Ti电极的N型掺杂方法。
步骤1:选择基片。
选取无掺杂Si片作为半导体衬底1,如图3中(a)。
步骤2:淀积反铁电层。
利用原子层淀积工艺,在Si基底表面淀积形成5nm厚的PbZrO3反铁电层2,如图3中(b)。沉积工艺条件为:以Pb(thd)2和Zr(tBuO)4分别作为前驱体铅源和锆源,H2O为前驱体氧源,以N2作为吹扫气体,反应温度为300℃。
步骤3:生长金属材料。
利用反应溅射工艺,先用分子泵和冷泵对反应腔体抽真空,直至真空压强为8E-6Torr,再在功率为350W,Ar压力5mTorr条件下,使用金属Ti作为靶材对样件上表面进行均匀溅射,在其表面淀积一层Ti材料,如图3中(c)。
步骤4:刻蚀材料形成电极。
利用刻蚀工艺,采用氯基原子团作为刻蚀剂,在光刻胶的掩蔽作用下,刻蚀金属材料和反铁电层四周多余部分。
步骤5:施加恒定正电压,完成电学掺杂。
在金属电极上施加恒定正电压,使得反铁电材料发生向下的极化翻转以在半导体中诱导出电子实现N型掺杂。
实施例2:基于NaNbO3反铁电材料W电极的P型掺杂方法。
步骤一:选择基片。
选取无掺杂Ge片作为半导体衬底1,如图3中(a)。
步骤二:淀积反铁电材料。
利用原子层淀积工艺,在Ge基底表面淀积形成5nm厚的NaNbO3反铁电层2,如图3中(b)。沉积工艺条件为:以Na(THD)和Nb(tBuO)5分别作为前驱体钠源和铌源,O2为前驱体氧源,以N2作为吹扫气体,反应温度为260℃。
步骤三:生长金属材料。
利用反应溅射工艺,先用分子泵和冷泵对反应腔体抽真空,直至真空压强为8E-6Torr,再在功率为350W,Ar压力5mTorr条件下,使用金属W作为靶材对样件上表面进行均匀溅射,在其表面淀积一层金属W,如图3中(c)。
步骤四:刻蚀金属材料形成电极。
利用刻蚀工艺,采用氯基原子团作为刻蚀剂,在光刻胶的掩蔽作用下,刻蚀金属材料和反铁电层四周多余部分。
步骤五:电学掺杂。
在金属电极上施加恒定负电压,使得反铁电材料发生向上的极化翻转以在半导体中诱导出电子实现P型掺杂。
实施例3:基于PbHfO3反铁电材料Cu电极的N型掺杂方法。
步骤A:选择基片。
选取无掺杂SiGe片作为半导体衬底1,如图3中(a)。
步骤B:淀积反铁电材料。
利用原子层淀积工艺,在SiGe基底表面淀积形成10nm厚的PbHfO3反铁电层2,如图3中(b)。沉积工艺条件为:以Pb(thd)2和Hf(tBuO)4分别作为前驱体铅源和铪源,O3为前驱体氧源,以N2作为吹扫气体,反应温度为270℃。
步骤C:生长金属材料。
利用反应溅射工艺,先用分子泵和冷泵对反应腔体抽真空,直至真空压强为8E-6Torr,再在功率为350W,Ar压力5mTorr条件下,使用金属Cu作为靶材对样件上表面进行均匀溅射,在其表面淀积一层金属Cu,如图3中(c)。
步骤D:刻蚀金属材料形成电极。
利用刻蚀工艺,采用氯基原子团作为刻蚀剂,在光刻胶的掩蔽作用下,刻蚀金属材料和反铁电层四周多余部分。
步骤E:电学掺杂。
在金属电极上施加恒定正电压,使得反铁电材料发生向下的极化翻转以在半导体中诱导出电子实现N型掺杂。
以上描述仅是本发明的三个具体实例,并未构成对本发明的任何限制,显然对于本领域技术人员来说,在了解了本发明内容和原理后,都有可能在不脱离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变。例如基底除了上述的Si、Ge、SiGe材料以外,还可以是SOI、GOI和SGOI。反铁电材料除了上述的PbZrO3、NaNbO3、PbHfO3以外,还可以是Sr0.7Ba0.3TiO3、PbTiO3、NH4H2AsO4、NH4HSO4、NH4H2PO4、NH4IO3和Ag2H3O6。金属电极除了上述的金属钛、金属钨、金属铜以外,还可以是金属铝、金属铂、金属铱、金属钌、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽。但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
本发明的方法应用于器件后,可通过切换电压极性控制半导体内部载流子极性,施加正电压时半导体内部为N型,施加负电压时半导体内部为P型,因此可实现N型MOSFET(源、漏区均为N型)、P型MOSFET(源、漏区均为P型)、N型TFET(源区为P型,漏区为N型)和P型TFET(源区为N型,漏区为P型)之间的转换,且该方法适用于具有一定对称性的器件,极大程度拓宽了器件的应用场景,提高了芯片的功能密度。
一个具体的实施例请参考图4,该具有一定对称性的器件包括本征半导体衬底11,在本征半导体衬底11上为埋氧化层12,埋氧化层12上设置源区13和漏区14,源区13上依次设置第一反铁电层17和第一编程栅极9,漏区14上依次设置第二反铁电层18和第二编程栅极20,第一反铁电层17和第二反铁电层18分别位于控制栅极氧化层11两侧,并优选为左右对称,控制栅极氧化层11上有控制栅极12。源极15接在源区13,漏极16接在漏区14。
上述结构中,第一反铁电层17和第二反铁电层18对应本发明的反铁电层2,第一编程栅极9和第二编程栅极20对应本发明的电极层3,因此,根据本发明掺杂方法,可通过切换第一编程栅极9和第二编程栅极20上的电压极性控制半导体内部载流子极性。具体地:
在第一编程栅极19和第二编程栅极20上施加正电压时,源区13和漏区14均为N型,器件为N型MOSFET;
在第一编程栅极19和第二编程栅极20上施加负电压时,源区13和漏区14均为P型,器件为P型MOSFET;
在第一编程栅极19上施加正电压,第二编程栅极20上施加负电压时,源区13为N型,漏区14为P型,器件为P型TFET;
在第一编程栅极19上施加负电压,第二编程栅极20上施加正电压时,源区13为P型,漏区14为N型,器件为N型TFET。

Claims (6)

1.一种基于反铁电材料的高浓度电学掺杂方法,在半导体衬底(1)上依次制备反铁电层(2)和电极层(3),其特征在于,在所述电极层(3)上施加不同极性恒定电压以控制掺杂类型和浓度:
向电极层(3)施加正向电压,反铁电材料内部极化向下翻转,半导体内部诱导出电子,实现N型掺杂;
向电极层(3)施加负向电压,反铁电材料内部极化向上翻转,半导体内部诱导出空穴,实现P型掺杂;
在不超过饱和极化电压的条件下,确定电压极性后,通过调节电压大小控制反铁电材料内部极化值,从而对半导体内掺杂浓度作出调控。
2.根据权利要求1所述基于反铁电材料的高浓度电学掺杂方法,其特征在于,所述半导体衬底(1)的材料采用Si、Ge、SiGe、SOI、GOI和SGOI中的任意一种;所述反铁电层(2)的材料采用PbZrO3、NaNbO3、PbHfO3、Sr0.7Ba0.3TiO3、PbTiO3、NH4H2AsO4、NH4HSO4、NH4H2PO4、NH4IO3和Ag2H3O6中的任意一种;所述电极层(3)的材料采用金属钨、金属钛、金属铜、金属铝、金属铂、金属铱、金属钌、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽中的任意一种。
3.根据权利要求1或2所述基于反铁电材料的高浓度电学掺杂方法,其特征在于,所述反铁电层(2)利用原子层淀积工艺生长,所述电极层(3)利用磁控溅射工艺生长。
4.根据权利要求3所述基于反铁电材料的高浓度电学掺杂方法,其特征在于,所述磁控溅射工艺的条件如下:
先抽真空使得反应腔内的真空压强为8E-6Torr,然后调整功率、Ar压力、靶材使用相应电极材料,进行反应溅射形成电极层(3)。
5.根据权利要求1所述基于反铁电材料的高浓度电学掺杂方法,其特征在于,所述反铁电层(2)的厚度为5~10nm,所述电极层(3)的厚度为50~70nm。
6.基于权利要求1至5任一权利要求所述基于反铁电材料的高浓度电学掺杂方法实现类型转换,其特征在于,所述器件包括控制栅极氧化层(21),在控制栅极氧化层(21)的两侧分别有第一反铁电层(17)和第二反铁电层(18),控制栅极氧化层(21)上方为控制栅极(22),第一反铁电层(17)上方为第一编程栅极(19),下方为源区(13);第二反铁电层(18)上方为第二编程栅极(20),下方为漏区(14);
在第一编程栅极(19)和第二编程栅极(20)上施加正电压时,源区(13)和漏区(14)均为N型,器件为N型MOSFET;
在第一编程栅极(19)和第二编程栅极(20)上施加负电压时,源区(13)和漏区(14)均为P型,器件为P型MOSFET;
在第一编程栅极(19)上施加正电压,第二编程栅极(20)上施加负电压时,源区(13)为N型,漏区(14)为P型,器件为P型TFET;
在第一编程栅极(19)上施加负电压,第二编程栅极(20)上施加正电压时,源区(13)为P型,漏区(14)为N型,器件为N型TFET。
CN202310742541.0A 2023-06-21 2023-06-21 一种基于反铁电材料的高浓度电学掺杂方法 Pending CN116779439A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310742541.0A CN116779439A (zh) 2023-06-21 2023-06-21 一种基于反铁电材料的高浓度电学掺杂方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310742541.0A CN116779439A (zh) 2023-06-21 2023-06-21 一种基于反铁电材料的高浓度电学掺杂方法

Publications (1)

Publication Number Publication Date
CN116779439A true CN116779439A (zh) 2023-09-19

Family

ID=87985458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310742541.0A Pending CN116779439A (zh) 2023-06-21 2023-06-21 一种基于反铁电材料的高浓度电学掺杂方法

Country Status (1)

Country Link
CN (1) CN116779439A (zh)

Similar Documents

Publication Publication Date Title
CN1332451C (zh) 半导体器件及其制造方法
US7338907B2 (en) Selective etching processes of silicon nitride and indium oxide thin films for FeRAM device applications
CN105097951B (zh) 用以制造高效能金属氧化物和金属氮氧化物薄膜晶体管的栅极介电层处理
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
US8460996B2 (en) Semiconductor devices with different dielectric thicknesses
CN102916048A (zh) 一种基于体硅材料的无结硅纳米线晶体管及其制备方法
WO2022217964A1 (zh) 基于铁电材料的半导体掺杂方法
CN111554745B (zh) 一种铁电电容和铁电场效应晶体管及制备方法
CN112349775B (zh) 超陡亚阈值摆幅器件及其制备方法
CN116779439A (zh) 一种基于反铁电材料的高浓度电学掺杂方法
CN103840005A (zh) 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法
CN108538850B (zh) 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
Kim et al. Ferroelectric gate field-effect transistors with 10nm thick nondoped HfO 2 utilizing pt gate electrodes
US6117711A (en) Method of making single-electron-tunneling CMOS transistors
CN103839829A (zh) 具有SiGeSn沟道的鳍式场效应晶体管及其形成方法
CN113224170A (zh) 基于铁电掺杂的负电容场效应晶体管
CN113241373B (zh) 基于铁电掺杂的场效应晶体管及其制备方法
CN113921617A (zh) 一种Ga2O3金属氧化物半导体场效应管及制备方法
CN107452810B (zh) 一种金属氧化物薄膜晶体管及其制备方法
CN112531029A (zh) 电子器件和制造该电子器件的方法
CN113921613B (zh) 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法
CN114639729B (zh) 场效应晶体管、低功耗cmos集成芯片、电路及设备
TWI222179B (en) Method of fabricating NMOS and CMOS transistors
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
CN117096191A (zh) 一种FinFET结构的Al1-xScxN铁电调控场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination