CN116743121B - 数字频率合成器的时钟选择系统 - Google Patents

数字频率合成器的时钟选择系统 Download PDF

Info

Publication number
CN116743121B
CN116743121B CN202311031943.6A CN202311031943A CN116743121B CN 116743121 B CN116743121 B CN 116743121B CN 202311031943 A CN202311031943 A CN 202311031943A CN 116743121 B CN116743121 B CN 116743121B
Authority
CN
China
Prior art keywords
clock
sequence
value
channel
lookup table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311031943.6A
Other languages
English (en)
Other versions
CN116743121A (zh
Inventor
董照琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Muxi Integrated Circuit Shanghai Co ltd
Original Assignee
Muxi Integrated Circuit Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Muxi Integrated Circuit Shanghai Co ltd filed Critical Muxi Integrated Circuit Shanghai Co ltd
Priority to CN202311031943.6A priority Critical patent/CN116743121B/zh
Publication of CN116743121A publication Critical patent/CN116743121A/zh
Application granted granted Critical
Publication of CN116743121B publication Critical patent/CN116743121B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及集成电路技术领域，尤其涉及一种数字频率合成器的时钟选择系统，包括相位时钟变换模块、时钟选择模块和数字频率合成器，时钟变换模块用于获取原始时钟，进行转换，生成第一时钟、第二时钟、第三时钟和第四时钟，并分别通过第一通路、第二通路、第三通路和第四通路传输给数字频率合成器；时钟选择模块用于基于目标组合时钟，确定时钟控制序列，基于时钟控制序列确定每一时钟周期对应的每一通路的时钟选择信号，并分别发送给第一通路、第二通路、第三通路和第四通路，控制开启和关闭；数字频率合成器基于输入的时钟进行组合，生成目标组合时钟。本发明能够准确高效地选择时钟，生成目标组合时钟。

Description

数字频率合成器的时钟选择系统
技术领域
本发明涉及集成电路技术领域，尤其涉及一种数字频率合成器的时钟选择系统。
背景技术
通常的分频技术会涉及整数分频，但在一些应用场景中，需要更加细致的分频，例如，需要将原始时钟实现2.25分频等。这便需要将原始时钟通过相位变换得到不同相位的时钟，再对不同相位的时钟进行选择，组合生成不同的目标组合时钟。如何准确高效地选择时钟，生成目标组和时钟成为亟待解决的技术问题。
发明内容
本发明目的在于，提供一种数字频率合成器的时钟选择系统，能够准确高效地选择时钟，生成目标组合时钟。
根据本发明一方面，提供了一种数字频率合成器的时钟选择系统，包括相位时钟变换模块、时钟选择模块和数字频率合成器，所述数字频率合成器分别与相位时钟变换模块和所述时钟选择模块相连接，其中，
所述相位时钟变换模块用于获取原始时钟，将所述原始时钟进行转换，生成第一时钟、第二时钟、第三时钟和第四时钟，并分别通过第一通路、第二通路、第三通路和第四通路传输给所述数字频率合成器，其中，所述第一时钟为原始时钟的0°时钟，所述第二时钟为原始时钟的90°时钟，所述第三时钟为原始时钟的180°时钟，所述第四时钟为原始时钟的270°时钟；
所述时钟选择模块用于基于目标组合时钟，确定时钟控制序列，基于时钟控制序列确定每一时钟周期对应的每一通路的时钟选择信号，并分别发送给第一通路、第二通路、第三通路和第四通路，控制所述第一通路、第二通路、第三通路和第四通路的开启和关闭；
所述数字频率合成器基于输入的时钟进行组合，生成目标组合时钟。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种数字频率合成器的时钟选择系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
本发明所述系统能够基于时钟控制序列，控制时钟选择模块和数字频率合成器之间的第一通路、第二通路、第三通路和第四通路的开启和关闭，控制不同相位的时钟信号的开启和关闭，从而生成目标组合时钟，提高了目标组合时钟生成的效率和准确性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的数字频率合成器的时钟选择系统示意图；
图2为本发明实施例提供的第一时钟、第二时钟、第三时钟和第四时钟示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种数字频率合成器的时钟选择系统，如图1所示，包括相位时钟变换模块、时钟选择模块和数字频率合成器（Digital Frequency Synthesizer，简称DFS），所述数字频率合成器分别与相位时钟变换模块和所述时钟选择模块相连接，具体的，时钟变换模块和所述时钟选择模块通过第一通路、第二通路、第三通路和第四通路相连接。
所述相位时钟变换模块用于获取原始时钟，具体的，所述相位时钟变换模块可以和锁相环（Phase-locked loop，简称PLL）相连接，通过锁相环获取原始时钟，所述相位时钟变换模块将所述原始时钟进行转换，生成第一时钟、第二时钟、第三时钟和第四时钟，并分别通过第一通路、第二通路、第三通路和第四通路传输给所述数字频率合成器，其中，所述第一时钟为原始时钟的0°时钟，所述第二时钟为原始时钟的90°时钟，所述第三时钟为原始时钟的180°时钟，所述第四时钟为原始时钟的270°时钟，如图2所示示例。
所述时钟选择模块用于基于目标组合时钟，确定时钟控制序列，基于时钟控制序列确定每一时钟周期对应的每一通路的时钟选择信号，并分别发送给第一通路、第二通路、第三通路和第四通路，控制所述第一通路、第二通路、第三通路和第四通路的开启和关闭；所述数字频率合成器基于输入的时钟进行组合，生成目标组合时钟。通过对第一时钟、第二时钟、第三时钟和第四时钟的灵活组合，可以生成精细多样的目标组合时钟。
作为一种示例，所述时钟选择模块具体用于基于目标组合时钟确定时钟基本序列（A1,A2,…,Am,…AM,B1,B2,…,Bn,…BN）和目标组合时钟周期数R，其中，Am=1,m的取值范围为1到M，M为时钟序列基本单元中1的数量，Bn=0，n的取值范围为1到N，N为时钟序列基本单元中0的数量，将R个时钟基本序列首尾相接，生成所述时钟控制序列。需要说明的是，一个时钟基本序列对应一个目标组合时钟周期，R个时钟基本序列对应连续R个目标组合时钟周期。时钟控制序列中，每连续的4个是一组对第一通路、第二通路、第三通路和第四通路的控制标识，1表示开启，0表示关闭。以5G的频率为例，每拍获取4个bit,会导致时序很难实现，如果以2.5G的频率运行，每拍获取8个bit，对应两个时钟周期，这样既能使得时序更好实现，又不会过多增加查找表深度和实现难度。而如果每拍获取16个bit会大大增加查找表深度和实现难度，因此，优选的，所述时钟选择模块具体用于以8位为截割单位截割所述时钟控制序列，获取对应的截割序列，基于截割序列确定每一时钟周期对应的每一通路的时钟选择信号。
作为一种示例，每一截割序列对应两个连续的时钟周期，截割序列的第一位为第一周期对第一通路的选择信号、第二位为第一周期对第二通路的选择信号、第三位为第一周期对第三通路的选择信号、第四位为第一周期对第四通路的选择信号、第五位为第二周期对第一通路的选择信号、第六位为第二周期对第二通路的选择信号、第七位为第二周期对第三通路的选择信号、第八位为第二周期对第四通路的选择信号，1表示对应的通路选通，0表示对应的通路不选通。以截割序列为11111000为例，表示第一个周期内，第一通路、第二通路、第三通路和第四通路全部选通，第二个周期内第一通路选通，第二通路、第三通路和第四通路不选通。
以时钟基本序列为“111110000000”为例，该示例中，M=5，N=7。当多个“111110000000”拼接在一起，以每8位为单位进行截取时，硬件上是很难基于当前的截割序列获取下一截割序列的，基于此，本发明实施例基于查找表来实现下一截割序列的获取，作为一种示例，所述时钟选择模块包括第一查找表和第二查找表，所述第一查找表为截割序列首位为0的查找表，所述第二查找表为截割序列首位为1的查找表，所述第一查找表和第二查找表均包括X值、Y值和对应的截割序列。所述第一查找表中的X值为截割序列从首位开始连续0的个数，Y值为截割序列的X个0之后连续1的个数。所述第二查找表中的X值为截割序列从首位开始连续1的个数，Y值为截割序列的X个1之后连续0的个数。以截割序列为11111000为例，首位为1，对应于第二查找表，对应的X值为5，对应的Y值为3。
作为一种示例，所述时钟选择模块用于，获取当前截割序列，基于当前截割序列确定下一截割序列首位数值以及对应的X值和Y值，基于下一截割序列首位数值以及对应的X值和Y值检索所述第一查找表或第二查找表，确定下一截割序列。
其中，所述时钟选择模块基于当前截割序列确定下一截割序列首位数值，以及对应的X值和Y值，具体包括：获取当前截割序列，确定当前截割序列最后一位的数P，以及当前序列末尾连续P的数量Q，基于P、Q以及M和N的值确定下一截割序列首位数值，以及对应的X值和Y值。对应的X值和Y值确定后，根据P值选择对应的查找表，即可从查表中获取对应的截割序列。
作为一种示例，第一查找表和第二查找表中还包括每一截割序列对应的第一标识位和第二标识位，第一标识位用于存储截割序列类型标识，第二标识位为每一截割序列对应的Q值；所述类型标识包括0、1和2。所述第一查找表中，类型标识为0，表示截割序列8位全部为0，即全0序列类型。类型标识为1，表示截割序列由连续（8-Q）个0和连续Q个1组成，即01序列类型。类型标识为2，表示截割序列的首尾至少包括一个0，中间全部为1，即010序列类型。所述第二查找表中，类型标识为0，表示截割序列8位全部为1，即全1序列类型。类型标识为1，表示截割序列由连续（8-Q）个1和连续Q个0组成，即10序列类型。类型标识为2，表示截割序列的首尾至少包括一个1，中间全部为0，即101序列类型。
作为一种示例，所述时钟选择模块基于P、Q以及M和N的值确定下一截割序列首位数值，包括：
若P=1，Q<M,则下一截割序列的首位为1，若M-Q≥8,则下一截割序列的X=8，Y=0；若M-Q<8，则下一截割序列的X=M-Q，若[8-（M-Q）]≤N,则下一截割序列的Y=[8-（M-Q）]，若[8-（M-Q）]>N，则下一截割序列的Y=N。
若P=1，Q=M，则下一截割序列的首位为0, 若N≥8，则下一截割序列的X=8，下一截割序列的Y=0；若N<8，则下一截割序列的X=N，若8-N≤M,则下一截割序列的Y=8-N，若8-N>M，则下一截割序列的Y=M。
若P=0，Q<N，则下一截割序列的首位为0，若N-Q≥8，则下一截割序列的X=8，Y=0；若N-Q<8，则下一截割序列的X=N-Q，若[8-（N-Q）]≤M，则下一截割序列的Y=[8-（N-Q）]，若[8-（N-Q）]>M，则下一截割序列的Y=M。
若P=0，Q=N，则下一截割序列的首位为1，若M≥8，则下一截割序列的X=8，下一截割序列的Y=0；若M<8，则下一截割序列的X=M，若8-M≤N, 则下一截割序列的Y=8-M，若8-M>N，则下一截割序列的Y=N。
作为一种实施例，具体通过以下方式构建第一查找表和第二查找表。所述时钟选择模块还用于将8个时钟基本序列首尾相接，生成待处理时钟序列，将待处理时钟序列的每8位划分为一个截割序列，生成（C1,C2,…,Ci,…,CM+N），Ci为第i个截割序列，i的取值范围为1到M+N。需要说明的是，当M+N是8的倍数时，则（C1,C2,…,Ci,…,CM+N）会存在重复的截割序列，在建立第一查找表和第二查找表时，重复的仅记录一次即可。但无论对于那种情况，（C1,C2,…,Ci,…,CM+N）均能将截割序列覆盖完整。
所述第一查找表和第二查找表初始为空，所述时钟选择模块具体还用于，对于每一Ci：
若Ci首位为0，则判断当前第一查找表中是否已经存在Ci，若存在，则对下一Ci进行处理，若不存在，则获取Ci对应的X值和Y值，将Ci对应的X值和Y值以及Ci存储至所述第一查找表。
若Ci首位为1，则判断当前第二查找表中是否已经存在Ci，若存在，则对下一Ci进行处理，若不存在，则获取Ci对应的X值和Y值，将Ci对应的X值和Y值以及Ci存储至所述第二查找表。
当所有Ci处理完毕时，生成所述第一查找表和第二查找表。
本发明实施例所述系统能够基于时钟控制序列，控制时钟选择模块和数字频率合成器之间的第一通路、第二通路、第三通路和第四通路的开启和关闭，控制不同相位的时钟信号的开启和关闭，从而生成目标组合时钟，提高了目标组合时钟生成的效率和准确性。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (4)

1.一种数字频率合成器的时钟选择系统，其特征在于，
包括相位时钟变换模块、时钟选择模块和数字频率合成器，所述数字频率合成器分别与相位时钟变换模块和所述时钟选择模块相连接，其中，
所述相位时钟变换模块用于获取原始时钟，将所述原始时钟进行转换，生成第一时钟、第二时钟、第三时钟和第四时钟，并分别通过第一通路、第二通路、第三通路和第四通路传输给所述数字频率合成器，其中，所述第一时钟为原始时钟的0°时钟，所述第二时钟为原始时钟的90°时钟，所述第三时钟为原始时钟的180°时钟，所述第四时钟为原始时钟的270°时钟；
所述时钟选择模块用于基于目标组合时钟，确定时钟控制序列，基于时钟控制序列确定每一时钟周期对应的每一通路的时钟选择信号，并分别发送给第一通路、第二通路、第三通路和第四通路，控制所述第一通路、第二通路、第三通路和第四通路的开启和关闭；
所述数字频率合成器基于输入的时钟进行组合，生成目标组合时钟；
所述时钟选择模块具体用于基于目标组合时钟确定时钟基本序列（A1,A2,…,Am,…AM,B1,B2,…,Bn,…BN）和目标组合时钟周期数R，其中，Am=1,m的取值范围为1到M，M为时钟基本序列中1的数量，Bn=0，n的取值范围为1到N，N为时钟基本序列中0的数量，将R个时钟基本序列首尾相接，生成所述时钟控制序列；
所述时钟选择模块具体用于以8位为截割单位截割所述时钟控制序列，获取对应的截割序列，基于截割序列确定每一时钟周期对应的每一通路的时钟选择信号；
所述时钟选择模块包括第一查找表和第二查找表，所述第一查找表为截割序列首位为0的查找表，所述第二查找表为截割序列首位为1的查找表，所述第一查找表和第二查找表均包括X值、Y值和对应的截割序列；所述第一查找表中的X值为截割序列从首位开始连续0的个数，Y值为截割序列的X个0之后连续1的个数；所述第二查找表中的X值为截割序列从首位开始连续1的个数，Y值为截割序列的X个1之后连续0的个数；
所述时钟选择模块用于，获取当前截割序列，基于当前截割序列确定下一截割序列首位数值以及对应的X值和Y值，基于下一截割序列首位数值以及对应的X值和Y值检索所述第一查找表或第二查找表，确定下一截割序列；
所述时钟选择模块基于当前截割序列确定下一截割序列首位数值，以及对应的X值和Y值，具体包括：获取当前截割序列，确定当前截割序列最后一位的数P，以及当前序列末尾连续P的数量Q，基于P、Q以及M和N的值确定下一截割序列首位数值，以及对应的X值和Y值；
所述时钟选择模块基于P、Q以及M和N的值确定下一截割序列首位数值，包括：
若P=1，Q<M,则下一截割序列的首位为1，若M-Q≥8,则下一截割序列的X=8，Y=0；若M-Q<8，则下一截割序列的X=M-Q，若[8-（M-Q）]≤N,则下一截割序列的Y=[8-（M-Q）]，若[8-（M-Q）]>N，则下一截割序列的Y=N；
若P=1，Q=M，则下一截割序列的首位为0,若N≥8，则下一截割序列的X=8，下一截割序列的Y=0；若N<8，则下一截割序列的X=N，若8-N≤M,则下一截割序列的Y=8-N，若8-N>M，则下一截割序列的Y=M；
若P=0，Q<N，则下一截割序列的首位为0，若N-Q≥8，则下一截割序列的X=8，Y=0；若N-Q<8，则下一截割序列的X=N-Q，若[8-（N-Q）]≤M，则下一截割序列的Y=[8-（N-Q）]，若[8-（N-Q）]>M，则下一截割序列的Y=M；
若P=0，Q=N，则下一截割序列的首位为1，若M≥8，则下一截割序列的X=8，下一截割序列的Y=0；若M<8，则下一截割序列的X=M，若8-M≤N, 则下一截割序列的Y=8-M，若8-M> N，则下一截割序列的Y=N。
2.根据权利要求1所述的系统，其特征在于，
每一截割序列对应两个连续的时钟周期，截割序列的第一位为第一周期对第一通路的选择信号、第二位为第一周期对第二通路的选择信号、第三位为第一周期对第三通路的选择信号、第四位为第一周期对第四通路的选择信号、第五位为第二周期对第一通路的选择信号、第六位为第二周期对第二通路的选择信号、第七位为第二周期对第三通路的选择信号、第八位为第二周期对第四通路的选择信号，1表示对应的通路选通，0表示对应的通路不选通。
3.根据权利要求1所述的系统，其特征在于，
第一查找表和第二查找表中还包括每一截割序列对应的第一标识位和第二标识位，第一标识位用于存储截割序列类型标识，第二标识位为每一截割序列对应的Q值；所述类型标识包括0、1和2；
所述第一查找表中，类型标识为0，表示截割序列8位全部为0；类型标识为1，表示截割序列由连续（8-Q）个0和连续Q个1组成；类型标识为2，表示截割序列的首尾至少包括一个0，中间全部为1；
所述第二查找表中，类型标识为0，表示截割序列8位全部为1；类型标识为1，表示截割序列由连续（8-Q）个1和连续Q个0组成；类型标识为2，表示截割序列的首尾至少包括一个1，中间全部为0。
4.根据权利要求1所述的系统，其特征在于，
所述时钟选择模块还用于将8个时钟基本序列首尾相接，生成待处理时钟序列，将待处理时钟序列的每8位划分为一个截割序列，生成（C1,C2,…,Ci,…,CM+N），Ci为第i个截割序列，i的取值范围为1到M+N；
所述第一查找表和第二查找表初始为空，所述时钟选择模块具体还用于，对于每一Ci：
若Ci首位为0，则判断当前第一查找表中是否已经存在Ci，若存在，则对下一Ci进行处理，若不存在，则获取Ci对应的X值和Y值，将Ci对应的X值和Y值以及Ci存储至所述第一查找表；
若Ci首位为1，则判断当前第二查找表中是否已经存在Ci，若存在，则对下一Ci进行处理，若不存在，则获取Ci对应的X值和Y值，将Ci对应的X值和Y值以及Ci存储至所述第二查找表；
当所有Ci处理完毕时，生成所述第一查找表和第二查找表。
CN202311031943.6A 2023-08-16 2023-08-16 数字频率合成器的时钟选择系统 Active CN116743121B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311031943.6A CN116743121B (zh) 2023-08-16 2023-08-16 数字频率合成器的时钟选择系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311031943.6A CN116743121B (zh) 2023-08-16 2023-08-16 数字频率合成器的时钟选择系统

Publications (2)

Publication Number Publication Date
CN116743121A CN116743121A (zh) 2023-09-12
CN116743121B true CN116743121B (zh) 2023-10-27

Family

ID=87903024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311031943.6A Active CN116743121B (zh) 2023-08-16 2023-08-16 数字频率合成器的时钟选择系统

Country Status (1)

Country Link
CN (1) CN116743121B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1973438A (zh) * 2004-04-26 2007-05-30 模拟设备股份有限公司 频率合成器和方法
CN102281063A (zh) * 2010-06-10 2011-12-14 中兴通讯股份有限公司 调整频率的方法以及装置
CN104821808A (zh) * 2015-05-20 2015-08-05 灿芯半导体(上海)有限公司 相位插值器
KR20210089951A (ko) * 2020-01-09 2021-07-19 매그나칩 반도체 유한회사 확산 스펙트럼 클록 신호를 생성하기 위한 확산 스펙트럼 클록 생성 장치 및 이를 작동하기 위한 방법
CN115440262A (zh) * 2021-06-03 2022-12-06 三星电子株式会社 数字相位插值器、时钟信号发生器和包括时钟信号发生器的易失性存储设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002039585A2 (en) * 2000-11-13 2002-05-16 Primarion, Inc. High bandwidth multi-phase clock selector with continuous phase output
US20120042193A1 (en) * 2010-08-13 2012-02-16 Apple Inc. Clock frequency selection scheme
US10254783B2 (en) * 2017-06-28 2019-04-09 Western Digital Technologies, Inc. External clock based clock generator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1973438A (zh) * 2004-04-26 2007-05-30 模拟设备股份有限公司 频率合成器和方法
CN102281063A (zh) * 2010-06-10 2011-12-14 中兴通讯股份有限公司 调整频率的方法以及装置
CN104821808A (zh) * 2015-05-20 2015-08-05 灿芯半导体(上海)有限公司 相位插值器
KR20210089951A (ko) * 2020-01-09 2021-07-19 매그나칩 반도체 유한회사 확산 스펙트럼 클록 신호를 생성하기 위한 확산 스펙트럼 클록 생성 장치 및 이를 작동하기 위한 방법
CN115440262A (zh) * 2021-06-03 2022-12-06 三星电子株式会社 数字相位插值器、时钟信号发生器和包括时钟信号发生器的易失性存储设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FPGA 芯片内数字时钟管理器的设计与实现;李文昌;半导体技术;全文 *
FPGA-Based Multi-Phase Digital Pulse Width Modulator with Dual-Edge Modulation;Martin Scharrer;《 2010 Twenty-Fifth Annual IEEE Applied Power Electronics Conference and Exposition (APEC)》;全文 *

Also Published As

Publication number Publication date
CN116743121A (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
JPS6326930B2 (zh)
US5459855A (en) Frequency ratio detector for determining fixed frequency ratios in a computer system
JPS61152127A (ja) デジタル位相ロツクル−プ装置
WO1992017971A1 (en) Tcm scheme with fractional bit rates, framing signals and constellation shaping
US5909473A (en) Bit synchronizing circuit
CN116743121B (zh) 数字频率合成器的时钟选择系统
WO1993024999A1 (en) Dual edge pulse width modulation system
US6370186B1 (en) Signal processing
US6822488B1 (en) Frequency synthesizer
US20030210758A1 (en) Recovered clock generator with high phase resolution and recovered clock generating method
CN104135286B (zh) 数字频率合成器及其数字频率合成方法
CA2245914A1 (en) Counting circuit
US5990811A (en) Transfer clock converter for digital data
JPH05315966A (ja) Ｎｒｚ／ｃｍｉ（ｉｉ）符号変換装置
CN107294529B (zh) 一种实现无限精度的数字锁相环
CN117176139B (zh) 分频比为2的n次方加减1的分频器构建方法和分频器
US4081755A (en) Baud rate generator utilizing single clock source
US20220038104A1 (en) All-digital phase-locked loop
EP4318207A1 (en) Entropy source circuit
US20220038106A1 (en) Digital loop filter in all-digital phase-locked loop
JPH084263B2 (ja) フレ−ム信号同期検出回路
JPH088757A (ja) 並列／直列変換回路及び直列／並列変換回路
JP3439351B2 (ja) プログラマブル分周器及び分周方法
KR101354530B1 (ko) 가변 분주기 및 가변 분주 방법
SU1068834A1 (ru) Цифровой частотомер

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant