CN116718900A - 数字ip测试系统及方法 - Google Patents

数字ip测试系统及方法 Download PDF

Info

Publication number
CN116718900A
CN116718900A CN202310968668.4A CN202310968668A CN116718900A CN 116718900 A CN116718900 A CN 116718900A CN 202310968668 A CN202310968668 A CN 202310968668A CN 116718900 A CN116718900 A CN 116718900A
Authority
CN
China
Prior art keywords
test
tested
controller
digital
control program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310968668.4A
Other languages
English (en)
Other versions
CN116718900B (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Mindmotion Microelectronics Co ltd
Original Assignee
Shanghai Mindmotion Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Mindmotion Microelectronics Co ltd filed Critical Shanghai Mindmotion Microelectronics Co ltd
Priority to CN202310968668.4A priority Critical patent/CN116718900B/zh
Publication of CN116718900A publication Critical patent/CN116718900A/zh
Application granted granted Critical
Publication of CN116718900B publication Critical patent/CN116718900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31702—Testing digital circuits including elements other than semiconductor transistors, e.g. biochips, nanofabrics, mems, chips with magnetic elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2268—Logging of test results
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请涉及集成电路领域，公开了一种数字IP测试系统及方法，可以实现不同数字功能的遍历测试。该系统包括上位机、第一下载器、第二下载器、待测器件、控制器、监控设备以及通信数据线。上位机通过第一下载器将测试程序下载至待测器件，通过第二下载器将控制程序下载至控制器，以及发送测试指令，控制程序对应于测试程序。待测器件接受测试指令，向控制器和监控设备发出启动信号。控制器的通信接口与待测器件的通信接口对应，通过通信数据线连接，控制器加载控制程序，并接受启动信号以产生不同测试激励对待测器件进行测试。监控设备接受启动信号后截取通信数据线中的通信信号，获取待测器件的反馈信息以监控待测器件的测试过程状态。

Description

数字IP测试系统及方法
技术领域
本申请涉及集成电路领域，具体涉及一种数字IP测试系统及方法。
背景技术
本部分旨在为权利要求书中陈述的本申请的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是已被公开的现有技术。
数字IP，在半导体和电子设计领域，通常指的是预设计好的可重复使用的硅片设计构建模块，也称为IP核或IP块。这些模块可以是简单的逻辑门，也可以是复杂的处理器核心。数字IP核是现代集成电路设计的基础，它们可以被设计师用来构建更复杂的系统，从而大大提高设计效率和可靠性。
目前测试数字IP通常采用人工测试或者自动化测试。人工测试测数字IP，测试周期较长，测试数据整理繁杂；以往对某个数字IP的自动化测试会外接一些对应接口的从设备，此种方法测试覆盖率较低。
发明内容
本申请的目的在于提供一种数字IP测试系统及方法，可以实现不同数字功能的遍历测试。
本申请公开了一种数字IP测试系统，包括：上位机、第一下载器、第二下载器、待测器件、控制器、监控设备以及通信数据线；
所述上位机被配置为通过所述第一下载器将测试程序下载至所述待测器件，通过所述第二下载器将控制程序下载至所述控制器，以及发送测试指令，所述控制程序对应于所述测试程序；
所述待测器件被配置为接受所述测试指令，向所述控制器和所述监控设备发出启动信号；
所述控制器的通信接口被配置为与所述待测器件的通信接口对应，通过所述通信数据线连接，所述控制器被配置为加载所述控制程序，并接受所述启动信号以产生不同测试激励对所述待测器件进行测试；
所述监控设备被配置为接受所述启动信号后截取所述通信数据线中的通信信号，获取所述待测器件的反馈信息以监控所述待测器件的测试过程状态。
在一个优选例中，所述上位机还被配置为通过所述第一下载器获取所述待测器件的内存测试信息。
在一个优选例中，所述监控设备和所述控制器被配置为同时受所述待测器件的上升沿或下降沿信号触发。
在一个优选例中，所述控制器为微控制单元或FPGA。
在一个优选例中，所述测试程序和控制程序为一组或多组。
在一个优选例中，所述监控设备为逻辑分析仪、示波器或录波仪。
在一个优选例中，所述方法包括：
上位机将测试程序通过第一下载器下载至待测器件、将控制程序通过第二下载器下载至控制器，并发送测试指令，所述控制程序对应于所述测试程序；
所述待测器件接受所述测试指令，向所述控制器和监控设备发出启动信号；
所述控制器加载所述控制程序，并接受所述启动信号以产生不同测试激励对所述待测器件进行测试，所述控制器的接口被配置为与所述待测器件的接口对应，通过通信数据线连接；
所述监控设备接受所述启动信号，截取所述通信数据线中的通信信号，通过获取所述待测器件的反馈信息监控所述待测器件的测试过程状态。
在一个优选例中，还包括：
所述上位机通过所述第一下载器获取所述待测器件的内存测试信息。
在一个优选例中，还包括：
所述待测器件发出上升沿或下降沿信号，同时触发所述监控设备和所述控制器。
本申请还公开了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如前文描述的方法中的步骤。
本申请的实施方式中，通过下载测试程序至待测器件，下载控制程序至控制器，且控制程序与测试程序对应，控制器可以动态加载控制程序作为测试激励，从而对待测器件进行测试，由于控制器的通信接口与待测器件的接口对应，因此可以遍历测试不同数字功能，并且监控设备通过截取控制器与待测器件间通信数据线中的通信数据，可以使整个测试过程均处于可视的监控状态，出异常时便于测试回溯；
进一步地，测试完成后，上位机通过第一下载器读取并记录测试结果，其中不仅包括最终的测试结果，也包括测试过程中的详细信息，这种详细的记录可以帮助理解测试的结果，从而提高测试的有效性；
进一步地，监控设备和控制器受待测器件的上升沿或下降沿触发，只有当待测器件做好测试准备发出启动信号后，监控设备才开始对数据进行采样以及控制器开始产生测试激励，可以使得测试结果更加准确；
进一步地，可以通过加载多组测试程序以及对应的控制程序，实现多组功能的覆盖测试，从而进一步地提高了测试覆盖率。
上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案（这些技术方案均应该视为在本说明书中已经记载），除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
图1是根据本申请的一个实施方式的系统结构示意图；
图2是根据本申请的一个实施方式的流程示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
部分概念的说明：
如本文所用，SPI为Serial Peripheral Interface，串行外设接口。
如本文所用，I2C为Inter-Integrated Circuit，集成电路互连或者芯片互连接口。
如本文所用，UART为Universal Asynchronous Receiver/Transmitter，通用异步收发传输器。
如本文所用，逻辑分析仪是分析数字系统逻辑关系的仪器。
如本文所用，上位机是可以直接发出操控命令的设备。
如本文所用，下载器是实现芯片程序烧录和调试的设备。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
本申请的第一实施方式涉及一种数字IP测试系统，其系统结构图如图1所示，该系统包括：上位机、第一下载器、第二下载器、待测器件、控制器、监控设备以及通信数据线；
上位机被配置为通过第一下载器将测试程序下载至待测器件，通过第二下载器将控制程序下载至控制器，以及发送测试指令，控制程序对应于测试程序。
待测器件被配置为接受测试指令，向控制器和监控设备发出启动信号。
控制器的通信接口被配置为与待测器件的通信接口对应，通过通信数据线连接，控制器被配置为加载控制程序，并接受启动信号以产生不同测试激励对待测器件进行测试。
监控设备被配置为接受启动信号后截取通信数据线中的通信信号，获取待测器件的反馈信息以监控待测器件的测试过程状态。
在一个可选的实施例中，上位机还可以被配置为通过第一下载器获取待测器件的内存测试信息。其中可选的，上位机可以在当前测试操作完成之后获取待测器件的内存测试信息，也可以在测试过程中获取待测器件的内存测试信息。
在一个可选的实施例中，监控设备和控制器可以被配置为同时受待测器件的上升沿或下降沿信号触发。
在一个可选的实施例中，控制器为微控制单元或FPGA。
在一个可选的实施例中，监控设备为逻辑分析仪、示波器或录波仪，优选的为逻辑分析仪。
在一个可选的实施例中，通信接口为I2C、SPI或UART等。
在一个可选的实施例中，测试程序和控制程序为一组或多组。
为了能够更好地理解本申请的技术方案，下面结合一个具体的例子来进行说明，该例子中罗列的细节主要是为了便于理解，不作为对本申请的保护范围的限制。
首先准备好测试程序与控制程序，控制程序用于产生的不同激励，将硬件按照如图1所示的方式连接完成。
测试开始，上位机通过第一下载器下载测试程序至待测器件，上位机通过第二下载器下载控制程序至控制器，上位机通过第一下载器和第二下载器发送开始测试指令，待测器件开始数字功能测试，待测器件接收到信号后发出启动信号通知控制器，控制器接收到测试开始指令后触发测试，待测器件为主机时则待测器件进行测试数据发送并接收，反之测试数据由控制器发起，同时启动信号会触发监控设备对数据进行采样。测试完成后上位机通过第一下载器获取待测器件端内存测试信息，通过监控设备获取过程测试信息，当前测试完成后开始加载下一组测试程序重复测试，实现多组功能覆盖测试。
本申请的第二实施方式涉及一种数字IP测试方法，其流程图如图2所示：
在步骤S201中，上位机将测试程序通过第一下载器下载至待测器件、将控制程序通过第二下载器下载至控制器，并发送测试指令，控制程序对应于测试程序。
在步骤S202中，待测器件接受测试指令，向控制器和监控设备发出启动信号。
在步骤S203中，控制器加载控制程序，并接受启动信号以产生不同测试激励对待测器件进行测试，控制器的接口被配置为与待测器件的接口对应，通过通信数据线连接。
在步骤S204中，监控设备接受启动信号，截取通信数据线中的通信信号，通过获取待测器件的反馈信息监控待测器件的测试过程状态。
在一个可选的实施例中，还可以包括步骤S205，在步骤S205中，上位机通过第一下载器获取待测器件的内存测试信息。步骤S205可以在步骤S204之后，也可以在步骤S201-S204之间。
在一个可选的实施例中，还可以包括步骤S206，在步骤S206中，待测器件发出上升沿或下降沿信号，同时触发监控设备和控制器。
本实施方式是与第一实施方式相对应的方法实施方式，第一实施方式中的技术细节可以应用于本实施方式，本实施方式中的技术细节也可以应用于第一实施方式。
相应地，本申请的实施方式还提供一种计算机可读存储介质，其中存储有计算机可执行指令，该计算机可执行指令被处理器执行时实现本申请的各方法实施方式。计算机可读存储介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括但不限于，相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读存储介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
需要说明的是，在本申请中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本申请中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
在描述方法的步骤时使用的序号本身并不对这些步骤的顺序构成任何的限定。例如，序号大的步骤并非一定要在序号小的步骤之后执行，也可以是先执行序号大的步骤再执行序号小的步骤，还可以是并行执行，只要这种执行顺序对于本领域技术人员来说是合理的即可。又如，拥有连续编号序号的多个步骤（例如步骤101，步骤102，步骤103等）并不限制其他步骤可以在其间执行，例如步骤101和步骤102之间可以有其他的步骤。
本说明书包括本文所描述的各种实施例的组合。对实施例的单独提及（例如“一个实施例”或“一些实施例”或“优选实施例”）；然而，除非指示为是互斥的或者本领域技术人员很清楚是互斥的，否则这些实施例并不互斥。应当注意的是，除非上下文另外明确指示或者要求，否则在本说明书中以非排他性的意义使用“或者”一词。
在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，以上所述仅为本说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例的保护范围之内。
在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

Claims (10)

1.一种数字IP测试系统，其特征在于，包括：上位机、第一下载器、第二下载器、待测器件、控制器、监控设备以及通信数据线；
所述上位机被配置为通过所述第一下载器将测试程序下载至所述待测器件，通过所述第二下载器将控制程序下载至所述控制器，以及发送测试指令，所述控制程序对应于所述测试程序；
所述待测器件被配置为接受所述测试指令，向所述控制器和所述监控设备发出启动信号；
所述控制器的通信接口被配置为与所述待测器件的通信接口对应，通过所述通信数据线连接，所述控制器被配置为加载所述控制程序，并接受所述启动信号以产生不同测试激励对所述待测器件进行测试；
所述监控设备被配置为接受所述启动信号后截取所述通信数据线中的通信信号，获取所述待测器件的反馈信息以监控所述待测器件的测试过程状态。
2.如权利要求1所述的数字IP测试系统，其特征在于，所述上位机还被配置为通过所述第一下载器获取所述待测器件的内存测试信息。
3.如权利要求1所述的数字IP测试系统，其特征在于，所述监控设备和所述控制器被配置为同时受所述待测器件的上升沿或下降沿信号触发。
4.如权利要求1所述的数字IP测试系统，其特征在于，所述控制器为微控制单元或FPGA。
5.如权利要求1所述的数字IP测试系统，其特征在于，所述测试程序和控制程序为一组或多组。
6.如权利要求1所述的数字IP测试系统，其特征在于，所述监控设备为逻辑分析仪、示波器或录波仪。
7.一种数字IP测试方法，用于如权利要求1-6中任一项所述的数字IP测试系统，其特征在于，所述方法包括：
上位机将测试程序通过第一下载器下载至待测器件、将控制程序通过第二下载器下载至控制器，并发送测试指令，所述控制程序对应于所述测试程序；
所述待测器件接受所述测试指令，向所述控制器和监控设备发出启动信号；
所述控制器加载所述控制程序，并接受所述启动信号以产生不同测试激励对所述待测器件进行测试，所述控制器的接口被配置为与所述待测器件的接口对应，通过通信数据线连接；
所述监控设备接受所述启动信号，截取所述通信数据线中的通信信号，通过获取所述待测器件的反馈信息监控所述待测器件的测试过程状态。
8.如权利要求7所述的数字IP测试方法，其特征在于，还包括：
所述上位机通过所述第一下载器获取所述待测器件的内存测试信息。
9.如权利要求7所述的数字IP测试方法，其特征在于，还包括：
所述待测器件发出上升沿或下降沿信号，同时触发所述监控设备和所述控制器。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如权利要求7至9中任意一项所述的方法中的步骤。
CN202310968668.4A 2023-08-03 2023-08-03 数字ip测试系统及方法 Active CN116718900B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310968668.4A CN116718900B (zh) 2023-08-03 2023-08-03 数字ip测试系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310968668.4A CN116718900B (zh) 2023-08-03 2023-08-03 数字ip测试系统及方法

Publications (2)

Publication Number Publication Date
CN116718900A true CN116718900A (zh) 2023-09-08
CN116718900B CN116718900B (zh) 2023-11-10

Family

ID=87871833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310968668.4A Active CN116718900B (zh) 2023-08-03 2023-08-03 数字ip测试系统及方法

Country Status (1)

Country Link
CN (1) CN116718900B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101995546A (zh) * 2010-11-16 2011-03-30 复旦大学 基于边界扫描的可编程逻辑器件自动测试系统与方法
CN102023919A (zh) * 2009-09-15 2011-04-20 技嘉科技股份有限公司 整合测试方法及其系统
US20120179946A1 (en) * 2011-01-06 2012-07-12 Sreejit Chakravarty Logic bist for system testing using stored patterns
CN111308330A (zh) * 2020-04-07 2020-06-19 华北水利水电大学 一种fpga的dcm的测试系统及方法
CN113064012A (zh) * 2021-03-29 2021-07-02 万晖五金（深圳）有限公司 电子锁测试方法、测试系统、测试装置、设备和介质
CN113190394A (zh) * 2021-07-02 2021-07-30 南京宏泰半导体科技有限公司 一种面向soc芯片的多时钟域并发测试系统及其测试方法
CN113203935A (zh) * 2021-03-11 2021-08-03 江西创成微电子有限公司 芯片测试方法、系统及可读存储介质
CN115291082A (zh) * 2022-08-04 2022-11-04 北京京瀚禹电子工程技术有限公司 芯片的高效测试方法、装置和存储介质
CN115733543A (zh) * 2022-11-15 2023-03-03 武汉英飞光创科技有限公司 一种光模块固件时序测试平台及测试方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023919A (zh) * 2009-09-15 2011-04-20 技嘉科技股份有限公司 整合测试方法及其系统
CN101995546A (zh) * 2010-11-16 2011-03-30 复旦大学 基于边界扫描的可编程逻辑器件自动测试系统与方法
US20120179946A1 (en) * 2011-01-06 2012-07-12 Sreejit Chakravarty Logic bist for system testing using stored patterns
CN111308330A (zh) * 2020-04-07 2020-06-19 华北水利水电大学 一种fpga的dcm的测试系统及方法
CN113203935A (zh) * 2021-03-11 2021-08-03 江西创成微电子有限公司 芯片测试方法、系统及可读存储介质
CN113064012A (zh) * 2021-03-29 2021-07-02 万晖五金（深圳）有限公司 电子锁测试方法、测试系统、测试装置、设备和介质
CN113190394A (zh) * 2021-07-02 2021-07-30 南京宏泰半导体科技有限公司 一种面向soc芯片的多时钟域并发测试系统及其测试方法
CN115291082A (zh) * 2022-08-04 2022-11-04 北京京瀚禹电子工程技术有限公司 芯片的高效测试方法、装置和存储介质
CN115733543A (zh) * 2022-11-15 2023-03-03 武汉英飞光创科技有限公司 一种光模块固件时序测试平台及测试方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
NENAD PEKEZ: "Firmware Update Procedure for Audio Systems based on CS4953xx DSP family", IEEE, pages 29 - 34 *
李智: "基于专用芯片的电路模块嵌入式测试信息获取技术", 《技术交流》, vol. 3, no. 42, pages 151 - 157 *

Also Published As

Publication number Publication date
CN116718900B (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
US7707473B2 (en) Integrated testing apparatus, systems, and methods
JP4608516B2 (ja) モジュール式試験システムに試験モジュールを統合する方法およびモジュール式試験システム
TWI662284B (zh) 自動化微型測試器陣列、電腦實施方法及電腦程式產品
CN112100957B (zh) 用于调试逻辑系统设计的方法、仿真器、存储介质
US9759772B2 (en) Programmable test instrument
WO2013158788A2 (en) Devices for indicating a physical layer error
CN112597064B (zh) 对程序进行仿真的方法、电子设备及存储介质
CN115454751A (zh) 一种fpga芯片的测试方法、装置和计算机可读存储介质
US20180306858A1 (en) Logic built in self test circuitry for use in an integrated circuit with scan chains
CN110457743B (zh) 一种基于fpga的芯片检测方法
CN108628734B (zh) 一种功能程序调试方法和终端
CN111209188A (zh) 一种分布式存储系统的测试方法和装置
CN111190089B (zh) 抖动时间的确定方法及装置、存储介质和电子设备
US20050154949A1 (en) System for flexible embedded Boundary Scan testing
US10664370B2 (en) Multiple core analysis mode for defect analysis
CN117076337B (zh) 一种数据传输方法、装置、电子设备及可读存储介质
CN116718900B (zh) 数字ip测试系统及方法
CN116881067A (zh) 一种生成vcd文件的方法、装置、设备及存储介质
CN109902001B (zh) 对未初始化变量的检测方法及终端设备
US7254508B2 (en) Site loops
CN116775498A (zh) 软件测试的方法、装置、电子设备及存储介质
CN116319475A (zh) 一种信号分析方法、装置、设备及存储介质
CN112506806B (zh) 用于调试程序的方法、电子设备及存储介质
US20050187729A1 (en) Dynamic waveform resource management
CN112505527B (zh) 一种检测集成电路缺陷的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant