CN111308330A - 一种fpga的dcm的测试系统及方法 - Google Patents

Abstract

本发明提供了一种针对FPGA的DCM的测试系统及方法，用于对FPGA的DCM进行功能、性能的全覆盖测试，通过将码型发生器模块、测试仪器模块、矢量网络分析仪模块、程控电源模块集成在PXI工控机内部，并采用DCM测试PCB，通过USB JTAG下载器将PXI工控机与DCM测试PCB连接共同构建一个测试系统，使测试系统更简单，通过PXI工控机控制USB JTAG下载器实现对各测试用例的下载，在PXI工控机上选择各测试项目并预先设定各测试项目的测试参数，在测试过程中根据预先设定内容将FPGA的DCM输出管脚的输出信号通过开关矩阵模块输入到示波器模块、频谱仪模块以及矢量网络分析仪模块，进而实现对FPGA的DCM的功能、性能的全覆盖测试，减少手动设置，降低操作的时间，大幅度提高FPGA的DCM模块的测试效率。

Description

一种FPGA的DCM的测试系统及方法

技术领域

本发明涉及集成电路测试领域，尤其涉及一种FPGA的 DCM测试系统及测试方法。

背景技术

FPGA的DCM即数字时钟管理单元（ Digital Clock Manager），是FPGA的重要组成部分，可以实现零时钟偏移，消除时钟分配延迟，并实现时钟闭环控制，还可以映射到PCB上用于同步外部芯片，将芯片内外的时钟控制一体化，以减少对外部芯片的要求，便于系统的设计。

FPGA芯片的DCM测试是芯片设计生产中相当重要的环节，DCM属于数模混合电路，因此FPGA的DCM测试与FPGA内部其他资源测试有很大不同，不仅需要进行功能测试，还需要进行性能测试，DCM的功能测试包括：时钟倍频、分频、移相等，性能测试包括：时钟精度，时钟频段，时钟相噪，时钟偏移，时钟抖动等参数的测试。

目前针对FPGA芯片的测试有下列方案：1.使用专业的自动测试仪ATE进行测试；2.搭建电路板连接专项测试仪器进行特定方面的功能和性能测试。目前常用的测试是采用专业的自动测试仪ATE进行测试，但是自动测试仪的费用昂贵，成本高，而且ATE测试主要是进行芯片的功能测试，对于DCM的一些性能参数的测试，ATE的测试指标不能满足测试需求。如果搭建电路板并连接单独的示波器、频谱仪、信号源设备、数控电源设备，可以实现对FPGA芯片的DCM进行性能全覆盖测试，指标也可以达到测试需求，但是使用单独的多台测试仪器，会导致整个测试系统构建复杂，构建测试平台成本高，另外使用单独的各测试仪器进行测试时需要操作不同的测试仪器，重复设置测试参数，进而使得测试时间过长，效率低。

发明内容

为了解决上述问题，本发明提供了一种FPGA的DCM测试系统及方法，能够实现对FPGA的DCM进行功能、性能全覆盖测试，而且该测试系统结构更简单、通过减少测试过程中测试参数的手动设置及输出信号的手动操作变换，使得测试效率有了很大提高。

本发明采用的技术方案为：

一种FPGA 的DCM测试系统，包括PXI工控机、码型发生器模块、测试仪器模块、DCM测试PCB、程控电源模块、USB JTAG下载器，所述测试仪器模块包括示波器模块、频谱仪模块、矢量网络分析仪模块；

所述PXI工控机用于为码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块、以及程控电源模块提供基础硬件平台，并通过PXI总线与码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块、以及程控电源模块连接；

所述码型发生器模块用于提供测试所需要的系统参考时钟；

所述示波器模块用于对待测试FPGA的DCM的工作时钟频率、占空比、上升时间、下降时间、锁定时间，时钟抖动、运算耗时进行测试；

所述频谱仪模块用于对待测试FPGA的DCM的频域参数进行测试；

所述矢量网络分析仪模块用于对待测试DCM的I/O接口的差模阻抗、I/O接口的共模阻抗及回波损耗散射参数进行测试。

所述DCM测试PCB用于引出待测试FPGA的电源接口以及DCM输入输出管脚，以方便待测试FPGA与码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块以及程控电源模块连接，，所述示波器模块、频谱仪模块以及矢量网络分析仪模块与待测试FPGA的相应输出管脚之间通过开关矩阵模块连接；

所述USB JTAG下载器分别与工控机、待测试FPGA连接，所述工控机通过USB JTAG下载器下载测试用例到待测试FPGA中；

所述程控电源模块为待测试FPGA供电。

优选地，所述DCM测试PCB上设置有用于连接USB JTAG下载器的JTAG下载接口、用于连接码型发生器模块的码型发生器模块接口、用于连接示波器模块的示波器模块接口、用于连接频谱仪模块的频谱仪模块接口、用于连接网络分析仪模块的矢量网络分析仪模块接口、以及用于放置FPGA的FPGA测试夹具。

具体地，所述码型发生器模块，示波器模块，频谱仪模块、矢量网络分析仪模块均通过SMA低损耗差分同轴线缆分别与DCM测试PCB上的码型发生器模块接口、示波器模块接口、频谱仪模块、矢量网络分析仪模块接口连接。

本发明还提供了一种FPGA的DCM的测试方法，包括如下步骤：

步骤A、系统初始化：工控机自身初始化，初始化程控电源模块，关闭所有电源输出，初始化示波器模块，初始化频谱仪模块，初始化矢量网络分析仪模块；

步骤B、选择FPGA中DCM的各待测试项目并设定测试项目的测试顺序；

步骤C、分别设定DCM的各待测试项目的测试流程；

步骤D、所述工控机通过USB JTAG下载器按照测试顺序下载与各待测试项目对应的测试用例到FPGA中；

步骤E、按照测试顺序对各待测试项目进行测试；

步骤F、测试完毕，输出测试记录，退出测试。

具体地，步骤B所述的DCM的测试项目包括：VCO锁定、时钟倍频、分频、移相、时钟精度、时钟频段、时钟相噪、时钟偏移、时钟抖动、占空比、上升时间、下降时间、I/O接口的差模阻抗、I/O接口的共模阻抗及回波损耗散射参数。

优选地，所述步骤E包括如下步骤：

步骤E1:工控机根据待测试项目控制码型发生器模块产生时钟信号；

步骤E2:启动与该待测试项目对应的测试仪器模块进行测试并得到该测试项目的测试结果；

步骤E3:对测试结果进行判决，添加相关的测试信息，保存测试结果。

进一步地，所述步骤E3包括如下步骤：若测试结果判决通过，自动跳转至步骤E1进行下一个测试项目的测试至完成所有待测试项目；若测试结果判决未通过，选择退出测试，直接跳转至步骤F，或者选择忽略并跳转至步骤E1继续下一个测试项目的测试。

本发明的有益效果是：

本发明通过将码型发生器模块、测试仪器模块、矢量网络分析仪模块、程控电源模块集成在一台PXI工控机内部，并采用DCM测试PCB，通过USB JTAG下载器将PXI工控机与DCM测试PCB连接共同构建一个测试系统，使得测试系统更简单，通过PXI工控机控制USB JTAG下载器实现对各测试用例的下载，在PXI工控机上选择各测试项目并预先设定各测试项目的测试参数，在测试过程中根据预先设定内容将FPGA的DCM输出管脚的输出信号通过开关矩阵模块输入到示波器模块、频谱仪模块以及矢量网络分析仪模块，进而实现对FPGA 的DCM的功能参数、性能参数全覆盖测试，减少手动设置，降低操作的时间，大幅度提高FPGA的 DCM模块的测试效率。

附图说明

图1为本发明FPGA DCM测试系统的结构框图；

图2为本发明FPGA DCM测试方法的流程图。

具体实施方式

本发明主要公开了一种FPGA 的DCM测试系统及测试方法，测试系统包括：PXI工控机、码型发生器模块、测试仪器模块、DCM测试PCB、程控电源模块、USB JTAG下载器，所述测试仪器模块包括示波器模块、频谱仪模块、矢量网络分析仪模块；

所述PXI工控机用于为码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块、以及程控电源模块提供基础硬件平台，并通过PXI总线与码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块、以及程控电源模块连接，所述码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块以及程控电源模块均采用3U PXI板卡；

所述码型发生器模块用于提供测试所需要的系统参考时钟；

所述示波器模块用于对待测试FPGA的DCM的工作时钟频率、占空比、上升时间、下降时间、锁定时间，时钟抖动、运算耗时进行测试；

所述频谱仪模块用于对待测试FPGA的DCM的频域参数进行测试；

所述矢量网络分析仪模块用于对待测试DCM的I/O接口的差模阻抗、I/O接口的共模阻抗及回波损耗散射参数进行测试。

所述DCM测试PCB用于引出待测试FPGA的电源接口以及DCM输入输出管脚，以方便待测试FPGA与码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块以及程控电源模块连接，所述示波器模块、频谱仪模块以及矢量网络分析仪模块与待测试FPGA的相应输出管脚之间通过开关矩阵模块连接；

所述USB JTAG下载器分别与工控机、待测试FPGA连接，所述工控机通过USB JTAG下载器下载测试用例到待测试FPGA中；

所述程控电源模块为待测试FPGA供电。

测试方法包括如下步骤：

步骤A、系统初始化：工控机自身初始化，初始化程控电源模块，关闭所有电源输出，初始化示波器模块，初始化频谱仪模块，初始化矢量网络分析仪模块；

步骤B、选择FPGA中DCM的各待测试项目并设定测试项目的测试顺序；

步骤C、分别设定DCM的各待测试项目的测试流程；

步骤D、所述工控机通过USB JTAG下载器按照测试顺序下载与各待测试项目对应的测试用例到FPGA中；

步骤E、按照测试顺序对各待测试项目进行测试；

步骤F、测试完毕，输出测试记录，退出测试。

为了更好的理解本发明，下面结合附图和具体实施方式对本发明作详细说明。

如图1所示，一种FPGA 的DCM测试系统，包括PXI工控机、码型发生器模块、测试仪器模块、DCM测试PCB、程控电源模块、USB JTAG下载器，所述测试仪器模块包括示波器模块、频谱仪模块、矢量网络分析仪模块；

所述PXI工控机采用NI公司的PXI工控机，用于为码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块、以及程控电源模块提供基础硬件平台，PXI工控机采用PXI总线结构，所述码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块、以及程控电源模块分别插入到PXI工控机内系统主板对应的PXI总线接口上，所述PXI工控机的控制系统通过PXI总线与码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块、以及程控电源模块进行通信连接；

所述码型发生器模块采用NI Astronics PXIe-1209，用于提供DCM测试所需要的系统参考时钟，并为整个系统提供同源时钟，所述码型发生器模块的采用SMA低损耗差分同轴线缆与DCM测试PCB进行连接。

所述示波器模块采用NI PXI-5105，用于对待测试FPGA的DCM的工作时钟频率、占空比、上升时间、下降时间、锁定时间，时钟抖动、运算耗时进行测试；所述示波器模块的测试输入脚通过SMA连接线与DCM测试PCB上FPGA中DCM模块的输出脚连接，用于测试FPGA中DCM模块的输出时钟频率、输出时钟抖动、输出时钟交直流参数。

所述频谱仪模块采用NI PXI-5600，所述频谱仪模块用于对待测试FPGA的DCM的频域参数进行测试，所述频域参数包括：带宽、输出驱动能力、工作频率、相噪、边带等；

所述矢量网络分析仪模块采用CMT PXIe-S5090，用于对待测试DCM的I/O接口的差模阻抗、I/O接口的共模阻抗及回波损耗散射参数进行测试。

所述DCM测试PCB用于搭载FPGA并引出待测试FPGA的电源接口以及DCM输入输出管脚，以方便FPGA与码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块以及程控电源模块连接；具体地，所述 DCM测试PCB上设置有用于放置FPGA的FPGA测试夹具，还设置有用于FPGA与USB JTAG下载器连接的JTAG下载接口、与码型发生器模块连接的码型发生器模块接口、与示波器模块连接的示波器模块接口、与频谱仪模块连接的频谱仪模块接口、与网络分析仪模块连接的矢量网络分析仪模块接口，通过开关矩阵模块可以根据设定需要将FPGA的DCM输出管脚的输出信号切换输出到示波器模块、频谱仪模块以及矢量网络分析仪模块，减少手动操作，节省时间，提高测试效率。考虑到FPGA中DCM模块需要引出、引入的管脚较少，即 DCM测试PCB上需要的信号线较少，所述DCM测试PCB优先采用4层低损耗基材PCB，DCM测试PCB的顶层和底层为信号走线层，第二层为电源层，第三层为地层。

所述USB JTAG下载器的一端与JTAG下载接口连接，另外一端与工控机的USB接口连接，所述工控机通过USB JTAG下载器下载测试用例到FPGA中；

所述程控电源模块采用NI PXI-4110，为待测试FPGA供电，通过专用的电源连接线与DCM测试PCB引出的电源接口进行连接，为整个DCM测试PCB提供所需要的各种电源，包括：1.2V，1.0V，1.8V，3.3V，2.5V。在进行DCM测试时，所述工控机的控制系统通过编程方式实现所需电源的动态扫描，并控制程控电源模块的输出电压由低到高，以实现DCM的功耗相关参数的测试。

本发明所述的FPGA的DCM测试系统，通过将码型发生器模块、测试仪器模块、矢量网络分析仪模块、程控电源模块集成在一台PXI工控机内部，采用DCM测试PCB将FPGA与工控机内的各个测试仪器模块进行连接，在DCM测试PCB上仅仅设置有用于放置FPGA的FPGA测试夹具，即可实现对FPGA 的DCM的功能参数、性能参数全覆盖测试，整个测试系统结构简单、成本低，而且操作更方便。

本发明还公开了一种基于上述测试系统的测试方法，如图2所示，包括如下步骤：

步骤A、系统初始化：工控机自身初始化，初始化程控电源模块，关闭所有电源输出，初始化示波器模块，初始化频谱仪模块，初始化矢量网络分析仪模块；

步骤B、选择FPGA中DCM的各待测试项目并设定各测试项目的测试顺序，所述的DCM的待测试项目包括：VCO锁定、时钟倍频、分频、移相、时钟精度、时钟频段、时钟相噪、时钟偏移、时钟抖动、占空比、上升时间、下降时间、I/O接口的差模阻抗、I/O接口的共模阻抗及回波损耗散射参数。

步骤C、分别设定DCM的各待测试项目的测试流程；

在进行时钟分频、倍频测试时，工控机通过USB JTAG下载器下载测试用例到FPGA中，并控制码型发生器模块根据测试需求产生系统时钟，在时钟频率下，首先通过示波器模块测试DCM的时钟锁定信号，当锁定信号有效后，再通过频谱仪模块和示波器模块分别在频域和时域对输出时钟的分频、倍频进行测试。

在进行输入时钟频率的频段、精度、抖动进行测试时，在工作频段内，输入时钟按照指标设计步进增加，频率步进为1Khz。当示波器检测到DCM的时钟锁定信号(LOCKED)有效后（高电平有效），通过频谱仪模块在频域对输出时钟频率进行检测，比较输出时钟频率是否符合预设的结果，如果在误差允许范围内，则判断该输入频率工作正常，即输入时钟频率的频段、精度、抖动正常。

在进行直流参数的漏电流测试、输入高低电平测试、输出高低电平等测试和交流参数的占空比、时钟抖动等性能测试时候，测试系统采用码型发生器模块作为DCM模块的可变输入时钟源，在程控电源模块上进行漏流、功耗等方面的电源测试，启用示波器进行高低电平测试、占空比、时钟抖动等性能测试。

在设定测试流程时，需要设定测试参数，测试项目不同，需要设定的测试参数不同，测试参数包括：信号源输出时钟频率，输出电平；示波器模块触发电平；频谱仪扫描带宽，分辨率，中心频率等，需要说明的是，每个测试项目需要设定哪些测试参数以及具体测试参数的设定属于本领域技术人员熟知的技术，在此不再赘述。

步骤D、所述工控机通过USB JTAG下载器按照测试顺序下载与各待测试项目对应的测试用例到FPGA中；

步骤E、按照测试顺序对各待测试项目进行测试；

具体地，该步骤还包括如下步骤

步骤E1:工控机根据待测试项目控制码型发生器模块产生时钟信号；

步骤E2:启动与该待测试项目对应的测试仪器模块进行测试并得到该测试项目的测试结果；具体每个测试项目采用哪些测试仪器模块属于本领域的常规技术，步骤C中也有举例说明，在此不再详说。

步骤E3:对测试结果进行判决，添加相关的测试信息，保存测试结果；其中，具体的测试信息包括芯片型号，测试开始时间、测试停止时间等；

此步骤中，若测试结果判决通过，自动跳转至步骤E1进行下一个测试项目的测试至完成所有待测试项目；若测试结果判决未通过，选择退出测试，直接跳转至步骤F，或者选择忽略跳转至步骤E1继续下一个测试项目的测试。

在设定各测试项目的测试顺序时，可以按照先功能，后性能的测试顺序对各测试项目进行测试，功能测试项目包括：VCO锁定,时钟倍频、分频、移相，性能测试项目包括：时钟精度、时钟频段、时钟相噪、时钟偏移、时钟抖动、占空比、上升时间、下降时间、I/O接口的差模阻抗、I/O接口的共模阻抗及回波损耗散射参数，如果功能测试不通过的话直接退出测试。

步骤F、测试完毕，输出测试记录，退出测试。

本发明所述的测试方法根据测试系统中各测试仪器模块，在工控机中实现测试用例的下载、DCM测试项目的选择、测试流程的设定、测试参数的设定，无需手动重复设置，即可实现对FPGA的DCM的功能参数、性能参数全覆盖测试，减少了测试时间，提高了测试效率。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解，其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换，而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。

Claims (7)

1.一种FPGA 的DCM测试系统，其特征在于：包括PXI工控机、码型发生器模块、测试仪器模块、DCM测试PCB、程控电源模块、USB JTAG下载器，所述测试仪器模块包括示波器模块、频谱仪模块、矢量网络分析仪模块；

所述PXI工控机用于为码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块、以及程控电源模块提供基础硬件平台，所述PXI工控机通过PXI总线与码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块、以及程控电源模块连接；

所述码型发生器模块用于提供测试所需要的系统参考时钟；

所述示波器模块用于对FPGA的DCM的工作时钟频率、占空比、上升时间、下降时间、锁定时间，时钟抖动、运算耗时进行测试；

所述频谱仪模块用于对FPGA的DCM的频域参数进行测试；

所述矢量网络分析仪模块用于对DCM的I/O接口的差模阻抗、I/O接口的共模阻抗及回波损耗散射参数进行测试；

所述DCM测试PCB用于引出FPGA的电源接口以及DCM的输入输出管脚，以方便待测试FPGA与码型发生器模块、示波器模块、频谱仪模块、矢量网络分析仪模块以及程控电源模块连接，所述示波器模块、频谱仪模块以及矢量网络分析仪模块与待测试FPGA的相应输出管脚之间通过开关矩阵模块连接；

所述USB JTAG下载器分别与工控机、待测试FPGA连接，所述工控机通过USB JTAG下载器下载测试用例到待测试FPGA中；

所述程控电源模块为FPGA供电。

2.如权利要求1所述的FPGA的DCM的测试系统，其特征在于：所述DCM测试PCB上设置有用于连接USB JTAG下载器的JTAG下载接口、用于连接码型发生器模块的码型发生器模块接口、用于连接示波器模块的示波器模块接口、用于连接频谱仪模块的频谱仪模块接口、用于连接网络分析仪模块的矢量网络分析仪模块接口、以及用于放置FPGA的FPGA测试夹具。

3.如权利要求2所述的系统，其特征在于：所述码型发生器模块，示波器模块，频谱仪模块、矢量网络分析仪模块均通过SMA低损耗差分同轴线缆分别与DCM测试PCB上的码型发生器模块接口、示波器模块接口、频谱仪模块、矢量网络分析仪模块接口连接。

4.基于权利要求1-3任一权利要求所述的FPGA的DCM的测试系统的测试方法，其特征在于：包括如下步骤：

步骤A、系统初始化：工控机自身初始化，初始化程控电源模块，关闭所有电源输出，初始化示波器模块，初始化频谱仪模块，初始化矢量网络分析仪模块；

步骤B、选择FPGA中DCM的各待测试项目并设定测试项目的测试顺序；

步骤C、分别设定DCM的各待测试项目的测试流程；

步骤D、所述工控机通过USB JTAG下载器按照测试顺序下载与各待测试项目对应的测试用例到FPGA中；

步骤E、按照测试顺序对各待测试项目进行测试；

步骤F、测试完毕，输出测试记录，退出测试。

5.如权利要求4所述的FPGA的DCM的测试方法，其特征在于：步骤B所述的DCM的待测试项目包括：VCO锁定、时钟倍频、分频、移相、时钟精度、时钟频段、时钟相噪、时钟偏移、时钟抖动、占空比、上升时间、下降时间、I/O接口的差模阻抗、I/O接口的共模阻抗及回波损耗散射参数。

6.如权利要求5所述的FPGA的DCM的测试方法，其特征在于：

所述步骤E包括如下步骤：

步骤E1:工控机根据待测试项目控制码型发生器模块产生时钟信号；

步骤E2:启动与该待测试项目对应的测试仪器模块进行测试并得到该测试项目的测试结果；

步骤E3:对测试结果进行判决，添加相关的测试信息，保存测试结果。

7.如权利要求6所述的FPGA的DCM的测试方法，其特征在于：所述步骤E3还包括如下步骤：若测试结果判决通过，自动跳转至步骤E1进行下一个测试项目的测试至完成所有待测试项目；若测试结果判决未通过，选择退出测试，直接跳转至步骤F，或者选择忽略并跳转至步骤E1继续下一个测试项目的测试。

Images