CN111398795A - 一种fpga内部dsp单元测试设备及使用方法 - Google Patents

Abstract

本发明的目的是提供一种FPGA内部DSP单元测试设备及使用方法，用于对FPGA芯片内部的DSP单元进行功能、性能的全覆盖测试且实现测试系统的低成本、小型化，基于PXI工控机平台，在工控机内部集成3U PXI可编程码型发生器模块作为时钟源，3U PXI电源模块作为FPGA内部数字信号处理单元电路DSP测试时候的可控电源，3U PXI示波器模块测试DSP交直流模拟参数，自行研发的低成本FPGADSP电路测试PCB硬件平台，在PXI工控机中，基于PXI总线实现测试模块，测试PCB硬件平台间的通信，基于LABVIEW软件环境，设计集成DSP电路测试软件实现DSP的全功能全性能测试，实现测试的低成本、小型化。

Description

一种FPGA内部DSP单元测试设备及使用方法

技术领域

本发明属于FPGA测试领域，具体涉及一种FPGA内部DSP单元测试设备及使用方法。

背景技术

为了适应越来越复杂的DSP运算，在FPGA芯片中嵌入了功能强大的DSP单元，FPGA的DSP电路是FPGA芯片数字运算设计的关键核心电路，FPGA内部数字信号处理电路DSP可以实现FPGA中内部数字信号处理中的多种数学运算，使得FPGA的DSP模块可以按照用户设计对数字信号进行运算，DSP单元电路包括基本的输入，输出，运算，进位等逻辑单元，可以工作于不同的速率，资源可以组合成不同的逻辑功能。DSP的测试必须全面覆盖这些功能和性能。

通常FPGA芯片流片回来后需要对FPGA芯片进行性能和功能的全覆盖测试，测试时需要对每一个项目进行功能和性能两方面的测试，需要测试的项目有：多位加法，进位加法，多位乘法等功能、工作频段，最大工作频率，模块功耗，芯片的测试是FPGA芯片设计、生产中相当重要的环节，芯片的测试往往有多种方案，例如搭建电路板使用各种测试仪器进行测试，也可以使用专业的自动测试仪ATE 进行测试，或者使用专项测试仪器进行全功能、全性能的测试，或者利用自行设计的测试平台进行测试。

通常批量FPGA片内电路测试都采用ATE方式进行测试，如：CFG、CLB、BRAM、IO等模块电路，这也是目前业界量产测试所采用的一种常规测试方法，但这种测试通常所需测试机台费用昂贵，而且上述测试也多是功能性测试，这种测试方式适用于成熟量产的FPGA芯片测试。

在FPGA的MPW阶段、初样设计调试跟踪阶段、后期样片性能抽测阶段使用这种方式则存在调试和设计上的不方便，使用各种专用测试仪器对FPGA芯片内部数字信号处理单元电路DSP的功能、性能参数可以全方面进行测试，但存在使用仪器种类过多，专项测试仪器功能齐备、性能指标远超测试需求，导致价格昂贵，各种测试仪器连线繁杂，测试成本过高的问题。

发明内容

本发明的目的是提供一种FPGA内部DSP单元测试设备及使用方法，用于对FPGA芯片内部的DSP单元进行功能、性能的全覆盖测试且实现测试系统的低成本、小型化。

本发明解决其技术问题的技术方案为：一种FPGA内部DSP单元测试设备，包括NIPXI工控机、激励FPGA、可编程码型发生器模块、电源模块、示波器模块、测试PCB、用于缓存测试用例的DDR3颗粒、待测FPGA夹具、激励FPGA、用于配置激励FPGA的激励FPGA配置芯片，所述DDR3颗粒、待测FPGA夹具、激励FPGA、激励FPGA配置芯片设置在测试PCB上，所述激励FPGA配置芯片的输入端与NI PXI工控机的输出端连接，所述激励FPGA配置芯片的输出端与激励FPGA连接，所述NI PXI工控机的输出端通过测试PCB与激励FPGA的输入端连接，所述可编程码型发生器模块的输入端与NI PXI工控机的输出端连接，所述可编程码型发生器模块的输出端分别于测试PCB的输入端、示波器模块的输入端连接，所述电源模块的输入端与NIPXI工控机的输出端连接，所述电源模块的输出端与测试PCB的输入端连接，所述示波器模块的输入端与激励FPGA的输出端连接，所述示波器模块的输出端与NI PXI工控机的输入端连接。

所述测试PCB为6U PXI卡。

所述码型发生器模块为3U PXI可编程码型发生器模块。

所述电源模块为3U PXI电源模块。

所述示波器模块为3U PXI示波器模块。

为了不局限于工控机内部空间，将狭窄的工控机机箱中的PXI总线延伸到外部空间，方便测试，方便更换待测FPGA芯片，所述NI PXI工控机通过转接卡与测试PCB连接。

所述转接卡为6U PXI转接卡。

为了同时测试多块待测FPGA，所述NI PXI工控机的输出端分别与多块测试PCB连接，最多可以插入4块测试PCB。

为了在一块测试PCB上同时测试多块待测FPGA，最多可以测试4块待测FPGA，所述待测FPGA夹具为多个，多个待测FPGA夹具分别设置在测试PCB上。

本发明中，NI PXI工控机提供整个测试系统的基础硬件平台，系统采用PXI总线，各个模块可以插入到系统主板的PXI总线接口上。

3U PXI可编程码型发生器模块提供DSP测试6U PXI卡所需要的参考时钟，3U PXI示波器模块所需外部触发时钟，3U PXI示波器模块采用SMA同轴线缆与6U PXI卡连接，在工控机平台上通过软件方式控制3U PXI可编程码型发生器模块产生的输出工作时钟，对工作时钟进行扫描测试，提供DSP电路的最大工作时钟，为整个系统提供同源时钟。

示波器采用视德科技的DSO91204A，实现对工作时钟频率，运算耗时等参数的测试，DSP测试6U PXI卡的计算耗时输出脚通过SMA连接线连接到示波器模块的测试输入脚，用于测试计算耗时，3U PXI示波器模块由3U PXI可编程码型发生器模块提供所需外部参考时钟，

电源模块与DSP测试6U PXI卡之间的测试连接采用专用电源连接线进行连接，为整个DSP测试6U PXI卡提供所需要的各种电源，通过编程方式实现DSP测试时所需电源的动态扫描，电源种类包括1.2V，1.0V，1.8V，3.3V，2.5V。并同时测试DSP电路时与功耗相关参数。

测试PCB为16层低损耗基材PCB，PCB尺寸为标准6U PXI卡，提供DSP模块测试的核心硬件平台，实现测试PCB上的所述DDR3颗粒、待测FPGA夹具、激励FPGA、激励FPGA配置芯片之间的布线和电气连接或电绝缘，提供所要求的电气特性。

本发明中，所需要的软件基于LABVIEW软件环境，设计集成DSP电路测试软件。

所述激励FPGA包括DSP测试FPGA状态机模块、地址编码模块、测试用例下载缓存区控制模块、主并配置控制器模块、测试向量发生模块、测试用例测试结果模块，所述DSP测试FPGA状态机模块用于解析CPU控制命令，根据当前FPGA状态，FPGA进入相应工作状态，包括：复位，频率逼近，读下载历程，配置下载历程，回读测试结果，空闲等状态；

所述地址译码模块用于根据PXI地址总线进行译码，产生不同的地址片选信号；

所述用于测试用例下载缓存区控制模块用于控制DDR3 颗粒，实现对待测试FPGA用例的缓存，测试用例通常在几十兆大小，通过在测试时候，将下几个测试用例缓存到DDR3颗粒中，上一个测试完成后即可以通过并行测试控制器配置待测FPGA ，节约下载配置时间，提高测试效率；

所述主并配置控制器模块用于产生待测试FPGA的并行配置时序电路，将配置缓存区中的测试用例并行下载到待测FPGA中，并判断配置状态成功与否；

所述测试向量发生模块用于产生DSP测试用例所需输入测试向量，并提供给待测试FPGA的 DSP模块作为输入；

所述测试用例测试结果模块用于回读待测试FPGA的测试结果，在激励FPGA中进行缓存，并上传到NI PXI工控机中。

一种FPGA内部DSP单元测试设备的使用方法，包括以下步骤：

S1：将被测FPGA放置于待测FPGA夹具中，控制NI PXI工控机初始化，初始化电源模块，对激励FPGA进行供电，通过激励FPGA配置芯片完成激励FPGA的配置过程，使激励FPGA与PXI工控机进行交互工作，初始化示波器模块，设定示波器模块为直流耦合，输入阻抗为1M，自动测试方式，初始化PXI码型发生器模块提供DSP测试6U PXI卡所需要的参考时钟，默认时钟设置为50Mhz，输出为LVDS18电平；

S2：设定需要测试的项目，根据不同测试项目选择对应测试用例，将FPGA2所需的测试用例下载到DDR3颗粒；

S3：根据所选项目，设置电源模块输出待测试FPGA所需要的1.2V，1.0V，1.8V，3.3V，2.5V电源，设置示波器模块的触发电平、采样频率，设置可编程码型发生器模块输出时钟频率，输出电平为LVDS18电平；

S4：对被测FPGA进行测试；

S4.1：对被测FPGA进行所选项目的功能性测试，激励FPGA以并行主从方式配置DDR3颗粒中测试用例到待测试FPGA中，启动激励FPGA中的测试向量发生模块，将测试向量注入到待测FPGA；激励FPGA的测试用例测试结果模块首先回读待测试FPGA的测试结果，在激励FPGA中进行缓存，然后上传到NI PXI工控机的测试软件中，测试软件判断测试用例在设定工作频率下的测试结果，如果计算所得结果正确，则认为该测试用例通过功能性测试，并通过工控机软件读取接入示波器的计算启动和结算停止信号得到测试用例的计算时间参数。

S4.2对被测FPGA进行所选项目的性能测试，当进行最大工作频率测试时，激励FPGA以并行主从方式配置DDR3颗粒中测试用例到待测FPGA中，然后通过NI PXI工控机发送控制命令，控制码型发生器模块根据测试需求产生不同时钟，时钟按照以折半方式进行发生，初始工作时钟设置为100Mhz，在该时钟频率下，激励FPGA的测试向量发生模块产生测试向量注入待测试FPGA芯片测试用例的输入端，然后激励FPGA测试用例测试结果模块首先回读待测试FPGA测试用例的计算结果，在激励FPGA中进行缓存，然后上传到NI PXI工控机测试软件中，工控机的软件判断测试用例在设定工作频率下的测试结果，如果计算结果正确，则认为该DSP测试用例通过该频率测试，继续向上折半查找，如果不通过，则向下折半查找，直到工作频率折半区间分辨率位于预设的分辨率范围内；

S5：保存测试记录，跳转到第2步，继续下一个项目直至测试全部完成。

本发明的有益效果为：基于PXI工控机平台，在工控机内部集成3U PXI可编程码型发生器模块作为时钟源，3U PXI电源模块作为FPGA内部数字信号处理单元电路DSP测试时候的可控电源，3U PXI示波器模块测试DSP交直流模拟参数，自行研发的低成本FPGADSP电路测试PCB硬件平台，在PXI工控机中，基于PXI总线实现测试模块，测试PCB硬件平台间的通信，基于LABVIEW软件环境，设计集成DSP电路测试软件实现DSP的全功能全性能测试，实现测试的低成本、小型化。

附图说明

图1是本发明的硬件结构图。

图2是本发明的测试流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明包括NI PXI工控机、激励FPGA、可编程码型发生器模块、电源模块、示波器模块、测试PCB、用于缓存测试用例的DDR3颗粒、待测FPGA夹具、激励FPGA、用于配置激励FPGA的激励FPGA配置芯片，所述DDR3颗粒、待测FPGA夹具、激励FPGA、激励FPGA配置芯片设置在测试PCB上，所述激励FPGA配置芯片的输入端与NI PXI工控机的输出端连接，所述激励FPGA配置芯片的输出端与激励FPGA连接，所述NI PXI工控机的输出端通过测试PCB与激励FPGA的输入端连接，所述可编程码型发生器模块的输入端与NI PXI工控机的输出端连接，所述可编程码型发生器模块的输出端分别于测试PCB的输入端、示波器模块的输入端连接，所述电源模块的输入端与NI PXI工控机的输出端连接，所述电源模块的输出端与测试PCB的输入端连接，所述示波器模块的输入端与激励FPGA的输出端连接，所述示波器模块的输出端与NI PXI工控机的输入端连接。

所述测试PCB为6U PXI卡。

所述码型发生器模块为3U PXI可编程码型发生器模块。

所述电源模块为3U PXI电源模块。

所述示波器模块为3U PXI示波器模块。

为了不局限于工控机内部空间，将狭窄的工控机机箱中的PXI总线延伸到外部空间，方便测试，方便更换待测FPGA芯片，所述NI PXI工控机通过转接卡与测试PCB连接。

所述转接卡为6U PXI转接卡。

为了同时测试多块待测FPGA，所述NI PXI工控机的输出端分别与多块测试PCB连接，最多支持4块测试PCB。

为了在一块测试PCB上同时测试多块待测FPGA，所述待测FPGA夹具为多个，最多4个，多个待测FPGA夹具分别设置在测试PCB上。

本发明中，NI PXI工控机提供整个测试系统的基础硬件平台，系统采用PXI总线，各个模块可以插入到系统主板的PXI总线接口上。

3U PXI可编程码型发生器模块提供DSP测试6U PXI卡所需要的参考时钟，3U PXI示波器模块所需外部触发时钟，3U PXI示波器模块采用SMA同轴线缆与6U PXI卡连接，在工控机平台上通过软件方式控制3U PXI可编程码型发生器模块产生的输出工作时钟，对工作时钟进行扫描测试，提供DSP电路的最大工作时钟，为整个系统提供同源时钟。

示波器采用视德科技的DSO91204A，实现对工作时钟频率，运算耗时等参数的测试，DSP测试6U PXI卡的计算耗时输出脚通过SMA连接线连接到示波器模块的测试输入脚，用于测试计算耗时，3U PXI示波器模块由3U PXI可编程码型发生器模块提供所需外部参考时钟，

电源模块与DSP测试6U PXI卡之间的测试连接采用专用电源连接线进行连接，为整个DSP测试6U PXI卡提供所需要的各种电源，通过编程方式实现DSP测试时所需电源的动态扫描，电源种类包括1.2V，1.0V，1.8V，3.3V，2.5V。并同时测试DSP电路时与功耗相关参数。

测试PCB为16层低损耗基材PCB，PCB尺寸为标准6U PXI卡，提供DSP模块测试的核心硬件平台，实现测试PCB上的所述DDR3颗粒、待测FPGA夹具、激励FPGA、激励FPGA配置芯片之间的布线和电气连接或电绝缘，提供所要求的电气特性。

本发明中，所需要的软件基于LABVIEW软件环境，设计集成DSP电路测试软件。

所述激励FPGA包括DSP测试FPGA状态机模块、地址编码模块、测试用例下载缓存区控制模块、主并配置控制器模块、测试向量发生模块、测试用例测试结果模块，所述DSP测试FPGA状态机模块用于解析CPU控制命令，根据当前FPGA状态，FPGA进入相应工作状态，包括：复位，频率逼近，读下载历程，配置下载历程，回读测试结果，空闲等状态；

所述地址译码模块用于根据PXI地址总线进行译码，产生不同的地址片选信号；

所述用于测试用例下载缓存区控制模块用于控制DDR3 颗粒，实现对待测试FPGA用例的缓存，测试用例通常在几十兆大小，通过在测试时候，将下几个测试用例缓存到DDR3颗粒中，上一个测试完成后即可以通过并行测试控制器配置待测FPGA ，节约下载配置时间，提高测试效率；

所述主并配置控制器模块用于产生待测试FPGA的并行配置时序电路，将配置缓存区中的测试用例并行下载到待测FPGA中，并判断配置状态成功与否；

所述测试向量发生模块用于产生DSP测试用例所需输入测试向量，并提供给待测试FPGA的 DSP模块作为输入；

所述测试用例测试结果模块用于回读待测试FPGA的测试结果，在激励FPGA中进行缓存，并上传到NI PXI工控机中。

一种FPGA内部DSP单元测试设备的使用方法，包括以下步骤：

S1：将被测FPGA放置于待测FPGA夹具中，控制NI PXI工控机初始化，初始化电源模块，对激励FPGA进行供电，通过激励FPGA配置芯片完成激励FPGA的配置过程，使激励FPGA与PXI工控机进行交互工作，初始化示波器模块，设定示波器模块为直流耦合，输入阻抗为1M，自动测试方式，初始化PXI码型发生器模块提供DSP测试6U PXI卡所需要的参考时钟，默认时钟设置为50Mhz，输出为LVDS18电平；

S2：设定需要测试的项目，根据不同测试项目选择对应测试用例，将FPGA2所需的测试用例下载到DDR3颗粒；

S3：根据所选项目，设置电源模块输出待测试FPGA所需要的1.2V，1.0V，1.8V，3.3V，2.5V电源，设置示波器模块的触发电平、采样频率，设置可编程码型发生器模块输出时钟频率，输出电平为LVDS18电平；

S4：对被测FPGA进行测试；

S4.1：对被测FPGA进行所选项目的功能性测试，激励FPGA以并行主从方式配置DDR3颗粒中测试用例到待测试FPGA中，启动激励FPGA中的测试向量发生模块，将测试向量注入到待测FPGA；激励FPGA的测试用例测试结果模块首先回读待测试FPGA的测试结果，在激励FPGA中进行缓存，然后上传到NI PXI工控机的测试软件中，测试软件判断测试用例在设定工作频率下的测试结果，如果计算所得结果正确，则认为该测试用例通过功能性测试，并通过工控机软件读取接入示波器的计算启动和结算停止信号得到测试用例的计算时间参数。

S4.2对被测FPGA进行所选项目的性能测试，当进行最大工作频率测试时，激励FPGA以并行主从方式配置DDR3颗粒中测试用例到待测FPGA中，然后通过NI PXI工控机发送控制命令，控制码型发生器模块根据测试需求产生不同时钟，时钟按照以折半方式进行发生，初始工作时钟设置为100Mhz，在该时钟频率下，激励FPGA的测试向量发生模块产生测试向量注入待测试FPGA芯片测试用例的输入端，然后激励FPGA测试用例测试结果模块首先回读待测试FPGA测试用例的计算结果，在激励FPGA中进行缓存，然后上传到NI PXI工控机测试软件中，工控机的软件判断测试用例在设定工作频率下的测试结果，如果计算结果正确，则认为该DSP测试用例通过该频率测试，继续向上折半查找，如果不通过，则向下折半查找，直到工作频率折半区间分辨率位于预设的分辨率范围内；

S5：保存测试记录，跳转到第2步，继续下一个项目直至测试全部完成。

本发明基于PXI工控机平台，在工控机内部集成3U PXI可编程码型发生器模块作为时钟源，3U PXI电源模块作为FPGA内部数字信号处理单元电路DSP测试时候的可控电源，3U PXI示波器模块测试DSP交直流模拟参数，自行研发的低成本FPGADSP电路测试PCB硬件平台，在PXI工控机中，基于PXI总线实现测试模块，测试PCB硬件平台间的通信，基于LABVIEW软件环境，设计集成DSP电路测试软件实现DSP的全功能全性能测试，实现测试的低成本、小型化。

Claims (10)

1.一种FPGA内部DSP单元测试设备，其特征在于：包括NI PXI工控机、激励FPGA、可编程码型发生器模块、电源模块、示波器模块、测试PCB、用于缓存测试用例的DDR3颗粒、待测FPGA夹具、激励FPGA、用于配置激励FPGA的激励FPGA配置芯片，所述DDR3颗粒、待测FPGA夹具、激励FPGA，所述激励FPGA配置芯片设置在测试PCB上，所述激励FPGA配置芯片的输入端与NI PXI工控机的输出端连接，所述激励FPGA配置芯片的输出端与激励FPGA连接，所述NIPXI工控机的输出端通过测试PCB与激励FPGA的输入端连接，所述可编程码型发生器模块的输入端与NI PXI工控机的输出端连接，所述可编程码型发生器模块的输出端分别于测试PCB的输入端、示波器模块的输入端连接，所述电源模块的输入端与NI PXI工控机的输出端连接，所述电源模块的输出端与测试PCB的输入端连接，所述示波器模块的输入端与激励FPGA的输出端连接，所述示波器模块的输出端与NI PXI工控机的输入端连接。

2.根据权利要求1所述的一种FPGA内部DSP单元测试设备，其特征在于：所述测试PCB为6U PXI卡。

3.根据权利要求1所述的一种FPGA内部DSP单元测试设备，其特征在于：所述码型发生器模块为3U PXI可编程码型发生器模块。

4.根据权利要求1所述的一种FPGA内部DSP单元测试设备，其特征在于：所述电源模块为3U PXI电源模块。

5.根据权利要求1所述的一种FPGA内部DSP单元测试设备，其特征在于：所述示波器模块为3U PXI示波器模块。

6.根据权利要求2所述的一种FPGA内部DSP单元测试设备，其特征在于：所述NI PXI工控机通过6U PXI转接卡与测试PCB连接。

7.根据权利要求1所述的一种FPGA内部DSP单元测试设备，其特征在于：所述测试PCB为多块，最多支持4块PCB，所述NI PXI工控机的输出端分别与多块测试PCB连接。

8.根据权利要求1或8所述的一种FPGA内部DSP单元测试设备，其特征在于：所述待测FPGA夹具为多个，最多可以安装4个测试夹具，多个待测FPGA夹具分别设置在测试PCB上。

9.根据权利要求1所述的一种FPGA内部DSP单元测试设备，其特征在于：所述激励FPGA包括DSP测试FPGA状态机模块、地址编码模块、测试用例下载缓存区控制模块、主并配置控制器模块、测试向量发生模块、测试用例测试结果模块，所述DSP测试FPGA状态机模块用于解析CPU控制命令，根据当前FPGA状态，FPGA进入相应工作状态，包括：复位，频率逼近，读下载历程，配置下载历程，回读测试结果，空闲状态；

所述地址译码模块用于根据PXI地址总线进行译码，产生不同的地址片选信号；

所述用于测试用例下载缓存区控制模块用于控制DDR3 颗粒，实现对待测试FPGA用例的缓存；

所述主并配置控制器模块用于产生待测试FPGA的并行配置时序电路，将配置缓存区中的测试用例并行下载到待测FPGA中，并判断配置状态成功与否；

所述测试向量发生模块用于产生DSP测试用例所需输入测试向量，并提供给待测试FPGA的 DSP模块作为输入；

所述测试用例测试结果模块用于回读待测试FPGA的测试结果，在激励FPGA中进行缓存，并上传到NI PXI工控机中。

10.如权利要求1所述的FPGA内部DSP单元测试设备的使用方法，其特征在于：包括以下步骤：

S1：初始化设备，将被测FPGA放置于待测FPGA夹具中，控制NI PXI工控机初始化，初始化电源模块，对激励FPGA进行供电，通过激励FPGA配置芯片完成激励FPGA的配置过程，使激励FPGA与PXI工控机进行交互工作，初始化示波器模块，设定示波器模块为直流耦合，输入阻抗为1M，自动测试方式，初始化PXI码型发生器模块提供DSP测试6U PXI卡所需要的参考时钟，默认时钟设置为50Mhz，输出为LVDS18电平；

S2：设定需要测试的项目，根据不同测试项目选择对应测试用例，将FPGA2所需的测试用例下载到DDR3颗粒；

S3：根据所选项目，设置电源模块输出待测试FPGA所需要的1.2V，1.0V，1.8V，3.3V，2.5V电源，设置示波器模块的触发电平、采样频率，设置可编程码型发生器模块输出时钟频率，输出电平为LVDS18电平；

S4：对被测FPGA进行测试；

S4.1：对被测FPGA进行所选项目的功能性测试，激励FPGA以并行主从方式配置DDR3颗粒中测试用例到待测试FPGA中，启动激励FPGA中的测试向量发生模块，将测试向量注入到待测FPGA；激励FPGA的测试用例测试结果模块首先回读待测试FPGA的测试结果，在激励FPGA中进行缓存，然后上传到NI PXI工控机的测试软件中，测试软件判断测试用例在设定工作频率下的测试结果，如果计算所得结果正确，则认为该测试用例通过功能性测试，并通过工控机软件读取接入示波器的计算启动和结算停止信号得到测试用例的计算时间参数；

S4.2对被测FPGA进行所选项目的性能测试，当进行最大工作频率测试时，激励FPGA以并行主从方式配置DDR3颗粒中测试用例到待测FPGA中，然后通过NI PXI工控机发送控制命令，控制码型发生器模块根据测试需求产生不同时钟，时钟按照以折半方式进行发生，初始工作时钟设置为100Mhz，在该时钟频率下，激励FPGA的测试向量发生模块产生测试向量注入待测试FPGA芯片测试用例的输入端，然后激励FPGA测试用例测试结果模块首先回读待测试FPGA测试用例的计算结果，在激励FPGA中进行缓存，然后上传到NI PXI工控机测试软件中，工控机的软件判断测试用例在设定工作频率下的测试结果，如果计算结果正确，则认为该DSP测试用例通过该频率测试，继续向上折半查找，如果不通过，则向下折半查找，直到工作频率折半区间分辨率位于预设的分辨率范围内；

S5：保存测试记录，跳转到第2步，继续下一个项目直至测试全部完成。

Images