CN116707496B - 一种高分辨率脉冲信号处理电路 - Google Patents

一种高分辨率脉冲信号处理电路 Download PDF

Info

Publication number
CN116707496B
CN116707496B CN202310952068.9A CN202310952068A CN116707496B CN 116707496 B CN116707496 B CN 116707496B CN 202310952068 A CN202310952068 A CN 202310952068A CN 116707496 B CN116707496 B CN 116707496B
Authority
CN
China
Prior art keywords
nand gate
processing circuit
delay
pulse
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310952068.9A
Other languages
English (en)
Other versions
CN116707496A (zh
Inventor
郭旭龙
李阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Benyuan Microelectronics Co ltd
Original Assignee
Qingdao Benyuan Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Benyuan Microelectronics Co ltd filed Critical Qingdao Benyuan Microelectronics Co ltd
Priority to CN202310952068.9A priority Critical patent/CN116707496B/zh
Publication of CN116707496A publication Critical patent/CN116707496A/zh
Application granted granted Critical
Publication of CN116707496B publication Critical patent/CN116707496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明涉及脉冲技术领域，公开了一种高分辨率脉冲信号处理电路，包括至少一级处理电路，所述一级处理电路包括三个与非门，与非门一和与非门二的一个输入为普通脉冲，另一个输入分别为延时使能一和延时使能二，延时使能一和延时使能二互为相反；与非门一的输出为普通脉冲延时；与非门三的一个输入为下一级处理电路输出的高分辨率脉冲，另一个输入为与非门二的输出，与非门三的输出为得到的高分辨率脉冲。本发明所公开的信号处理电路在不改变周期寄存器的值和比较寄存器的值的前提下，可以不依赖系统时钟实现脉冲信号占空比皮秒级的改变。既保留了普通脉冲信号输出的功能，又增加了高分辨脉冲信号输出的选择。

Description

一种高分辨率脉冲信号处理电路
技术领域
本发明涉及脉冲技术领域，特别涉及一种高分辨率脉冲信号处理电路。
背景技术
在电力电子控制中，常常利用微处理器的数字输出对半导体开关器件的导通与关断进行控制，使其产生宽度不相等的脉冲，然后按照一定的规则对脉冲进行改变，既可以用来控制电压大小，也可以改变输出频率值。
现有技术下，普通脉冲产生电路如图1所示，计数器依赖于系统时钟进行增/减计数，当计数器的值等于比较寄存器中的值时，输出一个触发信号，当计数器的值等于周期寄存器的值时，输出一个触发信号。当计数器行为模块接收触发信号后，根据其内部寄存器的设置，产生高低电平脉冲输出。比如，计数器的值等于比较寄存器的值时，输出高电平脉冲，计数器的值等于周期寄存器的值时，输出低电平脉冲，通过改变比较寄存器的值和周期寄存器的值，就可以改变脉冲信号的周期和占空比。如图2所示，改变比较寄存器的值，可以改变脉冲的占空比，改变周期寄存器的值，可以改变脉冲的周期。
上述情况下，微处理器输出的脉冲，如果想改变脉冲的占空比，是通过改变寄存器的计数值实现的，但计数器是依赖系统时钟工作的，由于微处理器的系统时钟周期往往都是纳秒级(ns)的，所以脉冲占空比想实现皮秒级(ps)的改变是做不到的。
发明内容
为解决上述技术问题，本发明提供了一种高分辨率脉冲信号处理电路，以达到在不改变周期寄存器的值和比较寄存器的值的前提下，实现脉冲信号占空比皮秒级(ps)的改变的目的。
为达到上述目的，本发明的技术方案如下：
一种高分辨率脉冲信号处理电路，包括至少一级处理电路，所述一级处理电路包括三个与非门，与非门一和与非门二的一个输入为普通脉冲，另一个输入分别为延时使能一和延时使能二，延时使能一和延时使能二互为相反；与非门一的输出为普通脉冲延时；与非门三的一个输入为下一级处理电路输出的高分辨率脉冲，另一个输入为与非门二的输出，与非门三的输出为得到的高分辨率脉冲。
上述方案中，所述延时使能一和延时使能二由延时寄存器进行配置。
上述方案中，所述普通脉冲指脉冲信号的占空比改变为纳秒级别的脉冲，所述高分辨率脉冲指脉冲信号的占空比改变为皮秒级别的脉冲。
上述方案中，当高分辨率脉冲信号处理电路只包括一级处理电路时，延时使能二为1，延时使能一为0，此时与非门二和与非门三工作，与非门一不工作，下一级高分辨率脉冲的输入信号为1，普通脉冲延时输出悬空。
上述方案中，当高分辨率脉冲信号处理电路包括多级处理电路时，上一级处理电路的与非门一的输出作为下一级处理电路与非门一和与非门二的一个输入，下一级处理电路与非门三的输出作为上一级处理电路与非门三的一个输入，最后一级处理电路的与非门三的高分辨率脉冲输入为1，与非门一的输出悬空。
上述方案中，当高分辨率脉冲信号处理电路包括三级处理电路时，假设每个与非门的延时时间为50皮秒，当第一、二、三级处理电路的延时使能二分别为1、0、0，延时使能一分别为0、1、1时，能够实现100皮秒的延时；当第一、二、三级处理电路的延时使能二分别为0、1、1，延时使能一分别为1、0、0时，能够实现200皮秒的延时；当第一、二、三级处理电路的延时使能二分别为0、0、1，延时使能一分别为1、1、0时，能够实现300皮秒的延时。
通过上述技术方案，本发明提供的一种高分辨率脉冲信号处理电路具有如下有益效果：
本发明的处理电路既保留了普通脉冲信号输出的功能，又增加了高分辨脉冲信号输出的选择。当将普通脉冲输入后，在不改变周期寄存器的值和比较寄存器的值的前提下，可以不依赖系统时钟实现脉冲信号占空比皮秒级(ps)的改变。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1为现有技术中普通脉冲信号输出电路；
图2为现有技术中普通脉冲输出描述图；
图3为本发明实施例所公开的一级处理电路示意图；
图4为本发明实施例所公开的三级处理电路示意图；
图5为高分辨率脉冲输出电路；
图6为高分辨脉冲信号输出描述图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
本发明提供了一种高分辨率脉冲信号处理电路，包括至少一级处理电路，如图3所示，一级处理电路包括三个与非门，与非门一和与非门二的一个输入为普通脉冲，另一个输入分别为延时使能一和延时使能二，延时使能一和延时使能二互为相反；与非门一的输出为普通脉冲延时；与非门三的一个输入为下一级处理电路输出的高分辨率脉冲，另一个输入为与非门二的输出，与非门三的输出为得到的高分辨率脉冲。
本发明中，普通脉冲指脉冲信号的占空比改变为纳秒级别的脉冲，高分辨率脉冲指脉冲信号的占空比改变为皮秒级别的脉冲。
与非门延时时间不依赖系统时钟，是由工艺库决定。
三个与非门作用如下：
与非门一是将普通脉冲延时，作为下一级处理电路的普通脉冲输入；
与非门二是将普通脉冲延时，作用于当前这一级的处理电路；
与非门三是将与非门二的输出和下一级的高分辨率脉冲输出相与，实现当前这一级的高分辨率脉冲输出。
延时使能一和延时使能二代表与非门一和与非门二是否参与工作，延时使能一和延时使能二互为相反，即与非门一和与非门二永远不会同时工作。延时使能一和延时使能二由延时寄存器进行配置。
图3中想要实现普通脉冲转为高分辨率脉冲输出，延时使能二为1，延时使能一为0，代表与非门二和与非门三工作，与非门一不工作。
这里假设每个与非门的延时时间为50ps(皮秒)。高分辨率脉冲较普通脉冲延时2个与非门延时时间，一级处理电路就可以实现100ps的延时。
需要注意的是，当高分辨率脉冲信号处理电路只包括一级处理电路时，延时使能二为1，延时使能一为0，此时与非门二和与非门三工作，与非门一不工作，由于没有下一级高分辨率脉冲输入，所以下一级高分辨率脉冲的输入信号为1，普通脉冲延时输出无用，所以悬空即可。
如图4所示，当高分辨率脉冲信号处理电路包括多级处理电路时，上一级处理电路的与非门一的输出作为下一级处理电路与非门一和与非门二的一个输入，下一级处理电路与非门三的输出作为上一级处理电路与非门三的一个输入，最后一级处理电路的与非门三的高分辨率脉冲输入为1，与非门一的输出悬空。
图4是三级处理电路，是由3个一级处理电路串联，可以实现100ps、200ps和300ps延时。
延时使能一[n] 由寄存器～A_n配置决定，延时使能二[n]由寄存器A_n配置决定，控制参与工作的处理电路级数。其中，A_n和~A_n是互为相反数，n代表第n级处理电路。比如，设置A_1为1，那～A_1就为0，代表延时使能二[1]=1，延时使能一[1]=0。
A_1控制第一级处理电路的延时使能一[1]和延时使能二[1]；A_2控制第二级处理电路的延时使能一[2]和延时使能二[2]；A_3控制第三级处理电路的延时使能一[3]和延时使能二[3]。
当A_1=1、A_2=0、A_3=0时，即延时使能二[1]=1、延时使能二[2]=0、延时使能二[3]=0、延时使能一[1]=0、延时使能一[2]=1、延时使能一[3]=1，第一级的处理电路的与非门二和与非门三参与延时工作，实现100ps延时。
当A_1=0、A_2=1、A_3=1时，即延时使能二[1]=0、延时使能二[2]=1、延时使能二[3]=1、延时使能一[1]=1、延时使能一[2]=0、延时使能一[3]=0，第一级的处理电路的与非门一和与非门三参与延时工作、第二级的处理电路的与非门二和与非门三参与延时工作，实现200ps延时。
当A_1=0、A_2=0、A_3=1时，即延时使能二[1]=0、延时使能二[2]=0、延时使能二[3]=1、延时使能一[1]=1、延时使能一[2]=1、延时使能一[3]=0，第一级的处理电路的与非门一和与非门三参与延时工作、第二级的处理电路的与非门一和与非门三参与延时工作、第三级的处理电路的与非门二和与非门三参与延时工作，实现300ps延时。
如果想实现更高的分辨率，高分辨率脉冲处理电路包含的级数更多，比如想实现255级高分辨率脉冲处理电路，就需要255个一级处理电路串联。
高分辨脉冲处理电路是将普通脉冲信号整体延时，如果想实现高分辨率脉冲信号占空比的改变，需要将普通脉冲和高分辨脉冲做逻辑运算（相与、相或），经选择后输出。
如图5所示，将本发明的高分辨率脉冲信号处理电路应用于现有的普通脉冲产生电路中，具体的工作过程包括：
（1）配置比较寄存器、周期寄存器；
（2）配置计数器行为寄存器；
（3）高分辨率延时寄存器配置；
（4）启动；
（5）高分辨脉冲信号输出。
例如，普通脉冲信号周期值为100ns，占空比为50%，与非门延时时间为50ps，高分辨率延时寄存器配置为10。通过计算，高分辨率脉冲信号整体延时1000ps，即1ns。如图6所示。高分辨脉冲信号是将普通脉冲信号延时1ns后输出。
经过选择可实现以下任意一种方式输出：
（1）增大高电平/低电平占空比，将普通脉冲信号下降沿延时，将普通脉冲和高分辨脉冲相或；
（2）减小高电平/低电平占空比，将普通脉冲信号上升沿延时，将普通脉冲和高分辨脉冲相与；
（3）整体延时，高电平/低电平占空比不变，高分辨脉冲直接输出；
（4）旁路高分辨率处理电路，普通脉冲输出。
综上所述，高分辨率脉冲信号输出电路既保留了普通脉冲信号输出的功能，又增加了高分辨脉冲信号输出的选择。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (4)

1.一种高分辨率脉冲信号处理电路，其特征在于，包括至少一级处理电路，所述一级处理电路包括三个与非门，与非门一和与非门二的一个输入为普通脉冲，另一个输入分别为延时使能一和延时使能二，延时使能一和延时使能二互为相反；与非门一的输出为普通脉冲延时；与非门三的一个输入为下一级处理电路输出的高分辨率脉冲，另一个输入为与非门二的输出，与非门三的输出为得到的高分辨率脉冲；当高分辨率脉冲信号处理电路只包括一级处理电路时，延时使能二为1，延时使能一为0，此时与非门二和与非门三工作，与非门一不工作，下一级高分辨率脉冲的输入信号为1，普通脉冲延时输出悬空；当高分辨率脉冲信号处理电路包括多级处理电路时，上一级处理电路的与非门一的输出作为下一级处理电路与非门一和与非门二的一个输入，下一级处理电路与非门三的输出作为上一级处理电路与非门三的一个输入，最后一级处理电路的与非门三的高分辨率脉冲输入为1，与非门一的输出悬空。
2.根据权利要求1所述的一种高分辨率脉冲信号处理电路，其特征在于，所述延时使能一和延时使能二由延时寄存器进行配置。
3.根据权利要求1所述的一种高分辨率脉冲信号处理电路，其特征在于，所述普通脉冲指脉冲信号的占空比改变为纳秒级别的脉冲，所述高分辨率脉冲指脉冲信号的占空比改变为皮秒级别的脉冲。
4.根据权利要求1所述的一种高分辨率脉冲信号处理电路，其特征在于，当高分辨率脉冲信号处理电路包括三级处理电路时，假设每个与非门的延时时间为50皮秒，当第一、二、三级处理电路的延时使能二分别为1、0、0，延时使能一分别为0、1、1时，能够实现100皮秒的延时；当第一、二、三级处理电路的延时使能二分别为0、1、1，延时使能一分别为1、0、0时，能够实现200皮秒的延时；当第一、二、三级处理电路的延时使能二分别为0、0、1，延时使能一分别为1、1、0时，能够实现300皮秒的延时。
CN202310952068.9A 2023-08-01 2023-08-01 一种高分辨率脉冲信号处理电路 Active CN116707496B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310952068.9A CN116707496B (zh) 2023-08-01 2023-08-01 一种高分辨率脉冲信号处理电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310952068.9A CN116707496B (zh) 2023-08-01 2023-08-01 一种高分辨率脉冲信号处理电路

Publications (2)

Publication Number Publication Date
CN116707496A CN116707496A (zh) 2023-09-05
CN116707496B true CN116707496B (zh) 2023-10-13

Family

ID=87826046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310952068.9A Active CN116707496B (zh) 2023-08-01 2023-08-01 一种高分辨率脉冲信号处理电路

Country Status (1)

Country Link
CN (1) CN116707496B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719375A (en) * 1986-05-09 1988-01-12 The United States Of America As Represented By The United States Department Of Energy High resolution digital delay timer
CN1858618A (zh) * 2005-05-03 2006-11-08 M/A-Com公司 使用硅锗脉冲发生器生成微调时间偏移量
CN201113942Y (zh) * 2007-08-03 2008-09-10 核工业理化工程研究院 脉冲延迟信号发生器
CN203180865U (zh) * 2013-04-08 2013-09-04 电子科技大学 脉冲宽度可调的延时发生电路
CN104604132A (zh) * 2012-08-29 2015-05-06 现代单片机有限公司 高分辨率脉冲宽度调制信号产生电路
CN108282159A (zh) * 2018-02-12 2018-07-13 歌尔股份有限公司 一种脉冲信号发生器
CN109768786A (zh) * 2018-12-27 2019-05-17 上海华力集成电路制造有限公司 时钟信号占空比调节电路及其调节方法
CN113108816A (zh) * 2021-04-16 2021-07-13 深圳市立三机电有限公司 一种多路信号共用一传输通道的磁电编码器电路
CN114629476A (zh) * 2020-12-08 2022-06-14 华大半导体有限公司 高分辨率脉冲宽度调制信号产生电路
CN216904819U (zh) * 2021-11-19 2022-07-05 山西工程技术学院 一种基于cmos与非门的二倍频器
CN218734652U (zh) * 2022-09-27 2023-03-24 思特威(上海)电子科技股份有限公司 一种时钟信号控制电路及图像传感器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719375A (en) * 1986-05-09 1988-01-12 The United States Of America As Represented By The United States Department Of Energy High resolution digital delay timer
CN1858618A (zh) * 2005-05-03 2006-11-08 M/A-Com公司 使用硅锗脉冲发生器生成微调时间偏移量
CN201113942Y (zh) * 2007-08-03 2008-09-10 核工业理化工程研究院 脉冲延迟信号发生器
CN104604132A (zh) * 2012-08-29 2015-05-06 现代单片机有限公司 高分辨率脉冲宽度调制信号产生电路
CN203180865U (zh) * 2013-04-08 2013-09-04 电子科技大学 脉冲宽度可调的延时发生电路
CN108282159A (zh) * 2018-02-12 2018-07-13 歌尔股份有限公司 一种脉冲信号发生器
CN109768786A (zh) * 2018-12-27 2019-05-17 上海华力集成电路制造有限公司 时钟信号占空比调节电路及其调节方法
CN114629476A (zh) * 2020-12-08 2022-06-14 华大半导体有限公司 高分辨率脉冲宽度调制信号产生电路
CN113108816A (zh) * 2021-04-16 2021-07-13 深圳市立三机电有限公司 一种多路信号共用一传输通道的磁电编码器电路
CN216904819U (zh) * 2021-11-19 2022-07-05 山西工程技术学院 一种基于cmos与非门的二倍频器
CN218734652U (zh) * 2022-09-27 2023-03-24 思特威(上海)电子科技股份有限公司 一种时钟信号控制电路及图像传感器

Also Published As

Publication number Publication date
CN116707496A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
CN101399540B (zh) 一种50%占空比的高速宽范围多模可编程分频器
KR100344082B1 (ko) 펄스폭 변조 파형 발생 회로
US7030676B2 (en) Timing circuit for separate positive and negative edge placement in a switching DC-DC converter
US7292086B2 (en) Delay circuit and semiconductor device
US20050280442A1 (en) Semiconductor integrated circuit
US7680238B2 (en) Frequency divider circuit
CN116707496B (zh) 一种高分辨率脉冲信号处理电路
US7061293B2 (en) Spread spectrum clock generating circuit
JP4021710B2 (ja) クロック変調回路
JP2549229B2 (ja) デイジタルクロツク信号波形整形回路
CN220154843U (zh) 流水线时钟驱动电路、计算芯片、算力板和计算设备
KR970063930A (ko) 가변 지연회로와 이것을 사용한 링 발진기 및 펄스폭 가변회로
CN108777575B (zh) 分频器
KR100617489B1 (ko) 가변 분주 방법 및 가변 분주기
US11411570B1 (en) Multi modulus frequency divider and electronic device
CN115459720A (zh) 音频功放电路及其占空比调制电路和噪音抑制电路
TW202230074A (zh) 流水線時鐘驅動電路、計算晶片、算力板和計算設備
CN216699984U (zh) 一种同异步混合计数器及半导体器件
US4924484A (en) High speed digital counter
CN217643311U (zh) 时钟生成电路、数据运算电路及芯片
KR101208026B1 (ko) 에지컴바이너, 이를 이용한 주파수 체배기 및 주파수 체배방법
CN116155248B (zh) 一种带跳周期功能的可编程数字脉宽调整器及控制器
KR950013707B1 (ko) 펄스폭 신장회로
CN108109667B (zh) 移位寄存器单元、扫描驱动电路、显示装置、驱动方法
CN107579725B (zh) 半周期延时电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant