CN216904819U - 一种基于cmos与非门的二倍频器 - Google Patents

一种基于cmos与非门的二倍频器 Download PDF

Info

Publication number
CN216904819U
CN216904819U CN202122837181.1U CN202122837181U CN216904819U CN 216904819 U CN216904819 U CN 216904819U CN 202122837181 U CN202122837181 U CN 202122837181U CN 216904819 U CN216904819 U CN 216904819U
Authority
CN
China
Prior art keywords
nand gate
frequency
input
point
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN202122837181.1U
Other languages
English (en)
Inventor
崔建国
宁永香
崔燚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanxi Institute of Technology
Original Assignee
Shanxi Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanxi Institute of Technology filed Critical Shanxi Institute of Technology
Priority to CN202122837181.1U priority Critical patent/CN216904819U/zh
Application granted granted Critical
Publication of CN216904819U publication Critical patent/CN216904819U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

一种基于CMOS与非门的二倍频器，其特征在于：所述二倍频器包括与非门N1、与非门N2、与非门N3、与非门N4，电阻R1、电阻R2，电容C1、电容C2、输入信号Ui、输出信号UO、+12V直流电压源，所述与非门N1的两个输入端短接，所述输入信号Ui连接所述与非门N1的输入端，所述与非门N2的两个输入端短接，所述与非门N1的输出端连接所述与非门N2的输入端。

Description

一种基于CMOS与非门的二倍频器
技术领域
本实用新型涉及一种产生二倍频信号的技术，尤其一种基于CMOS与非门的二倍频器，电路结构非常简单。
背景技术
倍频器就是使输出信号频率等于输入信号频率整数倍的电路，输入频率为f1，则输出频率为f0=nf1，系数n为任意正整数，称倍频次数。
倍频器用途广泛，如发射机采用倍频器后可使主振器振荡在较低频率，以提高频率稳定度；调频设备用倍频器来增大频率偏移；在相位键控通信机中，倍频器是载波恢复电路的一个重要组成单元。
所以采用倍频器的主要原因以下几点：
（1）降低设备的主振频率。由于振荡器频率愈高稳定性愈差，一般采用频率较低而稳定度较高的晶体振荡器，以后加若干级倍频器达到所需频率。一般基音体频率不高于20MHz，具有高稳定性的晶体频率通常不超过 5 MHz。所以工作频率高， 要求稳定性又严格的通信设备和电子仪器就需要倍频。
（2）对于调相或调频发射机，利用倍频器可以加大相移或频移，即可增加调制度。
（3）可以提高发射机的工作频率稳定性。因为采用了倍频器，输入频率与输出频率不同，从而减弱了寄生耦合。
采用不同的非线性器件，可以构成不同类型的倍频器，主要有参量倍频器、三极管倍频器、锁相倍频器、阶跃二级管倍频器等。
现检索到一款基于场效应管的二倍频电路，其有许多不足之处，由于该二倍频信号输出电路的精度主要取决于FET自身的参数，故频率精准度不是很高，由于FET在平方律区域工作，其输出波形为正弦波，不是数字电路中常用的矩形波。
可以设计一款基于CMOS与非门的二倍频器，电路结构简单、相比较前者更容易理解，精度较高，输出为矩形波，故应用更广泛。
发明内容
本实用新型所要解决的技术问题是提供一种结构简单、造价低廉、使用可靠的基于CMOS与非门二倍频器技术。
为实现上述目的，本实用新型提供一种基于CMOS与非门的二倍频器，其包括与非门N1、与非门N2、与非门N3、与非门N4，电阻R1、电阻R2，电容C1、电容C2、输入信号Ui、输出信号UO、+12V直流电压源，所述与非门N1的两个输入端短接，所述输入信号Ui连接所述与非门N1的输入端，所述与非门N2的两个输入端短接，所述与非门N1的输出端连接所述与非门N2的输入端，所述与非门N1的输出端同时通过所述电容C1连接所述与非门N3的8脚，所述+12V直流电压源通过所述电阻R1连接所述与非门N3的8脚，所述+12V直流电压源同时通过所述电阻R2连接所述与非门N3的9脚，所述与非门N2的输出端通过所述电容C2连接所述与非门N3的9脚，所述与非门N4的两个输入端短接，所述与非门N3的输出端连接所述与非门N4的输入端，所述与非门N4的输出端输出二倍频信号即所述输出信号UO。
附图说明
附图1、附图2、附图3、附图4、附图5用来提供对本实用新型的进一步理解，构成本申请的一部分，附图1是利用CMOS与非门构成波形整形电路图；附图2是RC微分电路图；附图3是RC微分电路关键点波形图；附图4是基于CMOS与非门的二倍频器电路图；附图5是基于CMOS与非门的二倍频器电路关键点波形图。
具体实施方式
下面结合附图，对本实用新型的详细技术特征作进一步的描述，以便更加清楚地理解本实用新型。
所述基于CMOS与非门的二倍频器如图4所示，包括与非门N1、与非门N2、与非门N3、与非门N4，电阻R1、电阻R2，电容C1、电容C2、输入信号Ui、输出信号UO、+12V直流电压源，所述与非门N1的两个输入端短接，所述输入信号Ui连接所述与非门N1的输入端，所述与非门N2的两个输入端短接，所述与非门N1的输出端连接所述与非门N2的输入端，所述与非门N1的输出端同时通过所述电容C1连接所述与非门N3的8脚，所述+12V供电电压同时通过所述电阻R1连接所述与非门N3的8脚，所述+12V供电电压同时通过所述电阻R2连接所述与非门N3的9脚，所述与非门N2的输出端通过所述电容C2连接所述与非门N3的9脚，所述与非门N4的两个输入端短接，所述与非门N3的输出端连接所述与非门N4的输入端，所述与非门N4的输出端输出二倍频信号即所述输出信号UO。
为了实现所述二倍频器的技术特征，可以看到图4电路中将利用与非门进行波形整形、缓冲、放大，以及利用RC微分电路形成尖脉冲，为了进一步理解本实用新型的技术特征，对于与非门的整形作用及RC微分电路分别简介如下。
在数字电路中数字信号经过远距离传输或各种转换后，噪声有可能会增加，信号质量会下降，如果脉冲信号波形不良，会使整个电路功能失常，因而需要对脉冲信号进行整形，使脉冲信号前沿和后沿整齐，可以利用CMOS与非门构成脉冲整形电路。
故如果前级输出的高电平不是标准电平或波形不理想，可以利用连续两个CMOS与非门来给波形整形，并变为标准电压的高电平输出，如图1所示。
与非门是与门和非门的结合，先进行与运算，再进行非运算。
阈值电压Vth是与非门的关键参数之一，是决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。从电压传输特性曲线上看，Vth的值界于VOFF与VON之间，关门电平电压VOFF在产品手册中常称为输入低电平电压；开门电平电压VON在产品手册中常称为输入高电平电压。
而VOFF与VON的实际值又差别不大，所以，近似Vth≈VOFF≈VON。Vth是一个很重要的参数，在近似分析和估算时，常把它作为决定与非门工作状态的关键值，即Vi>Vth，与非门关门，输出低电平,Vth又常被形象化地称为门槛电压。
CMOS与非门的阈值电压Vth通常为供电电压的一半，且略有偏差，故图1这种由两个CMOS与非门串联构成的整形、放大电路是建立在CMOS逻辑门电路的阈值电压基础上的，变形或不规则的输入信号电压值逐渐升至CMOS与非门的阈值电压Vth，再增加无穷小量，与非门输出立即反转（由1变为0）；如果输入信号逐渐下降至阈值电压Vth再减小无穷小量，与非门输出再次反转（由0变为1），最终形成比较规整的矩形波。
第一个与非门A1的作用是波形整形，第二个与非门A2的作用不外乎缓冲、延迟、增大驱动能力。
微分电路的作用是：消减不变量，突出变化量，微分电路可把矩形波转换为尖脉冲波，电路的输出波形只反映输入波形的突变部分，即只有输入波形发生突变的瞬间才有输出，而对恒定部分则没有输出。
业界常用的RC微分电路如图2所示，电阻R和电容C串联后接入输入信号VI，由电阻R输出信号VO，当τ=RC 数值与输入方波宽度tW之间满足：τ<<tW，这种电路就称为微分电路。
故在 电阻R两端（输出端UO）得到正、负相间的尖脉冲，而且发生在方波的上升沿和下降沿，如图3所示，详解如下。
当t=t1时，VI由0→Vm，因电容C上电压不能突变（来不及充电，相当于短路，VC＝0），输入电压VI全降在电阻R上，即VO＝VR＝VI＝V m 。随后（t>t1），电容C的电压按指数规律快速充电上升，输出电压随之按指数规律下降（因VO＝VI－VC＝VM－VC），经过大约3τ（τ＝R × C）时，VC=VM，VO=0，τ（RC）的值愈小，此过程愈快，输出正脉冲愈窄。
当t=t2时，VI由VM→0，相当于输入端被短路，电容原先充有左正右负的电压VM，开始按指数规律经电阻R放电，刚开始，电容C来不及放电，他的左端（正电）接地，所以VO＝－VM，之后VO随电容的放电也按指数规律减小，同样经过大约3τ后，放电完毕，输出一个负脉冲。
只要脉冲宽度tW>（5~10）τ，在tW时间内，电容C已完成充电或放电（约需3 τ），输出端就能输出正负尖脉冲，才能成为微分电路，因而电路的充放电时间常数τ必须满足：τ＜（1/5~1/10）tW，这是微分电路的必要条件。
由于输出波形VO与输入波形VI之间恰好符合微分运算的结果［VO=RC（ dVI/dt）］，即输出波形是取输入波形的变化部分，如果将VI按傅里叶级展开，进行微分运算的结果，也将是VO的表达式。
进一步解释，图4是一个基于CMOS与非门CD4011的二倍频器，与非门CD4011是一块4 路2 输入与非门电路，所有的输出部分均带有缓冲器，可以提高抗干扰能力，并且可以降低对输出阻抗的要求，与非门CD4011属于数字电路。
利用与非门CD4011的4个CMOS与非门N1、N2、N3、N4恰好可以构成一个能够输出比输入方波信号频率大1倍的脉冲串的二倍频器。
其中CMOS与非门电路不但起缓冲、倒相、放大作用，还能实现信号整型的目的，电容C1串联电阻R1构成微分电路1，电容C2串联电阻R2构成微分电路2，下面详细介绍所述二倍频器各器件的功能及实施方式。
输入信号UI加到与非门N1的输入端，这种信号应是一种占空因素约为50%，电平可以与CMOS逻辑电路相兼容（5~15V峰-峰值，具体决定于电源电压）的方波，与非门N1的两个输入端短接，可以作为反相器看待，输入信号被与非门N1缓冲并倒相，形成波形A。
波形A信号经与非门N2（与非门N2的两个输入端同样被短接）倒相，形成波形B。
于是与非门N1和与非门N2的输出方波信号（图4的A点和B点）是自相180o的方波信号，即两个波形反相。
电阻R1与电容C1构成微分电路1，电阻R2与电容C2构成微分电路2，仔细观察，图4的RC微分电路与图2的RC微分电路略有不同，图2的微分电路直接接地，没有直接连接电源，图4的微分电路直接连接电源，没有直接连接工作地，故二者的尖脉冲产生过程略有不同。
关键测试点E点波形的第一个脉冲产生过程：初始状态时，输入信号为高电平，A点为低电平，供电+12V通过电阻R1对电容C1充满电，D点为稳定的高电平；B点初始为高电平，电容C2没有充电，C点为稳定的高电平，图4电路各关键点的波形变化见图5。
当初始信号翻转为低电平“0”时，A点由“0”翻转为“1”，基于电容C1端电压不能突变的特性，D点电压瞬间几乎突变到原电压的2倍，高于电源电压，然后逐渐呈指数曲线通过电阻R1向电源放电，也相当于给电源充电，充电完毕，D点仍呈现高电平“1”，注意从开始到目前为止D点一直为高电平。
同时，当A点翻转为“1”时，B点翻转为“0”，基于电容C2端电压不能突变的特性，C点电压瞬间翻转为“0”，C点瞬变“0”的过程中一定通过CMOS与非门N3的阈值点Vth，与非门N3“有0”出“1”，N3的输出翻转为“1”，即E点为“1”；之后，+12V电源通过电阻R2向C2 充电，C点电压呈指数曲线由“0”上升为高电平“1”，在C点再一次变“1”的过程中，一定会再一次通过CMOS与非门N3的阈值点Vth，在这一时刻与非门N3的两个输入即C点和D点皆为高电平“1”，见图5，与非门N3“全1出0”，N3的输出即E点翻转为“0”，于是形成E点波形的第一个正脉冲。
关键点E点波形的第二个脉冲产生过程：当初始信号再一次由“0”翻转为“1”时，A点由“1”翻转为“0”，B点通过N2翻转为“1”， 基于电容C1端电压不能突变的特性，C点电压瞬间几乎突变到原电压的2倍，高于电源电压，然后逐渐呈指数曲线通过电阻R2向电源放电，也相当于给电源充电，充电完毕，C点仍呈现高电平“1”。
同时，当A点由“1”变“0”时，基于电容C1端电压不能突变的特性，D点电压瞬间变为“0”，在D点电压变“0”的过程中，一定经过与非门N3的阈值点Vth，N3“有0出1”，E点翻转为“1”； 之后， +12V电源通过电阻R1向C2充电，D点电压呈指数曲线由“0”上升为高电平“1”，在D点再一次变“1”的过程中，一定会再一次通过CMOS与非门N3的阈值点Vth，在这一时刻与非门N3的两个输入即C点和D点皆为高电平“1”，见图5，与非门“全1出0”，N3的输出即E点翻转为“0”，于是形成E点波形的第二个正脉冲。
当输入信号再一次由“1”翻转为“0”时，重复以上过程，可以发现在输入信号的上升沿和下降沿附近在输出端各形成一个窄脉冲，脉冲的占空比与时间常数RC有关，时间常数越大，窄脉冲占空比越大。
如此循环往复，二倍频器的输出端形成一个与输入脉冲频率翻倍的矩形波新脉冲UO。
以上可以简述为：波形B的负向边沿被R2和C2微分，形成波形C；波形A的负向边沿被R1和C1微分，形成波形D，波形C、D同时加到N3，在C、D的波形中，每次都有一个负向尖峰脉冲，故在N3的输出端（E点）出现正向脉冲，N4的输出（UO端）是E点的倒相脉冲。
在实际制作时，有些事项需要注意，Cmos逻辑门的转换阈值电压约为电源电压的50%，因此，N3在波形C、D的上升指数部分的转换点就出现在CMOS的转换阈值电压点上。
波形上升到这个点所用的时间刚好小于时间常数RC，因此波形E脉冲的宽度（即占空比）近似等于时间常数τ1（由R1/C1决定）和τ2（R2/C2），为了可靠地工作，这些时间参数应比输入波形可能的最短周期要小的多，因而电路的充放电时间常数τ必须满足：τ＜（1/5~1/10）tW，tW指输入波形的脉冲宽度，这是微分电路的必要条件。
这是因为正脉冲E的宽度（占空比）是常数，而E点脉冲之间的间隔却随着输入波形频率的增加而递减，这是很好理解的。
在正脉冲E的宽度足够短的情况下，如果输入信号频率过高、波形E的正脉冲将会重叠，因此该二倍频器电路对输入信号频率有一定的限制，这是该电路的不足之处。
本设计巧妙利用与非门CD4011的四个CMOS与非门加以若干个电阻、电容，制作成一个二倍频器，成本非常低廉、理论也非常简单，虽然有输入频率的限制，但瑕不掩瑜，完全可以应用于模拟或数字电路，值得推广。
以上以较佳的实施例作参考，对本实用新型的技术特征及效果进行了详细说明，本实用新型并不限于上述实施方式，在不脱离本实用新型宗旨的范围内，本领域技术人员可做各种变更及修改。

Claims (1)

1.一种基于CMOS与非门的二倍频器，其特征在于：所述二倍频器包括与非门N1、与非门N2、与非门N3、与非门N4，电阻R1、电阻R2，电容C1、电容C2、输入信号Ui、输出信号UO、+12V直流电压源，所述与非门N1的两个输入端短接，所述输入信号Ui连接所述与非门N1的输入端，所述与非门N2的两个输入端短接，所述与非门N1的输出端连接所述与非门N2的输入端，所述与非门N1的输出端同时通过所述电容C1连接所述与非门N3的8脚，所述+12V直流电压源通过所述电阻R1连接所述与非门N3的8脚，所述+12V直流电压源同时通过所述电阻R2连接所述与非门N3的9脚，所述与非门N2的输出端通过所述电容C2连接所述与非门N3的9脚，所述与非门N4的两个输入端短接，所述与非门N3的输出端连接所述与非门N4的输入端，所述与非门N4的输出端输出二倍频信号即所述输出信号UO。
CN202122837181.1U 2021-11-19 2021-11-19 一种基于cmos与非门的二倍频器 Expired - Fee Related CN216904819U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122837181.1U CN216904819U (zh) 2021-11-19 2021-11-19 一种基于cmos与非门的二倍频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122837181.1U CN216904819U (zh) 2021-11-19 2021-11-19 一种基于cmos与非门的二倍频器

Publications (1)

Publication Number Publication Date
CN216904819U true CN216904819U (zh) 2022-07-05

Family

ID=82201335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122837181.1U Expired - Fee Related CN216904819U (zh) 2021-11-19 2021-11-19 一种基于cmos与非门的二倍频器

Country Status (1)

Country Link
CN (1) CN216904819U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116707496A (zh) * 2023-08-01 2023-09-05 青岛本原微电子有限公司 一种高分辨率脉冲信号处理电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116707496A (zh) * 2023-08-01 2023-09-05 青岛本原微电子有限公司 一种高分辨率脉冲信号处理电路
CN116707496B (zh) * 2023-08-01 2023-10-13 青岛本原微电子有限公司 一种高分辨率脉冲信号处理电路

Similar Documents

Publication Publication Date Title
US5159205A (en) Timing generator circuit including adjustable tapped delay line within phase lock loop to control timing of signals in the tapped delay line
US7239191B2 (en) Level shifting circuit
US5896043A (en) Level shift circuit
US4874971A (en) Edge-sensitive dynamic switch
US20040217794A1 (en) Propagation delay adjustment circuit
EP0692879B1 (en) Ring oscillator with frequency control loop
CN216904819U (zh) 一种基于cmos与非门的二倍频器
CN105322929A (zh) 驱动电路的延迟控制电路、驱动电路以及其操作方法
CN106849621A (zh) 一种实现栅极驱动电路的系统和方法
CN111624469A (zh) 数字隔离器的传播延时测试电路
CN111654267B (zh) 一种可调脉冲发生器
US11705892B2 (en) Deglitcher with integrated non-overlap function
JP2653177B2 (ja) 雑音除去回路
CN109787614B (zh) 一种单脉冲产生电路和双向电平转换电路
US6326829B1 (en) Pulse latch with explicit, logic-enabled one-shot
KR100486301B1 (ko) 전력 소비를 감소시키는 종단 회로.
CN108055021A (zh) 振荡器
US7388405B2 (en) Signal transmission circuit
US11489515B2 (en) Clock filter with negative resistor circuit
CN115166572A (zh) 高速链路最坏电源噪声求解方法、系统及存储介质
US6229357B1 (en) Frequency divider and method
US20090219064A1 (en) Pulse generator circuit and communication apparatus
CN214544257U (zh) 松弛振荡器
US6339345B1 (en) Semiconductor device equipped with output circuit adjusting duration of high and low levels
Jeong et al. Integrated high speed current-mode frequency divider with inductive peaking structure

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220705