CN116705856A - 纵向bcd器件及制备方法 - Google Patents

纵向bcd器件及制备方法 Download PDF

Info

Publication number
CN116705856A
CN116705856A CN202310777048.2A CN202310777048A CN116705856A CN 116705856 A CN116705856 A CN 116705856A CN 202310777048 A CN202310777048 A CN 202310777048A CN 116705856 A CN116705856 A CN 116705856A
Authority
CN
China
Prior art keywords
region
epitaxial layer
trench
type
type epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310777048.2A
Other languages
English (en)
Inventor
李小红
余远强
杨世红
徐永年
苗东铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Reactor Microelectronics Co ltd
Original Assignee
Shaanxi Reactor Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi Reactor Microelectronics Co ltd filed Critical Shaanxi Reactor Microelectronics Co ltd
Priority to CN202310777048.2A priority Critical patent/CN116705856A/zh
Publication of CN116705856A publication Critical patent/CN116705856A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种纵向BCD器件及制备方法，纵向BCD器件包括：N型衬底、第一N型外延层、第二N型外延层、P型埋层、BCD结构和Trench VDMOS结构；第一N型外延层外延生长于N型衬底的表面，第二N型外延层外延生长于第一N型外延层的表面；BCD结构设置于第二N型外延层和P型埋层上，Trench VDMOS结构是形成于第二N型外延层上的；BCD结构设置有VBB引出端和GND引出端，Trench VDMOS结构设置有源极引出端，N型衬底下端面设置有漏极引出端，通过将Trench VDMOS结构与BCD结构集成于一体，有效地提升了BCD工艺与VDMOS的兼容性。

Description

纵向BCD器件及制备方法
技术领域
本发明涉及单片集成工艺技术领域，尤其涉及一种纵向BCD器件及制备方法。
背景技术
功率半导体集成技术的主流是Bipolar-CMOS-DMOS工艺(简称BCD工艺)，BCD工艺是一种将Bipolar器件、CMOS器件、DMOS器件集成在同一块硅衬底的工艺，其中Bipolar器件具有高低噪声、高精度和单位电流密度大的特点，CMOS器件具有集成度高、逻辑控制简单和功耗低的特点，同大功率的DMOS器件集成在一块芯片上时，具有提高系统的性能、减小成本和降低功耗等优点。
现有成熟BCD工艺为平面结构，由于LDMOS更易与CMOS工艺兼容而被广泛采用，但由于是横向结构，受导通电阻的制约，无法提供大电流，只能满足小功率的应用，要满足大功率需求需要在BCD工艺中集成VDMOS器件，但由于VDMOS为纵向结构，与平面结构工艺兼容效果性较差。
发明内容
本发明提供一种纵向BCD器件及制备方法，用以解决现有技术中BCD工艺与VDMOS兼容性差的缺陷。
本发明提供一种纵向BCD器件，包括：N型衬底、第一N型外延层、第二N型外延层、BCD结构和Trench VDMOS结构；
所述第一N型外延层外延生长于所述N型衬底的表面，所述第二N型外延层外延生长于所述第一N型外延层的表面；
所述BCD结构设置于所述第二N型外延层上，所述Trench VDMOS结构是通过刻蚀工艺、氧化工艺、淀积工艺、光刻工艺和离子注入工艺形成于所述第二N型外延层上的，且所述Trench VDMOS结构与所述BCD结构之间设置有浅沟槽隔离区；
所述BCD结构设置有VBB引出端和GND引出端，所述Trench VDMOS结构设置有Trench VDMOS源极引出端，所述N型衬底远离所述第一N型外延层的一侧设置有所述TrenchVDMOS结构的漏极引出端。
根据本发明提供的一种纵向BCD器件，所述Trench VDMOS结构包括：Trench VDMOS沟槽区、Trench VDMOS栅极和Trench VDMOS PB区；
所述Trench VDMOS沟槽区是通过所述刻蚀工艺形成于所述第二N型外延层上的；
所述Trench VDMOS栅极是通过所述氧化工艺和所述淀积工艺形成于所述TrenchVDMOS沟槽区内部的；
所述Trench VDMOS PB区形成于所述第二N型外延层内，且位于所述Trench VDMOS栅极的两侧。
根据本发明提供的一种纵向BCD器件，所述BCD结构包括：P型埋层、DPW区、LDMOS器件、CMOS器件和Bipolar器件；
所述P型埋层设置于第一N型外延层内部，所述DPW区形成于所述第二N型外延层内，所述DPW区与所述P型埋层形成隔离岛结构，所述DPW区与所述P型埋层相连接；
所述LDMOS器件、所述CMOS器件和所述Bipolar器件，依次制作于所述隔离岛结构内部。
根据本发明提供的一种纵向BCD器件，所述BCD结构还包括：DNW区；
所述DNW区形成于所述第二N型外延层内，所述DNW区设置于所述DPW区之间；
所述Trench VDMOS结构与所述BCD结构之间，所述LDMOS器件、所述CMOS器件和所述Bipolar器件之间均设置有浅沟槽隔离区。
根据本发明提供的一种纵向BCD器件，所述DPW区内注入离子为P型离子，所述DNW区注入离子为N型离子，所述P型埋层内注入离子为硼离子。
根据本发明提供的一种纵向BCD器件，还包括：P+接触区和N+接触区；
所述P+接触区和所述N+接触区均设置于所述Trench VDMOS PB区表面；
所述P+接触区还设置于所述DPW区的表面，所述N+接触区还设置于所述DNW区的表面；
设置于所述DPW区的表面的所述P+接触区与设置于所述DNW区的表面的所述N+接触区之间还设置有所述浅沟槽隔离区。
根据本发明提供的一种纵向BCD器件，所述第一N型外延层的厚度为7.0～8.0um，电阻率为3.0～5.0ohm*cm；
所述第二N型外延层的厚度为6.4～6.8um，电阻率1.1～1.3ohm*cm。
本发明还提供一种如上述任一项所述的纵向BCD器件的制备方法，包括：
选取晶向为<100>的N型衬底；
在所述N型衬底上生长第一N型外延层，利用P型埋层光罩，通过光刻工艺在所述第一N型外延层内形成P型埋层离子注入区，再通过离子注入工艺在所述P型埋层离子注入区进行硼离子注入，并进行1000～1100℃温度的炉管推结，形成P型埋层；
在所述P型埋层上继续生长第二N型外延层；
利用DPW的光罩，通过光刻工艺在所述第二N型外延层内形成DPW区，再通过离子注入工艺对所述DPW区进行离子注入；
利用DNW的光罩，通过光刻工艺在所述第二N型外延层内形成DNW区，再通过离子注入工艺对所述DNW区进行离子注入；
利用淀积工艺在所述第二N型外延层表面形成二氧化硅层，再利用Trench VDMOS的Trench光罩，通过光刻工艺在所述第二N型外延层表面形成的刻蚀区对所述二氧化硅层进行刻蚀，保留预设大小的二氧化硅作为沟槽刻蚀的硬掩膜；
基于所述硬掩膜，利用刻蚀工艺对所述第二N型外延层进行刻蚀，形成TrenchVDMOS沟槽区；
利用氧化工艺在所述Trench VDMOS沟槽区内形成Trench VDMOS的栅氧化层，并利用淀积工艺在所述栅氧化层上淀积多晶硅层，再进行所述多晶硅层的回刻形成TrenchVDMOS栅极；
利用Trench VDMOS的PB光罩，通过光刻工艺在第二N型外延层表面形成PB的注入区，利用离子注入工艺形成Trench VDMOS PB区；
在非Trench VDMOS区通过STI光罩，利用光刻工艺和刻蚀工艺形成CMOS器件、LDMOS器件和Bipolar器件的浅沟槽隔离；
在所述DPW区和所述P型埋层形成的隔离岛结构里依次制作LDMOS器件、CMOS器件和Bipolar器件；
分别利用P+和N+光罩，通过光刻工艺和离子注入工艺形成P+接触区和N+接触区，分别形成P型MOS器件的漏极和源极、N型MOS器件的漏极和源极、所述DPW区的引出端以及所述DNW区的引出端；
形成中间介质层、接触孔和金属层；
对所述N型衬底进行镀金，形成Trench VDMOS的漏极引出端。
根据本发明提供的一种纵向BCD器件的制备方法，所述P型埋层的离子注入能量为50KeV～80KeV，注入剂量为5.5E13cm-2～8.5E13cm-2；
所述Trench VDMOS PB区的离子注入能量为50KeV～80KeV，注入剂量为1.5E15cm-2～3E15cm-2；
所述DPW区分三次进行离子注入，第一次离子注入能量为1500KeV～1700KeV，注入剂量为2.0E12cm-2～3.0E12cm-2；第二次离子注入能量为400KeV～800KeV，注入剂量为1.5E12cm-2～2.5E12cm-2，第三次离子注入能量为120KeV～180KeV，注入剂量为1.0E12cm-2～2.0E12cm-2；
所述DNW区分三次进行离子注入，第一次离子注入能量为2800KeV～3200KeV，注入剂量为4.5E12cm-2～5.5E12cm-2；第二次离子注入能量为1100KeV～1400KeV，注入剂量为4.0E12cm-2～5.0E12cm-2，第三次离子注入能量为120KeV～180KeV，注入剂量为3.5E12cm-2～4.5E12cm-2。
根据本发明提供的一种纵向BCD器件的制备方法，所述第二N型外延层上形成Trench VDMOS沟槽的刻蚀深度为1.2um～2.0um。
本发明提供的一种纵向BCD器件及制备方法，纵向BCD器件包括：N型衬底、第一N型外延层、第二N型外延层、BCD结构和Trench VDMOS结构；第一N型外延层外延生长于N型衬底的表面，第二N型外延层外延生长于第一N型外延层的表面；BCD结构设置于第二N型外延层上，Trench VDMOS结构是通过刻蚀工艺、氧化工艺、淀积工艺、光刻工艺和离子注入工艺形成于第二N型外延层上的；BCD结构设置有VBB引出端和GND引出端，Trench VDMOS结构设置有Trench VDMOS源极引出端，N型衬底远离第一N型外延层的一侧设置有Trench VDMOS结构的漏极引出端，通过将Trench VDMOS结构与BCD结构集成于一体，满足大电流、大功率需求，有效地提升了BCD工艺与VDMOS的兼容性。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的纵向BCD器件的结构示意图；
图2是本发明实施例提供的纵向BCD器件的制备方法的流程示意图；
图3是本发明实施例提供的形成N型衬底、第一N型外延层、第二N型外延层和P型埋层之后的结构示意图；
图4是本发明实施例提供的形成DPW区后的结构示意图；
图5是本发明实施例提供的形成DNW区之后的结构示意图；
图6是本发明实施例提供的形成二氧化硅层之后的结构示意图；
图7是本发明实施例提供的形成Trench VDMOS沟槽区之后的结构示意图；
图8是本发明实施例提供的形成Trench VDMOS栅极之后的结构示意图；
图9是本发明实施例提供的形成Trench VDMOS PB区之后的结构示意图；
图10是本发明实施例提供的形成浅沟槽隔离之后的结构示意图；
图11是本发明实施例提供的制作LDMOS器件、CMOS器件和Bipolar器件之后的结构示意图；
图12是本发明实施例提供的形成P+接触区和N+接触区之后的结构示意图；
附图标记：
1、N型衬底；2、第一N型外延层；3、第二N型外延层；4、P型埋层；5、DPW区；6、DNW区；7、Trench VDMOS沟槽区；8、Trench VDMOS栅极；9、Trench VDMOS PB区；10、浅沟槽隔离区；11、P+接触区；12、N+接触区；13、Trench VDMOS源极引出端；14、VBB引出端；15、GND引出端；16、Trench VDMOS的漏极引出端,；17、二氧化硅层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合图1-图12描述本发明的一种纵向BCD器件及制备方法。
图1是本发明实施例提供的纵向BCD器件的结构示意图。
如图1所示，本发明实施例提供的一种纵向BCD器件，包括：N型衬底1、第一N型外延层2、第二N型外延层3、BCD结构和Trench VDMOS结构；第一N型外延层2外延生长于N型衬底1的表面，第二N型外延层3外延生长于第一N型外延层2的表面；BCD结构设置于第二N型外延层3 4上，Trench VDMOS结构是通过刻蚀工艺、氧化工艺、淀积工艺、光刻工艺和离子注入工艺形成于第二N型外延层3上的；BCD结构设置有VBB引出端14和GND引出端15，Trench VDMOS结构设置有Trench VDMOS源极引出端13，N型衬底1远离第一N型外延层2的一侧设置有Trench VDMOS结构的漏极引出端16。
在一个具体的实现过程中，定义N型衬底1侧作为底侧，第二N型外延层3一侧为上侧，如图1所示，则是图1的左侧为底侧，图1的右侧为上侧。N型衬底1、第一N型外延层2和第二N型外延层3在纵向方向上依次排列，其中，第一N型外延层2是在N型衬底1的上表面通过外延生长得到的，然后在第一N型外延层2内部设置有P型埋层4，如图1设置有三个P型埋层4，然后在第一N型外延层2的上表面外延生长得到第二N型外延层3。BCD结构和TrenchVDMOS结构均设置于第二N型外延层3内。
通过将BCD结构和Trench VDMOS结构统一集成于第二N型外延层3内部，能够有效地解决BCD工艺与VDMOS的兼容性问题。并且由于DMOS采用的是Trench VDMOS，且漏极是从BCD器件的背面及N型衬底1远离第二N型外延层3的一侧引出，在相同耐压下，由于N型衬底1、第一N型外延层2和第二N型外延层3的结构为纵向铺叠而成，比集成平面型VDMOS的BCD工艺更能减小芯片面积，提高芯片利用率，降低了高压互连的复杂度。
并且P型埋层4作为寄生NPN晶体管的基区，可通过调节P型埋层4的浓度来抑制寄生NPN晶体管的导通，防止发生闩锁效应，有效的对器件进行保护，防止器件发热烧毁。
进一步的，如图1所示，在上述实施例的基础上，本实施例中的Trench VDMOS结构包括：Trench VDMOS沟槽区7、Trench VDMOS栅极8和Trench VDMOS PB区9；Trench VDMOS沟槽区7是通过刻蚀工艺形成于第二N型外延层3上的；Trench VDMOS栅极8是通过氧化工艺和淀积工艺形成于Trench VDMOS沟槽区7内部的；Trench VDMOS PB区9形成于第二N型外延层3内，且位于Trench VDMOS栅极8的两侧。
具体的，利用刻蚀工艺在第二N型外延层3上表面进行刻蚀，形成Trench VDMOS沟槽区7，Trench VDMOS沟槽区7的内部包括有Trench VDMOS栅极8，而Trench VDMOS沟槽区7的周围则是Trench VDMOS PB区9，因此Trench VDMOS沟槽区7便将Trench VDMOS栅极8与Trench VDMOS PB区9分割。Trench VDMOS沟槽区7、Trench VDMOS栅极8和Trench VDMOS PB区9与BCD结构均集成于第二N型外延层3上，更好地实现BCD工艺与VDMOS的兼容。
进一步的，如图1所示，在上述实施例的基础上，本实施例中的BCD结构包括：P型埋层、DPW区5、DNW区6、LDMOS器件、CMOS器件和Bipolar器件；P型埋层设置于第一N型外延层内部，DPW区5形成于第二N型外延层3内，DPW区5与P型埋层4形成隔离岛结构，DPW区5与P型埋层4相连接；LDMOS器件、CMOS器件和Bipolar器件，依次制作于隔离岛结构内部；DNW区6形成于第二N型外延层3内，DNW区6设置于DPW区5之间，Trench VDMOS结构与BCD结构之间，LDMOS器件、CMOS器件和Bipolar器件之间均设置有浅沟槽隔离区10。
具体的，在第二N型外延层3的上表面通过高能注入和高温推结形成DPW区5，通过高温推阱工艺形成深DNW区6，DPW区5在纵向上与P型埋层4相连接。如图1所示，在非TrenchVDMOS区，DPW区5与DNW区6相互间隔设置，从而使得在DPW区5之间结合P型埋层4形成隔离岛，在隔离岛内分别设置有LDMOS器件、CMOS器件和Bipolar器件。如图1所示，设置有三个P型埋层4，分别与对应DPW区5和对应的DNW区6构成隔离岛结构，第一个隔离岛结构内部设置LDMOS器件形成LDMOS区，第二个隔离岛结构内部设置CMOS器件形成CMOS区，第三个隔离岛结构内部设置Bipolar器件形成Bipolar区。从而使得在第二N型外延层3内对于TrenchVDMOS沟槽区7、Trench VDMOS栅极8、Trench VDMOS PB区9、DPW区5、DNW区6、LDMOS器件、CMOS器件和Bipolar器件的集成，提升了BCD工艺对于VDMOS的兼容性。
其中，在DPW区5内注入离子为P型离子例如硼离子，DNW区6注入离子为N型离子例如磷离子，P型埋层4内注入离子为硼离子。
进一步的，如图1所示，在上述实施例的基础上，本实施例中还包括：P+接触区11和N+接触区12；P+接触区11和N+接触区12均设置于Trench VDMOS PB区9表面；P+接触区11还设置于DPW区5的表面，N+接触区12还设置于DNW区6的表面；设置于DPW区5的表面的P+接触区11与设置于DNW区6的表面的N+接触区12之间还设置有浅沟槽隔离区10。
具体的，P+接触区11和N+接触区12用于分别形成P型MOS器件的漏极和源极、N型MOS器件的漏极和源极、DPW的引出端以及DNW的引出端。在第二N型外延层3上的TrenchVDMOS PB区9表面上均设置有P+接触区11和N+接触区12，在Trench VDMOS沟槽区7的两侧的PB区都设置有P+接触区11和N+接触区12，然后引出Trench VDMOS源极。在每个DPW区5上表面均设置有P+接触区11，在每个DNW的上表面均设置有N+接触区12，并且均通过浅沟槽隔离区10进行有效地隔离。在每个DPW区5的表面的P+接触区11均引出VBB，在每个DNW区6的表面的N+接触区12均引出GND。
进一步的，在上述实施例的基础上，本实施例中的第一N型外延层2的厚度为7.0～8.0um，电阻率为3.0～5.0ohm*cm；第二N型外延层3的厚度为6.4～6.8um，电阻率1.1～1.3ohm*cm。
本发明纵向BCD器件中的LDMOS器件、CMOS器件和Bipolar器件均制作在DPW区5和P型埋层4形成的隔离岛内，P型埋层4与DPW区5组成的引出结构在芯片表面被偏置在“地”电位上，使得DPW区5和P型埋层4与第一N型外延层2之间形成反偏二极管，确保了其他器件在纵向上和衬底之间的电绝缘，使得纵向BCD器件抗干扰能力强。同时集成了Trench VDMOS沟槽区7、Trench VDMOS栅极8和Trench VDMOS PB区9，使得纵向BCD器件能够有效地提升与VDMOS的兼容性。
传统的BCD工艺中，衬底为P型衬底，且器件的引出端均为正面引出，只能集成LDMOS或者从正面引出的VDMOS，但都受导通电阻的制约，由于LDMOS是横向结构，受导通电阻的制约无法提供大电流，只能满足小功率应用，无法满足大功率电机驱动的需求。而本发明的集成VDMOS的BCD器件在使用时，N型衬底，即Trench VDMOS的漏端会接高电压，为了避免该电压对BCD器件的影响，将BCD各器件设置在DPW区和P型埋层组成的隔离岛内，当N型衬底接高电压时，DPW和P型埋层会和N型衬底形成一个反偏的二极管，起到隔离作用，则在BCD器件工作时就不会受到N型衬底高电压的影响。
图2是本发明实施例提供的纵向BCD器件的制备方法的流程示意图。
如图2所示，本发明实施例提供的一种纵向BCD器件的制备方法，主要包括以下步骤：
101、选取晶向为<100>的N型衬底。
102、在N型衬底上生长第一N型外延层，利用P型埋层光罩，通过光刻工艺在第一N型外延层内形成P型埋层离子注入区，再通过离子注入工艺在P型埋层离子注入区进行硼离子注入，并进行1000～1100℃温度的炉管推结，形成P型埋层。
其中，P型埋层4的离子注入能量为50KeV～80KeV，注入剂量为5.5E13cm-2～8.5E13cm-2。
103、在P型埋层上继续生长第二N型外延层。
如图3所示，为经过步骤101、102和103之后形成的关于N型衬底1、第一N型外延层2、第二N型外延层3和P型埋层4之间的结构示意图，通过图3可以清晰地了解到N型衬底1、第一N型外延层2、第二N型外延层3和P型埋层4之间的结构关系。
104、利用DPW的光罩，通过光刻工艺在第二N型外延层内形成DPW区，再通过离子注入工艺对DPW区进行离子注入。
如图4所示，为形成DPW区5后的结构示意图，通过图4可以得到DPW区5、P型埋层4之间形成的隔离岛结构，并且DPW区5与P型埋层4之间相连接。形成DPW区5时的高温推结温度可以是1100～1150℃，时间为120-180分钟。
其中，对DPW区5进行离子注入选择分三次注入，第一次离子注入能量为1500KeV～1700KeV，注入剂量为2.0E12cm-2～3.0E12cm-2；第二次离子注入能量为400KeV～800KeV，注入剂量为1.5E12cm-2～2.5E12cm-2，第三次离子注入能量为120KeV～180KeV，注入剂量为1.0E12cm-2～2.0E12cm-2。
105、利用DNW的光罩，通过光刻工艺在第二N型外延层内形成DNW区，再通过离子注入工艺对DNW区进行离子注入。
如图5所示，为形成DNW区6之后的结构示意图，通过图5可以看到DPW区5、P型埋层4和DNW区6之间的相互关系，且DPW区与DNW区之间相互间隔设置。
而对DNW区5进行离子注入选择分三次注入，第一次离子注入能量为2800KeV～3200KeV，注入剂量为4.5E12cm-2～5.5E12cm-2；第二次离子注入能量为1100KeV～1400KeV，注入剂量为4.0E12cm-2～5.0E12cm-2，第三次离子注入能量为120KeV～180KeV，注入剂量为3.5E12cm-2～4.5E12cm-2。
需指出的是，步骤105与步骤104之间不存在先后的逻辑关系。
106、利用淀积工艺在第二N型外延层表面形成二氧化硅层，再利用Trench VDMOS的Trench光罩，通过光刻工艺在第二N型外延层表面形成的刻蚀区对二氧化硅层进行刻蚀，保留预设大小的二氧化硅作为沟槽刻蚀的硬掩膜。
如图6所示，为形成二氧化硅层17之后的结构示意图。
107、基于硬掩膜，利用刻蚀工艺对第二N型外延层进行刻蚀，形成Trench VDMOS沟槽区。
如图7所示，为形成Trench VDMOS沟槽区7之后的结构示意图。而利用刻蚀工艺对第二N型外延层3进行刻蚀的深度为1.2um～2.0um。
108、利用氧化工艺在Trench VDMOS沟槽区内形成Trench VDMOS的栅氧化层，并利用淀积工艺在栅氧化层上淀积多晶硅层，再进行多晶硅层的回刻形成Trench VDMOS栅极。
如图8所示，为形成Trench VDMOS栅极8之后的结构示意图。
109、利用Trench VDMOS的PB光罩，通过光刻工艺在第二N型外延层表面形成PB的注入区，利用离子注入工艺形成Trench VDMOS PB区。
如图9所示，为形成Trench VDMOS PB区9之后的结构示意图。而形成Trench VDMOSPB区9时的高温推结温度为1050-1100℃，时间为30-60分钟。而且，Trench VDMOS PB区9的离子注入能量为50KeV～80KeV，注入剂量为1.5E15cm-2～3E15cm-2。
110、在非Trench VDMOS区通过STI光罩，利用光刻工艺和刻蚀工艺形成CMOS器件、LDMOS器件和Bipolar器件的浅沟槽隔离。
如图10所示，为形成浅沟槽隔离10之后的结构示意图。
111、在DPW区和P型埋层形成的隔离岛结构里依次制作LDMOS器件、CMOS器件和Bipolar器件。
如图11所示，为制作LDMOS器件、CMOS器件和Bipolar器件之后的结构示意图。
112、分别利用P+和N+光罩，通过光刻工艺和离子注入工艺形成P+接触区和N+接触区，分别形成P型MOS器件的漏极和源极、N型MOS器件的漏极和源极、DPW区的引出端以及DNW区的引出端。
如图12所示，为形成P+接触区11和N+接触区12之后的结构示意图。
113、形成中间介质层、接触孔和金属层。
通过中间介质层、接触孔和金属层的形成，便完成了晶圆正面的所有工艺流程。
114、对N型衬底进行镀金，形成Trench VDMOS的漏极引出端。具体的通过TrenchVDMOS的背面减薄工艺对N型衬底的下端面进行减薄，减薄后对其进行镀金，在N型衬底的下端面形成Trench VDMOS的漏极引出端16，如图1所示，得到集成VDMOS的纵向BCD器件。其中，N型衬底的下端面减薄后的厚度为100～200um，镀金的材料为Ti/Ni/Ag。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种纵向BCD器件，其特征在于，包括：N型衬底、第一N型外延层、第二N型外延层、BCD结构和Trench VDMOS结构；
所述第一N型外延层外延生长于所述N型衬底的表面，所述第二N型外延层外延生长于所述第一N型外延层的表面；
所述BCD结构设置于所述第二N型外延层上，所述Trench VDMOS结构是通过刻蚀工艺、氧化工艺、淀积工艺、光刻工艺和离子注入工艺形成于所述第二N型外延层上的；
所述BCD结构设置有VBB引出端和GND引出端，所述Trench VDMOS结构设置有TrenchVDMOS源极引出端，所述N型衬底远离所述第一N型外延层的一侧设置有所述Trench VDMOS结构的漏极引出端。
2.根据权利要求1所述的纵向BCD器件，其特征在于，所述Trench VDMOS结构包括：Trench VDMOS沟槽区、Trench VDMOS栅极和Trench VDMOS PB区；
所述Trench VDMOS沟槽区是通过所述刻蚀工艺形成于所述第二N型外延层上的；
所述Trench VDMOS栅极是通过所述氧化工艺和所述淀积工艺形成于所述TrenchVDMOS沟槽区内部的；
所述Trench VDMOS PB区形成于所述第二N型外延层内，且位于所述Trench VDMOS栅极的两侧。
3.根据权利要求2所述的纵向BCD器件，其特征在于，所述BCD结构包括：P型埋层、DPW区、LDMOS器件、CMOS器件和Bipolar器件；
所述P型埋层设置于第一N型外延层内部，所述DPW区形成于所述第二N型外延层内，所述DPW区与所述P型埋层形成隔离岛结构，所述DPW区与所述P型埋层相连接；
所述LDMOS器件、所述CMOS器件和所述Bipolar器件，依次制作于所述隔离岛结构内部。
4.根据权利要求3所述的纵向BCD器件，其特征在于，所述BCD结构还包括：DNW区；
所述DNW区形成于所述第二N型外延层内，所述DNW区设置于所述DPW区之间；
所述Trench VDMOS结构与所述BCD结构之间，所述LDMOS器件、所述CMOS器件和所述Bipolar器件之间均设置有浅沟槽隔离区。
5.根据权利要求4所述的纵向BCD器件，其特征在于，所述DPW区内注入离子为P型离子，所述DNW区注入离子为N型离子，所述P型埋层内注入离子为硼离子。
6.根据权利要求4所述的纵向BCD器件，其特征在于，还包括：P+接触区和N+接触区；
所述P+接触区和所述N+接触区均设置于所述Trench VDMOS PB区表面；
所述P+接触区还设置于所述DPW区的表面，所述N+接触区还设置于所述DNW区的表面；
设置于所述DPW区的表面的所述P+接触区与设置于所述DNW区的表面的所述N+接触区之间还设置有所述浅沟槽隔离区。
7.根据权利要求1-6任一项所述的纵向BCD器件，其特征在于，所述第一N型外延层的厚度为7.0～8.0um，电阻率为3.0～5.0ohm*cm；
所述第二N型外延层的厚度为6.4～6.8um，电阻率1.1～1.3ohm*cm。
8.一种如权利要求1-7任一项所述的纵向BCD器件的制备方法，其特征在于，包括：
选取晶向为<100>的N型衬底；
在所述N型衬底上生长第一N型外延层，利用P型埋层光罩，通过光刻工艺在所述第一N型外延层内形成P型埋层离子注入区，再通过离子注入工艺在所述P型埋层离子注入区进行硼离子注入，并进行1000～1100℃温度的炉管推结，形成P型埋层；
在所述P型埋层上继续生长第二N型外延层；
利用DPW的光罩，通过光刻工艺在所述第二N型外延层内形成DPW区，再通过离子注入工艺对所述DPW区进行离子注入；
利用DNW的光罩，通过光刻工艺在所述第二N型外延层内形成DNW区，再通过离子注入工艺对所述DNW区进行离子注入；
利用淀积工艺在所述第二N型外延层表面形成二氧化硅层，再利用Trench VDMOS的Trench光罩，通过光刻工艺在所述第二N型外延层表面形成的刻蚀区对所述二氧化硅层进行刻蚀，保留预设大小的二氧化硅作为沟槽刻蚀的硬掩膜；
基于所述硬掩膜，利用刻蚀工艺对所述第二N型外延层进行刻蚀，形成Trench VDMOS沟槽区；
利用氧化工艺在所述Trench VDMOS沟槽区内形成Trench VDMOS的栅氧化层，并利用淀积工艺在所述栅氧化层上淀积多晶硅层，再进行所述多晶硅层的回刻形成Trench VDMOS栅极；
利用Trench VDMOS的PB光罩，通过光刻工艺在第二N型外延层表面形成PB的注入区，利用离子注入工艺形成Trench VDMOS PB区；
在非Trench VDMOS区通过STI光罩，利用光刻工艺和刻蚀工艺形成CMOS器件、LDMOS器件和Bipolar器件的浅沟槽隔离；
在所述DPW区和所述P型埋层形成的隔离岛结构里依次制作LDMOS器件、CMOS器件和Bipolar器件；
分别利用P+和N+光罩，通过光刻工艺和离子注入工艺形成P+接触区和N+接触区，分别形成P型MOS器件的漏极和源极、N型MOS器件的漏极和源极、所述DPW区的引出端以及所述DNW区的引出端；
形成中间介质层、接触孔和金属层；
对所述N型衬底进行镀金，形成Trench VDMOS的漏极引出端。
9.根据权利要求8所述的纵向BCD器件的制备方法，其特征在于，所述P型埋层的离子注入能量为50KeV～80KeV，注入剂量为5.5E13cm-2～8.5E13cm-2；
所述Trench VDMOS PB区的离子注入能量为50KeV～80KeV，注入剂量为1.5E15cm-2～3E15cm-2；
所述DPW区分三次进行离子注入，第一次离子注入能量为1500KeV～1700KeV，注入剂量为2.0E12cm-2～3.0E12cm-2；第二次离子注入能量为400KeV～800KeV，注入剂量为1.5E12cm-2～2.5E12cm-2，第三次离子注入能量为120KeV～180KeV，注入剂量为1.0E12cm-2～2.0E12cm-2；
所述DNW区分三次进行离子注入，第一次离子注入能量为2800KeV～3200KeV，注入剂量为4.5E12cm-2～5.5E12cm-2；第二次离子注入能量为1100KeV～1400KeV，注入剂量为4.0E12cm-2～5.0E12cm-2，第三次离子注入能量为120KeV～180KeV，注入剂量为3.5E12cm-2～4.5E12cm-2。
10.根据权利要求8所述的纵向BCD器件的制备方法，其特征在于，所述第二N型外延层上形成Trench VDMOS沟槽的刻蚀深度为1.2um～2.0um。
CN202310777048.2A 2023-06-28 2023-06-28 纵向bcd器件及制备方法 Pending CN116705856A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310777048.2A CN116705856A (zh) 2023-06-28 2023-06-28 纵向bcd器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310777048.2A CN116705856A (zh) 2023-06-28 2023-06-28 纵向bcd器件及制备方法

Publications (1)

Publication Number Publication Date
CN116705856A true CN116705856A (zh) 2023-09-05

Family

ID=87825566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310777048.2A Pending CN116705856A (zh) 2023-06-28 2023-06-28 纵向bcd器件及制备方法

Country Status (1)

Country Link
CN (1) CN116705856A (zh)

Similar Documents

Publication Publication Date Title
TWI493687B (zh) 結合高壓元件之方法
US10510747B1 (en) BCD semiconductor device and method for manufacturing the same
US11824090B2 (en) Back side dopant activation in field stop IGBT
TW201110318A (en) Integrated schottky diode in high voltage semiconductor device
CN109216276B (zh) 一种mos管及其制造方法
TW202006956A (zh) 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體
TW201314867A (zh) 結合高低壓元件之半導體芯片
CN104332495B (zh) 一种绝缘栅双极晶体管及其制造方法
CN210110783U (zh) 一种集成高性能的ldmos结构
TW200947564A (en) Semiconductor device and method of forming a semiconductor device
KR20040063085A (ko) 대칭적인 트렌치 ｍｏｓｆｅｔ 디바이스 및 그 제조 방법
CN110600537A (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN112397567A (zh) 一种具有p型横向变掺杂区的高压resurf ldmos器件
CN114823872A (zh) 一种全隔离衬底耐压功率半导体器件及其制造方法
CN113690320B (zh) 垂直dmosfet及其制备方法、bcd器件
CN109671706B (zh) 一种基于p型外延的jcd集成器件及其制备方法
CN112510081B (zh) 一种星用抗辐射沟槽型mos管的加固结构和制备方法
KR102177257B1 (ko) 반도체 소자 및 그 제조 방법
CN109119458B (zh) 隔离结构及工艺方法
CN110416300B (zh) 超结n型mosfet及其制造方法
CN104347403B (zh) 一种绝缘栅双极性晶体管的制造方法
CN102891088A (zh) 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法
CN116705856A (zh) 纵向bcd器件及制备方法
CN111430346B (zh) 一种功率集成半导体器件
CN114005789A (zh) 一种屏蔽栅沟槽mosfet的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination