CN116666524A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116666524A
CN116666524A CN202310141301.5A CN202310141301A CN116666524A CN 116666524 A CN116666524 A CN 116666524A CN 202310141301 A CN202310141301 A CN 202310141301A CN 116666524 A CN116666524 A CN 116666524A
Authority
CN
China
Prior art keywords
layer
disposed
color filter
filter layer
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310141301.5A
Other languages
English (en)
Inventor
李智慧
郭眞善
金璟陪
李龙熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116666524A publication Critical patent/CN116666524A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种显示装置。该显示装置包括：基底，包括显示区域和围绕显示区域的非显示区域；多个子像素，包括第一子像素和第二子像素；上堤层，围绕多个子像素和显示区域；多个颜色控制构件，包括在第一子像素中的第一波长转换层和在第二子像素中的第二波长转换层；多个滤色器层，包括在第一波长转换层上的第一滤色器层和在第二波长转换层上的第二滤色器层以及第三滤色器层；坝构件，在非显示区域中围绕显示区域；以及谷，在坝构件与上堤层之间并且围绕显示区域。第三滤色器层在非显示区域中在第一滤色器层上。

Description

显示装置
技术领域
实施例涉及一种显示装置。
背景技术
随着多媒体技术的发展，显示装置的重要性已经逐渐地增大。诸如有机发光显示器(OLED)、液晶显示器(LCD)等的各种类型的显示装置已经用于各种领域。
显示装置包括用于显示图像的器件(诸如自发光显示器件)。自发光显示器件包括诸如由有机材料形成的有机发光显示器件、由无机材料形成的无机发光显示器件等的发光元件。
发明内容
实施例提供了一种能够减小显示区域与非显示区域之间的高度差或者使显示区域与非显示区域之间的高度差最小化的显示装置。
然而，公开的实施例不限于在此所阐述的实施例。通过参照下面所给出的公开的详细描述，以上和其它实施例对于公开所属领域的普通技术人员将变得更加明显。
在实施例中，显示装置可以包括：基底，包括显示区域和围绕显示区域的非显示区域；多个子像素，包括在显示区域中设置在基底上的多个发光元件，多个子像素包括第一子像素和第二子像素；上堤层，围绕多个子像素和显示区域；多个颜色控制构件，在多个子像素中的每个中设置在被上堤层围绕的区域中，多个颜色控制构件包括：第一波长转换层，设置在第一子像素中；以及第二波长转换层，设置在与第一子像素不同的第二子像素中；多个滤色器层，设置在多个颜色控制构件上，多个滤色器层包括：第一滤色器层，设置在第一波长转换层上；第二滤色器层，设置在第二波长转换层上；以及第三滤色器层；坝构件，与上堤层分隔开，坝构件在非显示区域中围绕显示区域；以及谷，设置在坝构件与上堤层之间，谷围绕显示区域，其中，第一滤色器层可以从显示区域延伸到非显示区域，并且第三滤色器层可以设置在被设置在非显示区域中的第一滤色器层上。
第一滤色器层和第三滤色器层可以在第一子像素与非显示区域之间的边界区域处在厚度方向上彼此叠置。
显示装置还可以包括在第一子像素与非显示区域之间的边界区域处设置在第一滤色器层与第三滤色器层之间的颜色图案，其中，颜色图案和第二滤色器层可以包括相同的着色剂。
第一滤色器层和第三滤色器层中的每个可以延伸到坝构件的外部。
第一滤色器层的设置在非显示区域中的最外边缘与第三滤色器层的设置在非显示区域中的最外边缘分隔开。
非显示区域的最外边缘与第一滤色器层的最外边缘之间的距离可以小于非显示区域的最外边缘与第三滤色器层的最外边缘之间的距离。
第三滤色器层的设置在非显示区域中的最外边缘可以覆盖第一滤色器层的设置在非显示区域中的最外边缘，并且第三滤色器层的最外边缘可以在厚度方向上不与第一滤色器层的最外边缘叠置。
第一滤色器层可以包括红色着色剂，并且第三滤色器层可以包括蓝色着色剂。
坝构件可以是单个层并且设置在非显示区域中。
多个子像素可以包括与第一子像素和第二子像素不同的第三子像素，多个颜色控制构件还可以包括设置在第三子像素中的光透射层，并且第三滤色器层可以在第三子像素中设置在光透射层上。
显示装置还可以包括：第一覆盖层，设置在多个颜色控制构件和上堤层上；低折射层，设置在第一覆盖层上；第二覆盖层，设置在低折射层上；以及平坦化层，设置在第二覆盖层上，其中，第一覆盖层、第二覆盖层和平坦化层可以跨越显示区域和非显示区域设置。
低折射层可以设置在被坝构件围绕的区域中，第一覆盖层可以设置在谷和坝构件上，并且第二覆盖层可以在坝构件上与第一覆盖层直接接触。
多个滤色器层可以直接设置在平坦化层上，并且设置在非显示区域中的第一滤色器层和第三滤色器层可以在坝构件的外部处设置在平坦化层上。
显示装置还可以包括围绕多个子像素中的每个和显示区域的堤层，其中，上堤层可以设置在堤层上。
多个子像素中的每个可以包括在被堤层围绕的区域中彼此分隔开的第一电极和第二电极，并且多个子像素的多个发光元件中的每个可以具有设置在第一电极上的第一端部和设置在第二电极上的第二端部。
在实施例中，显示装置可以包括：显示区域和围绕显示区域的非显示区域；多个子像素，设置在显示区域中并且在第一方向和与第一方向相交的第二方向上布置，多个子像素中的每个包括：第一电极；第二电极，与第一电极分隔开；以及发光元件，包括设置在第一电极上的第一端部和设置在第二电极上的第二端部；上堤层，围绕显示区域，上堤层围绕多个子像素中的每个的光透射区域；多个滤色器层，设置在多个子像素中的每个的光透射区域中并且在多个子像素中的每个的光透射区域周围的与上堤层叠置的光阻挡区域中；坝构件，与上堤层分隔开并且设置在非显示区域中，坝构件围绕显示区域；以及谷，在平面图中设置在坝构件与上堤层之间，谷围绕显示区域，其中，多个滤色器层可以包括：第一滤色器层，设置在多个子像素之中的最外子像素中并且延伸到非显示区域；以及第二滤色器层，包括与第一滤色器层的着色剂不同的着色剂，第二滤色器层设置在第一滤色器层上而不设置在最外子像素的光透射区域中。
第一滤色器层的最外边缘可以与第二滤色器层的最外边缘分隔开。
第一滤色器层的最外边缘可以设置在坝构件的外部处，并且第二滤色器层的最外边缘可以在平面图中设置在坝构件与第一滤色器层的最外边缘之间。
第一滤色器层和第二滤色器层可以在光阻挡区域中彼此叠置。
显示装置还可以包括：颜色图案，在光阻挡区域中设置在第一滤色器层与第二滤色器层之间，其中，颜色图案可以包括与第一滤色器层和第二滤色器层的着色剂不同的着色剂。
在根据实施例的显示装置中，设置在显示区域中的滤色器层可以部分地延伸到非显示区域，并且可以减小显示区域与非显示区域之间的高度差。在显示装置中，在设置光学膜的情况下，可以防止在非显示区域中在光学膜下面产生的空隙，并且可以不发生由空隙引起的外观缺陷。
然而，公开的效果不限于上述效果，并且各种其它效果包括在公开中。
附图说明
通过参照附图详细描述公开的实施例，公开的以上和其它方面及特征将变得更加明显，在附图中：
图1是根据实施例的显示装置的示意性平面图；
图2是示出根据实施例的显示装置的像素的示意性平面图；
图3是沿着图2的线E1-E1'截取的示意性剖视图；
图4是沿着图2的线E2-E2'截取的示意性剖视图；
图5是根据实施例的发光元件的示意图；
图6是根据实施例的显示装置的示意性剖视图；
图7是示出根据实施例的设置在显示装置中的显示区域和非显示区域中的坝构件和谷的示意图；
图8是沿着图7的线A1-A1'截取的示意性剖视图；
图9是图8的部分B的示意性放大图；
图10是示出根据实施例的设置在显示装置的显示区域和非显示区域中的第一滤色器层的布置的示意性平面图；
图11是示出设置在图10的显示区域和非显示区域中的第三滤色器层的布置的示意性平面图；
图12是根据实施例的其上设置有光学膜的显示装置的示意性剖视图；
图13是示出根据实施例的显示装置的显示区域和非显示区域的示意性剖视图；
图14是图13的部分C的示意性放大图；以及
图15和图16是示出根据实施例的显示装置的显示区域和非显示区域的示意性剖视图。
具体实施方式
在下面的描述中，出于解释的目的，阐述了许多具体细节以提供对发明的各种实施例或实施方式的透彻理解。如在此所使用的，“实施例”和“实施方式”是作为在此所公开的装置或方法的非限制性示例的可互换的词。然而，明显的是，可以在没有这些具体细节或者具有一个或更多个等同布置的情况下实践各种实施例。这里，各种实施例不必是排它性的，也不必限制公开。例如，实施例的特定形状、构造和特性可以在另一实施例中使用或实施。
除非另外说明，否则所示出的实施例将被理解为提供发明的特征。因此，除非另外说明，否则在不脱离发明构思的情况下，各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独或统称为“元件”)可以以其它方式组合、分离、互换和/或重新布置。
通常提供附图中的交叉影线和/或阴影的使用来使相邻元件之间的边界清晰。如此，除非说明，否则交叉影线或阴影的存在与否都不传达或表明对元件的具体材料、材料性质、尺寸、比例、所示元件之间的共性和/或任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述性目的，可以夸大元件的尺寸和相对尺寸。当实施例可以不同地实施时，可以与所描述的顺序不同地执行特定工艺顺序。例如，可以基本上同时执行或以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，所述元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指在具有或不具有居间元件的情况下的物理连接、电连接和/或流体连接。此外，DR1轴、DR2轴和DR3轴不限于直角坐标系的诸如X轴、Y轴和Z轴的三个轴，并且可以在更广泛的意义上进行解释。例如，DR1轴、DR2轴和DR3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。此外，X轴、Y轴和Z轴不限于矩形坐标系的诸如x轴、y轴和z轴的三个轴，并且可以在更广泛的意义上进行解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。为了本公开的目的，“A和B中的至少一个(种/者)”可以解释为被理解为意指仅A、仅B或者A和B的任何组合。此外，“X、Y和Z中的至少一个(种/者)”和“选自于由X、Y和Z组成的组中的至少一个(种/者)”可以解释为仅X、仅Y、仅Z或者X、Y和Z中的两个(种/者)或更多个(种/者)的任何组合。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。
虽然在此可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受到这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。
诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……之上(遍及)”、“较高的”、“侧”(例如，如在“侧壁”中)等的空间相对术语在此可以用于描述性目的，从而描述如附图中所示的一个元件与另一(其它)元件的关系。空间相对术语意图涵盖除附图中描绘的方位之外的设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，术语“在……下方”可以涵盖上方和下方两个方位。此外，设备可以被另外定位(例如，旋转90度或处于其它方位)，如此，相应地解释在此所使用的空间相对描述语。
在此所使用的术语是出于描述具体实施例的目的，而不意图限制。如在此所使用的，除非上下文另外明确指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也意图包括复数形式。此外，术语“包括”、“包含”和/或其变型用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但是不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如在此所使用的，术语“基本上(基本)”、“约(大约)”和其它类似术语用作近似术语而不是用作程度术语，并且如此，用来解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
在此参照作为实施例和/或中间结构的示意图的剖视图和/或分解图来描述各种实施例。如此，将预料到例如由制造技术和/或公差导致的图示的形状的变化。因此，在此所公开的实施例应不必被解释为限于区域的具体示出的形状，而是将包括由例如制造引起的形状的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此，不必意图限制。
在下文中，将参照附图描述实施例。
图1是根据实施例的显示装置的示意性平面图。
参照图1，显示装置10可以显示运动图像或静止图像。显示装置10可以包括具有显示屏幕的任何电子装置。显示装置10的示例可以包括包含显示屏幕的电视、膝上型计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等。
显示装置10可以包括实现显示画面的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下面的描述中，将描述其中无机发光二极管显示面板被应用为显示面板的情况，但是实施例不限于此，并且可以应用其它显示面板。
显示装置10的形状可以被不同地修改。例如，显示装置10可以具有诸如在水平方向上伸长的矩形形状、在竖直方向上伸长的矩形形状、正方形形状、具有倒圆拐角(例如，顶点)的四边形形状、其它多边形形状和圆形形状的形状。显示装置10的显示区域DPA的形状可以与显示装置10的形状类似。图1示出了具有在第二方向DR2上伸长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是显示有画面的区域，并且非显示区域NDA是不显示画面的区域。显示区域DPA可以被称为有效区域，并且非显示区域NDA可以被称为非有效区域。显示区域DPA可以基本上占据显示装置10的中心区域。
显示区域DPA可以包括像素PX。像素PX可以以矩阵布置。在平面图中，每个像素PX的形状可以是长方形形状或正方形形状。然而，实施例不限于此，并且每个像素PX可以是其中其每条边相对于一定方向倾斜的菱形形状。像素PX可以以条型或岛型布置。例如，像素PX中的每个可以包括发射特定波长带的光以显示特定颜色的一个或更多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全地或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置为与显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的布线或电路驱动器可以设置在非显示区域NDA中，或者外部装置可以安装在非显示区域NDA中。
图2是示出根据实施例的显示装置的像素的示意性平面图。图2示出了设置在显示装置10的像素PX中的电极RME(例如，RME1和RME2)、堤图案BP1和BP2、堤层BNL、发光元件ED以及连接电极CNE(例如，CNE1和CNE2)的平面布置。
参照图2，显示装置10的像素PX中的每个可以包括子像素SPXn。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，实施例不限于此，并且子像素SPXn可以发射相同颜色的光。在实施例中，子像素SPXn中的每个可以发射蓝光。虽然在附图中示出的是像素PX包括三个子像素SPXn，但是实施例不限于此，并且像素PX可以包括更大数量的子像素SPXn。
显示装置10的每个子像素SPXn可以包括发射区域EMA和非发射区域。发射区域EMA可以是其中发光元件ED发射特定波长带的光的区域。非发射区域可以是其中未设置发光元件ED的区域以及因为从发光元件ED发射的光未通过其透射而没有光从其发射的区域。
发射区域EMA可以包括其中设置有发光元件ED的区域以及其中发射有从发光元件ED发射的光的与发光元件ED相邻的区域。例如，发射区域EMA还可以包括其中从发光元件ED发射的光被另一构件反射或折射并且发射的区域。发光元件ED可以设置在每个子像素SPXn中，并且发射区域EMA可以包括其中设置有发光元件ED的区域和与所述区域相邻的区域。
虽然在附图中示出的是子像素SPXn具有基本上相同的尺寸的发射区域EMA，但是实施例不限于此。在一些实施例中，子像素SPXn的发射区域EMA可以根据从设置在每个子像素SPXn中的发光元件ED发射的光的颜色或波长带而具有不同的尺寸。
每个子像素SPXn还可以包括设置在非发射区域中的子区域SA。对应的子像素SPXn的子区域SA可以设置在发射区域EMA的作为在第一方向DR1上的另一侧的下侧。发射区域EMA和子区域SA可以沿着第一方向DR1交替地设置，并且子区域SA可以设置在沿第一方向DR1彼此分隔开的不同的子像素SPXn的发射区域EMA之间。例如，发射区域EMA和子区域SA可以在第一方向DR1上交替地布置，并且发射区域EMA和子区域SA中的每个可以在第二方向DR2上重复地布置。然而，实施例不限于此，并且像素PX中的发射区域EMA和子区域SA的布置可以与图2中所示的布置不同。
因为发光元件ED未设置在子区域SA中，所以光可以不从子区域SA发射，但是设置在每个子像素SPXn中的电极RME可以部分地设置在子区域SA中。设置在不同的子像素SPXn中的电极RME可以在子区域SA的分隔部ROP处被分开。
显示装置10可以包括电极RME(例如，RME1和RME2)、堤图案BP1和BP2、堤层BNL、发光元件ED以及连接电极CNE(例如，CNE1和CNE2)。
堤图案BP1和BP2可以设置在每个子像素SPXn的发射区域EMA中。堤图案BP1和BP2可以在第二方向DR2上具有一定宽度，并且可以具有在第一方向DR1上延伸的形状。
例如，堤图案BP1和BP2可以包括在每个子像素SPXn的发射区域EMA中在第二方向DR2上彼此分隔开的第一堤图案BP1和第二堤图案BP2。第一堤图案BP1可以设置在发射区域EMA的相对于中心区域的作为在第二方向DR2上的一侧的左侧，并且第二堤图案BP2可以设置在发射区域EMA的相对于中心区域的作为在第二方向DR2上的另一侧的右侧并且与第一堤图案BP1分隔开。第一堤图案BP1和第二堤图案BP2可以沿着第二方向DR2交替地设置，并且可以以岛形图案设置在显示区域DPA中。发光元件ED可以布置在第一堤图案BP1与第二堤图案BP2之间。
第一堤图案BP1和第二堤图案BP2的在第一方向DR1上的长度可以相同，并且可以小于被堤层BNL围绕的发射区域EMA的在第一方向DR1上的长度。第一堤图案BP1和第二堤图案BP2可以与堤层BNL的在第二方向DR2上延伸的部分分隔开。然而，实施例不限于此，并且堤图案BP1和BP2可以与堤层BNL成一体，或者可以与堤层BNL的在第二方向DR2上延伸的部分部分地叠置。例如，堤图案BP1和BP2的在第一方向DR1上的长度可以大于或等于被堤层BNL围绕的发射区域EMA的在第一方向DR1上的长度。
第一堤图案BP1和第二堤图案BP2的在第二方向DR2上的宽度可以相同。然而，实施例不限于此，并且它们可以具有不同的宽度。例如，一堤图案可以具有比另一堤图案大的宽度，并且具有较大宽度的堤图案可以跨越在第二方向DR2上相邻的不同的子像素SPXn的发射区域EMA设置。例如，在跨越发射区域EMA设置的堤图案中，堤层BNL的在第一方向DR1上延伸的部分可以在基底SUB(见图3)的厚度方向上与堤图案叠置。虽然在附图中示出的是针对每个子像素SPXn布置具有相同宽度的两个堤图案BP1和BP2，但是实施例不限于此。堤图案BP1和BP2的数量和形状可以根据电极RME的数量或布置结构而变化。
电极RME(例如，RME1和RME2)可以具有在一定方向上延伸的形状，并且可以针对每个子像素SPXn设置。电极RME1和RME2可以在第一方向DR1上延伸以跨越子像素SPXn的发射区域EMA和子区域SA设置，并且可以在第二方向DR2上彼此分隔开。电极RME可以连接(例如，电连接)到下面将描述的发光元件ED。然而，实施例不限于此，并且电极RME可以不连接(例如，不电连接)到发光元件ED。
显示装置10可以包括布置在每个子像素SPXn中的第一电极RME1和第二电极RME2。第一电极RME1可以定位在发射区域EMA的相对于中心区域的左侧，并且第二电极RME2可以定位在发射区域EMA的相对于中心区域的右侧并且在第二方向DR2上与第一电极RME1分隔开。第一电极RME1可以设置在第一堤图案BP1上，并且第二电极RME2可以设置在第二堤图案BP2上。第一电极RME1和第二电极RME2可以越过堤层BNL布置(例如，部分地布置)在对应的子像素SPXn和子区域SA中。不同的子像素SPXn的第一电极RME1和第二电极RME2可以相对于定位在一个子像素SPXn的子区域SA中的分隔部ROP彼此分开。
虽然在附图中示出的是针对每个子像素SPXn两个电极RME具有在第一方向DR1上延伸的形状，但是实施例不限于此。例如，显示装置10的电极RME可以具有其中更大数量的电极RME设置在一个子像素SPXn中或者电极RME被弯曲(例如，被部分地弯曲)并且根据位置具有不同的宽度的形状。
堤层BNL可以围绕子像素SPXn、发射区域EMA和子区域SA。堤层BNL可以设置在沿第一方向DR1和第二方向DR2相邻的子像素SPXn之间的边界处，并且可以设置在发射区域EMA与子区域SA之间的边界处。显示装置10的子像素SPXn、发射区域EMA和子区域SA可以通过堤层BNL的布置彼此区分开。子像素SPXn、发射区域EMA和子区域SA之间的间隙可以根据堤层BNL的宽度而变化。
堤层BNL可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，以在显示区域DPA的表面(例如，整个表面)之上以格子图案布置。堤层BNL可以沿着子像素SPXn之间的边界设置，以限定邻近的子像素SPXn的边界。堤层BNL可以布置为围绕针对每个子像素SPXn设置的发射区域EMA和子区域SA，以限定每个子像素SPXn的边界。
发光元件ED可以布置在发射区域EMA中。发光元件ED可以设置在堤图案BP1和BP2之间，并且可以布置为在第一方向DR1上彼此分隔开。在实施例中，发光元件ED可以具有在一定方向上延伸的形状，并且发光元件ED的端部(例如，相对端部)可以设置在不同的电极RME上。发光元件ED的长度可以大于在第二方向DR2上彼此分隔开的电极RME之间的间隙。发光元件ED的延伸方向可以与电极RME延伸所沿的第一方向DR1基本上垂直。然而，实施例不限于此，并且发光元件ED可以在第二方向DR2上或在与第二方向DR2倾斜的方向上延伸。
连接电极CNE(例如，CNE1和CNE2)可以设置在电极RME以及堤图案BP1和BP2上。连接电极CNE可以具有在一定方向上延伸的形状，并且可以彼此分隔开。连接电极CNE中的每个可以与发光元件ED接触，并且可以连接(例如，电连接)到电极RME或设置在其下面的导电层。
连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1或第一堤图案BP1上。第一连接电极CNE1可以与第一电极RME1叠置(例如，部分地叠置)，并且可以越过堤层BNL跨越发射区域EMA和子区域SA设置。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2或第二堤图案BP2上。第二连接电极CNE2可以与第二电极RME2叠置(例如，部分地叠置)，并且可以越过堤层BNL跨越发射区域EMA和子区域SA设置。
图3是沿着图2的线E1-E1'截取的示意性剖视图。图4是沿着图2的线E2-E2'截取的示意性剖视图。图3示出了跨越设置在第一子像素SPX1中的发光元件ED的端部(例如，相对端部)以及电极接触孔CTD和CTS的剖面，并且图4示出了跨越设置在第一子像素SPX1中的发光元件ED的端部(例如，相对端部)以及接触部CT1和CT2的剖面。
参照图2、图3和图4来描述显示装置10的剖面结构，显示装置10可以包括基底SUB、设置在基底SUB上的半导体层、导电层和绝缘层。例如，显示装置10可以包括电极RME(例如，RME1和RME2)、发光元件ED以及连接电极CNE(例如，CNE1和CNE2)。半导体层、导电层和绝缘层中的每个可以构成显示装置10的电路层CCL(见图6)。
基底SUB可以是绝缘基底。基底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，基底SUB可以是刚性基底。在另一示例中，基底SUB可以是可弯曲、可折叠或可卷曲的柔性基底。基底SUB可以包括显示区域DPA和围绕显示区域DPA的非显示区域NDA，并且显示区域DPA可以包括发射区域EMA和子区域SA。例如，子区域SA可以是非发射区域的一部分。
第一导电层可以设置在基底SUB上。第一导电层可以包括与第一晶体管T1的第一有源层ACT1叠置的下金属层BML。下金属层BML可以防止光进入第一晶体管T1的第一有源层ACT1，或者可以连接(例如，电连接)到第一有源层ACT1以稳定第一晶体管T1的电特性。在另一示例中，可以省略下金属层BML。
缓冲层BL可以设置在下金属层BML和基底SUB上。缓冲层BL可以形成在基底SUB上，以保护像素PX的晶体管免受通过易受湿气渗透的基底SUB渗透的湿气的影响，并且可以执行表面平坦化功能。
半导体层可以设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以分别与下面将描述的第二导电层的第一栅电极G1和第二栅电极G2叠置(例如，部分地叠置)。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在另一示例中，半导体层可以包括多晶硅。氧化物半导体可以是包括铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)中的至少一种。
虽然在附图中示出的是第一晶体管T1和第二晶体管T2设置在显示装置10的子像素SPXn中，但是实施例不限于此，并且显示装置10可以包括更大数量的晶体管。
第一栅极绝缘层GI可以在显示区域DPA中设置在半导体层上。第一栅极绝缘层GI可以用作晶体管T1和T2中的每个的栅极绝缘层。虽然在附图中示出的是第一栅极绝缘层GI与下面将描述的第二导电层的栅电极G1和G2一起被图案化，并且设置(例如，部分地设置)在第二导电层与半导体层的有源层ACT1和ACT2之间。然而，实施例不限于此。在一些实施例中，第一栅极绝缘层GI可以设置(例如，整个地设置)在缓冲层BL上。
第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以在第三方向DR3(例如，基底SUB的厚度方向)上与第一有源层ACT1的沟道区叠置，并且第二栅电极G2可以在第三方向DR3(例如，基底SUB的厚度方向)上与第二有源层ACT2的沟道区叠置。
第一层间绝缘层IL1可以设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层与设置在第二导电层上的其它层之间的绝缘膜，并且可以保护第二导电层。
第三导电层可以设置在第一层间绝缘层IL1上。第三导电层可以包括设置在显示区域DPA中的第一电压线VL1和第二电压线VL2、第一导电图案CDP1、第一晶体管T1的第一源电极S1和第一漏电极D1以及第二晶体管T2的第二源电极S2和第二漏电极D2。
第一电压线VL1可以被施加有传输到第一电极RME1的高电位电压(或第一电源电压)，并且第二电压线VL2可以被施加有传输到第二电极RME2的低电位电压(或第二电源电压)。第一电压线VL1可以通过穿透第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1部分地接触。第一电压线VL1可以用作第一晶体管T1的第一漏电极D1。第二电压线VL2可以连接(例如，直接连接)到下面将描述的第二电极RME2。
第一导电图案CDP1可以通过穿透第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过穿透第一层间绝缘层IL1和缓冲层BL的另一接触孔与下金属层BML接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。此外，第一导电图案CDP1可以连接到下面将描述的第一电极RME1或第一连接电极CNE1。第一晶体管T1可以将从第一电压线VL1施加的第一电源电压传输到第一电极RME1或第一连接电极CNE1。
第二源电极S2和第二漏电极D2可以通过穿透第一层间绝缘层IL1的接触孔与第二晶体管T2的第二有源层ACT2接触。
第一钝化层PV1可以设置在第三导电层上。第一钝化层PV1可以用作第三导电层与设置在第三导电层上的其它层之间的绝缘层，并且可以保护第三导电层。
上述缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以由以交替方式堆叠的无机层形成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为通过堆叠包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层而形成的双层，或者通过交替地堆叠包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层而形成的多层。然而，实施例不限于此，并且缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为包括上述绝缘材料的单个无机层。此外，在一些实施例中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)等的有机绝缘材料制成。
过孔层VIA可以在显示区域DPA中设置在第一钝化层PV1上。过孔层VIA可以包括有机绝缘材料(例如，聚酰亚胺(PI))，并且可以补偿由设置在过孔层VIA下面的第三导电层形成的台阶部，以提供平坦的顶表面。然而，在一些实施例中，可以省略过孔层VIA。
显示装置10可以包括作为设置在过孔层VIA上的显示元件层的堤图案BP1和BP2、电极RME(例如，RME1和RME2)、堤层BNL、发光元件ED以及连接电极CNE(例如，CNE1和CNE2)。例如，显示装置10可以包括设置在过孔层VIA上的绝缘层PAS1、PAS2和PAS3。
堤图案BP1和BP2可以设置在过孔层VIA上。例如，堤图案BP1和BP2中的每个可以设置(例如，直接设置)在过孔层VIA上，并且可以具有其中其至少一部分从过孔层VIA的顶表面突出的结构。堤图案BP1和BP2的突出部分可以具有倾斜表面或具备一定曲率的弯曲表面，并且从发光元件ED发射的光可以被设置在堤图案BP1和BP2上的电极RME反射并且在过孔层VIA的向上方向上发射。在另一示例中，堤图案BP1和BP2可以具有其中外表面在剖面图中以一定曲率弯曲的形状(例如半圆形形状或半椭圆形形状)。堤图案BP1和BP2可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但是实施例不限于此。
电极RME(例如，RME1和RME2)可以设置在堤图案BP1和BP2以及过孔层VIA上。例如，第一电极RME1和第二电极RME2可以布置在堤图案BP1和BP2的倾斜表面上。电极RME的在第二方向DR2上测量的宽度可以小于堤图案BP1和BP2的在第二方向DR2上测量的宽度，并且第一电极RME1与第二电极RME2之间的在第二方向DR2上的间隙可以小于堤图案BP1和BP2之间的在第二方向DR2上的间隙。第一电极RME1和第二电极RME2的至少一部分可以布置(例如，直接布置)在过孔层VIA上，使得第一电极RME1和第二电极RME2可以布置在同一平面。
设置在堤图案BP1和BP2之间的发光元件ED可以朝向发光元件ED的端部(例如，相对端部)发射光，并且发射的光可以朝向设置在堤图案BP1和BP2上的电极RME行进。电极RME可以具有包括其设置在堤图案BP1和BP2上的部分的结构。因此，电极RME可以反射从发光元件ED发射的光。第一电极RME1和第二电极RME2可以布置为覆盖堤图案BP1和BP2的至少一个侧表面，并且可以反射从发光元件ED发射的光。
电极RME可以在发射区域EMA与子区域SA之间在与堤层BNL叠置的部分处通过电极接触孔CTD和CTS与第三导电层接触(例如，直接接触)。第一电极接触孔CTD可以形成在其中堤层BNL和第一电极RME1叠置的区域中，并且第二电极接触孔CTS可以形成在其中堤层BNL和第二电极RME2叠置的区域中。第一电极RME1可以通过穿透过孔层VIA和第一钝化层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第二电极RME2可以通过穿透过孔层VIA和第一钝化层PV1的第二电极接触孔CTS与第二电压线VL2接触。第一电极RME1可以通过第一导电图案CDP1连接(例如，电连接)到第一晶体管T1。因此，第一电源电压可以施加到第一电极RME1，并且第二电极RME2可以连接(例如，电连接)到第二电压线VL2，使得第二电源电压可以施加到第二电极RME2。然而，实施例不限于此。在另一示例中，电极RME1和RME2可以不分别连接(例如，电连接)到第三导电层的电压线VL1和VL2，而下面将描述的连接电极CNE可以连接(例如，直接连接)到第三导电层。
电极RME可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属，或者可以包括包含铝(Al)、镍(Ni)、镧(La)等的合金。在另一示例中，电极RME可以具有其中堆叠有诸如钛(Ti)、钼(Mo)和铌(Nb)的金属层以及它们的合金的结构。在一些实施例中，电极RME可以形成为通过堆叠由包括铝(Al)和钛(Ti)的合金、钼(Mo)以及铌(Nb)制成的至少一个金属层而形成的双层或多层。
实施例不限于此，并且每个电极RME还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO和ITZO的材料。在一些实施例中，电极RME中的每个可以具有其中堆叠有至少一种透明导电材料和至少一个具有高反射率的金属材料的结构，或者可以形成为包括至少一种透明导电材料和至少一个具有高反射率的金属材料的单个层。例如，每个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构。电极RME可以连接(例如，电连接)到发光元件ED，并且可以在基底SUB的向上方向上反射从发光元件ED发射的光中的一些。
第一绝缘层PAS1可以设置在整个显示区域DPA中，并且可以设置在过孔层VIA和电极RME上。第一绝缘层PAS1可以包括绝缘材料以保护电极RME并且使彼此不同的电极RME绝缘。第一绝缘层PAS1可以在形成堤层BNL之前覆盖电极RME，从而能够防止电极RME在形成堤层BNL的工艺中被损坏。例如，第一绝缘层PAS1可以防止设置在第一绝缘层PAS1上的发光元件ED通过与其它构件直接接触而被损坏。
在实施例中，第一绝缘层PAS1可以具有台阶部，使得第一绝缘层PAS1的顶表面可以在沿第二方向DR2分隔开的电极RME之间凹入(例如，部分地凹陷)。发光元件ED可以设置在第一绝缘层PAS1的其中形成有台阶部的顶表面上，因此可以在发光元件ED与第一绝缘层PAS1之间保留空间。
第一绝缘层PAS1可以包括设置在子区域SA中的接触部CT1和CT2。接触部CT1和CT2可以分别与不同的电极RME叠置。例如，接触部CT1和CT2可以包括与第一电极RME1叠置的第一接触部CT1和与第二电极RME2叠置的第二接触部CT2。第一接触部CT1和第二接触部CT2可以穿透第一绝缘层PAS1以暴露(例如，部分地暴露)在其下面的第一电极RME1或第二电极RME2的顶表面。第一接触部CT1和第二接触部CT2中的每个还可以穿透设置在第一绝缘层PAS1上的其它绝缘层中的一些。被接触部CT1和CT2中的每个暴露的电极RME可以与连接电极CNE接触。
堤层BNL可以设置在第一绝缘层PAS1上。堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以围绕子像素SPXn。堤层BNL可以围绕每个子像素SPXn的发射区域EMA和子区域SA并且将每个子像素SPXn的发射区域EMA和子区域SA区分开，并且可以围绕显示区域DPA的最外部并且将显示区域DPA和非显示区域NDA区分开。
与堤图案BP1和BP2类似，堤层BNL可以具有一定高度。在一些实施例中，堤层BNL的顶表面可以高于堤图案BP1和BP2的顶表面，并且堤层BNL的厚度可以等于或大于堤图案BP1和BP2的厚度。堤层BNL可以防止在显示装置10的制造工艺期间在喷墨印刷工艺中墨溢出到相邻的子像素SPXn。与堤图案BP1和BP2类似，堤层BNL可以包括诸如聚酰亚胺(PI)的有机绝缘材料。
发光元件ED可以布置在发射区域EMA中。发光元件ED可以在堤图案BP1和BP2之间设置在第一绝缘层PAS1上。发光元件ED可以设置为使得发光元件ED延伸所沿的方向可以与基底SUB的顶表面平行。如下面将描述的，发光元件ED可以包括沿着发光元件ED延伸所沿的方向布置的半导体层，并且半导体层可以沿着与基底SUB的顶表面平行的方向顺序地布置。然而，实施例不限于此，并且在发光元件ED具有另一结构的情况下，半导体层可以在与基底SUB垂直的方向上布置。
设置在每个子像素SPXn中的发光元件ED可以根据构成半导体层的材料发射不同波长带的光。然而，实施例不限于此，并且布置在每个子像素SPXn中的发光元件ED可以包括相同材料的半导体层并且发射相同颜色的光。
发光元件ED可以与连接电极CNE(例如，CNE1和CNE2)接触的情况下连接(例如，电连接)到电极RME和过孔层VIA下方的导电层，并且可以通过接收电信号来发射特定波长带的光。
第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和堤层BNL上。第二绝缘层PAS2可以包括设置在发光元件ED上并且在堤图案BP1和BP2之间在第一方向DR1上延伸的图案部。图案部可以围绕(例如，部分地围绕)发光元件ED的外表面，并且可以不覆盖发光元件ED的侧面(例如，相对侧面)或端部(例如，相对端部)。在平面图中，图案部可以以线型图案或岛状图案形成在每个子像素SPXn中。在显示装置10的制造工艺期间，第二绝缘层PAS2的图案部可以保护发光元件ED并且固定发光元件ED。此外，第二绝缘层PAS2可以填充发光元件ED与发光元件ED下面的第一绝缘层PAS1之间的空间。此外，第二绝缘层PAS2的一部分可以设置在堤层BNL上并且在子区域SA中。
第二绝缘层PAS2可以包括设置在子区域SA中的接触部CT1和CT2。第二绝缘层PAS2可以包括与第一电极RME1叠置的第一接触部CT1和与第二电极RME2叠置的第二接触部CT2。除了第一绝缘层PAS1之外，接触部CT1和CT2可以穿透第二绝缘层PAS2。第一接触部CT1和第二接触部CT2可以暴露(例如，部分地暴露)设置在第一接触部CT1和第二接触部CT2下面的第一电极RME1或第二电极RME2的顶表面。
连接电极CNE(例如，CNE1和CNE2)可以设置在电极RME以及堤图案BP1和BP2上。第一连接电极CNE1可以设置在第一电极RME1和第一堤图案BP1上。第一连接电极CNE1可以与第一电极RME1叠置(例如，部分地叠置)，并且可以越过堤层BNL跨越发射区域EMA和子区域SA设置。第二连接电极CNE2可以设置在第二电极RME2和第二堤图案BP2上。第二连接电极CNE2可以与第二电极RME2叠置(例如，部分地叠置)，并且可以越过堤层BNL跨越发射区域EMA和子区域SA设置。
第一连接电极CNE1和第二连接电极CNE2中的每个可以设置在第二绝缘层PAS2上，并且可以与发光元件ED接触。第一连接电极CNE1可以与第一电极RME1叠置(例如，部分地叠置)，并且可以与发光元件ED中的每个的端部接触。第二连接电极CNE2可以与第二电极RME2叠置(例如，部分地叠置)，并且可以与发光元件ED中的每个的另一端接触。连接电极CNE可以跨越发射区域EMA和子区域SA设置。连接电极CNE可以在设置在发射区域EMA中的部分处与发光元件ED接触，并且可以在设置在子区域SA中的部分处连接(例如，电连接)到第三导电层。第一连接电极CNE1可以与发光元件ED的第一端部接触，并且第二连接电极CNE2可以与发光元件ED的第二端部接触。
根据实施例，在显示装置10中，连接电极CNE可以通过设置在子区域SA中的接触部CT1和CT2与电极RME接触。第一连接电极CNE1可以在子区域SA中通过穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触部CT1与第一电极RME1接触。第二连接电极CNE2可以在子区域SA中通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第二接触部CT2与第二电极RME2接触。连接电极CNE中的每个可以通过电极RME中的每个连接(例如，电连接)到第三导电层。第一连接电极CNE1可以连接(例如，电连接)到第一晶体管T1使得第一电源电压可以施加到第一连接电极CNE1，并且第二连接电极CNE2可以连接(例如，电连接)到第二电压线VL2使得第二电源电压可以施加到第二连接电极CNE2。每个连接电极CNE可以在发射区域EMA中与发光元件ED接触，以将电源电压传输到发光元件ED。
然而，实施例不限于此。在一些实施例中，连接电极CNE可以与第三导电层接触(例如，直接接触)，并且可以通过除了电极RME之外的图案连接(例如，电连接)到第三导电层。
连接电极CNE可以包括导电材料。例如，它们可以包括ITO、IZO、ITZO、铝(Al)等。作为示例，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以穿过连接电极CNE以被发射。
第三绝缘层PAS3可以设置在第一连接电极层的第二连接电极CNE2和第二绝缘层PAS2上。第三绝缘层PAS3可以设置在整个第二绝缘层PAS2上以覆盖第二连接电极CNE2，并且第二连接电极层的第一连接电极CNE1可以设置在第三绝缘层PAS3上。第三绝缘层PAS3可以使第一连接电极CNE1和第二连接电极CNE2绝缘以防止第一连接电极CNE1与第二连接电极CNE2之间的直接接触。
第三绝缘层PAS3可以包括设置在子区域SA中的第一接触部CT1。除了第一绝缘层PAS1和第二绝缘层PAS2之外，第一接触部CT1可以穿透第三绝缘层PAS3。第一接触部CT1可以暴露(例如，部分地暴露)设置在第一接触部CT1下面的第一电极RME1的顶表面。
例如，另一绝缘层(图6中的“PAS4”)还可以设置在第三绝缘层PAS3和第一连接电极CNE1上。绝缘层可以用于保护设置在基底SUB上的构件免受外部环境影响。
上述第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料。在另一示例中，第一绝缘层PAS1和第三绝缘层PAS3可以包括无机绝缘材料。例如，第二绝缘层PAS2可以包括有机绝缘材料。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个或至少一个可以具有其中绝缘层彼此交替地或重复地堆叠的结构。在实施例中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以是氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的任何一种。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以由相同材料或不同材料形成。在另一示例中，它们中的一些可以由相同的材料制成，并且它们中的一些可以由不同的材料制成。
图5是根据实施例的发光元件的示意图。
参照图5，发光元件ED可以是发光二极管。例如，发光元件ED可以是无机发光二极管。无机发光二极管可以具有纳米或微米尺寸，并且可以由无机材料制成。在彼此面对的两个电极之间在特定方向上形成电场的情况下，发光元件ED可以在具有极性的两个电极之间对准。
根据实施例的发光元件ED可以具有在一定方向上伸长的形状。发光元件ED可以具有圆柱体、棒、线、管等的形状。然而，发光元件ED的形状不限于此，并且发光元件ED可以具有诸如规则立方体、长方体和六棱柱的多棱柱形状，或者可以具有诸如在一定方向上伸长并且具有倾斜(例如，部分地倾斜)的外表面的形状的各种形状。
发光元件ED可以包括掺杂有任何导电型(例如，p型或n型)掺杂剂的半导体层。半导体层可以通过接收从外部电源施加的电信号来发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn等。
第二半导体层32可以设置在第一半导体层31上并且发光层36在第二半导体层32与第一半导体层31之间。第二半导体层32可以是p型半导体，第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
虽然在附图中示出的是第一半导体层31和第二半导体层32形成为单个层，但是实施例不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32还可以包括更大数量的层(诸如包覆层或拉伸应变势垒减小(TSBR)层)。例如，发光元件ED还可以包括设置在第一半导体层31与发光层36之间或者在第二半导体层32与发光层36之间的另一半导体层。设置在第一半导体层31与发光层36之间的半导体层可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN以及应变层超晶格中的一种或更多种，并且设置在第二半导体层32与发光层36之间的半导体层可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。
发光层36可以设置在第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。在发光层36包括具有多量子阱结构的材料的情况下，量子层和阱层可以交替地堆叠。发光层36可以根据通过第一半导体层31和第二半导体层32施加的电信号通过电子-空穴对的结合来发射光。发光层36可以包括诸如AlGaN、AlGaInN或InGaN的材料。在发光层36具有其中量子层和阱层交替地堆叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料交替地堆叠的结构，并且可以根据发射的光的波长带包括其它的III族至V族半导体材料。通过发光层36发射的光不限于蓝色波长带的光，而是在一些情况下，发光层36可以发射红色波长带或绿色波长带的光。
电极层37可以是欧姆连接电极。然而，实施例不限于此，并且它可以是肖特基(Schottky)连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或更多个电极层37，但是实施例不限于此。在另一示例中，可以省略电极层37。
在显示装置10中，在发光元件ED连接(例如，电连接)到电极RME或连接电极CNE的情况下，电极层37可以降低发光元件ED与电极RME或连接电极CNE之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
绝缘膜38可以布置为围绕上述半导体层和电极层的外表面。例如，绝缘膜38可以至少围绕发光层36的外表面，并且可以暴露发光元件ED的在纵向方向上的端部(例如，相对端部)。此外，在剖视图中，绝缘膜38可以具有在与发光元件ED的至少一端相邻的区域中为圆形的顶表面。
绝缘膜38可以包括具有绝缘性质的材料中的至少一种，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。在附图中示出的是绝缘膜38形成为单个层，但是实施例不限于此。在一些实施例中，绝缘膜38可以以具有层堆叠在其中的多层结构形成。
绝缘膜38可以执行保护发光元件ED的半导体层和电极层的功能。绝缘膜38可以防止在电信号传输到其的电极与发光元件ED直接接触的情况下在发光层36处会发生的电短路。例如，绝缘膜38可以防止发光元件ED的发光效率的降低。
此外，绝缘膜38可以具有被表面处理的外表面。发光元件ED可以以在电极上喷射其中分散有发光元件ED的墨的方式对准。例如，绝缘膜38的表面可以被处理为具有疏水性质或亲水性质，以使发光元件ED在墨中保持分散状态而不与其它相邻的发光元件ED聚集。
根据实施例，显示装置10还可以包括设置在发光元件ED上方的颜色控制构件TPL、WCL1和WCL2(见图6)以及滤色器层CFL1、CFL2和CFL3(见图6)。从发光元件ED发射的光可以穿过颜色控制构件TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3发射，并且在相同类型的发光元件ED设置在每个子像素SPXn中的情况下，针对每个子像素SPXn，发射的光的颜色可以不同。
图6是根据实施例的显示装置的示意性剖视图。
参照图6，显示装置10可以包括设置在基底SUB上方的发光元件ED以及设置在发光元件ED上方的颜色控制构件TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3。例如，显示装置10还可以包括设置在颜色控制构件TPL、WCL1和WCL2与滤色器层CFL1、CFL2和CFL3之间的层。在下文中，将描述设置在显示装置10的发光元件ED上的层。
第四绝缘层PAS4可以设置在第三绝缘层PAS3、连接电极CNE1和CNE2以及堤层BNL上。第四绝缘层PAS4可以保护设置在基底SUB上的层。在另一示例中，可以省略第四绝缘层PAS4。
上堤层UBN、颜色控制构件TPL、WCL1和WCL2、颜色图案CP1、CP2和CP3以及滤色器层CFL1、CFL2和CFL3可以设置在第四绝缘层PAS4上。覆盖层CPL1和CPL2、低折射层LRL以及平坦化层PNL可以设置在颜色控制构件TPL、WCL1和WCL2与滤色器层CFL1、CFL2和CFL3之间，并且外涂层OC可以设置在滤色器层CFL1、CFL2和CFL3上。
显示装置10可以包括其中设置有滤色器层CFL1、CFL2和CFL3以发射光的光透射区域TA1、TA2和TA3以及设置在光透射区域TA1、TA2和TA3之间并且其中不发射光的光阻挡区域BA。光透射区域TA1、TA2和TA3可以定位为与每个子像素SPXn的发射区域EMA的一部分对应(或叠置)，并且光阻挡区域BA可以是除了光透射区域TA1、TA2和TA3之外的区域。
上堤层UBN可以设置在第四绝缘层PAS4上以与堤层BNL叠置。上堤层UBN可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以以格子图案设置。上堤层UBN可以围绕发射区域EMA或其中布置有发光元件ED的部分。上堤层UBN可以围绕其中设置有颜色控制构件TPL、WCL1和WCL2的区域。
颜色控制构件TPL、WCL1和WCL2可以在第四绝缘层PAS4上设置在被上堤层UBN围绕的区域中。颜色控制构件TPL、WCL1和WCL2可以布置在被上堤层UBN围绕的光透射区域TA1、TA2和TA3中，以在显示区域DPA中形成岛形图案。然而，实施例不限于此，并且颜色控制构件TPL、WCL1和WCL2可以遍及子像素SPXn布置，并且可以在一定方向上延伸以形成线型图案。
在每个子像素SPXn的发光元件ED发射第三颜色光(例如，蓝光)的情况下，颜色控制构件TPL、WCL1和WCL2可以包括设置在第一子像素SPX1中以与第一光透射区域TA1对应(或叠置)的第一波长转换层WCL1、设置在第二子像素SPX2中以与第二光透射区域TA2对应(或叠置)的第二波长转换层WCL2以及设置在第三子像素SPX3中以与第三光透射区域TA3对应(或叠置)的光透射层TPL。
第一波长转换层WCL1可以包括第一基体树脂BRS1和设置在第一基体树脂BRS1中的第一波长转换材料WCP1。第二波长转换层WCL2可以包括第二基体树脂BRS2和设置在第二基体树脂BRS2中的第二波长转换材料WCP2。第一波长转换层WCL1和第二波长转换层WCL2可以在转换从发光元件ED入射的第三颜色光(例如，蓝光)的波长的情况下透射被转换的光。第一波长转换层WCL1和第二波长转换层WCL2还可以包括包含在第一基体树脂BRS1和第二基体树脂BRS2中的每个中的散射体SCP，并且散射体SCP可以增大波长转换效率。
光透射层TPL可以包括第三基体树脂BRS3和包括在第三基体树脂BRS3中的散射体SCP。光透射层TPL可以在保持从发光元件ED入射的第三颜色光(例如，蓝光)的波长的情况下透射从发光元件ED入射的第三颜色光(例如，蓝光)。光透射层TPL的散射体SCP可以用于控制通过光透射层TPL发射的光的发射路径。光透射层TPL可以不包括波长转换材料。
散射体SCP可以是金属氧化物颗粒或有机颗粒。金属氧化物的示例可以包括氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)等。有机颗粒的材料的示例可以包括丙烯酸树脂和氨基甲酸酯树脂等。
第一基体树脂BRS1、第二基体树脂BRS2和第三基体树脂BRS3可以包括光透射有机材料。例如，第一基体树脂BRS1、第二基体树脂BRS2和第三基体树脂BRS3可以包括环氧树脂、丙烯酸树脂、卡多树脂、酰亚胺树脂等。第一基体树脂BRS1、第二基体树脂BRS2和第三基体树脂BRS3可以由相同材料形成，但是实施例不限于此。
第一波长转换材料WCP1可以将第三颜色光(例如，蓝光)转换为第一颜色光(例如，红光)，并且第二波长转换材料WCP2可以将第三颜色光(例如，蓝光)转换为第二颜色光(例如，绿光)。第一波长转换材料WCP1和第二波长转换材料WCP2可以是量子点、量子条、磷光体等。量子点的示例可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体和它们的组合。
在一些实施例中，颜色控制构件TPL、WCL1和WCL2可以通过喷墨印刷工艺或光致抗蚀剂工艺形成。颜色控制构件TPL、WCL1和WCL2可以通过将其材料喷射或涂覆到被上堤层UBN围绕的区域中的工艺然后通过执行干燥或曝光的工艺以及显影工艺形成。例如，在颜色控制构件TPL、WCL1和WCL2通过喷墨印刷工艺形成的情况下，颜色控制构件TPL、WCL1和WCL2的相应层的顶表面可以是弯曲的，使得在附图中与上堤层UBN相邻的边缘部可以高于中心部。然而，实施例不限于此。在实施例中，颜色控制构件TPL、WCL1和WCL2可以通过光致抗蚀剂工艺形成，颜色控制构件TPL、WCL1和WCL2的相应层的顶表面可以是平坦的。因此，与附图不同，与上堤层UBN相邻的边缘部可以与上堤层UBN的顶表面平行，或者颜色控制构件TPL、WCL1和WCL2的中心部可以较高。
每个子像素SPXn的发光元件ED可以发射相同的第三颜色的蓝光，而子像素SPXn可以发射不同颜色的光。例如，从设置在第一子像素SPX1中的发光元件ED发射的光可以入射在第一波长转换层WCL1上。从设置在第二子像素SPX2中的发光元件ED发射的光可以入射在第二波长转换层WCL2上。从设置在第三子像素SPX3中的发光元件ED发射的光可以入射在光透射层TPL上。入射在第一波长转换层WCL1上的光可以被转换为红光，入射在第二波长转换层WCL2上的光可以被转换为绿光，并且入射在光透射层TPL上的光可以在不执行波长转换的情况下作为相同的蓝光透射。虽然每个子像素SPXn包括发射相同颜色的光的发光元件ED，但是可以根据布置在子像素SPXn上方的颜色控制构件TPL、WCL1和WCL2的布置来发射不同颜色的光。
第一覆盖层CPL1可以设置在颜色控制构件TPL、WCL1和WCL2以及上堤层UBN上。第一覆盖层CPL1可以防止诸如湿气或空气的杂质从外部渗透并且损坏或污染颜色控制构件TPL、WCL1和WCL2。第一覆盖层CPL1可以包括无机绝缘材料。
低折射层LRL可以设置在第一覆盖层CPL1上。低折射层LRL可以是用于使已经穿过颜色控制构件TPL、WCL1和WCL2的光再循环的光学层。因此，低折射层LRL可以改善显示装置10的光发射效率和色纯度。低折射层LRL可以由具有低折射率的有机材料制成，并且可以补偿由颜色控制构件TPL、WCL1和WCL2以及上堤层UBN形成的台阶部。
第二覆盖层CPL2可以设置在低折射层LRL上，并且可以防止诸如湿气、空气等的杂质从外部渗透并且损坏或污染低折射层LRL。第二覆盖层CPL2可以包括与第一覆盖层CPL1类似的无机绝缘材料。
平坦化层PNL可以在第二覆盖层CPL2上跨越整个显示区域DPA和整个非显示区域NDA设置。平坦化层PNL可以在显示区域DPA中与颜色控制构件TPL、WCL1和WCL2叠置，并且可以在非显示区域NDA中与下面将描述的坝构件DAM(见图8)和谷VA(见图8)叠置。
除了覆盖层CPL1和CPL2以及低折射层LRL之外，平坦化层PNL可以保护设置在基底SUB上的构件，并且可以补偿(例如，部分地补偿)由它们形成的台阶部。例如，平坦化层PNL可以补偿显示区域DPA中的由平坦化层PNL下方的颜色控制构件TPL、WCL1和WCL2、上堤层UBN以及堤层BNL形成的高度差，使得设置在平坦化层PNL上的滤色器层CFL1、CFL2和CFL3可以形成在平坦表面上。
滤色器层CFL1、CFL2和CFL3可以设置在平坦化层PNL上。滤色器层CFL1、CFL2和CFL3可以设置在光透射区域TA1、TA2和TA3中，并且滤色器层CFL1、CFL2和CFL3的一部分可以设置在光阻挡区域BA中。滤色器层CFL1、CFL2和CFL3可以在光阻挡区域BA中与其它滤色器层CFL1、CFL2和CFL3或者颜色图案CP1、CP2和CP3叠置。滤色器层CFL1、CFL2和CFL3的不与其它滤色器层CFL1、CFL2和CFL3叠置的部分可以是光通过其透射的光透射区域TA1、TA2和TA3，并且其中不同的滤色器层CFL1、CFL2和CFL3彼此叠置或者设置有颜色图案CP1、CP2和CP3的区域可以是通过其阻挡光发射的光阻挡区域BA。
滤色器层CFL1、CFL2和CFL3可以包括设置在第一子像素SPX1中的第一滤色器层CFL1、设置在第二子像素SPX2中的第二滤色器层CFL2和设置在第三子像素SPX3中的第三滤色器层CFL3。滤色器层CFL1、CFL2和CFL3可以以设置在光透射区域TA1、TA2和TA3或发射区域EMA中的线型图案形成。然而，实施例不限于此。滤色器层CFL1、CFL2和CFL3可以设置为分别与光透射区域TA1、TA2和TA3对应(或叠置)，并且可以形成岛形图案。
滤色器层CFL1、CFL2和CFL3可以包括吸收除了特定波长带之外的波长带的光的诸如染料和颜料的着色剂。滤色器层CFL1、CFL2和CFL3可以针对每个子像素SPXn布置，并且可以仅透射入射在对应的子像素SPXn中的滤色器层CFL1、CFL2和CFL3上的光的一部分。显示装置10的每个子像素SPXn可以选择性地仅显示已经穿过滤色器层CFL1、CFL2和CFL3的光。在实施例中，第一滤色器层CFL1可以是红色滤色器层R，第二滤色器层CFL2可以是绿色滤色器层G，并且第三滤色器层CFL3可以是蓝色滤色器层B。从发光元件ED发射的光可以在透射颜色控制构件TPL、WCL1和WCL2的情况下穿过滤色器层CFL1、CFL2和CFL3发射。
颜色图案CP1、CP2和CP3可以设置在平坦化层PNL或者滤色器层CFL1、CFL2和CFL3上。颜色图案CP1、CP2和CP3以及滤色器层CFL1、CFL2和CFL3可以包括相同的材料。颜色图案CP1、CP2和CP3可以设置在光阻挡区域BA中。在光阻挡区域BA中，颜色图案CP1、CP2、CP3以及不同的滤色器层CFL1、CFL2和CFL3可以堆叠，并且可以在堆叠区域中阻挡光透射。
第一颜色图案CP1和第一滤色器层CFL1可以由相同的材料形成。第一颜色图案CP1可以设置在光阻挡区域BA中。第一颜色图案CP1可以在光阻挡区域BA中设置(例如，直接设置)在平坦化层PNL上，并且可以不设置在与第一子像素SPX1的第一光透射区域TA1相邻的光阻挡区域BA中。第一颜色图案CP1可以在第二子像素SPX2与第三子像素SPX3之间设置在光阻挡区域BA中。第一滤色器层CFL1可以设置在第一子像素SPX1周围的光阻挡区域BA中。
第二颜色图案CP2和第二滤色器层CFL2可以由相同的材料制成。第二颜色图案CP2可以设置在光阻挡区域BA中。第二颜色图案CP2可以在光阻挡区域BA中设置(例如，直接设置)在平坦化层PNL上，并且可以不设置在与第二子像素SPX2的第二光透射区域TA2相邻的光阻挡区域BA中。第二颜色图案CP2可以在第一子像素SPX1与第三子像素SPX3之间设置在光阻挡区域BA中，或者设置在非显示区域NDA与显示区域DPA的最外子像素SPXn之间的边界区域中。第二滤色器层CFL2可以设置在第二子像素SPX2周围的光阻挡区域BA中。
第三颜色图案CP3和第三滤色器层CFL3可以由相同材料制成。第三颜色图案CP3可以设置在光阻挡区域BA中。第三颜色图案CP3可以在光阻挡区域BA中设置(例如，直接设置)在平坦化层PNL上，并且可以不设置在与第三子像素SPX3的第三光透射区域TA3相邻的光阻挡区域BA中。第三颜色图案CP3可以在第一子像素SPX1与第二子像素SPX2之间设置在光阻挡区域BA中。第三滤色器层CFL3可以设置在第三子像素SPX3周围的光阻挡区域BA中。
在显示装置10中，与堤层BNL和上堤层UBN叠置的区域可以是光阻挡区域BA，并且第一颜色图案CP1、第二颜色图案CP2和第三颜色图案CP3中的每个可以设置在光阻挡区域BA中以与包括不同着色剂的滤色器层CFL1、CFL2和CFL3中的至少一个叠置。例如，第一颜色图案CP1可以与第二滤色器层CFL2和第三滤色器层CFL3叠置，第二颜色图案CP2可以与第一滤色器层CFL1和第三滤色器层CFL3叠置，并且第三颜色图案CP3可以与第一滤色器层CFL1和第二滤色器层CFL2叠置。在光阻挡区域BA中，滤色器层CFL1、CFL2和CFL3以及包括不同着色剂的颜色图案CP1、CP2和CP3可以彼此叠置，从而阻挡光透射。
颜色图案CP1、CP2和CP3可以与滤色器层CFL1、CFL2和CFL3形成堆叠结构，并且可以通过包括不同着色剂的材料来防止相邻区域之间的颜色混合。由于颜色图案CP1、CP2和CP3以及滤色器层CFL1、CFL2和CFL3包括相同的材料，因此穿过光阻挡区域BA的反射光或外部光可以具有特定颜色的波长带。被用户的眼睛感知的眼睛颜色敏感度可以根据光的颜色而变化。例如，蓝色波长带中的光可以比绿色波长带中的光和红色波长带中的光被用户不敏感地感知。在显示装置10中，由于颜色图案CP1、CP2和CP3设置在光阻挡区域BA中，因此光的透射可以被阻挡，并且用户可以相对不敏感地感知反射光。此外，能够吸收来自显示装置10的外部的光的一部分，并且减少由于外部光引起的反射光。
外涂层OC可以设置在滤色器层CFL1、CFL2和CFL3以及颜色图案CP1、CP2和CP3上。外涂层OC可以设置在整个显示区域DPA中，并且可以设置(例如，部分地设置)在非显示区域NDA中。外涂层OC可以保护包括有机绝缘材料并且布置在显示区域DPA中的构件免受外部影响。
根据实施例的显示装置10可以包括设置在发光元件ED上的颜色控制构件TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3，使得在相同类型的发光元件ED设置在每个子像素SPXn中的情况下，可以显示不同颜色的光。
例如，设置在第一子像素SPX1中的发光元件ED可以发射第三颜色光(例如，蓝光)，并且光可以在透射第四绝缘层PAS4的情况下入射在第一波长转换层WCL1上。第一波长转换层WCL1的第一基体树脂BRS1可以由透明材料制成，并且光的一部分可以透射第一基体树脂BRS1并且入射在设置在第一基体树脂BRS1上的第一覆盖层CPL1上。然而，光的至少一部分可以入射在布置在第一基体树脂BRS1中的散射体SCP和第一波长转换材料WCP1上。光可以被散射并且经受波长转换，并且可以作为红光入射在第一覆盖层CPL1上。入射在第一覆盖层CPL1上的光可以在透射低折射层LRL、第二覆盖层CPL2和平坦化层PNL的情况下入射在第一滤色器层CFL1上，并且除了红光之外的其它光的透射可以被第一滤色器层CFL1阻挡。因此，第一子像素SPX1可以发射红光。
从设置在第二子像素SPX2中的发光元件ED发射的光可以在透射第四绝缘层PAS4、第二波长转换层WCL2、第一覆盖层CPL1、低折射层LRL、第二覆盖层CPL2、平坦化层PNL和第二滤色器层CFL2的情况下作为绿光发射。
设置在第三子像素SPX3中的发光元件ED可以发射第三颜色光(例如，蓝光)，并且蓝光可以在透射第四绝缘层PAS4的情况下入射在光透射层TPL上。光透射层TPL的第三基体树脂BRS3可以由透明材料制成，并且光中的一部分可以透射第三基体树脂BRS3并且入射在设置在第三基体树脂BRS3上的第一覆盖层CPL1上。入射在第一覆盖层CPL1上的光可以在透射低折射层LRL、第二覆盖层CPL2和平坦化层PNL的情况下入射在第三滤色器层CFL3上，并且除了蓝光之外的其它光的透射可以被第三滤色器层CFL3阻挡。因此，第三子像素SPX3可以发射蓝光。
图7是示出了根据实施例的设置在显示装置中的显示区域和非显示区域中的坝构件和谷的示意图。图8是沿着图7的线A1-A1'截取的示意性剖视图。
图8示出了显示装置10的外部中的显示区域DPA和非显示区域NDA的一部分的在第二方向DR2上截取的剖面。图8示出了显示装置10的外部中的作为第二方向DR2上的一侧的左外部。在图8中，显示区域DPA的导电层和半导体层被简单地示出为电路层CCL，并且通过简化设置在子像素SPXn中的每个中的电极RME、发光元件ED、连接电极CNE、绝缘层PAS1、PAS2和PAS3等仅示出了堤图案BP1和BP2、电极RME1和RME2以及发光元件ED。这些结构的描述与上面参照图2、图3和图4所描述的基本上相同。
结合图6参照图7和图8，显示装置10可以包括包含设置在显示区域DPA的外部中的部分的上堤层UBN和堤层BNL以及设置在非显示区域NDA中以围绕显示区域DPA的谷VA和坝构件DAM。
上堤层UBN和堤层BNL可以在显示区域DPA中在第一方向DR1和第二方向DR2上延伸。如上所述，上堤层UBN可以设置在堤层BNL上。例如，在平面图中，上堤层UBN和堤层BNL可以设置为相同的图案形状。例如，上堤层UBN和堤层BNL可以设置在显示区域DPA的外部中以围绕其中设置有像素PX的部分。图7仅示出了上堤层UBN和堤层BNL的设置在显示区域DPA的最外部中的一部分，但是实施例不限于此。例如，上堤层UBN和堤层BNL可以在横穿显示区域DPA的情况下在第一方向DR1或第二方向DR2上延伸，并且可以设置在子像素SPXn之间的边界区域中。上堤层UBN和堤层BNL可以区分(或限定)显示区域DPA与非显示区域NDA，并且可以区分(或限定)不同的子像素SPXn。
坝构件DAM可以设置在非显示区域NDA中以围绕显示区域DPA。坝构件DAM可以与上堤层UBN和堤层BNL分隔开。坝构件DAM可以与上堤层UBN和堤层BNL分隔开一定距离。显示区域DPA可以设置在被坝构件DAM围绕的区域内部。
显示装置10可以具有其中层顺序地堆叠在基底SUB上的结构。显示装置10的层中的一些可以由有机材料制成，并且可以通过将有机材料注入(例如，直接注入)到基底SUB上的工艺形成。由于有机材料具有流动性地流动，因此注入到显示区域DPA中的有机材料会溢出到非显示区域NDA。坝构件DAM可以防止有机材料溢出超过非显示区域NDA到坝构件DAM的外部。
根据实施例的显示装置10可以包括在坝构件DAM与上堤层UBN和堤层BNL之间设置在非显示区域NDA中的谷VA。坝构件DAM、上堤层UBN和堤层BNL可以具有从过孔层VIA向上突出的形状。例如，谷VA可以通过使过孔层VIA的一部分凹入来形成。谷VA可以与坝构件DAM、上堤层UBN和堤层BNL一起形成雕刻和压花图案，以防止喷射到显示区域DPA中的有机材料溢出超过非显示区域NDA到坝构件DAM的外部。
作为设置在颜色控制构件WCL1、WCL2和TPL上的封装结构，第一覆盖层CPL1和第二覆盖层CPL2可以延伸到非显示区域NDA。第一覆盖层CPL1的一部分可以设置(例如，直接设置)在图6中所示的第四绝缘层PAS4上，并且第一覆盖层CPL1的另一部分可以设置(例如，直接设置)在上堤层UBN、坝构件DAM和谷VA上。第一覆盖层CPL1可以沿着由颜色控制构件WCL1、WCL2和TPL、上堤层UBN、坝构件DAM以及谷VA形成的台阶部设置。
第二覆盖层CPL2可以设置在第一覆盖层CPL1上。低折射层LRL可以设置在第一覆盖层CPL1与第二覆盖层CPL2之间。与在显示区域DPA中不同，低折射层LRL可以不在整个非显示区域NDA中延伸，使得第二覆盖层CPL2的一部分可以设置(例如，直接设置)在第一覆盖层CPL1上。
低折射层LRL可以由有机材料制成，并且可以设置在整个显示区域DPA中。在将有机材料涂覆在第一覆盖层CPL1上的工艺中，有机材料会越过定位在显示区域DPA的最外部处的上堤层UBN溢出到非显示区域NDA。例如，在显示装置10中，可以设置基底SUB，并且可以通过连续工艺在基底SUB上形成层。在该工艺中，已经溢出到非显示区域NDA的不期望区域的有机材料会在后续工艺中作为异物保留。根据实施例的显示装置10可以包括布置在非显示区域NDA中的压花和雕刻图案形的结构，使得能够防止溢出到非显示区域NDA的有机材料进一步扩散到不期望的区域。
显示装置10可以包括设置在非显示区域NDA中的谷VA和坝构件DAM，以形成具有相对于过孔层VIA的顶表面的雕刻图案和/或压花图案的结构。谷VA可以具有相对于过孔层VIA的顶表面朝向过孔层VIA的底表面凹入的雕刻图案形状，并且坝构件DAM可以具有相对于过孔层VIA的顶表面向上突出的压花图案形状。
在平面图中，谷VA可以在围绕显示区域DPA的情况下与上堤层UBN分隔开。谷VA可以具有一定宽度并且可以穿过过孔层VIA。设置在过孔层VIA上的一些层可以设置在谷VA中。例如，设置在颜色控制构件WCL1、WCL2和TPL上的第一覆盖层CPL1可以设置(例如，部分地设置)在谷VA中。第一覆盖层CPL1可以包括无机绝缘材料，并且可以沿着由过孔层VIA中的谷VA形成的台阶部设置。由于诸如第一覆盖层CPL1的无机绝缘材料可以设置在谷VA中，因此可以防止外部湿气穿透或渗透到被谷VA暴露的电路层CCL中。
低折射层LRL可以设置在第一覆盖层CPL1上，并且可以越过上堤层UBN设置(例如，部分地设置)在非显示区域NDA中。低折射层LRL可以设置在谷VA上，并且低折射层LRL的一部分可以填充由谷VA形成的台阶部。在形成低折射层LRL的工艺中，形成低折射层LRL的有机材料可以超过显示区域DPA流到非显示区域NDA，以填充由谷VA形成的台阶部，并且谷VA和坝构件DAM可以防止有机材料过度地溢出。低折射层LRL可以在填充谷VA的情况下设置到坝构件DAM。
坝构件DAM可以在围绕谷VA的情况下与谷VA分隔开。谷VA和坝构件DAM可以沿着朝向非显示区域NDA的外部的方向与上堤层UBN顺序地分隔开。由于坝构件DAM具有从过孔层VIA向上突出的压花图案形状，因此可以防止低折射层LRL溢出到非显示区域NDA的外部。
谷VA可以设置为比坝构件DAM靠近显示区域DPA，并且可以是防止低折射层LRL的溢出的主要结构。谷VA可以具有比坝构件DAM的宽度大的宽度，以便最大限度地防止低折射层LRL的有机材料的溢出。坝构件DAM可以具有具备比谷VA的宽度小的宽度的压花图案形状，使得可以防止有机材料超过谷VA溢出到非显示区域NDA的最外部。然而，实施例不限于此，并且坝构件DAM和谷VA的宽度可以相同。
坝构件DAM和上堤层UBN可以在同一工艺中形成。上堤层UBN可以设置在堤层BNL上以与堤层BNL叠置，并且可以在围绕显示区域DPA的最外部处的内部的情况下以格子图案设置在显示区域DPA的内部中。在形成上堤层UBN的工艺中，坝构件DAM可以形成在非显示区域NDA中。然而，根据实施例，在剖视图中，上堤层UBN的宽度可以等于或小于坝构件DAM的宽度。上堤层UBN可以形成其中布置有颜色控制构件TPL、WCL1和WCL2的空间，并且可以区分(或限定)显示区域DPA中的相邻的子像素SPXn。坝构件DAM可以用于防止低折射层LRL的溢出，并且坝构件DAM的目的可以与上堤层UBN的目的不同。上堤层UBN和坝构件DAM可以包括相同的材料并且可以在同一工艺中形成，但是上堤层UBN和坝构件DAM的宽度可以根据它们的功能而不同。
平坦化层PNL可以在第二覆盖层CPL2上设置在显示区域DPA和非显示区域NDA中。在显示区域DPA中，平坦化层PNL可以覆盖颜色控制构件WCL1、WCL2和TPL，以使由颜色控制构件WCL1、WCL2和TPL引起的台阶部平坦化。例如，在非显示区域NDA中，平坦化层PNL可以设置为超过坝构件DAM到坝构件DAM的外部，以使由坝构件DAM引起的台阶部平坦化。
低折射层LRL可以设置到坝构件DAM的内部，但是可以不设置到坝构件DAM的外部。因此，在设置平坦化层PNL的情况下，作为未填充有平坦化层PNL的台阶部可以形成在坝构件DAM的内部和外部之间或者在显示区域DPA与非显示区域NDA之间。例如，由于滤色器层CFL1、CFL2和CFL3以及颜色图案CP1、CP2和CP3在显示区域DPA中设置在平坦化层PNL上，因此在显示区域DPA与非显示区域NDA之间的高度差大的情况下，会在非显示区域NDA中在设置在外涂层OC上的光学膜AR(见图12)下面形成空隙(或空的空间)。
为了防止光学膜AR下面的空隙，在根据实施例的显示装置10中，仅一个坝构件DAM可以设置在非显示区域NDA中，并且设置在显示区域DPA的最外子像素SPXn中的滤色器层CFL1、CFL2和CFL3中的一些可以延伸到非显示区域NDA。
坝构件DAM可以设置为防止设置在显示区域DPA中的低折射层LRL的溢出，而在设置坝构件DAM的情况下，根据非显示区域NDA的位置会出现大的高度差。在坝构件DAM上方的部分与坝构件DAM之间的区域中出现大的高度差的情况下，平坦化层PNL不会补偿高度差。显示装置10可以仅包括在非显示区域NDA中围绕显示区域DPA的一个坝构件DAM，以使形成在非显示区域NDA中的高度差最小化。
不同类型的滤色器层CFL1、CFL2和CFL3中的至少两个可以在非显示区域NDA中设置为彼此叠置。例如，如图8中所示，在显示区域DPA的最外子像素SPXn是其中设置有第一波长转换层WCL1的第一子像素SPX1的情况下，设置在第一子像素SPX1中的第一滤色器层CFL1可以延伸到非显示区域NDA至坝构件DAM的外侧。第二颜色图案CP2可以在显示区域DPA与非显示区域NDA之间的边界区域中设置在第一滤色器层CFL1上，并且第三滤色器层CFL3可以设置在第二颜色图案CP2上。第三滤色器层CFL3可以延伸到非显示区域NDA，并且可以设置在第一滤色器层CFL1上。
由于设置在非显示区域NDA中的坝构件DAM和谷VA形成压花图案和/或雕刻图案，因此非显示区域NDA中的高度差会大于显示区域DPA中的高度差。例如，与显示区域DPA不同，由于非显示区域NDA不包括设置在其中的颜色控制构件WCL1、WCL2和TPL以及低折射层LRL，因此非显示区域NDA中的高度会相对低于显示区域DPA中的高度。显示装置10可以包括延伸到非显示区域NDA的滤色器层CFL1、CFL2和CFL3，从而减小显示区域DPA与非显示区域NDA之间的高度差。在实施例中，非显示区域NDA的其中堆叠有滤色器层CFL1和CFL3的一部分可以具有约5μm至约10μm(例如，约9μm)的高度。然而，实施例不限于此。
附图示出了其中第一子像素SPX1是最外子像素的情况，使得第一滤色器层CFL1和第三滤色器层CFL3可以设置在非显示区域NDA中。然而，实施例不限于此。在最外子像素是另一子像素(例如，第二子像素SPX2或第三子像素SPX3)的情况下，第二滤色器层CFL2可以延伸到非显示区域NDA。
然而，在最外子像素是第二子像素SPX2或第三子像素SPX3的情况下，与第一颜色图案CP1成一体的第一滤色器层CFL1和与第三颜色图案CP3成一体的第三滤色器层CFL3可以延伸到非显示区域NDA。由于不同着色剂的滤色器层CFL1、CFL2和CFL3在非显示区域NDA中彼此叠置，因此能够防止光发射到非显示区域NDA或从外部观看到非显示区域NDA。在包括红色着色剂的第一滤色器层CFL1和包括蓝色着色剂的第三滤色器层CFL3彼此叠置的情况下，光透射效果可能相对大。
外涂层OC可以覆盖显示区域DPA中的滤色器层CFL1、CFL2和CFL3，并且可以覆盖非显示区域NDA中的坝构件DAM、滤色器层CFL1、CFL2和CFL3以及平坦化层PNL。外涂层OC可以设置在延伸到非显示区域NDA的滤色器层CFL1和CFL3上，以便在显示区域DPA与非显示区域NDA之间没有大的高度差。
显示装置10可以具有其中外涂层OC的顶表面的高度从显示区域DPA到非显示区域NDA的最外部逐渐地减小(或逐渐地降低)的形状。在滤色器层CFL1、CFL2和CFL3中的一些延伸以设置在非显示区域NDA中的情况下，通过完全地去除显示区域DPA与非显示区域NDA之间的高度差来使外涂层OC的顶表面平坦化会存在限制。由于设置在最外部中的滤色器层CFL1、CFL2和CFL3以及平坦化层PNL，显示装置10可以具有其中显示装置10的最外部不高于非显示区域NDA的中心部的布置结构。例如，延伸到非显示区域NDA的第一滤色器层CFL1和第三滤色器层CFL3可以设置为在显示装置10的最外部中彼此不完全地叠置。
图9是图8的部分B的示意性放大图。
参照图9，设置在非显示区域NDA中的第一滤色器层CFL1的最外边缘和第三滤色器层CFL3的最外边缘可以彼此不叠置。第三滤色器层CFL3可以在非显示区域NDA中设置在第一滤色器层CFL1上，并且第一滤色器层CFL1的最外边缘和第三滤色器层CFL3的最外边缘(例如，在平面图中)可以彼此分隔开距离DCF。第一滤色器层CFL1可以不设置在平坦化层PNL的最外边缘或显示装置10的最外边缘上，而是可以与平坦化层PNL的最外边缘或显示装置10的最外边缘向内分隔开一定距离。从显示装置10的最外边缘到第一滤色器层CFL1的最外边缘的间隔距离可以小于从显示装置10的最外边缘到第三滤色器层CFL3的最外边缘的间隔距离。参照图8，(例如，在平面图中)非显示区域NDA的最外边缘与第一滤色器层CFL1的最外边缘之间的距离D1可以小于非显示区域NDA的最外边缘与第三滤色器层CFL3的最外边缘之间的距离D2。
在显示装置10的最外部中，由于平坦化层PNL、第一滤色器层CFL1和第三滤色器层CFL3可以具有彼此分隔开而彼此不完全地叠置的边缘，因此非显示区域NDA中的顶表面的高度可以随着朝向显示装置10的最外边缘靠近而减小(或降低)。设置在滤色器层CFL1、CFL2和CFL3以及平坦化层PNL上的外涂层OC可以具有其中高度随着从显示区域DPA到非显示区域NDA移动而逐渐地减小(或逐渐地降低)的形状，并且外涂层OC的顶表面的高度可以不在显示装置10的最外边缘处再次增大。
图10是示出根据实施例的设置在显示装置的显示区域和非显示区域中的第一滤色器层的布置的示意性平面图。图11是示出设置在图10的显示区域和非显示区域中的第三滤色器层的布置的示意性平面图。
结合图9参照图10和图11，在最外子像素是第一子像素SPX1的情况下，最外子像素中的第一滤色器层CFL1可以设置在第一子像素SPX1上，并且可以从其延伸超过坝构件DAM到非显示区域NDA。在显示区域DPA中，第一滤色器层CFL1可以设置在第一子像素SPX1的光透射区域中，并且甚至在光透射区域周围的光阻挡区域BA中。在第一方向DR1和第二方向DR2上从其延伸的第一滤色器层CFL1可以设置为超过上堤层UBN、谷VA和坝构件DAM直到非显示区域NDA的最外部。然而，第一滤色器层CFL1可以与非显示区域NDA的最外边缘或显示装置10的最外边缘向内分隔开。
设置在最外子像素中的第三滤色器层CFL3可以设置在第一子像素SPX1的光透射区域周围的光阻挡区域BA中，并且可以从其延伸超过坝构件DAM到非显示区域NDA。在显示区域DPA中，第三滤色器层CFL3可以设置为不与第一子像素SPX1的光透射区域叠置，并且可以在光透射区域周围的光阻挡区域BA中设置为第三颜色图案CP3。在第一方向DR1和第二方向DR2上从最外子像素SPXn的外部延伸的第三滤色器层CFL3可以设置为超过上堤层UBN、谷VA和坝构件DAM直到非显示区域NDA的最外部。然而，第三滤色器层CFL3可以与第一滤色器层CFL1的最外边缘向内分隔开。
第一滤色器层CFL1和第三滤色器层CFL3可以在非显示区域NDA中彼此叠置，并且可以延伸到坝构件DAM的外部。第一滤色器层CFL1和第三滤色器层CFL3中的每个可以与非显示区域NDA中的坝构件DAM和谷VA叠置，但是第一滤色器层CFL1的最外边缘和第三滤色器层CFL3的最外边缘可以彼此不叠置。第三滤色器层CFL3的最外边缘(例如，在平面图中)可以设置在第一滤色器层CFL1的最外边缘与坝构件DAM之间。
图12是根据实施例的其上设置有光学膜的显示装置的示意性剖视图。
参照图12，显示装置10可以包括设置在外涂层OC上的光学膜AR。光学膜AR可以用于防止由外部光的反射引起的可视性劣化。光学膜AR可以包括延迟膜和用于保护所述膜的涂覆层。光学膜AR可以包括由诸如三乙酰纤维素的纤维素树脂、聚酯树脂等制成的层，但是实施例不限于此。
在外涂层OC、滤色器层CFL1、CFL2和CFL3以及平坦化层PNL由包括有机材料的柔性材料制成的情况下，光学膜AR可以包括相对硬的材料。显示装置10可以包括延伸到非显示区域NDA的滤色器层CFL1和CFL3，从而在显示区域DPA与非显示区域NDA之间具有小的高度差。当外涂层OC的顶表面具有随着从显示区域DPA到非显示区域NDA移动而逐渐地降低的形状时，能够防止在非显示区域NDA中在外涂层OC与光学膜AR之间形成空隙。因此，显示装置10可以防止在附着有光学膜AR的情况下会发生的外观缺陷。
在下文中，将参照其它附图描述显示装置10的其它实施例。
图13是示出根据实施例的显示装置的显示区域和非显示区域的示意性剖视图。图14是图13的部分C的示意性放大图。
参照图13和图14，在根据实施例的包括延伸到非显示区域NDA的滤色器层CFL1_1和CFL3_1的显示装置10_1中，设置在上部中的第三滤色器层CFL3_1可以比第一滤色器层CFL1_1向外延伸。
设置在非显示区域NDA中的第一滤色器层CFL1_1的最外边缘和第三滤色器层CFL3_1的最外边缘可以彼此不叠置。第三滤色器层CFL3_1可以在非显示区域NDA中设置在第一滤色器层CFL1_1上，并且可以覆盖第一滤色器层CFL1_1的最外边缘。第三滤色器层CFL3_1的最外边缘可以延伸超过第一滤色器层CFL1_1的最外边缘距离DCF，以设置(例如，直接设置)在平坦化层PNL上。然而，第三滤色器层CFL3_1可以不设置在平坦化层PNL的最外边缘上，而是可以与平坦化层PNL向内分隔开一定距离。从显示装置10的最外边缘到第一滤色器层CFL1_1的最外边缘的间隔距离可以大于从显示装置10的最外边缘到第三滤色器层CFL3_1的最外边缘的间隔距离。
如上所述，非显示区域NDA中的第一滤色器层CFL1_1和第三滤色器层CFL3_1可以具有彼此不叠置的最外边缘。在图9的实施例中，设置在下部中的第一滤色器层CFL1可以进一步向外延伸，但是实施例不限于此。在显示装置10_1中，设置在上部中的第三滤色器层CFL3_1可以比第一滤色器层CFL1_1向外延伸，以覆盖第一滤色器层CFL1_1的最外边缘。
图15和图16是示出根据实施例的显示装置的显示区域和非显示区域的示意性剖视图。
参照图15和图16，在根据实施例的显示装置10_2和10_3中，坝构件DAM可以由多个层形成。在图15的显示装置10_2中，坝构件DAM可以包括第一坝层DAM1和第二坝层DAM2，并且在图16的显示装置10_3中，坝构件DAM可以包括第一坝层DAM1、第二坝层DAM2和第三坝层DAM3。坝构件DAM的第一坝层DAM1、第二坝层DAM2和第三坝层DAM3以及设置在显示区域DPA中的堤图案BP1和BP2、堤层BNL以及上堤层UBN中的每者可以包括相同的材料。坝构件DAM的第一坝层DAM1、第二坝层DAM2和第三坝层DAM3中的每个可以与设置在显示区域DPA中的堤图案BP1和BP2、堤层BNL以及上堤层UBN中的每者同时地形成。
例如，在图15的显示装置10_2中，坝构件DAM可以包括第一坝层DAM1和设置在第一坝层DAM1上的第二坝层DAM2。例如，第一坝层DAM1以及堤图案BP1和BP2可以在同一工艺中形成。例如，第二坝层DAM2和堤层BNL可以在同一工艺中形成。与堤图案BP1和BP2类似，坝构件DAM的第一坝层DAM1可以设置(例如，直接设置)在过孔层VIA上。与在显示区域DPA中不叠置的堤图案BP1和BP2以及堤层BNL不同，坝构件DAM的第二坝层DAM2可以在与堤层BNL同时地形成的情况下设置在第一坝层DAM1上。
在图16的显示装置10_3中，除了第一坝层DAM1和第二坝层DAM2之外，坝构件DAM还可以包括与上堤层UBN在同一工艺中形成的第三坝层DAM3。
在图15的显示装置10_2和图16的显示装置10_3中，由于坝构件DAM在设置在显示区域DPA中的层通过其形成的同一工艺中形成，因此存在在制造工艺中减少用于形成单独的坝构件DAM的工艺的优点。
在结束详细描述时，本领域技术人员将理解的是，在基本上不脱离发明的原理的情况下，可以对实施例进行许多变化和修改。因此，发明的所公开的实施例仅在一般性和描述性意义上使用，而不是为了限制的目的。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底，包括显示区域和围绕所述显示区域的非显示区域；
多个子像素，包括在所述显示区域中设置在所述基底上的多个发光元件，所述多个子像素包括第一子像素和第二子像素；
上堤层，围绕所述多个子像素和所述显示区域；
多个颜色控制构件，在所述多个子像素中的每个中设置在被所述上堤层围绕的区域中，所述多个颜色控制构件包括：第一波长转换层，设置在所述第一子像素中；以及第二波长转换层，设置在与所述第一子像素不同的所述第二子像素中；
多个滤色器层，设置在所述多个颜色控制构件上，所述多个滤色器层包括：第一滤色器层，设置在所述第一波长转换层上；第二滤色器层，设置在所述第二波长转换层上；以及第三滤色器层；
坝构件，与所述上堤层分隔开，所述坝构件在所述非显示区域中围绕所述显示区域；以及
谷，设置在所述坝构件与所述上堤层之间，所述谷围绕所述显示区域，其中，
所述第一滤色器层从所述显示区域延伸到所述非显示区域，并且
所述第三滤色器层设置在被设置于所述非显示区域中的所述第一滤色器层上。
2.根据权利要求1所述的显示装置，其中，所述第一滤色器层和所述第三滤色器层在所述第一子像素与所述非显示区域之间的边界区域处在厚度方向上彼此叠置。
3.根据权利要求2所述的显示装置，所述显示装置还包括在所述第一子像素与所述非显示区域之间的所述边界区域处设置在所述第一滤色器层与所述第三滤色器层之间的颜色图案，其中，
所述颜色图案和所述第二滤色器层包括相同的着色剂。
4.根据权利要求1所述的显示装置，其中，所述第一滤色器层和所述第三滤色器层中的每个延伸到所述坝构件的外部。
5.根据权利要求4所述的显示装置，其中，所述第一滤色器层的设置在所述非显示区域中的最外边缘与所述第三滤色器层的设置在所述非显示区域中的最外边缘分隔开。
6.根据权利要求5所述的显示装置，其中，所述非显示区域的最外边缘与所述第一滤色器层的所述最外边缘之间的距离小于所述非显示区域的所述最外边缘与所述第三滤色器层的所述最外边缘之间的距离。
7.根据权利要求5所述的显示装置，其中，
所述第三滤色器层的设置在所述非显示区域中的所述最外边缘覆盖所述第一滤色器层的设置在所述非显示区域中的所述最外边缘，并且
所述第三滤色器层的所述最外边缘在厚度方向上不与所述第一滤色器层的所述最外边缘叠置。
8.根据权利要求1所述的显示装置，其中，
所述第一滤色器层包括红色着色剂，并且
所述第三滤色器层包括蓝色着色剂。
9.根据权利要求1所述的显示装置，其中，所述坝构件是单个层并且设置在所述非显示区域中。
10.根据权利要求1所述的显示装置，其中，
所述多个子像素包括与所述第一子像素和所述第二子像素不同的第三子像素，
所述多个颜色控制构件还包括设置在所述第三子像素中的光透射层，并且
所述第三滤色器层在所述第三子像素中设置在所述光透射层上。
11.根据权利要求1所述的显示装置，所述显示装置还包括：
第一覆盖层，设置在所述多个颜色控制构件和所述上堤层上；
低折射层，设置在所述第一覆盖层上；
第二覆盖层，设置在所述低折射层上；以及
平坦化层，设置在所述第二覆盖层上，其中，
所述第一覆盖层、所述第二覆盖层和所述平坦化层跨越所述显示区域和所述非显示区域设置。
12.根据权利要求11所述的显示装置，其中，
所述低折射层设置在被所述坝构件围绕的区域中，
所述第一覆盖层设置在所述谷和所述坝构件上，并且
所述第二覆盖层在所述坝构件上与所述第一覆盖层直接接触。
13.根据权利要求11所述的显示装置，其中，
所述多个滤色器层直接设置在所述平坦化层上，并且
设置在所述非显示区域中的所述第一滤色器层和所述第三滤色器层在所述坝构件的外部处设置在所述平坦化层上。
14.根据权利要求1所述的显示装置，所述显示装置还包括围绕所述多个子像素中的每个和所述显示区域的堤层，其中，
所述上堤层设置在所述堤层上。
15.根据权利要求14所述的显示装置，其中，
所述多个子像素中的每个包括在被所述堤层围绕的区域中彼此分隔开的第一电极和第二电极，并且
所述多个子像素的所述多个发光元件中的每个具有设置在所述第一电极上的第一端部和设置在所述第二电极上的第二端部。
16.一种显示装置，所述显示装置包括：
显示区域和围绕所述显示区域的非显示区域；
多个子像素，设置在所述显示区域中并且在第一方向和与所述第一方向相交的第二方向上布置，所述多个子像素中的每个包括：第一电极；第二电极，与所述第一电极分隔开；以及发光元件，包括设置在所述第一电极上的第一端部和设置在所述第二电极上的第二端部；
上堤层，围绕所述显示区域，所述上堤层围绕所述多个子像素中的每个的光透射区域；
多个滤色器层，设置在所述多个子像素中的每个的所述光透射区域中以及所述多个子像素中的每个的所述光透射区域周围的与所述上堤层叠置的光阻挡区域中；
坝构件，与所述上堤层分隔开并且设置在所述非显示区域中，所述坝构件围绕所述显示区域；以及
谷，在平面图中设置在所述坝构件与所述上堤层之间，所述谷围绕所述显示区域，其中，
所述多个滤色器层包括：第一滤色器层，设置在所述多个子像素之中的最外子像素中并且延伸到所述非显示区域；以及第二滤色器层，包括与所述第一滤色器层的着色剂不同的着色剂，所述第二滤色器层设置在所述第一滤色器层上而不设置在所述最外子像素的所述光透射区域中。
17.根据权利要求16所述的显示装置，其中，所述第一滤色器层的最外边缘与所述第二滤色器层的最外边缘分隔开。
18.根据权利要求17所述的显示装置，其中，
所述第一滤色器层的所述最外边缘设置在所述坝构件的外部处，并且
所述第二滤色器层的所述最外边缘在所述平面图中设置在所述坝构件与所述第一滤色器层的所述最外边缘之间。
19.根据权利要求16所述的显示装置，其中，所述第一滤色器层和所述第二滤色器层在所述光阻挡区域中彼此叠置。
20.根据权利要求19所述的显示装置，所述显示装置还包括：
颜色图案，在所述光阻挡区域中设置在所述第一滤色器层与所述第二滤色器层之间，其中，
所述颜色图案包括与所述第一滤色器层和所述第二滤色器层的着色剂不同的着色剂。
CN202310141301.5A 2022-02-25 2023-02-20 显示装置 Pending CN116666524A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220025148A KR20230128170A (ko) 2022-02-25 2022-02-25 표시 장치
KR10-2022-0025148 2022-02-25

Publications (1)

Publication Number Publication Date
CN116666524A true CN116666524A (zh) 2023-08-29

Family

ID=85382980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310141301.5A Pending CN116666524A (zh) 2022-02-25 2023-02-20 显示装置

Country Status (4)

Country Link
US (1) US20230275196A1 (zh)
EP (1) EP4236657A1 (zh)
KR (1) KR20230128170A (zh)
CN (1) CN116666524A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6881476B2 (ja) * 2019-01-15 2021-06-02 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法および電子機器
KR20210021216A (ko) * 2019-08-16 2021-02-25 삼성디스플레이 주식회사 표시 장치
KR20210043064A (ko) * 2019-10-10 2021-04-21 삼성디스플레이 주식회사 광학필터 및 이를 구비한 디스플레이 장치
KR20210052637A (ko) * 2019-10-29 2021-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20210095774A (ko) * 2020-01-23 2021-08-03 삼성디스플레이 주식회사 표시 장치
KR20220004891A (ko) * 2020-07-03 2022-01-12 삼성디스플레이 주식회사 표시 장치
KR20220023892A (ko) * 2020-08-21 2022-03-03 삼성디스플레이 주식회사 표시 장치
KR20220140935A (ko) * 2021-04-09 2022-10-19 삼성디스플레이 주식회사 표시패널
KR20220146727A (ko) * 2021-04-23 2022-11-02 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20230128170A (ko) 2023-09-04
EP4236657A1 (en) 2023-08-30
US20230275196A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
US11659750B2 (en) Tiled display
US20240038943A1 (en) Display device
US20220223664A1 (en) Display device
CN116134617A (zh) 显示设备
CN116830268A (zh) 显示设备
CN116097433A (zh) 显示设备
CN116057614A (zh) 显示装置
US20230275196A1 (en) Display device
CN219553636U (zh) 显示装置
CN220402270U (zh) 显示设备
CN219961262U (zh) 显示装置
US20230197763A1 (en) Display device
US20220406978A1 (en) Display device
EP4181221A1 (en) Display device
US20220013576A1 (en) Display device and tiled display device including the same
US20230231096A1 (en) Display device
US20230246139A1 (en) Display device and method for fabricating the same
CN117999652A (zh) 显示装置
CN117637797A (zh) 显示装置
KR20230143218A (ko) 표시 장치 및 그 제조 방법
CN117223104A (zh) 显示装置
KR20240005273A (ko) 표시 장치
KR20220112316A (ko) 표시 장치
KR20230013657A (ko) 표시 장치
CN114447019A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication