CN116646325A - 一种封装芯片及其封装工艺 - Google Patents
一种封装芯片及其封装工艺 Download PDFInfo
- Publication number
- CN116646325A CN116646325A CN202310447413.3A CN202310447413A CN116646325A CN 116646325 A CN116646325 A CN 116646325A CN 202310447413 A CN202310447413 A CN 202310447413A CN 116646325 A CN116646325 A CN 116646325A
- Authority
- CN
- China
- Prior art keywords
- packaging
- chip
- pin
- chip body
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012858 packaging process Methods 0.000 title claims abstract description 16
- 238000004806 packaging method and process Methods 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 238000005520 cutting process Methods 0.000 claims description 15
- 238000005260 corrosion Methods 0.000 claims description 9
- 230000007797 corrosion Effects 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 8
- 238000001746 injection moulding Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 7
- 239000002699 waste material Substances 0.000 claims description 7
- 238000004026 adhesive bonding Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 6
- 230000002708 enhancing effect Effects 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 239000002390 adhesive tape Substances 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000006056 electrooxidation reaction Methods 0.000 claims description 3
- 230000005496 eutectics Effects 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000009966 trimming Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000012536 packaging technology Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000007789 sealing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开了一种封装芯片；包括有封装芯片本体，所述封装芯片本体的一侧封装镶嵌安装有若干第一引脚，所述封装芯片本体的另一侧封装镶嵌安装有若干第二引脚，所述封装芯片本体的上表面一侧开设有封装孔；一种封装芯片的封装工艺，包括有以下步骤：S1、芯片封装前段；S2、芯片封装后段；本发明通过精细的封装处理，明确各个引脚的各个尺寸，并且对封装芯片本体的尺寸进行设定，有效的提高封装芯片本体的制备过程，以及对各个引脚进行定义，提高芯片封装的效果，并且通过芯片封装前段和芯片封装后段的封装过程，提高芯片的封装效果和封装精准度，便于提高芯片封装的工艺可靠性，通过引脚的尺寸设定和角度设定，完成芯片的插接连接处理。
Description
技术领域
本发明属于芯片封装技术领域，具体涉及一种封装芯片及其封装工艺。
背景技术
安装半导体集成电路芯片用的外壳，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用，然而市面上各种的封装芯片仍存在各种各样的问题。
如授权公告号为CN111816575A所公开的三芯片封装工艺，其虽然实现了通过备料、芯片粘接、银浆固化、引线焊接、注塑、激光打字、模后固化、去溢料、电镀、电镀退火和切筋成型等操作，就可实现三芯片的封装作业，封装可靠，但是并未解决现有芯片的封装工艺不够精细，不能够有效的明确封装的精细化，以及不能够实现有效的封装处理等的问题，为此我们提出一种封装芯片及其封装工艺。
发明内容
本发明的目的在于提供一种封装芯片及其封装工艺，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种封装芯片，包括有封装芯片本体，所述封装芯片本体的一侧封装镶嵌安装有若干第一引脚，所述封装芯片本体的另一侧封装镶嵌安装有若干第二引脚，所述封装芯片本体的上表面一侧开设有封装孔。
优选的，所述第一引脚的宽度在0.36-0.44mm之间，相邻两个所述第一引脚的中心间距为1.27mm，所述第二引脚的宽度在2.905-2.985mm之间，相邻两个所述第二引脚的中心间距为3.810mm。
优选的，所述封装芯片本体的厚度在1.380-1.480mm之间，所述封装芯片本体的上表面至所述第一引脚或者所述第二引脚的下表面的距离在1.43-1.73mm之间，所述封装芯片本体的下表面至任一所述第一引脚或者任一所述第二引脚的下表面垂直距离为0.05-0.25mm，所述封装芯片本体的下半部的厚度为0.569-0.685mm。
优选的，所述封装芯片本体的长度在7.7-7.9mm之间，所述封装芯片本体的宽度在3.8-4mm之间，所述第一引脚和所述第二引脚的厚度在0.195-0.211mm之间，任一所述第一引脚未与封装芯片本体连接的一端到任一所述第二引脚未与封装芯片本体连接的一端之间的垂直距离在5.8-6.2mm之间。
优选的，所述第一引脚和所述第二引脚延伸出所述封装芯片本体的长度在0.85-1.25mm之间，所述第一引脚和所述第二引脚的端部至中部倾斜处的距离均在0.525-0.725mm之间。
优选的，所述第一引脚和所述第二引脚的端部倾斜角度在0-8°之间，所述第一引脚和所述第二引脚端部和中部倾斜部之间的倾斜角度为8-18°之间，所述第一引脚和所述第二引脚的上表面和所述封装芯片本体的边缘夹角为12°，所述第一引脚和所述第二引脚的下表面和所述封装芯片本体的边缘夹角为10°。
优选的，所述封装孔设置在所述封装芯片本体的一角处，所述封装孔的直径为0.6mm，所述封装孔的深度为0.05mm。
一种封装芯片的封装工艺，包括有以下步骤：
S1、芯片封装前段：将硅片减薄进行处理，然后再进行硅片切割，依次再进行芯片贴装，芯片互联，成型技术，去飞边毛刺，切筋成型和上焊锡打码工序；
S2、芯片封装后段：在芯片封装其前段制备的芯片进行注塑、去溢料、高温固化、电镀、激光打字和切片成型检查废品。
优选的，所述S1中的芯片封装前段中的所述硅片减薄用于将刚出场的圆镜进行背面减薄，达到封装需要的厚度，在背面磨片时，要在正面粘贴胶带来保护电路区域，研磨之后，去除胶带，所述硅片减薄技术主要有磨削、研磨、化学机械抛光、干式抛光、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀和常压等离子腐蚀；
所述硅片切割用于将圆镜粘贴在蓝膜上，再将圆镜切割成一个个独立的Dice，再对Dice进行清洗；
所述芯片贴装是将芯片进行粘接，然后再银浆固化，以及实现引脚焊接，所述芯片贴装的方式包括有共晶粘贴法、焊接粘贴法、导电胶粘贴法和玻璃胶粘贴法；
所述芯片封装前段在处理完毕后，进行光检查，检查是否出现废品；
所述芯片互连包括有打线键合、载在自动键合和倒装芯片键合。
优选的，所述S2中的芯片封装后段中的所述注塑用于防止外部冲击，用EMC把产品封装起来，同时加热硬化，所述激光打字用于在产品上刻上相应的内容，所述高温固化是用于保护IC内部结构，消除内部应力，所述去溢料是用于修剪边角，所述电镀用于提高导电性能，增强可焊接性。
与现有技术相比，本发明的有益效果是：
本发明通过精细的封装处理，明确各个引脚的各个尺寸，并且实现对封装芯片本体的尺寸进行设定，有效的提高封装芯片本体的制备过程，以及实现对各个引脚进行定义，提高芯片封装的效果，并且通过芯片封装前段和芯片封装后段的封装过程，提高芯片的封装效果和封装精准度，便于提高芯片封装的工艺可靠性，实现对芯片进行安放、固定、密封、保护芯片和增强电热性能的作用，以及通过引脚实现对芯片进行插接处理，便于实现封装芯片本体进行电性连接，实现插接处理，即通过引脚的尺寸设定和角度设定，完成芯片的插接连接处理。
附图说明
图1为本发明的俯视结构示意图；
图2为本发明的侧视结构示意图；
图3为本发明的端部结构示意图；
图4为本发明的图3中A处放大示意图；
图5为本发明的步骤流程示意图。
图中：1、封装芯片本体；2、第一引脚；3、第二引脚；4、封装孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-图4，本发明提供一种技术方案：一种封装芯片，包括有封装芯片本体1，所述封装芯片本体1的一侧封装镶嵌安装有若干第一引脚2，所述封装芯片本体1的另一侧封装镶嵌安装有若干第二引脚3，所述封装芯片本体1的上表面一侧开设有封装孔4。
为了实现对第一引脚2和第二引脚3的宽度和距离进行设定，本实施例中，优选的，所述第一引脚2的宽度为0.36-0.44mm，两个所述第一引脚2的中心间距为1.27mm，所述第二引脚3的宽度为2.905-2.985mm，两个所述第二引脚3的中心间距为3.810mm。
为了实现对封装芯片本体1的尺寸，以及对第一引脚2和第二引脚3与封装芯片本体1的距离进行设定，本实施例中，优选的，所述封装芯片本体1的厚度为1.380-1.480mm，所述封装芯片本体1的上表面至所述第一引脚2或者所述第二引脚3的下表面的距离为1.43-1.73mm，所述封装芯片本体1的下表面至所述第一引脚2或者所述第二引脚3的下表面距离为0.05-0.25mm，所述封装芯片本体1的下半部的厚度为0.569-0.685mm。
为了实现对封装芯片本体1的厚度和第一引脚2、第三引脚3的厚度以及距离进行设定，本实施例中，优选的，所述封装芯片本体1的长度为7.7-7.9mm，所述封装芯片本体1的宽度为3.8-4mm，所述第一引脚2和所述第二引脚3的厚度为0.195-0.211mm，所述第一引脚2的一端到所述第二引脚3的另一端之间的距离为5.8-6.2mm。
为了实现对第一引脚2和第二引脚3的距离进行设定处理，本实施例中，优选的，所述第一引脚2和所述第二引脚3延伸出所述封装芯片本体1的长度为0.85-1.25mm，所述第一引脚2和所述第二引脚3的端部至中部倾斜处的距离为0.525-0.725mm。
为了实现对第一引脚2和第二引脚3的倾斜角度进行设定处理，便于第一引脚2和第一引脚3进行插接处理，本实施例中，优选的，所述第一引脚2和所述第二引脚3的端部倾斜角度为0°-8°，所述第一引脚2和所述第二引脚3端部和中部倾斜部之间的倾斜角度为8°-18°，所述第一引脚2和所述第二引脚3的上表面和所述封装芯片本体1的边缘夹角为12°，所述第一引脚2和所述第二引脚3的下表面和所述封装芯片本体1的边缘夹角为10°。
为了实现对封装孔4进行设定，本实施例中，优选的，所述封装孔4设置在所述封装芯片本体1的一角处，所述封装孔4的直径为0.6mm，所述封装孔4的深度为0.05mm。
参考图5，一种封装芯片的封装工艺，包括有以下步骤：
S1、芯片封装前段：将硅片减薄进行处理，然后再进行硅片切割，依次再进行芯片贴装，芯片互联，成型技术，去飞边毛刺，切筋成型和上焊锡打码工序；
S2、芯片封装后段：在芯片封装其前段制备的芯片进行注塑、去溢料、高温固化、电镀、激光打字和切片成型检查废品。
为了实现对芯片封装前段进行有效的封装处理，并且提高芯片封装的安全性，本实施例中，优选的，所述S1中的芯片封装前段中的所述硅片减薄用于将刚出场的圆镜进行背面减薄，达到封装需要的厚度，在背面磨片时，要在正面粘贴胶带来保护电路区域，研磨之后，去除胶带，所述硅片减薄技术主要有磨削、研磨、化学机械抛光、干式抛光、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀和常压等离子腐蚀；
所述硅片切割用于将圆镜粘贴在蓝膜上，再将圆镜切割成一个个独立的Dice，再对Dice进行清洗；
所述芯片贴装是将芯片进行粘接，然后再银浆固化，以及实现引脚焊接，所述芯片贴装的方式包括有共晶粘贴法、焊接粘贴法、导电胶粘贴法和玻璃胶粘贴法；
所述芯片封装前段在处理完毕后，进行光检查，检查是否出现废品；
所述芯片互连包括有打线键合、载在自动键合和倒装芯片键合。
为了实现对芯片封装后段进行封装处理，提高封装工艺的安全性，并且实现对芯片进行保护，本实施例中，优选的，所述S2中的芯片封装后段中的所述注塑用于防止外部冲击，用EMC把产品封装起来，同时加热硬化，所述激光打字用于在产品上刻上相应的内容，所述高温固化是用于保护IC内部结构，消除内部应力，所述去溢料是用于修剪边角，所述电镀用于提高导电性能，增强可焊接性。
本发明的工作原理及使用流程：
芯片封装前段：将硅片减薄进行处理，然后再进行硅片切割，依次再进行芯片贴装，芯片互联，成型技术，去飞边毛刺，切筋成型和上焊锡打码工序；芯片封装后段：在芯片封装其前段制备的芯片进行注塑、去溢料、高温固化、电镀、激光打字和切片成型检查废品；通过芯片封装处理，可以得到封装芯片本体1，并且封装芯片本体1的各项参数如下：
第一引脚2的宽度为0.36-0.44mm，两个第一引脚2的中心间距为1.27mm，第二引脚3的宽度为2.905-2.985mm，两个第二引脚3的中心间距为3.810mm，封装芯片本体1的厚度为1.380-1.480mm，封装芯片本体1的上表面至第一引脚2或者第二引脚3的下表面的距离为1.43-1.73mm，封装芯片本体1的下表面至第一引脚2或者第二引脚3的下表面距离为0.05-0.25mm，封装芯片本体1的下半部的厚度为0.569-0.685mm，封装芯片本体1的长度为7.7-7.9mm，封装芯片本体1的宽度为3.8-4mm，第一引脚2和第二引脚3的厚度为0.195-0.211mm，第一引脚2的一端到第二引脚3的另一端之间的距离为5.8-6.2mm，第一引脚2和第二引脚3延伸出封装芯片本体1的长度为0.85-1.25mm，第一引脚2和第二引脚3的端部至中部倾斜处的距离为0.525-0.725mm，第一引脚2和第二引脚3的端部倾斜角度为0°-8°，第一引脚2和第二引脚3端部和中部倾斜部之间的倾斜角度为8°-18°，第一引脚2和第二引脚3的上表面和封装芯片本体1的边缘夹角为12°，第一引脚2和第二引脚3的下表面和封装芯片本体1的边缘夹角为10°，封装孔4设置在封装芯片本体1的一角处，封装孔4的直径为0.6mm，封装孔4的深度为0.05mm。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (10)
1.一种封装芯片，其特征在于：包括有封装芯片本体(1)，所述封装芯片本体(1)的一侧封装镶嵌安装有若干第一引脚(2)，所述封装芯片本体(1)的另一侧封装镶嵌安装有若干第二引脚(3)，所述封装芯片本体(1)的上表面一侧开设有封装孔(4)。
2.根据权利要求1所述的一种封装芯片，其特征在于：所述第一引脚(2)的宽度在0.36-0.44mm之间，相邻两个所述第一引脚(2)的中心间距为1.27mm，所述第二引脚(3)的宽度在2.905-2.985mm之间，相邻两个所述第二引脚(3)的中心间距为3.810mm。
3.根据权利要求1所述的一种封装芯片，其特征在于：所述封装芯片本体(1)的厚度在1.380-1.480mm之间，所述封装芯片本体(1)的上表面至所述第一引脚(2)或者所述第二引脚(3)的下表面的距离在1.43-1.73mm之间，所述封装芯片本体(1)的下表面至任一所述第一引脚(2)或者任一所述第二引脚(3)的下表面垂直距离为0.05-0.25mm，所述封装芯片本体(1)的下半部的厚度为0.569-0.685mm。
4.根据权利要求1所述的一种封装芯片，其特征在于：所述封装芯片本体(1)的长度在7.7-7.9mm之间，所述封装芯片本体(1)的宽度在3.8-4mm之间，所述第一引脚(2)和所述第二引脚(3)的厚度在0.195-0.211mm之间，任一所述第一引脚(2)未与封装芯片本体连接的一端到任一所述第二引脚(3)未与封装芯片本体连接的一端之间的垂直距离在5.8-6.2mm之间。
5.根据权利要求1所述的一种封装芯片，其特征在于：所述第一引脚(2)和所述第二引脚(3)延伸出所述封装芯片本体(1)的长度在0.85-1.25mm之间，所述第一引脚(2)和所述第二引脚(3)的端部至中部倾斜处的距离均在0.525-0.725mm之间。
6.根据权利要求1所述的一种封装芯片，其特征在于：所述第一引脚(2)和所述第二引脚(3)的端部倾斜角度在0-8°之间，所述第一引脚(2)和所述第二引脚(3)端部和中部倾斜部之间的倾斜角度均在8-18°之间，所述第一引脚(2)和所述第二引脚(3)的上表面和所述封装芯片本体(1)的边缘夹角为12°，所述第一引脚(2)和所述第二引脚(3)的下表面和所述封装芯片本体(1)的边缘夹角为10°。
7.根据权利要求1所述的一种封装芯片，其特征在于：所述封装孔(4)设置在所述封装芯片本体(1)的一角处，所述封装孔(4)的直径为0.6mm，所述封装孔(4)的深度为0.05mm。
8.一种封装芯片的封装工艺，其特征在于：包括有以下步骤：
S1、芯片封装前段：将硅片减薄进行处理，然后再进行硅片切割，依次再进行芯片贴装，芯片互联，成型技术，去飞边毛刺，切筋成型和上焊锡打码工序；
S2、芯片封装后段：在芯片封装其前段制备的芯片进行注塑、去溢料、高温固化、电镀、激光打字和切片成型检查废品。
9.根据权利要求8所述的一种封装芯片的封装工艺，其特征在于：所述S1中的芯片封装前段中的所述硅片减薄用于将刚出场的圆镜进行背面减薄，达到封装需要的厚度，在背面磨片时，要在正面粘贴胶带来保护电路区域，研磨之后，去除胶带，所述硅片减薄技术主要有磨削、研磨、化学机械抛光、干式抛光、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀和常压等离子腐蚀；
所述硅片切割用于将圆镜粘贴在蓝膜上，再将圆镜切割成一个个独立的Dice，再对Dice进行清洗；
所述芯片贴装是将芯片进行粘接，然后再银浆固化，以及实现引脚焊接，所述芯片贴装的方式包括有共晶粘贴法、焊接粘贴法、导电胶粘贴法和玻璃胶粘贴法；
所述芯片封装前段在处理完毕后，进行光检查，检查是否出现废品；
所述芯片互连包括有打线键合、载在自动键合和倒装芯片键合。
10.根据权利要求8所述的一种封装芯片的封装工艺，其特征在于：所述S2中的芯片封装后段中的所述注塑用于防止外部冲击，用EMC把产品封装起来，同时加热硬化，所述激光打字用于在产品上刻上相应的内容，所述高温固化是用于保护IC内部结构，消除内部应力，所述去溢料是用于修剪边角，所述电镀用于提高导电性能，增强可焊接性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310447413.3A CN116646325A (zh) | 2023-04-24 | 2023-04-24 | 一种封装芯片及其封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310447413.3A CN116646325A (zh) | 2023-04-24 | 2023-04-24 | 一种封装芯片及其封装工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116646325A true CN116646325A (zh) | 2023-08-25 |
Family
ID=87622008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310447413.3A Pending CN116646325A (zh) | 2023-04-24 | 2023-04-24 | 一种封装芯片及其封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116646325A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202259248U (zh) * | 2011-08-30 | 2012-05-30 | 神锜科技股份有限公司 | 封装结构、小外型封装结构及其电子芯片 |
| CN108074825A (zh) * | 2016-11-11 | 2018-05-25 | 上海磁宇信息科技有限公司 | 磁性组件芯片封装方法以及磁性组件芯片封装件 |
| CN209232777U (zh) * | 2018-12-27 | 2019-08-09 | 天水华天科技股份有限公司 | 一种引线框架及其led驱动存储电路sot33-6l封装件 |
| CN110690189A (zh) * | 2019-10-24 | 2020-01-14 | 天水华天科技股份有限公司 | 一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法 |
| CN210296358U (zh) * | 2019-07-26 | 2020-04-10 | 晶艺半导体有限公司 | 功率模块的封装框架，封装框架阵列及封装体 |
| CN111816575A (zh) * | 2020-06-19 | 2020-10-23 | 浙江亚芯微电子股份有限公司 | 三芯片封装工艺 |
| CN213583747U (zh) * | 2020-11-27 | 2021-06-29 | 西安特锐德智能充电科技有限公司 | 一种功率管及电子设备 |
| CN215266287U (zh) * | 2021-07-28 | 2021-12-21 | 天水华天科技股份有限公司 | 散热通道高散热引线框架结构 |
-
2023
- 2023-04-24 CN CN202310447413.3A patent/CN116646325A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202259248U (zh) * | 2011-08-30 | 2012-05-30 | 神锜科技股份有限公司 | 封装结构、小外型封装结构及其电子芯片 |
| CN108074825A (zh) * | 2016-11-11 | 2018-05-25 | 上海磁宇信息科技有限公司 | 磁性组件芯片封装方法以及磁性组件芯片封装件 |
| CN209232777U (zh) * | 2018-12-27 | 2019-08-09 | 天水华天科技股份有限公司 | 一种引线框架及其led驱动存储电路sot33-6l封装件 |
| CN210296358U (zh) * | 2019-07-26 | 2020-04-10 | 晶艺半导体有限公司 | 功率模块的封装框架，封装框架阵列及封装体 |
| CN110690189A (zh) * | 2019-10-24 | 2020-01-14 | 天水华天科技股份有限公司 | 一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法 |
| CN111816575A (zh) * | 2020-06-19 | 2020-10-23 | 浙江亚芯微电子股份有限公司 | 三芯片封装工艺 |
| CN213583747U (zh) * | 2020-11-27 | 2021-06-29 | 西安特锐德智能充电科技有限公司 | 一种功率管及电子设备 |
| CN215266287U (zh) * | 2021-07-28 | 2021-12-21 | 天水华天科技股份有限公司 | 散热通道高散热引线框架结构 |
Non-Patent Citations (1)
| Title |
|---|
| STANDARD OF JAPAN ELECTRONICS AND INFORMATION TECHNOLOGY INDUSTRIES ASSOCIATION: "EIAJ ED-7311-19 Standard of integrated circuits package (P-SOP)", pages: 4 - 80 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4727850B2 (ja) | 半導体電子部品 | |
| JP2000323623A (ja) | 半導体装置 | |
| WO2014129351A1 (ja) | 半導体装置とその製造方法 | |
| KR102287698B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2004048022A (ja) | 半導体集積回路装置の製造方法 | |
| KR100242393B1 (ko) | 반도체 패키지 및 제조방법 | |
| TW201230212A (en) | Manufacturing method of semiconductor device | |
| JP6394634B2 (ja) | リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法 | |
| KR100369386B1 (ko) | 볼그리드어레이반도체패키지용인쇄회로기판및이를이용한볼그리드어레이반도체패키지의봉지방법 | |
| JP2012146892A (ja) | 半導体装置の製造方法 | |
| JPH0394438A (ja) | 半導体チップモジュール | |
| JP2005026466A (ja) | 半導体装置およびリードフレーム | |
| CN110556343A (zh) | 一种预防分层的封装结构及封装工艺 | |
| CN116646325A (zh) | 一种封装芯片及其封装工艺 | |
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JP2001110830A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| WO1999049512A1 (fr) | Dispositif a semi-conducteur et procede de fabrication associe | |
| TWI663899B (zh) | 半導體封裝回收利用方法、及回收利用半導體封裝 | |
| JP5119092B2 (ja) | 半導体装置の製造方法 | |
| CN220821555U (zh) | 传感器芯片qfn封装过渡结构 | |
| WO2021195903A1 (zh) | 系统级封装及电子设备 | |
| JP3747991B2 (ja) | 半導体装置の製造方法 | |
| CN101110370A (zh) | 散热型封装结构及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |