CN116635809A - 具有快速瞬态响应的低功率电压调节器 - Google Patents

具有快速瞬态响应的低功率电压调节器 Download PDF

Info

Publication number
CN116635809A
CN116635809A CN202280008392.9A CN202280008392A CN116635809A CN 116635809 A CN116635809 A CN 116635809A CN 202280008392 A CN202280008392 A CN 202280008392A CN 116635809 A CN116635809 A CN 116635809A
Authority
CN
China
Prior art keywords
coupled
transistor
gate
voltage regulator
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280008392.9A
Other languages
English (en)
Inventor
钟晓鹏
M·罗汉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN116635809A publication Critical patent/CN116635809A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
    • G05F1/445—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being transistors in series with the load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

在某些方面，一种电压调节器包括被耦合在电压调节器的输入与电压调节器的输出之间的传递器件。电压调节器还包括具有第一输入、第二输入和输出的放大电路，其中第一输入被配置为接收参考电压，第二输入经由反馈路径被耦合到电压调节器的输出，并且放大电路的输出耦合到传递器件的栅极。电压调节器还包括被耦合在供电轨与放大电路之间的第一电流源和被耦合在第一电流源与电压调节器的输出之间的电容器。

Description

具有快速瞬态响应的低功率电压调节器
相关申请的交叉引用
本申请要求于2021年1月21日向美国专利局提交的序列号为17/154,865的非临时申请的优先权和权益，该申请的全部内容并入本文，就好像其整体出于所有适用目的而完全阐述如下。
技术领域
本公开的各方面总体上涉及电压调节器，并且更具体地涉及低压差(LDO)调节器。
背景技术
电压调节器用于各种系统以为系统中的电源电路提供经调节的电压。一种常用的电压调节器是低压差(LDO)调节器。LDO调节器通常包括被耦合在反馈回路中的传递器件和放大电路，以基于参考电压来提供经调节的输出电压。
发明内容
以下呈现一个或多个实现的简化概述，以提供对这样的实现的基本理解。本概述不是所有预期实现的广泛概述，并且既不旨在确定所有实现的关键或基本元素，也不旨在界定任何或所有实现的范围。其唯一目的是以简化的形式呈现一个或多个实现的一些概念，作为稍后呈现的更详细描述的前奏。
第一方面涉及一种电压调节器。电压调节器包括被耦合在电压调节器的输入与电压调节器的输出之间的传递器件。电压调节器还包括具有第一输入、第二输入和输出的放大电路，其中第一输入被配置为接收参考电压，第二输入经由反馈路径被耦合到电压调节器的输出，并且放大电路的输出被耦合到传递器件的栅极。电压调节器还包括被耦合在供电轨与放大电路之间的第一电流源和被耦合在第一电流源与电压调节器的输出之间的电容器。
第二方面涉及一种操作电压调节器的方法。电压调节器包括被耦合在电压调节器的输入与电压调节器的输出之间的传递器件和被耦合到传递器件的栅极的放大电路。该方法包括经由电容器检测电压调节器的输出处的瞬态电压降，并且基于检测到的瞬态电压降来增加到放大电路的偏置电流。
第三方面涉及一种芯片。该芯片包括焊盘、供电轨、被配置为生成参考电压的参考电路、以及电压调节器。电压调节器包括被耦合在电压调节器的输入与电压调节器的输出之间的传递器件，其中电压调节器的输入被耦合到供电轨。电压调节器还包括具有第一输入、第二输入和输出的放大电路，其中第一输入被耦合到参考电路，第二输入经由反馈路径被耦合到电压调节器的输出，并且放大电路的输出被耦合到传递器件的栅极。电压调节器还包括被耦合在供电轨与放大电路之间的第一电流源和被耦合在第一电流源与电压调节器的输出之间的电容器。
附图说明
图1示出了低压差(LDO)调节器的示例。
图2示出了根据本公开的某些方面的由负载电流变化引起的LDO调节器的输出电压的波动的示例。
图3示出了根据本公开的某些方面的具有自适应电流偏置的LDO调节器的示例。
图4示出了根据本公开的某些方面的自适应电流源的示例性实现。
图5示出了根据本公开的某些方面的用于自适应电流偏置的响应时间的示例。
图6示出了根据本公开的某些方面的具有动态电流偏置和自适应电流偏置的LDO调节器。
图7示出了根据本公开的某些方面的用于动态电流偏置的电流源的示例性实现。
图8示出了根据本公开的某些方面的放大电路的示例性实现。
图9示出了根据本公开的某些方面的偏置电路、误差放大器和缓冲器的示例性实现。
图10示出了根据本公开的某些方面的包括LDO调节器的芯片的示例。
图11是示出根据本公开的某些方面的操作电压调节器的方法的流程图。
具体实施方式
下面结合附图阐述的详细描述旨在作为各种配置的描述，而不是旨在表示可以在其中实践本文中描述的概念的唯一配置。详细描述包括用于提供对各种概念的透彻理解的具体细节。然而，对于本领域技术人员来说很清楚的是，这些概念可以在没有这些具体细节的情况下实践。在某些情况下，公知的结构和组件以框图的形式示出，以避免混淆这样的概念。
电压调节器可以用于向电路块提供不同于主供电电压的供电电压和/或将有噪声的供电电压转换为干净的供电电压。
常用的电压调节器是低压差(LDO)调节器，其示例如图1所示。图1所示的示例性LDO调节器110具有被耦合到电压供电轨112的输入105和被耦合到电路块170的输出130。LDO调节器110被配置为将供电轨112上的供电电压VDD转换为LDO调节器110的输出130处的经调节的输出电压Vout。
LDO调节器110包括耦合在LDO调节器110的输入105与输出130之间的传递器件115。在图1中的示例中，传递器件115由p型场效应晶体管(PFET)来实现，该PFET具有被耦合到输入105的源极和被耦合到输出130的漏极。然而，应当理解，在其他实现中，传递器件115可以用另一类型的晶体管(例如，n型场效应晶体管(NFET))来实现。还应当理解，传递器件115可以用并联耦合的多个晶体管来实现。
LDO调节器110还包括放大电路120，放大电路120具有被耦合到传递器件115的栅极的输出126、被耦合到参考电压Vref的第一输入122和通过反馈路径150被耦合到输出130的第二输入124。参考电压Vref可以由带隙参考电路或另一类型的电路提供。LDO调节器110还可以包括被耦合在输出130与接地之间的分压器160。在图1中的示例中，分压器160包括串联耦合在输出130与接地之间的第一反馈电阻器R1和第二反馈电阻器R2。在该示例中，放大电路120的第二输入124被耦合到第一反馈电阻器R1与第二反馈电阻器R2之间的节点165。分压器160被配置为在节点165处生成反馈电压Vfb，该反馈电压Vfb被馈送到放大电路120的第二输入124。反馈电压Vfb与LDO调节器110的输出电压Vout成比例，并且由下式给出：
其中R1是第一反馈电阻器R1的电阻，并且R2是第二反馈电阻器R2的电阻。
在操作中，放大电路120在减小参考电压Vref与反馈电压Vfb之间的差(即，误差)的方向上调整传递器件115的栅极电压。这迫使LDO调节器110的输出电压Vout近似等于以下值：
因此，通过设置反馈电阻器R1和R2的电阻和/或相应地设置参考电压Vref，可以将输出电压Vout设置为期望电压。
输出电压Vout在负载电流ILoad(即，由电路块170汲取的电流)的变化期间表现出波动。在这点上，图2示出了由负载电流ILoad的变化引起的输出电压Vout的波动的示例。在该示例中，负载电流ILoad上升ΔILoad，然后下降ΔILoad。例如，当电路块170从待机状态转变到活动状态，然后从活动状态转变回待机状态时，可以发生这种情况。
如图2所示，负载电流ILoad的上升导致输出电压Vout的下冲210，并且负载电流ILoad的下降导致输出电压Vout的过冲220。期望减少输出电压Vout的下冲和过冲(即，减少输出电压Vout的波动)以确保电路块170的准确性能。
减少输出电压Vout的波动的第一方法是将大的片外电容器耦合到LDO调节器110的输出130以吸收负载电流变化。然而，这种方法增加了面积和成本。第二方法是向放大电路120提供大的恒定偏置电流以增加LDO调节器110的回路带宽，这给予LDO调节器110更快的瞬态响应。更快的瞬态响应允许LDO调节器110快速减少输出电压Vout的波动。然而，大的恒定偏置电流导致更高的功耗。
在另一方法中，LDO调节器110使用自适应电流偏置，其中基于负载电流来调整到放大电路120的偏置电流。在这点上，图3示出了根据某些方面的具有自适应电流偏置的LDO调节器110的示例。在该示例中，LDO调节器110包括被耦合在供电轨112与放大电路120之间的电流源310，其中电流源310被配置为向放大电路120提供偏置电流。电流源310还被耦合到传递器件115的栅极。电流源310被配置为从传递器件115的栅极电压来感测负载电流，并且基于感测到的负载电流来调节到放大电路120的偏置电流。在某些方面，电流源310被配置为在感测到的负载电流增加时增加偏置电流，并且在感测到的负载电流减小时减小偏置电流。通过在感测到的负载电流较高(即，较重)时增加偏置电流，电流源310在感测到的负载电流较高时增加LDO调节器110的回路带宽(并且因此减少了瞬态响应时间)。
图4示出了根据某些方面的电流源310的示例性实现。在该示例中，电流源310包括被耦合在供电轨112与放大电路120之间的晶体管410。在图4中的示例中，晶体管410用PFET来实现，该PFET具有被耦合到供电轨112的源极和被耦合到放大电路120的漏极。然而，应当理解，在其他实现中，晶体管410可以用另一类型的晶体管来实现。还应当理解，晶体管410可以包括被耦合在供电轨112与放大电路120之间的多个晶体管。在该示例中，晶体管410的栅极被耦合到传递器件115的栅极，这允许晶体管410从传递器件115的栅极电压来感测负载电流并且基于感测到的负载电流来调整偏置电流。
通过消除对第一方法中使用的大的片外电容器的需要，自适应电流偏置比第一方法更有利。此外，当感测到的负载电流较轻时，自适应电流偏置减小偏置电流，例如，当电路块170处于待机状态时，可以发生这种情况。与使用大的恒定偏置电流的第二方法相比，在轻负载电流期间减小偏置电流降低了功耗。
然而，自适应电流偏置可能无法提供由从轻负载到重负载的负载电流变化引起的电压下冲的充分减少。这方面的一个示例在图5中示出，图5示出了偏置电流IBias和负载电流ILoad的示例。在该示例中，负载电流ILoad在时间T1处上升并且在时间T2处下降。
在时间T1之前，负载电流ILoad较低(即，较轻)。结果，偏置电流IBias也较低，这减小了LDO调节器110的回路带宽(并且因此增加了瞬态响应时间)。在时间T1，负载电流ILoad上升，导致输出电压Vout中的电压下冲(例如，下冲210)。如图5所示，在电压下冲开始时，偏置电流IBias最初较低，因此LDO调节器110的回路带宽最初较小。这是因为，电流源310从传递器件115的栅极电压来感测负载电流ILoad的变化。由于栅极电压对负载电流ILoad变化的响应受到LDO调节器110的回路带宽(其最初较小)的限制，因此在负载电流ILoad的上升与偏置电流IBias的增加之间存在相对经长的延迟TDelay。LDO调节器110的初始较小回路带宽(以及因此初始较慢瞬态响应)可能导致较大输出电压下冲。
在时间T2，负载电流ILoad下降，导致输出电压Vout中的电压过冲(例如，过冲220)。如图5所示，在电压过冲开始时，偏置电流IBias最初较高，因此LDO调节器110的回路带宽最初较大。结果，LDO调节器110可以快速响应于负载电流ILoad的下降，并且因此显著地减少电压过冲。
因此，虽然自适应电流偏置显著地减少了电压过冲，但当负载电流ILoad从轻负载变为重负载时，由于LDO调节器110的初始较小回路带宽，自适应电流偏置可能无法提供电压下冲的充分减少。
为了解决这一问题，本公开的各方面提供了动态电流偏置，以减少由从轻负载到重负载的负载电流ILOAD变化引起的输出电压Vout的下冲，如下面进一步讨论的。根据本公开的各方面的动态电流偏置可以与自适应电流偏置结合使用，或者可以在没有自适应电流偏置的情况下使用。
图6示出了根据某些方面的具有动态电流偏置的LDO调节器110的示例。在该示例中，LDO调节器110还包括上面讨论的用于自适应电流偏置的电流源310。然而，应当理解，电流源310在一些实现中可以省略。
在该示例中，LDO调节器110还包括用于提供动态电流偏置的偏置电流源610和反馈电容器615。在以下讨论中，偏置电流源610称为第一偏置电流源，并且偏置电流源310称为第二偏置电流源。
第一电流源610被耦合在供电轨112与放大电路120之间，其中第一电流源610被配置为向放大电路120提供偏置电流。反馈电容器615被耦合在第一电流源610与LDO调节器110的输出130之间。因此，第一偏置电流源610经由反馈电容器615被电容耦合到LDO调节器110的输出130。电容耦合将电压下冲期间输出电压Vout中的瞬态电压降耦合到第一偏置电流源610。这允许第一偏置电流源610检测由从轻负载到重负载的负载电流ILoad变化引起的输出电压Vout中的瞬态电压降。在某些方面，瞬态电压降可以具有在10纳秒到1微秒之间的持续时间。由于第一偏置电流源610通过反馈电容器615被电容耦合到LDO调节器110的输出130，第一偏置电流源610可以快速检测输出电压Vout中的瞬态电压降，这不受以上讨论的LDO调节器110的初始较小回路带宽的限制。相反，因为第二电流源310从传递器件115的栅极电压来检测负载电流的增加，因此自适应电流偏置的响应时间受到LDO调节器110的回路带宽(其最初较小)的限制。
响应于输出电压Vout中的检测到的瞬态电压降，第一电流源610提升(即，增加)到放大电路120的偏置电流。提升的偏置电流增加了LDO调节器110的回路带宽(即，减少了瞬态响应时间)，这允许LDO调节器110快速响应于电压下冲并且因此减少电压下冲。
因此，通过响应于输出电压Vout的瞬态下降而快速提升到放大电路120的偏置电流，第一偏置电流源610和反馈电容器615为LDO调节器110提供对电压下冲的快速瞬态响应。自适应电流偏置在电压下冲期间也可以是有帮助的。这是因为，在从轻负载电流到重负载电流的转变期间，随着负载电流的增加，自适应偏置有助于提升回路带宽。
在图6所示的示例中，动态电流偏置与自适应电流偏置相结合使用。在该示例中，动态电流偏置可以用于减少由从轻负载到重负载的负载电流变化引起的电压下冲，并且自适应电流偏置可以用于减少由从重负载到轻负载的负载电流变化引起的电压过冲。然而，应当理解，在一些实现中，动态电流偏置可以在没有自适应电流偏置的情况下使用(例如，对于其中电压过冲不是问题或者电压过冲通过另一技术被减轻的情况)。在这些实现中，第二电流源310可以省略。
图7示出了根据某些方面的第一电流源610的示例性实现。在该示例中，第一电流源610包括被耦合在供电轨112与放大电路120之间的晶体管710。在图7中的示例中，晶体管710由PFET来实现，该PFET具有被耦合到供电轨112的源极和被耦合到放大电路120的漏极。然而，应当理解，在其他实现中，晶体管710可以用另一类型的晶体管来实现。还应当理解，晶体管710可以包括被耦合在供电轨112与放大电路120之间的多个晶体管。此外，在该示例中，第二电流源310用上面参考图4讨论的晶体管410来实现。
在图7中的示例中，LDO调节器110还包括被耦合到晶体管710的栅极的电压偏置电路725。在该示例中，电压偏置电路725被配置为生成DC偏置电压Vb，该DC偏置电压Vb被施加到晶体管710的栅极以偏置晶体管710的栅极。
在该示例中，反馈电容器615被耦合在晶体管710的栅极与LDO调节器110的输出130之间。因此，晶体管710的栅极经由反馈电容器615被电容耦合到LDO调节器110的输出130。电容耦合将输出电压Vout中的瞬态电压降耦合到晶体管710的栅极，同时阻断来自LDO调节器110的输出130的偏置电压Vb。通过反馈电容器615被耦合到晶体管710的栅极的瞬态电压降导致晶体管710的栅极电压从偏置电压Vb降低。栅极电压的降低导致晶体管710(在该示例中用PFET来实现)增加到放大电路120的偏置电流。因此，晶体管710响应于由从轻负载到重负载的负载电流转变引起的LDO调节器110的输出130处的瞬态电压降而增加到放大电路120的偏置电流。
图8示出了根据本公开的某些方面的放大电路120的示例性实现。在该示例中，放大电路120包括误差放大器(error amplifier)820和输出缓冲器830。误差放大器820被配置为为放大电路120提供高增益并且可以具有高输出阻抗。误差放大器820可以用共源共栅放大器或另一类型的放大器来实现。输出缓冲器830被配置为在放大电路120的输出126处提供低输出阻抗以驱动传递器件115的栅极。输出缓冲器830可以用源跟随器或另一类型的缓冲器电路来实现。
在图8中的示例中，误差放大器820具有被耦合到参考电压Vref的第一输入822(例如，负输入)、通过反馈路径150被耦合到输出130的第二输入824(例如，正输入)、以及输出826。输出缓冲器830具有被耦合到误差放大器820的输出826的输入832和被耦合到传递器件115的栅极的输出834。
在图8中的示例中，图7所示的晶体管410包括被耦合在供电轨112与误差放大器820之间的第一晶体管410-1和被耦合在供电轨112与输出缓冲器830之间的第二晶体管410-2。在该示例中，第一晶体管410-1用PFET来实现，该PFET具有被耦合到供电轨112的源极和被耦合到误差放大器820的漏极，并且第二晶体管410-2用PFET来实现，该PFET具有被耦合到供电轨112的源极和被耦合到输出缓冲器830的漏极。然而，应当理解，在其他实现中，晶体管410-1和410-2中的每一者可以用另一类型的晶体管来实现。晶体管410-1和410-2中的每一者的栅极被耦合到传递器件115的栅极，以从传递器件115的栅极电压来感测负载电流。响应于感测到的负载电流的增加，第一晶体管410-1增加到误差放大器820的偏置电流并且第二晶体管410-2增加到输出缓冲器830的偏置电流。因此，在该示例中，第一晶体管410-1为误差放大器820提供自适应电流偏置，并且第二晶体管410-2为输出缓冲器830提供自适应电流偏置。
在图8中的示例中，图7所示的晶体管710包括被耦合在供电轨112与误差放大器820之间的第一晶体管710-1和被耦合在供电轨112与输出缓冲器830之间的第二晶体管710-2。在图8中的示例中，第一晶体管710-1用PFET来实现，该PFET具有被耦合到供电轨112的源极和被耦合到误差放大器820的漏极，并且第二晶体管710-2用PFET来实现，该PFET具有被耦合到供电轨112的源极和被耦合到输出缓冲器830的漏极。然而，应当理解，在其他实现中，晶体管710-1和710-2中的每一者可以用另一类型的晶体管来实现。在该示例中，电压偏置电路725被耦合到晶体管710-1和710-2中的每一者的栅极以偏置晶体管710-1和710-2的栅极。
反馈电容器615被耦合在输出130与晶体管710-1和710-2中的每一者的栅极之间。因此，晶体管710-1和710-2中的每一者的栅极经由反馈电容器615被电容耦合到输出130。电容耦合将电压下冲期间输出电压Vout中的瞬态电压降耦合到晶体管710-1和710-2的栅极。响应于瞬态电压降，第一晶体管710-1提升(即，增加)到误差放大器820的偏置电流，并且第二晶体管710-2提升(即，增加)到输出缓冲器830的偏置电流。因此，在该示例中，第一晶体管710-1为误差放大器820提供动态电流偏置，并且第二晶体管710-2为输出缓冲器830提供动态电流偏置。
图9示出了根据某些方面的偏置电路725、误差放大器820和输出缓冲器830的示例性实现。在该示例中，偏置电路725包括晶体管910(例如，PFET)和电阻器912。晶体管910的源极被耦合到供电轨112，并且晶体管910的漏极和栅极被耦合(即，绑定)在一起。电阻器912被耦合在晶体管910的漏极与接地之间。在该示例中，在晶体管910的栅极处生成偏置电压Vb。
误差放大器820包括第一输入晶体管920和第二输入晶体管922。第一输入晶体管920的栅极被耦合到误差放大器820的第一输入822，并且第二输入晶体管922的栅极被耦合到误差放大器820的第二输入824。因此，参考电压Vref被施加到第一输入晶体管920的栅极，并且反馈电压Vfb被施加到第二输入晶体管922的栅极。在图9中的示例中，输入晶体管920和922中的每一者用PFET来实现。然而，应当理解，输入晶体管920和922中的每一者可以用另一类型的晶体管(例如，NFET)来实现。
误差放大器820还包括晶体管924、926、930、932、934、940、942和944。晶体管924和934以电流镜配置耦合，其中晶体管924的漏极被耦合到第一输入晶体管920的漏极，并且晶体管924的栅极被耦合到晶体管934的栅极和晶体管924的漏极。晶体管924和934的源极被耦合到接地。晶体管932的源极被耦合到晶体管934的漏极，并且晶体管932的栅极被偏置电压Vcas偏置。晶体管930和940以电流镜配置耦合，其中晶体管930的漏极被耦合到晶体管932的漏极，并且晶体管930的栅极被耦合到晶体管940的栅极和晶体管930的漏极。晶体管940的漏极被耦合到误差放大器820的输出826。
晶体管926和944以电流镜配置耦合，其中晶体管926的漏极被耦合到第二输入晶体管922的漏极，并且晶体管926的栅极被耦合到晶体管944的栅极和晶体管926的漏极。晶体管926和944的源极被耦合到接地。晶体管942的源极被耦合到晶体管944的漏极，晶体管942栅极被偏置电压Vcas偏置，并且晶体管942的漏极被耦合到误差放大器820的输出826。
在操作中，来自第一输入晶体管920的电流流过晶体管924，并且在晶体管934的漏极处被镜像。晶体管934的电流流过晶体管932和晶体管930，并且在晶体管940的漏极处被镜像，晶体管940被耦合到输出826。来自第二输入晶体管922的电流流过晶体管926，并且在晶体管944的漏极处被镜像。晶体管944的电流流过晶体管942，晶体管942被耦合到输出826。在该示例中，晶体管942以级联配置被耦合到晶体管944，这增加了误差放大器820的输出阻抗和增益。
在该示例中，根据某些方面，LDO调节器110包括被配置为生成偏置电压Vcas的偏置生成电路915。偏置生成电路915包括偏置晶体管914、电阻器Rb和电容器Cb。电阻器Rb和电容器Cb被并联耦合在节点916与节点918之间，其中在节点916处生成有偏置电压Vcas。晶体管914的漏极被耦合到节点918和晶体管914的栅极，并且晶体管914的源极被耦合到接地。节点916被耦合到放大器820的偏置输入935，放大器820被耦合到晶体管932和942的栅极。在该示例中，电阻器Rb的电阻用于设置晶体管932的栅极与晶体管934的栅极之间的电压差和晶体管942的栅极与晶体管944的栅极之间的电压差。电容器Cb有助于确保该电压差在不同自适应偏置下被保持近似恒定。
在该示例中，误差放大器820还包括被耦合在输出130与晶体管944的漏极之间的电容器Cm。电容器Cm起到米勒补偿电容器的作用以用于稳定性并且在瞬态响应期间增强回路带宽。
在该示例中，输出缓冲器830包括晶体管950、952、954和956。晶体管954的栅极被耦合到输出缓冲器830的输入832，并且晶体管954的源极被耦合到输出缓冲器830的输出834。如下面进一步讨论的，晶体管954被配置为源极跟随器以向缓冲器830提供低输出阻抗。
晶体管950和952以电流镜配置耦合，其中晶体管950的栅极被耦合到晶体管952的栅极和晶体管950的漏极。晶体管950和952的源极被耦合到接地。晶体管952的漏极被耦合到晶体管954的漏极。如下面进一步讨论的，晶体管950接收偏置电流，该偏置电流在晶体管952的漏极处被镜像。
晶体管956的栅极被耦合到晶体管954的漏极，晶体管956的漏极被耦合到缓冲器830的输出834，并且晶体管956的源极被耦合到接地。在该示例中，晶体管956与晶体管954以超级源极跟随器配置耦合，以进一步减小(即，衰减)缓冲器830的输出阻抗。超级源极跟随器配置将输出阻抗减小到1/(gm1*gm2*ro1)，其中gm1是晶体管954的跨导，gm2是晶体管956的跨导，并且ro1是晶体管954的阻抗。应当理解，晶体管952和956在一些实现中可以省略。对于其中晶体管952和956被省略的实现，缓冲器830的输出阻抗近似为1/gm1。
在图9中的示例中，图7中的晶体管410包括被耦合在供电轨112与晶体管914的漏极之间的第一晶体管410-1、被耦合在供电轨112与输入晶体管920和922的源极之间的第二晶体管410-2、被耦合在供电轨112与晶体管950的漏极之间的第三晶体管410-3、以及被耦合在供电轨112与晶体管954的源极之间的第四晶体管410-4。在该示例中，第一晶体管410-1用PFET来实现，该PFET具有被耦合到供电轨112的源极和被耦合到晶体管914的漏极的漏极，第二晶体管410-2用PFET来实现，该PFET具有被耦合到供电轨112的源极以及被耦合到输入晶体管920和922的源极的漏极，第三晶体管410-3用PFET来实现，该PFET具有被耦合到供电轨112的源极和晶体管950的漏极，并且第四晶体管410-4用PFET来实现，该PFET具有被耦合到供电轨112的源极和被耦合到晶体管954的源极的漏极。然而，应当理解，晶体管410-1至410-4中的每一者在其他实现中可以用另一类型的晶体管来实现。晶体管410-1至410-4中的每一者的栅极被耦合到传递器件115的栅极，以从传递器件115的栅极电压来感测负载电流并且基于感测到的负载电流来调整相应偏置电流。因此，晶体管410-1至410-4为放大电路120提供自适应电流偏置。
在图9中的示例中，图7所示的晶体管710包括被耦合在供电轨112与偏置生成电路915的节点916之间的第一晶体管710-1、被耦合在供电轨112与输入晶体管920和922的源极之间的第二晶体管710-2、被耦合在供电轨112与晶体管950的漏极之间的第三晶体管710-3，以及被耦合在供电轨112与晶体管954的源极之间的第四晶体管710-4。在图9中的示例中，第一晶体管710-1用PFET来实现，该PFET具有被耦合到供电轨112的源极和被耦合到偏置生成电路915的节点916的漏极，第二晶体管710-2用PFET来实现，该PFET具有被耦合到供电轨112的源极以及被耦合到输入晶体管920和922的源极的漏极，第三晶体管710-3用PFET来实现，该PFET具有被耦合到供电轨112的源极和被耦合到晶体管950的漏极的漏极，并且第四晶体管410-4用PFET来实现，该PFET具有被耦合到供电轨112的源极和被耦合到晶体管954的源极的漏极。然而，应当理解，晶体管710-1至710-4中的每一者在其他实现中可以用另一类型的晶体管来实现。在该示例中，电压偏置电路725被耦合到晶体管710-1至710-4中的每一者的栅极以偏置晶体管710-1至710-4的栅极。
反馈电容器615被耦合在输出130与晶体管710-1至710-4中的每一者的栅极之间。因此，晶体管710-1至710-4中的每一者的栅极经由反馈电容器615被电容耦合到输出130。电容耦合将电压下冲期间输出电压Vout中的瞬态电压降耦合到晶体管710-1至710-4的栅极。响应于瞬态电压降，晶体管710-1至710-4中的每一者提升(即，增加)相应偏置电流。因此，在该示例中，晶体管710-1至710-4为放大电路120提供动态电流偏置。
图10示出了根据本公开的某些方面的包括LDO调节器110的芯片1010的示例。LDO调节器110可以使用图6至图9所示的示例性实现中的任何一个来实现。芯片1010包括供电轨112、电路块170、供电焊盘1030、参考电路1040和第二电路块1070。在下面的讨论中，电路块170称为第一电路块170。
在该示例中，供电焊盘1030被耦合到外部电源1020(即，片外电源)。电源1020可以包括电池、电源管理集成电路(PMIC)和/或另一电源。对于其中电源1020包括PMIC的示例，PMIC可以包括被配置为将来自电池的电压转换为供电电压VDD的电压调节器(未示出)。供电焊盘1030可以经由金属线1025(例如，在印刷电路板上)被耦合到电源1020。
供电轨112被耦合到供电焊盘1030。在某些方面，供电轨112被配置为经由供电焊盘1030从电源1020接收供电电压VDD。供电轨112可以包括在芯片1010上的一个或多个金属层。供电轨112还可以包括用于耦合一个或多个金属层的一个或多个过孔和/或一个或多个其他金属互连结构。
在该示例中，LDO调节器110的输入105被耦合到供电轨112，并且LDO调节器110的输出130被耦合到第一电路块170。如上所述，LDO调节器110在输入105处接收供电电压VDD，并且在输出130处根据供电电压VDD生成经调节的输出电压Vout。输出电压Vout被提供给第一电路块170以为第一电路模块170供电。电路块170可以包括焊盘驱动器、逻辑电路(例如，组合逻辑和/或时序逻辑)、处理器、存储器和/或另一类型的电路。
参考电路1040被耦合到LDO调节器110中的放大电路120(图10中未示出)的第一输入122。参考电路1040被配置为生成参考电压Vref并且将参考电压Vref输出到放大电路120的第一输入122。如上所述，LDO调节器100基于参考电压和反馈电压Vfb来调节输出130处的电压。参考电路1040可以用分压器、带隙参考电路或其任何组合来实现。
在该示例中，第二电路块1070被耦合到供电轨112，并且从供电轨112接收供电电压VDD。因此，在该示例中，第一电路块170和第二电路块1070由不同电压供电。更具体地，第一电路块170由LDO调节器110的经调节的输出电压Vout供电，并且第二电路1070由来自供电轨112的电源电压VDD供电。在该示例中，LDO调节器110允许第一电路块170由不同于供电轨112上的供电电压VDD的电压来供电。
图11示出了根据某些方面的操作电压调节器的方法1100。电压调节器(例如，LDO调节器110)包括被耦合在电压调节器的输入与电压调节器的输出之间的传递器件(例如，传递器件115)和被耦合到传递器件的栅极的放大电路(例如，放大电路120)。
在框1110，经由电容器检测电压调节器的输出处的瞬态电压降。电容器可以对应于反馈电容器615。瞬态电压降可以具有在10纳秒到1微秒之间的持续时间。
在框1120，基于检测到的瞬态电压降来增加到放大电路的偏置电流。在一个示例中，电压调节器可以包括被耦合在供电轨(例如，供电轨112)与放大电路之间的晶体管(例如，晶体管710)。在该示例中，增加到放大电路的偏置电流可以包括经由电容器将瞬态电压降电容耦合到晶体管的栅极。在一个示例中，晶体管可以包括PFET，该PFET具有被耦合到供电轨的源极和被耦合到放大电路的漏极。
在以下编号条款中描述了实现示例：
1.一种电压调节器，包括：
传递器件，被耦合在所述电压调节器的输入与所述电压调节器的输出之间；
放大电路，具有第一输入、第二输入和输出，其中所述第一输入被配置为接收参考电压，所述第二输入经由反馈路径被耦合到所述电压调节器的所述输出，并且所述放大电路的所述输出被耦合到所述传递器件的栅极；
第一电流源，被耦合在供电轨与所述放大电路之间；以及
电容器，被耦合在所述第一电流源与所述电压调节器的所述输出之间。
2.根据条款1所述的电压调节器，其中所述第一电流源包括被耦合在所述供电轨与所述放大电路之间的晶体管，其中所述电容器被耦合在所述晶体管的栅极与所述电压调节器的所述输出之间。
3.根据条款2所述的电压调节器，其中所述晶体管包括p型场效应晶体管(PFET)，所述PFET具有被耦合到所述供电轨的源极和被耦合到所述放大电路的漏极。
4.根据条款2或3所述的电压调节器，还包括被耦合到所述晶体管的所述栅极的电压偏置电路。
5.根据条款1至4中任一项所述的电压调节器，还包括被耦合在所述供电轨与所述放大电路之间的第二电流源，其中所述第二电流源被耦合到所述传递器件的所述栅极。
6.根据条款5所述的电压调节器，其中：
所述第一电流源包括被耦合在所述供电轨与所述放大电路之间的第一晶体管，其中所述电容器被耦合在所述第一晶体管的栅极与所述电压调节器的所述输出之间；并且
所述第二电流源包括被耦合在所述供电轨与所述放大电路之间的第二晶体管，其中所述第二晶体管的栅极被耦合到所述传递器件的所述栅极。
7.根据条款6所述的电压调节器，其中：
所述第一晶体管包括第一p型场效应晶体管(PFET)，所述第一PFET具有被耦合到所述供电轨的源极和被耦合到所述放大电路的漏极；并且
所述第二晶体管包括第二PFET，所述第二PFET具有被耦合到所述供电轨的源极和被耦合到所述放大电路的漏极。
8.根据条款6或7所述的电压调节器，还包括被耦合到所述第一晶体管的所述栅极的电压偏置电路。
9.根据条款1至8中任一项所述的电压调节器，其中所述放大电路包括：
放大器，具有被配置为接收所述参考电压的第一输入、经由所述反馈路径被耦合到所述电压调节器的所述输出的第二输入、以及输出；以及
缓冲器，具有被耦合到所述放大器的所述输出的输入和被耦合到所述传递器件的所述栅极的输出。
10.根据条款9所述的电压调节器，其中所述第一电流源包括：
第一晶体管，被耦合在所述供电轨与所述放大器之间，其中所述电容器被耦合在所述第一晶体管的栅极与所述电压调节器的所述输出之间；以及
第二晶体管，被耦合在所述供电轨与所述缓冲器之间，其中所述电容器被耦合在所述第二晶体管的栅极与所述电压调节器的所述输出之间。
11.根据条款10所述的电压调节器，其中：
所述第一晶体管包括第一p型场效应晶体管(PFET)，所述第一PFET具有被耦合到所述供电轨的源极和被耦合到所述放大器的漏极；并且
所述第二晶体管包括第二PFET，所述第二PFET具有被耦合到所述供电轨的源极和被耦合到所述缓冲器的漏极。
12.根据条款10或11所述的电压调节器，还包括被耦合到所述第一晶体管的所述栅极和所述第二晶体管的所述栅极的电压偏置电路。
13.根据条款9至12中任一项所述的电压调节器，还包括被耦合在所述供电轨与所述放大电路之间的第二电流源，其中所述第二电流源被耦合到所述传递器件的所述栅极。
14.根据条款13所述的电压调节器，其中所述第二电流源包括：
第三晶体管，被耦合在所述供电轨与所述放大器之间，其中所述第三晶体管的栅极耦合到所述传递器件的所述栅极；以及
第四晶体管，被耦合在所述供电轨与所述缓冲器之间，其中所述第三晶体管的栅极耦合到所述传递器件的所述栅极。
15.根据条款9至14中任一项所述的电压调节器，其中所述放大器包括级联放大器。
16.根据条款9至15中任一项所述的电压调节器，还包括偏置生成电路，其中所述偏置生成电路包括：
电阻器，被耦合在第一节点与第二节点之间，其中所述第一节点耦合到所述放大器的偏置输入；
电容器，被耦合在所述第一节点与所述第二节点之间；以及
偏置晶体管，具有被耦合到所述第二节点的漏极、被耦合到所述漏极的栅极和被耦合到接地的源极。
17.根据条款16所述的电压调节器，其中所述第一电流源包括：
第一晶体管，被耦合在所述供电轨与所述偏置生成电路的所述第一节点之间，其中所述电容器被耦合在所述第一晶体管的栅极与所述电压调节器的所述输出之间；
第二晶体管，被耦合在所述供电轨与所述放大器之间，其中所述电容器被耦合在所述第二晶体管的栅极与所述电压调节器的所述输出之间；以及
第三晶体管，被耦合在所述供电轨与所述缓冲器之间，其中所述电容器被耦合在所述第三晶体管的栅极与所述电压调节器的所述输出之间。
18.根据条款17所述的电压调节器，还包括被耦合到所述第一晶体管的所述栅极、所述第二晶体管的所述栅极和所述第三晶体管的所述栅极的电压偏置电路。
19.根据条款9至18中任一项所述的电压调节器，其中所述缓冲器包括源极跟随器。
20.一种操作电压调节器的方法，其中所述电压调节器包括被耦合在所述电压调节器的输入与所述电压调节器的输出之间的传递器件、以及被耦合到所述传递器件的栅极的放大电路，所述方法包括：
经由电容器检测所述电压调节器的所述输出处的瞬态电压降；以及
基于检测到的所述瞬态电压降来增加到所述放大电路的偏置电流。
21.根据条款20所述的方法，其中：
所述电压调节器包括被耦合在供电轨与所述放大电路之间的晶体管；并且
基于所述瞬态电压降来增加到所述放大电路的所述偏置电流包括经由所述电容器将所述瞬态电压降电容耦合到所述晶体管的栅极。
22.根据条款21所述的方法，其中所述晶体管包括第一p型场效应晶体管(PFET)，所述第一PFET具有被耦合到所述供电轨的源极和被耦合到所述放大电路的漏极。
23.根据条款20至22中任一项所述的方法，还包括：
检测所述传递器件的栅极电压；以及
基于检测到的所述栅极电压来调整到所述放大电路的所述偏置电流。
24.根据条款23所述的方法，其中：
所述电压调节器包括被耦合在供电轨与所述放大电路之间的第一晶体管；
基于所述瞬态电压降来增加到所述放大电路的所述偏置电流包括经由所述电容器将所述瞬态电压降电容耦合到所述第一晶体管的栅极；
所述电压调节器包括被耦合在所述供电轨与所述放大电路之间的第二晶体管；并且
基于检测到的所述栅极电压来调整到所述放大电路的所述偏置电流：包括将所述第二晶体管的栅极耦合到所述传递器件的所述栅极。
25.一种芯片，包括：
焊盘；
供电轨，被耦合到所述焊盘；
参考电路，被配置为生成参考电压；以及
电压调节器，包括：
传递器件，被耦合在所述电压调节器的输入与所述电压调节器的输出之间，其中所述电压调压器的所述输入被耦合到所述供电轨；
放大电路，具有第一输入、第二输入和输出，其中所述第一输入被耦合到所述参考电路，所述第二输入经由反馈路径被耦合到所述电压调节器的所述输出，并且所述放大电路的所述输出耦合到所述传递器件的栅极；
第一电流源，被耦合在所述供电轨与所述放大电路之间；以及
电容器，被耦合在所述第一电流源与所述电压调节器的所述输出之间。
26.根据条款25所述的芯片，其中所述第一电流源包括被耦合在所述供电轨与所述放大电路之间的晶体管，其中所述电容器被耦合在所述晶体管的栅极与所述电压调节器的所述输出之间。
27.根据条款26所述的芯片，还包括被耦合到所述晶体管的所述栅极的电压偏置电路。
28.根据条款25至27中任一项所述的芯片，还包括被耦合在所述供电轨与所述放大电路之间的第二电流源，其中所述第二电流源被耦合到所述传递器件的所述栅极。
29.根据条款28所述的芯片，其中：
所述第一电流源包括被耦合在所述供电轨与所述放大电路之间的第一晶体管，其中所述电容器被耦合在所述第一晶体管的栅极与所述电压调节器的所述输出之间；并且
所述第二电流源包括被耦合在所述供电轨与所述放大电路之间的第二晶体管，其中所述第二晶体管的栅极被耦合到所述传递器件的所述栅极。
30.根据条款29所述的芯片，其中：
所述第一晶体管包括第一p型场效应晶体管(PFET)，所述第一PFET具有被耦合到所述供电轨的源极和被耦合到所述放大电路的漏极；并且
所述第二晶体管包括第二PFET，所述第二PFET具有被耦合到所述供电轨的源极和被耦合到所述放大电路的漏极。
本文中使用诸如“第一”、“第二”等名称对元素的任何引用通常不会限制这些元素的数量或顺序。相反，这些名称在本文中被用作区分两个或更多个元素或元素实例的方便方式。因此，对第一元素和第二元素的引用并不表示只能使用两个元素，或者第一元素必须在第二元素之前。
在本公开中，“示例性”一词用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何实现或方面不一定被解释为优于本公开的其他方面。同样，术语“方面”并不要求本公开的所有方面包括所讨论的特征、优点或操作模式。本文中使用的术语“近似”是指在所述值或属性的10％以内(即，在所述值或属性的90％至110％之间)。
提供本公开的先前描述是为了使得本领域任何技术人员能够制作或使用本公开。对本领域技术人员来说，对本公开的各种修改将是很清楚的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可以应用于其他变化。因此，本公开不旨在局限于本文中描述的示例，而是应当符合与本文中公开的原理和新颖特征相一致的最宽范围。

Claims (30)

1.一种电压调节器，包括：
传递器件，被耦合在所述电压调节器的输入与所述电压调节器的输出之间；
放大电路，具有第一输入、第二输入和输出，其中所述第一输入被配置为接收参考电压，所述第二输入经由反馈路径被耦合到所述电压调节器的所述输出，并且所述放大电路的所述输出被耦合到所述传递器件的栅极；
第一电流源，被耦合在供电轨与所述放大电路之间；以及
电容器，被耦合在所述第一电流源与所述电压调节器的所述输出之间。
2.根据权利要求1所述的电压调节器，其中所述第一电流源包括被耦合在所述供电轨与所述放大电路之间的晶体管，其中所述电容器被耦合在所述晶体管的栅极与所述电压调节器的所述输出之间。
3.根据权利要求2所述的电压调节器，其中所述晶体管包括p型场效应晶体管(PFET)，所述PFET具有被耦合到所述供电轨的源极和被耦合到所述放大电路的漏极。
4.根据权利要求2所述的电压调节器，还包括被耦合到所述晶体管的所述栅极的电压偏置电路。
5.根据权利要求1所述的电压调节器，还包括被耦合在所述供电轨与所述放大电路之间的第二电流源，其中所述第二电流源被耦合到所述传递器件的所述栅极。
6.根据权利要求5所述的电压调节器，其中：
所述第一电流源包括被耦合在所述供电轨与所述放大电路之间的第一晶体管，其中所述电容器被耦合在所述第一晶体管的栅极与所述电压调节器的所述输出之间；并且
所述第二电流源包括被耦合在所述供电轨与所述放大电路之间的第二晶体管，其中所述第二晶体管的栅极被耦合到所述传递器件的所述栅极。
7.根据权利要求6所述的电压调节器，其中：
所述第一晶体管包括第一p型场效应晶体管(PFET)，所述第一PFET具有被耦合到所述供电轨的源极和被耦合到所述放大电路的漏极；并且
所述第二晶体管包括第二PFET，所述第二PFET具有被耦合到所述供电轨的源极和被耦合到所述放大电路的漏极。
8.根据权利要求6所述的电压调节器，还包括被耦合到所述第一晶体管的所述栅极的电压偏置电路。
9.根据权利要求1所述的电压调节器，其中所述放大电路包括：
放大器，具有被配置为接收所述参考电压的第一输入、经由所述反馈路径被耦合到所述电压调节器的所述输出的第二输入、以及输出；以及
缓冲器，具有被耦合到所述放大器的所述输出的输入和被耦合到所述传递器件的所述栅极的输出。
10.根据权利要求9所述的电压调节器，其中所述第一电流源包括：
第一晶体管，被耦合在所述供电轨与所述放大器之间，其中所述电容器被耦合在所述第一晶体管的栅极与所述电压调节器的所述输出之间；以及
第二晶体管，被耦合在所述供电轨与所述缓冲器之间，其中所述电容器被耦合在所述第二晶体管的栅极与所述电压调节器的所述输出之间。
11.根据权利要求10所述的电压调节器，其中：
所述第一晶体管包括第一p型场效应晶体管(PFET)，所述第一PFET具有被耦合到所述供电轨的源极和被耦合到所述放大器的漏极；并且
所述第二晶体管包括第二PFET，所述第二PFET具有被耦合到所述供电轨的源极和被耦合到所述缓冲器的漏极。
12.根据权利要求10所述的电压调节器，还包括被耦合到所述第一晶体管的所述栅极和所述第二晶体管的所述栅极的电压偏置电路。
13.根据权利要求10所述的电压调节器，还包括被耦合在所述供电轨与所述放大电路之间的第二电流源，其中所述第二电流源被耦合到所述传递器件的所述栅极。
14.根据权利要求13所述的电压调节器，其中所述第二电流源包括：
第三晶体管，被耦合在所述供电轨与所述放大器之间，其中所述第三晶体管的栅极被耦合到所述传递器件的所述栅极；以及
第四晶体管，被耦合在所述供电轨与所述缓冲器之间，其中所述第三晶体管的栅极被耦合到所述传递器件的所述栅极。
15.根据权利要求9所述的电压调节器，其中所述放大器包括级联放大器。
16.根据权利要求9所述的电压调节器，还包括偏置生成电路，其中所述偏置生成电路包括：
电阻器，被耦合在第一节点与第二节点之间，其中所述第一节点被耦合到所述放大器的偏置输入；
电容器，被耦合在所述第一节点与所述第二节点之间；以及
偏置晶体管，具有被耦合到所述第二节点的漏极、被耦合到所述漏极的栅极和被耦合到接地的源极。
17.根据权利要求16所述的电压调节器，其中所述第一电流源包括：
第一晶体管，被耦合在所述供电轨与所述偏置生成电路的所述第一节点之间，其中所述电容器被耦合在所述第一晶体管的栅极与所述电压调节器的所述输出之间；
第二晶体管，被耦合在所述供电轨与所述放大器之间，其中所述电容器被耦合在所述第二晶体管的栅极与所述电压调节器的所述输出之间；以及
第三晶体管，被耦合在所述供电轨与所述缓冲器之间，其中所述电容器被耦合在所述第三晶体管的栅极与所述电压调节器的所述输出之间。
18.根据权利要求17所述的电压调节器，还包括被耦合到所述第一晶体管的所述栅极、所述第二晶体管的所述栅极和所述第三晶体管的所述栅极的电压偏置电路。
19.根据权利要求9所述的电压调节器，其中所述缓冲器包括源极跟随器。
20.一种操作电压调节器的方法，其中所述电压调节器包括被耦合在所述电压调节器的输入与所述电压调节器的输出之间的传递器件和被耦合到所述传递器件的栅极的放大电路，所述方法包括：
经由电容器检测所述电压调节器的所述输出处的瞬态电压降；以及
基于检测到的所述瞬态电压降来增加到所述放大电路的偏置电流。
21.根据权利要求20所述的方法，其中：
所述电压调节器包括被耦合在供电轨与所述放大电路之间的晶体管；并且
基于所述瞬态电压降来增加到所述放大电路的所述偏置电流包括：经由所述电容器将所述瞬态电压降电容耦合到所述晶体管的栅极。
22.根据权利要求21所述的方法，其中所述晶体管包括第一p型场效应晶体管(PFET)，所述第一PFET具有被耦合到所述供电轨的源极和被耦合到所述放大电路的漏极。
23.根据权利要求20所述的方法，还包括：
检测所述传递器件的栅极电压；以及
基于检测到的所述栅极电压来调整到所述放大电路的所述偏置电流。
24.根据权利要求23所述的方法，其中：
所述电压调节器包括被耦合在供电轨与所述放大电路之间的第一晶体管；
基于所述瞬态电压降来增加到所述放大电路的所述偏置电流包括：经由所述电容器将所述瞬态电压降电容耦合到所述第一晶体管的栅极；
所述电压调节器包括被耦合在所述供电轨与所述放大电路之间的第二晶体管；并且
基于检测到的所述栅极电压来调整到所述放大电路的所述偏置电流包括：将所述第二晶体管的栅极耦合到所述传递器件的所述栅极。
25.一种芯片，包括：
焊盘；
供电轨，被耦合到所述焊盘；
参考电路，被配置为生成参考电压；以及
电压调节器，包括：
传递器件，被耦合在所述电压调节器的输入与所述电压调节器的输出之间，其中所述电压调压器的所述输入被耦合到所述供电轨；
放大电路，具有第一输入、第二输入和输出，其中所述第一输入被耦合到所述参考电路，所述第二输入经由反馈路径被耦合到所述电压调节器的所述输出，并且所述放大电路的所述输出被耦合到所述传递器件的栅极；
第一电流源，被耦合在所述供电轨与所述放大电路之间；以及
电容器，被耦合在所述第一电流源与所述电压调节器的所述输出之间。
26.根据权利要求25所述的芯片，其中所述第一电流源包括被耦合在所述供电轨与所述放大电路之间的晶体管，其中所述电容器被耦合在所述晶体管的栅极与所述电压调节器的所述输出之间。
27.根据权利要求26所述的芯片，还包括被耦合到所述晶体管的所述栅极的电压偏置电路。
28.根据权利要求25所述的芯片，还包括被耦合在所述供电轨与所述放大电路之间的第二电流源，其中所述第二电流源被耦合到所述传递器件的所述栅极。
29.根据权利要求28所述的芯片，其中：
所述第一电流源包括被耦合在所述供电轨与所述放大电路之间的第一晶体管，其中所述电容器被耦合在所述第一晶体管的栅极与所述电压调节器的所述输出之间；并且
所述第二电流源包括被耦合在所述供电轨与所述放大电路之间的第二晶体管，其中所述第二晶体管的栅极被耦合到所述传递器件的所述栅极。
30.根据权利要求29所述的芯片，其中：
所述第一晶体管包括第一p型场效应晶体管(PFET)，所述第一PFET具有被耦合到所述供电轨的源极和被耦合到所述放大电路的漏极；并且
所述第二晶体管包括第二PFET，所述第二PFET具有被耦合到所述供电轨的源极和被耦合到所述放大电路的漏极。
CN202280008392.9A 2021-01-21 2022-01-07 具有快速瞬态响应的低功率电压调节器 Pending CN116635809A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/154,865 2021-01-21
US17/154,865 US11480985B2 (en) 2021-01-21 2021-01-21 Low-power voltage regulator with fast transient response
PCT/US2022/011712 WO2022159292A1 (en) 2021-01-21 2022-01-07 Low-power voltage regulator with fast transient response

Publications (1)

Publication Number Publication Date
CN116635809A true CN116635809A (zh) 2023-08-22

Family

ID=80123163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280008392.9A Pending CN116635809A (zh) 2021-01-21 2022-01-07 具有快速瞬态响应的低功率电压调节器

Country Status (8)

Country Link
US (1) US11480985B2 (zh)
EP (1) EP4281840A1 (zh)
JP (1) JP7448729B2 (zh)
KR (1) KR102646473B1 (zh)
CN (1) CN116635809A (zh)
BR (1) BR112023013787A2 (zh)
TW (1) TW202234194A (zh)
WO (1) WO2022159292A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10795391B2 (en) * 2015-09-04 2020-10-06 Texas Instruments Incorporated Voltage regulator wake-up
DE102019215494A1 (de) * 2019-10-09 2021-04-15 Dialog Semiconductor (Uk) Limited Festkörperschaltung
US12001233B2 (en) * 2021-06-03 2024-06-04 Micron Technology, Inc. Balancing current consumption between different voltage sources
JP2023013178A (ja) * 2021-07-15 2023-01-26 株式会社東芝 定電圧回路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4010893B2 (ja) 2002-07-08 2007-11-21 ローム株式会社 電流制限機能付き安定化電源装置
US7982448B1 (en) 2006-12-22 2011-07-19 Cypress Semiconductor Corporation Circuit and method for reducing overshoots in adaptively biased voltage regulators
TWI371671B (en) 2008-03-19 2012-09-01 Raydium Semiconductor Corp Power management circuit and method of frequency compensation thereof
JP6038516B2 (ja) 2011-09-15 2016-12-07 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
US8716993B2 (en) 2011-11-08 2014-05-06 Semiconductor Components Industries, Llc Low dropout voltage regulator including a bias control circuit
US8922179B2 (en) * 2011-12-12 2014-12-30 Semiconductor Components Industries, Llc Adaptive bias for low power low dropout voltage regulators
EP2857922A1 (en) 2013-10-07 2015-04-08 Dialog Semiconductor GmbH Circuits and method for controlling transient fault conditions in a low dropout voltage regulator
US9195248B2 (en) 2013-12-19 2015-11-24 Infineon Technologies Ag Fast transient response voltage regulator
CN108885474B (zh) * 2016-03-25 2020-05-19 松下知识产权经营株式会社 调节器电路
US10534386B2 (en) * 2016-11-29 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Low-dropout voltage regulator circuit
GB2557224A (en) 2016-11-30 2018-06-20 Nordic Semiconductor Asa Voltage regulator
CN108459644B (zh) * 2017-02-20 2020-10-20 旺宏电子股份有限公司 低压差稳压装置及其操作方法
US11009901B2 (en) * 2017-11-15 2021-05-18 Qualcomm Incorporated Methods and apparatus for voltage regulation using output sense current
CN209980116U (zh) * 2019-05-10 2020-01-21 深圳市汇春科技股份有限公司 低压差线性稳压器过冲消除电路、下冲消除电路和芯片
US11086343B2 (en) * 2019-11-20 2021-08-10 Winbond Electronics Corp. On-chip active LDO regulator with wake-up time improvement
WO2021133162A1 (en) * 2019-12-24 2021-07-01 Mimos Berhad An overshoot protection circuit and its method thereof
US11209850B2 (en) * 2020-02-14 2021-12-28 Elite Semiconductor Memory Technology Inc. Termination voltage regulation apparatus with transient response enhancement
US10938381B1 (en) * 2020-04-24 2021-03-02 Qualcomm Incorporated Area efficient slew-rate controlled driver

Also Published As

Publication number Publication date
JP7448729B2 (ja) 2024-03-12
JP2023551588A (ja) 2023-12-08
KR102646473B1 (ko) 2024-03-11
US11480985B2 (en) 2022-10-25
TW202234194A (zh) 2022-09-01
KR20230113823A (ko) 2023-08-01
BR112023013787A2 (pt) 2023-10-24
EP4281840A1 (en) 2023-11-29
WO2022159292A1 (en) 2022-07-28
US20220229455A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
KR102646473B1 (ko) 빠른 과도 응답을 갖는 저전력 전압 조정기
US9274537B2 (en) Regulator circuit
US6819165B2 (en) Voltage regulator with dynamically boosted bias current
EP2555076B1 (en) Voltage regulator with charge pump
US8129966B2 (en) Voltage regulator circuit and control method therefor
US7397226B1 (en) Low noise, low power, fast startup, and low drop-out voltage regulator
TWI431453B (zh) 低壓差穩壓器及調節方法
US10248145B2 (en) Voltage regulator with drive voltage dependent on reference voltage
US20060192538A1 (en) Low drop-out voltage regulator with enhanced frequency compensation
JP2004005670A (ja) 電流帰還増幅器および複合帰還ループを有する低ドロップアウト調整器
US8710809B2 (en) Voltage regulator structure that is operationally stable for both low and high capacitive loads
JP6807816B2 (ja) 電源回路
US20080191792A1 (en) Voltage generating circuit
JP6038100B2 (ja) 半導体集積回路
US8129967B2 (en) Voltage regulator with self-adaptive loop
CN211827060U (zh) 一种缓冲器及稳压器
US10969810B2 (en) Voltage regulator with virtual zero quiescent current
TWI408528B (zh) 調節電壓的方法及其電路
US7196505B2 (en) Device and method for low-power fast-response voltage regulator with improved power supply range
US20230367344A1 (en) Low-dropout voltage regulator with split-buffer stage
CN116610177A (zh) 低压差稳压电路、驱动方法及电子设备
TW200521643A (en) Voltage regulator apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination