CN116631854A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN116631854A
CN116631854A CN202310471059.8A CN202310471059A CN116631854A CN 116631854 A CN116631854 A CN 116631854A CN 202310471059 A CN202310471059 A CN 202310471059A CN 116631854 A CN116631854 A CN 116631854A
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
photoresist
edge
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310471059.8A
Other languages
English (en)
Inventor
韩继武
周闻天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202310471059.8A priority Critical patent/CN116631854A/zh
Publication of CN116631854A publication Critical patent/CN116631854A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种半导体结构的形成方法，其可以先在半导体衬底的表面的中间区域上自下而上依次形成衬垫氧化层和第一硬掩膜层，同时暴露出所述半导体衬底的边缘区域所对应的表面，然后，在利用局部氧化工艺，在所述暴露出的所述半导体衬底的边缘区域上形成边缘保护物层(即二氧化硅)，之后，在对边缘区域形成有所述二氧化硅的边缘保护物层的半导体衬底进行后续的沟槽刻蚀、清洗等工艺，以通过将半导体衬底的边缘区域(晶边)的硅材料先转变成在后续沟槽刻蚀过程中不会被刻蚀的氧化硅之后，再对其进行刻蚀工艺，从而起到了包含晶圆边缘的硅材料，即减小晶圆边缘的硅材料发生损耗的目的，最终保证了形成的半导体结构的完整性。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
在晶圆的制造过程中，需要经过多步工艺，例如表面清洗、初次氧化、化学气相沉积镀膜、化学机械研磨、光刻、退火、离子注入等。其中，光刻技术是指在光照作用下，借助光致抗蚀剂(又名光刻胶)将掩膜版上的图形转移到基片上的技术。光刻工艺中光刻胶的涂布是在光刻胶涂布装置中完成的。
众所周知，在现有的光刻胶涂布装置中进行光刻胶旋涂的过程中，多余的光刻胶会在晶圆边缘处产生光刻胶残留并形成隆起结构，同时光刻胶也会流到晶圆背面，因此光刻胶涂布完成后需要去除晶圆边缘光刻胶。为此，需要对晶圆边缘进行边缘珠状物去除(EdgeBeadRemoval，EBR)工艺。EBR工艺可以通过晶圆边缘曝光(WaferEdgeExposure，WEE)和化学去边两种方式结合来实现。目前，TrenchMOSFET的Trenchphoto过程中一般需要采用EBR或WEE或EBR+WEE来去除晶圆边缘光刻胶。
但是，无论是EBR工艺还是WEE工艺都会使晶边光刻胶变成斜坡，即导致边缘光刻胶变薄或没有光刻胶。而由于晶边没有光刻胶覆盖或光刻胶较薄，hardmask刻蚀后晶边的硅会完全暴露；而接下来的trenchsilicon刻蚀将会导致晶边的硅变得异常粗糙，形成硅针，而硅针在后续的清洗过程中很容易成为defectsource。而对于晶边硅针，目前没有很好的解决办法。
发明内容
本发明的目的在于提供一种半导体结构及其形成方法，以解决现有的形成具有沟槽的半导体结构的过程中，由于需要对晶圆(半导体衬底)的边缘上堆叠的光刻胶层进行的晶圆边缘光刻胶去除工艺，而导致的晶圆没有光刻胶覆盖或光刻胶较薄，进而在沟槽刻蚀后晶边的硅会完全暴露导致的后续刻蚀使晶边的硅变得异常粗糙、形成硅针的问题。
第一方面，为解决上述技术问题，本发明提供一种半导体结构的形成方法，至少可以包括如下步骤：
提供一半导体衬底，在所述半导体衬底的表面的中间区域上自下而上依次形成衬垫氧化层和第一硬掩膜层，同时暴露出所述半导体衬底的边缘区域所对应的表面；
对所述半导体衬底进行局部氧化工艺，以在所述暴露出的所述半导体衬底的边缘区域上形成边缘保护物层，其中，所述边缘保护物层的顶面与所述半导体衬底的中间区域所形成的所述第一硬掩膜层的顶面齐平；
形成堆叠的第二硬掩膜层和第一光刻胶层，所述第二硬掩膜层覆盖在所述第一硬掩膜层以及所述边缘保护物层的表面上，所述第一光刻胶层堆叠在所述第二硬掩膜层的表面上；
对形成的位于所述半导体衬底的边缘区域的所述第一光刻胶层进行预设晶圆边缘光刻胶去除工艺，以去除堆叠在所述半导体衬底的边缘区域的多余胶污染物；
对所述第一光刻胶层进行曝光显影，并以曝光显影后的所述第一光刻胶层为掩膜，依次对所述第二硬掩膜层、所述第一硬掩膜层和所述衬垫氧化层进行刻蚀，以在其内形成多个沟槽。
进一步的，所述预设晶圆边缘光刻胶去除工艺具体可以包括EBR工艺、WEE工艺中的至少一种。
进一步的，所述边缘保护物层的材料具体可以包括二氧化硅。
进一步的，在对所述第一光刻胶层进行所述去除所述半导体衬底的边缘区域上的多余胶污染物的所述预设晶圆边缘光刻胶去除工艺时，位于所述半导体衬底的边缘区域上的所述第一光刻胶层被部分去除。
进一步的，在对所述第一光刻胶层进行所述去除所述半导体衬底的边缘区域上的多余胶污染物的所述预设晶圆边缘光刻胶去除工艺时，位于所述半导体衬底的边缘区域上的所述第一光刻胶层被全部去除，即暴露出该边缘区域上的所述第二硬掩膜层的顶面。
进一步的，在所述第二硬掩膜层、所述第一硬掩膜层和所述衬垫氧化层中形成所述多个沟槽的步骤之后，本发明所提供的所述形成方法还可以包括：
沿着所述沟槽的深度方向，对所述半导体衬底进行刻蚀，以将所述沟槽的深度沿垂直于所述半导体衬底的方向延伸到所述半导体衬底内。
进一步的，在所述半导体衬底的表面的中间区域上自下而上依次形成有衬垫氧化层和第一硬掩膜层的步骤，具体可以包括：
在所述半导体衬底的整个表面上依次形成衬垫氧化层、第一硬掩膜层和第二光刻胶层；
去除位于所述第一硬掩膜层的两侧边缘表面上的所述第二光刻胶层，并以去除了两侧边缘后的第二光刻胶层为掩膜，刻蚀所述第一硬掩膜层和所述衬垫氧化层，以形成仅堆叠在所述半导体衬底的中间区域上的所述衬垫氧化层和第一硬掩膜层。
进一步的，可以利用EBR工艺去除位于所述第一硬掩膜层的两侧边缘表面上的所述第二光刻胶层。
进一步的，可以利用EBR工艺去除所述第二光刻胶层的两侧边缘的宽度均大于所述沟槽的宽度。
进一步的，在形成所述仅堆叠在所述半导体衬底的中间区域上的所述衬垫氧化层和第一硬掩膜层之后，本发明所提供的所述形成方法还可以包括：去除所述第二光刻胶层的步骤。
进一步的，形成所述第一光刻胶层和所述第二光刻胶层的涂胶工艺可以相同。
第二方面，基于与所述半导体结构的形成方法相同的发明构思，本发明还提供了一种半导体结构，具体形成过程这里将不再累述。
与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
本发明提供了一种形成具有沟槽结构的半导体结构的形成方法，具体的，可以先在半导体衬底的表面的中间区域上自下而上依次形成衬垫氧化层和第一硬掩膜层，同时暴露出所述半导体衬底的边缘区域所对应的表面，然后，在利用局部氧化工艺，在所述暴露出的所述半导体衬底的边缘区域上形成边缘保护物层(即二氧化硅)，之后，在对边缘区域形成有所述二氧化硅的边缘保护物层的半导体衬底进行后续的沟槽刻蚀、清洗等工艺，以通过将半导体衬底的边缘区域(晶边)的硅材料先转变成在后续沟槽刻蚀过程中不会被刻蚀的氧化硅之后，再对其进行刻蚀工艺，从而起到了包含晶圆边缘的硅材料，即减小晶圆边缘的硅材料发生损耗的目的，最终保证了形成的半导体结构的完整性。
附图说明
图1是本发明一实施例中所提供的一种半导体结构的形成方法的流程示意图；
图2～图10是本发明一实施例中所提供的半导体结构的形成方法在其制备过程中的结构示意图；
其中，附图标记具体如下：
100-半导体衬底； 110/110’-衬垫氧化层；
120/120’-第一硬掩膜层； 130/130’-第二光刻胶层；
140-边缘保护物层； 150-第二硬掩膜层；
160/160’-第一光刻胶层； 101-沟槽。
具体实施方式
承如背景技术所述，众所周知，在现有的光刻胶涂布装置中进行光刻胶旋涂的过程中，多余的光刻胶会在晶圆边缘处产生光刻胶残留并形成隆起结构，同时光刻胶也会流到晶圆背面，因此光刻胶涂布完成后需要去除晶圆边缘光刻胶。为此，需要对晶圆边缘进行边缘珠状物去除(EdgeBead Removal，EBR)工艺。EBR工艺可以通过晶圆边缘曝光(WaferEdge Exposure，WEE)和化学去边两种方式结合来实现。目前，TrenchMOSFET的Trenchphoto过程中一般需要采用EBR或WEE或EBR+WEE来去除晶圆边缘光刻胶。
但是，无论是EBR工艺还是WEE工艺都会使晶边光刻胶变成斜坡，即导致边缘光刻胶变薄或没有光刻胶。而由于晶边没有光刻胶覆盖或光刻胶较薄，hardmask刻蚀后晶边的硅会完全暴露；而接下来的trenchsilicon刻蚀将会导致晶边的硅变得异常粗糙，形成硅针，而硅针在后续的清洗过程中很容易成为defectsource。而对于晶边硅针，目前没有很好的解决办法。
为此，本发明提供了一种半导体结构及其形成方法，以解决现有的形成具有沟槽的半导体结构的过程中，由于需要对晶圆(半导体衬底)的边缘上堆叠的光刻胶层进行的晶圆边缘光刻胶去除工艺，而导致的晶圆没有光刻胶覆盖或光刻胶较薄，进而在沟槽刻蚀后晶边的硅会完全暴露导致的后续刻蚀使晶边的硅变得异常粗糙、形成硅针的问题。
参考图1，图1是本发明一实施例中所提供的一种半导体结构的形成方法流程示意图，如图1所示，本发明实施例中所提供的所述形成方法具体可以包括如下步骤：
步骤S101，提供一半导体衬底，在所述半导体衬底的表面的中间区域上自下而上依次形成衬垫氧化层和第一硬掩膜层，同时暴露出所述半导体衬底的边缘区域所对应的表面；
步骤S102，对所述半导体衬底进行局部氧化工艺，以在所述暴露出的所述半导体衬底的边缘区域上形成边缘保护物层，其中，所述边缘保护物层的顶面与所述半导体衬底的中间区域所形成的所述第一硬掩膜层的顶面齐平；
步骤S103，形成堆叠的第二硬掩膜层和第一光刻胶层，所述第二硬掩膜层覆盖在所述第一硬掩膜层以及所述边缘保护物层的表面上，所述第一光刻胶层堆叠在所述第二硬掩膜层的表面上；
步骤S104，对形成的位于所述半导体衬底的边缘区域的所述第一光刻胶层进行预设晶圆边缘光刻胶去除工艺，以去除堆叠在所述半导体衬底的边缘区域的多余胶污染物；
步骤S105，对所述第一光刻胶层进行曝光显影，并以曝光显影后的所述第一光刻胶层为掩膜，对所述第二硬掩膜层、所述第一硬掩膜层和所述衬垫氧化层进行刻蚀，以在其内形成多个沟槽。
以下结合附图和具体实施例对本发明提出的半导体结构的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2～图10为本发明一实施例中的所述半导体结构的形成方法在其制备过程中的结构示意图。
参阅图2，在上述步骤S101中，需要先提供一半导体衬底100，所述半导体衬底100可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。示例性的，在本实施例中，所述半导体衬底100为硅衬底。
需要说明的是，半导体衬底100可以是集成电路制造的前段制程(FEOL)中的衬底，也可以是进入集成电路制造后段制程(BEOL)的衬底，所述半导体衬底100中或该半导体衬底100的表面上还可以定义有相应的各种结构(未图示)。
参阅图3～图5，在上述步骤S101中的先提供一材料可以为硅材料的所述半导体衬底100之后，可以接着执行如下步骤：
步骤S101.1，具体参阅图3，在所述半导体衬底100的整个表面上依次形成衬垫氧化层110、第一硬掩膜层120和一光刻胶层130(即为所述第二光刻胶层)；
步骤S101.2，具体参阅图4，去除位于所述第一硬掩膜层120的两侧边缘表面上的所述第二光刻胶层130，以得到第二光刻胶层130’；
步骤S101.3，具体参阅图5，以去除了两侧边缘后的第二光刻胶层130’为掩膜，刻蚀所述第一硬掩膜层120和所述衬垫氧化层110，以形成仅堆叠在所述半导体衬底100的中间区域上的所述衬垫氧化层110’和第一硬掩膜层120’。
在本实施例中，所述衬垫氧化层110的材料可以为二氧化硅，所述第一硬掩膜层120的材料可以为氮化硅，所述第二光刻胶层130(或者130’)可以为正胶也可以为负胶。并且，形成所述第二光刻胶层130的涂胶方法可以是旋涂法或其他方法，只要本发明实施例中的所述第二光刻胶层130(或者130’)的涂布方法与后续形成的所述第一光刻胶层的涂布(或称为涂胶)方法是一样的即可。
作为一种优选示例，可以利用EBR工艺，去除位于所述第一硬掩膜层120的两侧边缘表面上的所述第二光刻胶层130。
需要说明的是，在本发明实施例中，由于形成的所述第二光刻胶层130只是用于形成去除所述半导体衬底100的边缘区域的所述衬垫氧化层110和第一硬掩膜层120，进而形成如图5所示的堆叠在所述半导体衬底100的中间区域的所述衬垫氧化层110’和第一硬掩膜层120’，因此，在形成如图3所述的第二光刻胶层130之后，不需要对其进行曝光，只需要利用所述EBR工艺，去除位于所述第一硬掩膜层120的两侧边缘表面上的所述第二光刻胶层130，进而形成如图4所示的第二光刻胶层130’即可。
进一步的，在上述步骤S101.3之后，本发明所提供的所述形成方法还可以包括如下步骤：
步骤S101.4，利用湿法刻蚀工艺、干法刻蚀工艺以及二者的混合工艺中的一种去除所述所述第二光刻胶层130’。
参阅图6，在上述步骤S102中，可以对如图5所示的暴露出所述半导体衬底100的两侧边缘区域的结构进行局部氧化工艺，以在所述暴露出的所述半导体衬底100的边缘区域上形成边缘保护物层140，其中，所述边缘保护物层140的顶面与所述半导体衬底100的中间区域所形成的所述第一硬掩膜层120’的顶面齐平。
参阅图7，在上述步骤S103中，形成堆叠的第二硬掩膜层150和一一定厚度的光刻胶层160(即为第一光刻胶层)，其中，所述第二硬掩膜层150覆盖在所述第一硬掩膜层120’以及所述边缘保护物层140的表面上，所述第一光刻胶层160堆叠在所述第二硬掩膜层150的表面上。
在本实施例中，通常在一膜层的表面上形成一一定厚度的光刻胶层时，由于光刻胶层的材料特性和涂胶工艺特性，通常会导致位于晶圆(也就是本发明实施例中的所述半导体衬底100)的边缘区域上的光刻胶层的厚度会厚于其位于中间区域的光刻胶层厚度，而在本发明的实施例中的图7中并没有通过附图进行二者厚度的区别展示，但其实质上是有厚度的区别的，只是不易绘图，因此本实施例中的图7没有展示。
可以理解的是，在本发明实施例中，所述多次形成的光刻胶层为第一光刻胶层还是第二光刻胶层，其并不具体用于标识严格的先后形成顺序，而是用于标识在描述过程中的先后出现的顺序。
之后，在上述步骤S104中，对形成的位于所述半导体衬底100的边缘区域的所述第一光刻胶层160进行预设晶圆边缘光刻胶去除工艺，以去除堆叠在所述半导体衬底100的边缘区域的多余胶污染物。
其中，所述预设晶圆边缘光刻胶去除工艺可以包括EBR工艺、WEE工艺中的至少一种，优选的，本发明实施例中的所述预设晶圆边缘光刻胶去除工艺可以是EBR工艺和WEE工艺的混合工艺。
作为一种示例，在对所述第一光刻胶层160进行所述去除所述半导体衬底100的边缘区域上的多余胶污染物的工艺时，位于所述半导体衬底100的边缘区域上的所述第一光刻胶层160被部分去除。
作为另一种示例，在对所述第一光刻胶层160进行所述去除所述半导体衬底100的边缘区域上的多余胶污染物的工艺时，位于所述半导体衬底100的边缘区域上的所述第一光刻胶层160被全部去除，即暴露出该边缘区域上的所述第二硬掩膜层150的顶面。
在本实施例中，由于在实际应用中，通常在一膜层的表面上形成一一定厚度的光刻胶层时，由于光刻胶层的材料特性和涂胶工艺特性，通常会导致位于晶圆(也就是本发明实施例中的所述半导体衬底100)的边缘区域上的光刻胶层的厚度会厚于其位于中间区域的光刻胶层厚度，因此，在进行了光刻胶层的涂胶工艺之后，通常需要通过EBR工艺、WEE工艺中的至少一种去除晶圆边缘区域的多余光刻胶层，而无论是EBR工艺还是WEE工艺都会使晶边(也就是半导体衬底100的边缘)的光刻胶变成斜坡，导致边缘光刻胶变薄。而由于晶边没有光刻胶覆盖或光刻胶较薄，hardmask刻蚀后晶边的硅会完全暴露；而接下来的trenchsilicon刻蚀将会导致晶边的硅变得异常粗糙，形成硅针，而硅针在后续的清洗过程中很容易成为defectsource。
因此，针对此问题，本发明实施例提出了在执行如下步骤S105的刻蚀形成沟槽的步骤之前，可以先利用局部氧化工艺，在所述暴露出的所述半导体衬底100的边缘区域上形成边缘保护物层140(即二氧化硅)，之后，在对边缘区域形成有所述二氧化硅的边缘保护物层140的半导体衬底100进行后续的沟槽刻蚀、清洗等工艺，以通过将半导体衬底100的边缘区域(晶边)的硅材料先转变成在后续沟槽刻蚀过程中不会被刻蚀的氧化硅之后，再对其进行刻蚀工艺，从而起到了包含晶圆边缘的硅材料，即减小晶圆边缘的硅材料发生损耗的目的，最终保证了形成的半导体结构的完整性。
并且，利用EBR工艺去除所述第二光刻胶层160的两侧边缘的宽度需要均大于后续形成的所述沟槽的宽度。
参阅图8～图9，在上述步骤S105中，需要先对所述第一光刻胶层160进行曝光显影，并以曝光显影后的所述第一光刻胶层160’为掩膜，对所述第二硬掩膜层150、所述第一硬掩膜层120’和所述衬垫氧化层110’进行刻蚀，以在其内形成多个沟槽101。其中，所述第一硬掩膜层120’和/或所述第二硬掩膜层150的材料均可以包括氮化硅。
需要说明的是，在本发明实施例中，图7是用于展示形成所述第一光刻胶层160之后，且未对其进行显影之前的结构示意图，而图8则是用于展示对图7所示的形成的所述第一光刻胶层160进行显影后所得到的用于作为掩膜，进行上述步骤S105刻蚀工艺的所述第一光刻胶层160’的结构示意图，从图8所示的结构示意图中可知，在对所述所述第一光刻胶层160进行显影的过程中，是会同时把该第一光刻胶层160的位于边缘两侧区域的部分所述第一光刻胶层160同时显影去除掉的，进而得到所述第一光刻胶层160’。
进一步的，在所述第二硬掩膜层150、所述第一硬掩膜层120’和所述衬垫氧化层110’中形成所述多个沟槽101的步骤之后，本发明所提供的所述形成方法还可以包括：
步骤S106，参阅图10，先去除所述显影后的所述第一光刻胶层160’，然后沿着所述沟槽101的深度方向，对所述半导体衬底100进行刻蚀，以将所述沟槽101的深度沿垂直于所述半导体衬底100的方向延伸到所述半导体衬底100内。
此外，基于与上述所述的用于形成具有沟槽结构的半导体结构的形成方法的相同发明构思，本发明还提供了一种半导体结构，这里将不在累述。
综上所述，本发明提供了一种形成具有沟槽结构的半导体结构的形成方法，具体的，可以先在半导体衬底的表面的中间区域上自下而上依次形成衬垫氧化层和第一硬掩膜层，同时暴露出所述半导体衬底的边缘区域所对应的表面，然后，在利用局部氧化工艺，在所述暴露出的所述半导体衬底的边缘区域上形成边缘保护物层(即二氧化硅)，之后，在对边缘区域形成有所述二氧化硅的边缘保护物层的半导体衬底进行后续的沟槽刻蚀、清洗等工艺，以通过将半导体衬底的边缘区域(晶边)的硅材料先转变成在后续沟槽刻蚀过程中不会被刻蚀的氧化硅之后，再对其进行刻蚀工艺，从而起到了包含晶圆边缘的硅材料，即减小晶圆边缘的硅材料发生损耗的目的，最终保证了形成的半导体结构的完整性。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。本文中“和/或”的含义是二选一或者二者兼具。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (13)

1.一种半导体结构的形成方法，其特征在于，所述形成方法包括：
提供一半导体衬底，在所述半导体衬底的表面的中间区域上自下而上依次形成衬垫氧化层和第一硬掩膜层，同时暴露出所述半导体衬底的边缘区域所对应的表面；
对所述半导体衬底进行局部氧化工艺，以在所述暴露出的所述半导体衬底的边缘区域上形成边缘保护物层，其中，所述边缘保护物层的顶面与所述半导体衬底的中间区域所形成的所述第一硬掩膜层的顶面齐平；
形成堆叠的第二硬掩膜层和第一光刻胶层，所述第二硬掩膜层覆盖在所述第一硬掩膜层以及所述边缘保护物层的表面上，所述第一光刻胶层堆叠在所述第二硬掩膜层的表面上；
对形成的位于所述半导体衬底的边缘区域的所述第一光刻胶层进行预设晶圆边缘光刻胶去除工艺，以去除堆叠在所述半导体衬底的边缘区域的多余胶污染物；
对所述第一光刻胶层进行曝光显影，并以曝光显影后的所述第一光刻胶层为掩膜，依次对所述第二硬掩膜层、所述第一硬掩膜层和所述衬垫氧化层进行刻蚀，以在其内形成多个沟槽。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述预设晶圆边缘光刻胶去除工艺包括EBR工艺、WEE工艺中的至少一种。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述边缘保护物层的材料包括二氧化硅。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在对所述第一光刻胶层进行去除所述半导体衬底的边缘区域上的多余胶污染物的所述预设晶圆边缘光刻胶去除工艺时，位于所述半导体衬底的边缘区域上的所述第一光刻胶层被部分去除。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，在对所述第一光刻胶层进行去除所述半导体衬底的边缘区域上的多余胶污染物的所述预设晶圆边缘光刻胶去除工艺时，位于所述半导体衬底的边缘区域上的所述第一光刻胶层被全部去除，即暴露出该边缘区域上的所述第二硬掩膜层的顶面。
6.如权利要求4或5所述的半导体结构的形成方法，其特征在于，在所述第二硬掩膜层、所述第一硬掩膜层和所述衬垫氧化层中形成所述多个沟槽的步骤之后，所述形成方法还包括：
沿着所述沟槽的深度方向，对所述半导体衬底进行刻蚀，以将所述沟槽的深度沿垂直于所述半导体衬底的方向延伸到所述半导体衬底内。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述半导体衬底的表面的中间区域上自下而上依次形成有衬垫氧化层和第一硬掩膜层的步骤包括：
在所述半导体衬底的整个表面上依次形成衬垫氧化层、第一硬掩膜层和第二光刻胶层；
去除位于所述第一硬掩膜层的两侧边缘表面上的所述第二光刻胶层，并以去除了两侧边缘后的第二光刻胶层为掩膜，刻蚀所述第一硬掩膜层和所述衬垫氧化层，以形成仅堆叠在所述半导体衬底的中间区域上的所述衬垫氧化层和第一硬掩膜层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，利用EBR工艺去除位于所述第一硬掩膜层的两侧边缘表面上的所述第二光刻胶层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，利用EBR工艺去除所述第二光刻胶层的两侧边缘的宽度均大于所述沟槽的宽度。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，在形成所述仅堆叠在所述半导体衬底的中间区域上的所述衬垫氧化层和第一硬掩膜层之后，所述形成方法还包括：去除所述第二光刻胶层。
11.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述第一光刻胶层和所述第二光刻胶层的涂胶工艺相同。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一硬掩膜层和/或所述第二硬掩膜层的材料包括氮化硅。
13.一种半导体结构，其特征在于，采用权利要求1～12任一所述半导体结构的形成方法制备而成。
CN202310471059.8A 2023-04-27 2023-04-27 半导体结构及其形成方法 Pending CN116631854A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310471059.8A CN116631854A (zh) 2023-04-27 2023-04-27 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310471059.8A CN116631854A (zh) 2023-04-27 2023-04-27 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN116631854A true CN116631854A (zh) 2023-08-22

Family

ID=87591035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310471059.8A Pending CN116631854A (zh) 2023-04-27 2023-04-27 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN116631854A (zh)

Similar Documents

Publication Publication Date Title
US20110037150A1 (en) Substrate comprising different types of surfaces and method for obtaining such substrates
JP6264675B2 (ja) シリコン・オン・インシュレータ（ｓｏｉ）基板製造方法及びｓｏｉ基板
US9236240B2 (en) Wafer edge protection
KR101326945B1 (ko) 3중 패터닝을 사용한 집적 회로 방법
CN109461696B (zh) 一种浅沟槽隔离结构的制作方法
CN116631854A (zh) 半导体结构及其形成方法
JP3645142B2 (ja) 半導体ウエハの処理方法ならびに半導体装置の製造方法
JP2011525302A (ja) 半導体構造の製造方法およびこの方法により得られる半導体構造
CN116088274A (zh) 半导体结构及其制造方法
JPH03145131A (ja) 集積回路フィールドアイソレーションプロセス
US20070009838A1 (en) Method of manufacturing a pattern structure and method of forming a trench using the same
JPH06342911A (ja) 半導体装置の製造方法
US7867693B1 (en) Methods for forming device structures on a wafer
CN116053214B (zh) 半导体结构及其制备方法
KR100698098B1 (ko) 반도체 소자의 제조방법
KR20090070710A (ko) 반도체 소자의 트렌치 형성 방법
US20020031896A1 (en) Method for fabricating semiconductor device having trench isolations
KR100731089B1 (ko) 반도체 소자의 소자분리막 제조방법
US20110117741A1 (en) Method of fabricating SOI wafer
JPH09266247A (ja) 半導体装置の製造方法
CN117457582A (zh) 一种半导体器件外延层的形成方法
CN116646238A (zh) 多晶硅表面颗粒污染物的去除方法
KR20060075031A (ko) 반도체소자의 제조방법
CN111799154A (zh) 背照式图像传感器的制造方法
CN116546816A (zh) 一种闪存存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination