KR20060075031A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20060075031A
KR20060075031A KR1020040113579A KR20040113579A KR20060075031A KR 20060075031 A KR20060075031 A KR 20060075031A KR 1020040113579 A KR1020040113579 A KR 1020040113579A KR 20040113579 A KR20040113579 A KR 20040113579A KR 20060075031 A KR20060075031 A KR 20060075031A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
semiconductor
manufacturing
wet etching
oxide film
Prior art date
Application number
KR1020040113579A
Other languages
English (en)
Inventor
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113579A priority Critical patent/KR20060075031A/ko
Publication of KR20060075031A publication Critical patent/KR20060075031A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 고집적 소자에서 반도체기판상에 소자분리 산화막을 형성하고, 반도체기판에서 전하저장전극 콘택영역으로 예정되어 있는 부분을 노출시키는 감광막 패턴을 상기 반도체기판상에 형성한 후, 상기 감광막 패턴에 의해 노출되어 있는 반도체기판을 일정 깊이 건식식각하여 채널 길이를 증가시키고, 식각으로 손상된 반도체기판의 손상영역을 습식식각방법으로 제거하였으므로, 반도체기판의 손상 영역이 제거되어 후속 게이트 산화막 형성이 안정적으로 이루어져 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.
게이트산화막, 채널길이, 습식식각

Description

반도체소자의 제조방법 {Manufacturing method for semiconductor device}
도 1은 종래 기술에 따른 반도체소자의 단면도.
도 2는 본 발명에 따른 반도체소자의 단면도.
도 3은 습식식각에서 산화막과 실리콘의 식각율을 나탄낸 표.
<도면의 주요 부분에 대한 부호의 설명>
10, 20 : 반도체기판 12, 22 : 소자분리 산화막
14, 24 : 반사방지막 16, 26 : 감광막 패턴
28 : 손상영역
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 채널길이를 증가시키기 위한 반도체기판 식각 공정 후에 습식식각으로 손상영역을 제거하여 게이트산화막을 안정적으로 형성할 수 있는 반도체소자의 제조방법에 관한 것이다.
최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.
이러한 감광막 패턴의 분해능(R)은 감광막 자체의 재질이나 기판과의 접착력 등과도 밀접한 연관이 있으나, 일차적으로는 사용되는 축소노광장치의 광원 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture; NA, 개구수)에 반비례한다.
여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365㎚인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 라인/스페이스 패턴의 경우 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛ 이하의 미세 패턴을 형성하기 위해서는 이보다 파장이 더 작은 원자외선(deep ultra violet; DUV), 예를 들어 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 노광 장치를 이용하여야 한다.
또한 축소노광장치와는 별도로 공정 상의 방법으로는 노광마스크(photo mask)로서 위상반전마스크(phase shift mask)를 사용하는 방법이나, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer; CEL) 방법이나, 두층의 감광막 사이에 에스.오.지(spin on glass; SOG)등의 중간층을 개재시킨 삼층레지스트(Tri layer resister; 이하 TLR이라 칭함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.
소자의 고집적화에 따라 채널 길이가 감소되고, 리플레쉬 타임이 감소되는 등의 문제점이 야기되어 채널 길이를 증가시키기 위한 한가지 방법으로 전하저장전극 콘택으로 예정되어 있는 부분의 반도체기판을 일정 깊이 식각하는 방법이 사용되고 있다.
도 1은 종래 기술에 따른 반도체소자의 단면도로서, 반도체기판(10)에서 소자분리 영역으로 예정되어 있는 부분에 트랜치 소자분리를 실시하여 소자분리 산화막(12)을 형성하고, 반도체기판(10)에서 전하저장전극 콘택으로 예정되어 있는 부분을 노출시키는 감광막 패턴(18)을 형성한다. 이때 상기 감광막 패턴(18)과 반도체기판(10)의 사이에는 반사방지막(16)이 개재되어 있다.
그다음 상기 반도체기판(10)을 일정 깊이 건식 식각하여 채널 길이를 증가시킨다.
상기와 같은 종래 기술에 따른 반도체소자의 제조방법은 채널길이 증가를 위한 반도체기판 식각 공정에서 기판이 손상되어 접합이 열화되어 게이트 산화막의 특성을 악화시켜 소자의 특성을 악화시키고, 불량발생의 원인이 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 채널길이 증가를 위한 반도체기판식각 공정에 의한 기판 손상이 발생하며, 이는 플라즈마 식각 가스의 잔류나 실리콘 기판의 격자 결합 등에 의한 것이고, 이중 격자 결합이 게이트 산화막 성장시 불안정한 층을 형성시켜 소자의 동작 특성을 악화시키고, 불량 발생의 원인이 되는 손상을 보상하여 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 소자분리 방법의 특징은,
반도체기판에서 소자분리 영역으로 예정되어있는 부분 상에 소자분리 산화막을 형성하는 공정과,
상기 반도체기판에서 전하저장전극 콘택으로 예정되어 있는 부분을 노출시키는 감광막 패턴을 반도체기판 상에 형성하는 공정과,
상기 감광막 패턴에 의해 노출되어 있는 반도체기판을 건식식각하는 공정과,
상기 노출되어 있는 반도체기판의 손상 영역을 습식식각 방법으로 제거하는 공정을 구비함에 있다.
또한 본 발명의 다른 특징은, 상기 반도체기판과 감광막 패턴의 사이에 반사방지막으로 개재되어 있으며, 상기 손상 영역은 50-100Å 두께이고, 상기 습식식각은 NH4OH + H2O2 + H2O 혼합 용액을 1 : 2-6 : 15-25 비율로 혼합하여 30-100도에서 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 제조방법에 대하여 상세히 설명을 하기로 한다.
도 2는 본 발명에 따른 반도체소자의 단면도이다.
먼저, 실리콘웨이퍼 반도체기판(20)상에 소자분리 영역을 형성하되, 트랜치 소자분리로 소자분리 산화막(22)을 형성한 후, 상기 반도체기판(20)에서 전하저장전극 콘택으로 예정되어 있는 부분을 노출시키는 감광막 패턴(26)을 반도체기판(20) 상에 형성한다. 이때 상기 반도체기판(20)과 감광막 패턴(26)의 사이에는 반사방지막(24)이 개재되어 있다.
그다음 상기 감광막 패턴(26)에 의해 노출되어 있는 반도체기판(20)을 일정 깊이 건식식각하여 제거하고, 상기 건식식각에 의해 손상 영역(28)을 습식식각 방법으로 제거하여 안정적인 게이트산화막 특성을 얻을 수 있도록 한다.
여기서 상기 습식식각이 필요한 손상 영역(28)은 50-100Å 정도 두께가 격자 결함을 갖는 것으로 측정되며, 식각은 NH4OH + H2O2 + H2O 혼합 용액을 1 : 2-6 : 15-25 비율로 혼합하여 30-100도 사이에서 실시한다.
도 3에 나타나 있는 바와 같이, 산화막과 실리콘은 약 3배 정도의 식각선택비를 가져 습식식각시 소자분리 산화막(22) 부분도 일부 제거되나, 반도체기판(20)이 우선적으로 많이 제거되는 것을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 제조방법은 고집적 소자에서 반도체기판상에 소자분리 산화막을 형성하고, 반도체기판에서 전하저장전극 콘택영역으로 예정되어 있는 부분을 노출시키는 감광막 패턴을 상기 반도체 기판상에 형성한 후, 상기 감광막 패턴에 의해 노출되어 있는 반도체기판을 일정 깊이 건식식각하여 채널 길이를 증가시키고, 식각으로 손상된 반도체기판의 손상영역을 습식식각방법으로 제거하였으므로, 반도체기판의 손상 영역이 제거되어 후속 게이트 산화막 형성이 안정적으로 이루어져 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (4)

  1. 반도체기판에서 소자분리 영역으로 예정되어있는 부분 상에 소자분리 산화막을 형성하는 공정과,
    상기 반도체기판에서 전하저장전극 콘택으로 예정되어 있는 부분을 노출시키는 감광막 패턴을 반도체기판 상에 형성하는 공정과,
    상기 감광막 패턴에 의해 노출되어 있는 반도체기판을 건식식각하는 공정과,
    상기 노출되어 있는 반도체기판의 손상 영역을 습식식각 방법으로 제거하는 공정을 구비하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 반도체기판과 감광막 패턴의 사이에 반사방지막으로 개재되어 있는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제1항에 있어서, 상기 손상 영역은 50-100Å 두께인 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제1항에 있어서, 상기 습식식각은 NH4OH + H2O2 + H2O 혼합 용액을 1 : 2-6 : 15-25 비율로 혼합하여 30-100도에서 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020040113579A 2004-12-28 2004-12-28 반도체소자의 제조방법 KR20060075031A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113579A KR20060075031A (ko) 2004-12-28 2004-12-28 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113579A KR20060075031A (ko) 2004-12-28 2004-12-28 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20060075031A true KR20060075031A (ko) 2006-07-04

Family

ID=37167627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113579A KR20060075031A (ko) 2004-12-28 2004-12-28 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20060075031A (ko)

Similar Documents

Publication Publication Date Title
TWI699821B (zh) 半導體裝置之製造方法
US8303831B2 (en) Methods for fabricating semiconductor devices
KR100465596B1 (ko) 반도체소자의 제조방법
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR20060075031A (ko) 반도체소자의 제조방법
KR100591133B1 (ko) 불화아르곤용 포토레지스트를 이용한 게이트 패턴 형성 방법
KR101614410B1 (ko) 높은 선택비를 갖는 식각방법 및 이를 이용한 패턴 형성방법
KR20060114434A (ko) 반도체소자의 제조방법
KR20060114447A (ko) 반도체소자의 제조방법
KR100960483B1 (ko) 반도체소자 제조방법
KR100546192B1 (ko) 반도체소자의 제조방법
KR100944344B1 (ko) 반도체소자의 제조방법
US7541286B2 (en) Method for manufacturing semiconductor device using KrF light source
KR100482997B1 (ko) 반도체소자의 제조방법
KR20060115469A (ko) 반도체소자의 제조방법
KR20060114161A (ko) 반도체소자의 제조방법
KR19980032877A (ko) 반도체소자의 콘택홀 제조방법
KR101096208B1 (ko) 반도체 소자의 소자 분리용 패턴 형성 방법
KR20060076677A (ko) 반도체소자의 제조방법
KR20060075029A (ko) 반도체소자의 제조방법
KR20000045334A (ko) 반도체소자의 제조방법
KR20060074968A (ko) 반도체소자의 제조방법
KR20050000002A (ko) 반도체소자의 제조방법
KR20060114445A (ko) 반도체소자의 제조방법
KR20060075046A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination