CN116614115B - 延迟偏置电压建立的方法、偏置电路、比较器和集成电路 - Google Patents

Abstract

本发明公开了一种延迟偏置电压建立的方法、偏置电路、比较器和集成电路，涉及半导体集成电路技术领域。该方法应用在偏置电路中，所述偏置电路包括第一供电模块和与所述第一供电模块连接的偏置模块，所述方法用于延迟偏置电压的建立，包括以下步骤：当偏置使能信号由低电平转为高电平时，令所述第一供电模块接地放电，在延时后令所述第一供电模块复原；该方法在偏置使能开启时,通过令第一供电模块短暂接地，延迟了偏置电压的建立，从而可以使比较器输入的偏置电压值更准确。

Description

延迟偏置电压建立的方法、偏置电路、比较器和集成电路

技术领域

本申请涉及半导体集成电路技术领域，具体而言，涉及一种延迟偏置电压建立的方法、偏置电路、比较器和集成电路。

背景技术

请参考图5，图5是一种现有技术的偏置电路的偏置电压与供电模块的输出电压的波形图和偏置使能信号的时序图。现有技术的为比较器提供偏置电压的偏置电路，在偏置使能信号由低电平转为高电平时直接使供电模块连接偏置电路，由于偏置电路内其他节点的分压，供电模块的输出电压值会从供电电压值逐渐下降到某个稳定的值；而偏置电压会在供电模块的输出电压建立后到逐渐下降到某个稳定值的过程中的某个时刻建立，则偏置电压值会瞬时上升到该时刻供电模块的输出电压值，然后与供电模块的输出电压值一同逐渐下降到某个稳定的值。若偏置电压建立早于比较器的输入的建立，比较器会输入错误的值，这种情况不是我们希望的。

发明内容

本申请的目的在于提供一种延迟偏置电压建立的方法、偏置电路、比较器和集成电路，在偏置使能开启时，通过令第一供电模块短暂接地，延迟了偏置电压的建立，从而可以使比较器输入的偏置电压值更准确。

第一方面，本申请提供了一种延迟偏置电压建立的方法，应用在偏置电路中，所述偏置电路包括第一供电模块和与所述第一供电模块连接的偏置模块，用于延迟偏置电压的建立，所述方法包括以下步骤：

当偏置使能信号由低电平转为高电平时，令所述第一供电模块接地放电，在延时后令所述第一供电模块复原。

由上可知，本申请提供了一种延迟偏置电压建立的方法，该方法在偏置使能开启时,通过令第一供电模块短暂接地，延迟了偏置电压的建立，从而可以使比较器输入的偏置电压值更准确。

第二方面，本申请还提供了一种偏置电路，包括启动模块和偏置模块;

所述启动模块包括第一延时模块和短暂接地模块,

所述短暂接地模块包括第一延时模块、第一与门和NMOS开关管;

偏置使能信号的反相信号通过第一延时模块连接所述第一与门的一输入端，所述第一与门的另一输入端连接所述偏置使能信号，所述NMOS开关管的漏极连接所述偏置模块的输入端，并连接所述第一供电模块，其栅极连接所述第一与门的输出端，且其源极接地；

或所述短暂接地模块包括第二延时模块、第一或门和PMOS开关管；

所述偏置使能信号通过所述第二延时模块连接所述第一或门的一输入端，所述第一或门的另一输入端连接所述反相信号，所述PMOS开关管的源极连接所述偏置模块的输入端，并连接所述第一供电模块，其栅极连接所述第一或门的输出端，且其漏极接地。

本申请的一种偏置电路，在偏置使能开启时，通过令第一供电模块短暂接地，延迟了偏置电压的建立，从而可以使比较器输入的偏置电压值更准确。

可选地，本申请所述的偏置电路中，所述第一延时模块包括第一电容，所述第一电容的一端连接供电电压，另一端连接所述第一与门的一输入端。

在该偏置电路中，本方案通过使用第一电容作为延时模块，可以在偏置使能开启时短暂导通NMOS开关管，使第一供电模块短暂接地，延迟了偏置电压的建立，从而可以使比较器输入的偏置电压值更准确。

可选地，本申请所述的偏置电路中，所述第二延时模块包括第二电容，所述第二电容的一端接地，另一端连接所述第一或门的一输入端。

在该偏置电路中，本方案通过使用第二电容作为延时模块，可以在偏置使能开启时短暂导通PMOS开关管，使第一供电模块短暂接地，延迟了偏置电压的建立，从而可以使比较器输入的偏置电压值更准确。

可选地，本申请所述的偏置电路中，所述偏置模块包括第二供电模块、第一mos管、第二mos管、第三mos管、第四mos管、第五mos管、第六mos管、第七mos管、第八mos管、第九mos管、第十mos管；

所述第一mos管的漏极连接所述第二供电模块，其栅极连接所述偏置使能信号，且其源极连接所述所述第四mos管的漏极和栅极、所述第五mos管的栅极、所述第六mos管的栅极和所述第七mos管的漏极；

所述第二mos管的栅极连接所述偏置使能信号，其漏极为所述偏置模块的输入端，且其源极连接所述第五mos管的漏极、所述第八mos管的栅极、所述第九mos管的栅极和所述第十mos管的漏极；

所述第三mos管的源极连接所述供电电压，其栅极与其漏极连接在一起并连接所述第六mos管的漏极；

所述第四mos管的源极连接所述第七mos管的源极、所述第八mos管的源极、所述第九mos管的源极和所述第十mos管的源极；

所述第五mos管的源极连接所述第八mos管的漏极；

所述第六mos管的源极连接所述第九mos管的漏极；

所述第七mos管的栅极连接所述反相信号；

所述第十mos管的栅极连接所述反相信号。

在该偏置电路中，具体应用中，本方案通过使用由第二电流源和mos管组成的偏置模块，可以在偏置使能信号由低电平转为高电平时使启动模块的输出电压连接偏置模块的输入端，并在延时结束时建立偏置电压，并使与启动模块的输出电压数值相同的偏置电压逐渐上升到某个稳定值，延迟了偏置电压的建立，从而可以使比较器输入的偏置电压值更准确。

可选地，本申请所述的偏置电路中，所述第三mos管为p管；

所述第一mos管、所述第二mos管、所述第四mos管、所述第五mos管、所述第六mos管、所述第七mos管、所述第八mos管、所述第九mos管和所述第十mos管为n管。

可选地，本申请所述的偏置电路中，所述第一供电模块包括连接供电电压的第一电流源，所述第二供电模块包括连接供电电压的第二电流源。可选地，本申请所述的偏置电路中，所述第一电流源和所述第二电流源是基于芯片内部的偏置电流输出电流的电流源电路。

第三方面，本申请还提供了一种比较器，包括如上述任一所述的偏置电路。

第四方面，本申请还提供了一种集成电路，包括如上述任一所述的偏置电路或比较器。

由上可知，本申请提供了一种延迟偏置电压建立的方法、偏置电路、比较器和集成电路，其中本申请提供的方法在偏置使能开启时,通过令第一供电模块短暂接地，延迟了偏置电压的建立，从而可以使比较器输入的偏置电压值更准确。

本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。

附图说明

图1为本申请实施例提供的一种延迟偏置电压建立的方法的流程图。

图2为本申请实施例提供的一种偏置电路实施例1的电路图。

图3为本申请实施例提供的一种偏置电路实施例2的电路图。

图4是本申请实施例提供的一种偏置电路的偏置电压与第一供电模块的输出电压的波形图。

图5是一种现有技术的偏置电路的偏置电压与供电模块的输出电压的波形图和偏置使能信号的时序图。

标号说明：100、启动模块；110、第一供电模块；120、短暂接地模块；121、第一延时模块；122、第一与门；123、NMOS开关管；130、第一电容；131、第二延时模块；132、第一或门；133、PMOS开关管；140、第二电容；150、第一电流源；200、偏置模块；201、第一mos管；202、第二mos管；203、第三mos管；204、第四mos管；205、第五mos管；206、第六mos管；207、第七mos管；208、第八mos管；209、第九mos管；210、第十mos管；220、第二供电模块；221、第二电流源。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

请参照图5，其中VB为供电模块的输出电压，Vb1为偏置电压，EN为偏置使能信号。现有技术的为比较器提供偏置电压的偏置电路，在偏置使能开启时直接连接使供电电压连接偏置电路，由于偏置电路内其他节点的分压，供电模块的输出电压值会从供电电压值逐渐下降到某个稳定的值；而偏置电压会在供电模块的输出电压建立后到逐渐下降到某个稳定值的过程中的某个时刻建立，则偏置电压会瞬时上升到该时刻供电模块的输出电压值，然后与供电模块的输出电压一同逐渐下降到某个稳定的值。若偏置电压建立早于比较器的输入的建立，比较器会输入错误的值。

请参照图1和图4，图1是本申请一些实施例中的一种延迟偏置电压建立的方法，图4是本申请一些实施例提供的偏置电压与第一供电模块110的输出电压的波形图。其中该延迟偏置电压建立的方法应用在偏置电路中，偏置电路包括第一供电模块110和与第一供电模块110连接的偏置模块200，方法用于延迟偏置电压的建立，包括以下步骤：

A1、当偏置使能信号由低电平转为高电平时，令第一供电模块110接地放电；

A2、在延时后令第一供电模块110复原。

其中，在该步骤A1中，当偏置使能信号由低电平转为高电平时，令第一供电模块110接地放电，则偏置模块200输入端的电压值从第一供电模块110的电压值向零迅速下降，偏置电压未建立；

其中，在该步骤A2中，令第一供电模块110复原指的是令第一供电模块110停止接地并正常向偏置模块200的输入端输出电压。在第一供电模块110短暂接地后，令第一供电模块110停止接地，偏置模块200的输入端输入第一供电模块110的电压值，偏置电压建立且其电压值与第一供电模块110的输出电压值相同，而第一供电模块110的输出电压在第一供电模块110停止接地后停止下降并逐渐上升到某个稳定值。由于第一供电模块110的输出电压停止下降与偏置电压的建立为同一时间点，并且偏置电压建立后其电压值与第一供电模块110的输出电压值相同，偏置电压建立后不产生先下降再上升的过程，而是逐步上升至稳定值，避免了偏置电压的波形产生波纹导致的偏置电压向比较器输入错误的值。

其中，VB为第一供电模块110的输出电压，Vb1为偏置电压。为第一供电模块110复原的时间需要晚于偏置模块200输入端的电压值下降到比较器所需的偏置电压值的时间，偏置电压开始建立（即VB=Vb1）时其电压值不高于比较器所需的偏置电压值，比较器才不会输入错误的偏置电压值。在一些优选的实施方式中，第一供电模块110复原的时间在偏置模块200输入端的电压值下降到零之前，则偏置电压建立时其电压值不会产生过大的瞬时变化。

由上可知，本申请提供了一种延迟偏置电压建立的方法，该方法在偏置使能开启时,通过令第一供电模块110短暂接地，延迟了偏置电压的建立，从而可以使比较器输入的偏置电压值更准确。

请参照图2、图3和图4，图2是本申请一些实施例中提供的一种偏置电路，图3是本申请另一些实施例中提供的一种偏置电路，该偏置电路包括启动模块100和偏置模块200;

启动模块100包括第一供电模块110和短暂接地模块120；

短暂接地模块120包括第一延时模块121、第一与门122和NMOS开关管123；

偏置使能信号的反相信号通过第一延时模块121连接第一与门122的一输入端，第一与门122的另一输入端连接偏置使能信号，NMOS开关管123的漏极连接偏置模块200的输入端，并连接第一供电模块110，其栅极连接第一与门122的输出端，且其源极接地；

或短暂接地模块120包括第二延时模块131、第一或门132和PMOS开关管133；

偏置使能信号通过第二延时模块131连接第一或门132的一输入端，第一或门132的另一输入端连接反相信号，PMOS开关管133的源极连接偏置模块200的输入端，并连接第一供电模块110，其栅极连接第一或门132的输出端，且其漏极接地。

请参考图2和图4，在一些实施例中，当偏置使能信号EN为低电平时，偏置使能信号的反相信号ENB为高电平，第一与门122向NMOS开关管123输入低电平，NMOS开关管123不导通；第一供电模块110连接偏置模块200，则启动模块100的输出电压值为第一供电模块110输出电压值，但由于偏置使能信号EN未开启，偏置电压Vb1未建立。

更具体地，当偏置使能信号EN由低电平转为高电平时，第一延时模块121会向与反相信号ENB连接的第一与门122的一输入端短暂输入高电平，第一与门122向NMOS开关管123输入高电平，NMOS开关管123导通，第一供电模块110和NMOS开关管123接地，则启动模块100的输出电压值从第一供电模块110的输出电压值向零快速下降；当第一延时模块121延时作用结束时，低电平反相信号ENB输入第一与门122的一输入端，第一与门122向NMOS开关管123输入低电平，NMOS开关管123截止，第一供电模块110停止接地；由于第一供电模块110已经与偏置模块200连接，启动模块100的输出电压VB输入偏置模块200，偏置电压Vb1建立且其电压值与启动模块100的输出电压值相同，而启动模块100的输出电压VB在启动模块100停止接地后停止下降并逐渐上升到某个稳定值。由于启动模块100的输出电压VB停止下降与偏置电压Vb1的建立为同一时间点，并且偏置电压Vb1建立后其电压值与启动模块100的输出电压值相同，偏置电压Vb1建立后不产生先下降再上升的过程，而是逐步上升至稳定值，避免了偏置电压Vb1的波形产生波纹导致的偏置电压Vb1向比较器输入错误的值。

请参考图3和图4，在另一些实施例中，当偏置使能信号EN为低电平时，偏置使能信号的反相信号ENB为高电平，第一或门132向PMOS开关管133输入高电平，PMOS开关管133不导通；第一供电模块110连接偏置模块200，则启动模块100的输出电压值为第一供电模块110的输出电压值，但由于偏置使能信号EN未开启，偏置电压Vb1未建立。

更具体地，当偏置使能信号EN由低电平转为高电平时，反相信号ENB为低电平，第二延时模块131会向与偏置使能信号EN连接的第一或门132的一输入端短暂输入低电平，第一或门132向PMOS开关管133输入低电平，PMOS开关管133导通，第一供电模块110和PMOS开关管133接地，则启动模块100的输出电压值从第一供电模块110的输出电压值向零快速下降；当第二延时模块131延时作用结束时，高电平偏置使能信号EN输入第一或门132的一输入端，第一或门132向PMOS开关管133输入高电平，PMOS开关管133截止，第一供电模块110停止接地；由于第一供电模块110已经与偏置模块200连接，启动模块100的输出电压VB输入偏置模块200，偏置电压Vb1建立且其电压值与启动模块100的输出电压值相同，而启动模块100的输出电压VB在启动模块100停止接地后停止下降并逐渐上升到某个稳定值。由于启动模块100的输出电压VB停止下降与偏置电压Vb1的建立为同一时间点，并且偏置电压Vb1建立后其电压值与启动模块100的输出电压值相同，偏置电压Vb1建立后不产生先下降再上升的过程，而是逐步上升至稳定值，避免了偏置电压Vb1的波形产生波纹导致的偏置电压Vb1向比较器输入错误的值。

本申请提供的一种偏置电路，在偏置使能开启时,通过令第一供电模块110短暂接地，延迟了偏置电压的建立，从而可以使比较器输入的偏置电压值更准确。

在一些优选的实施方式中，第一延时模块121包括第一电容130，第一电容130的一端连接供电电压，另一端连接第一与门122的一输入端。

具体应用中，当偏置使能信号EN为低电平时，偏置使能信号的反相信号ENB为高电平，第一电容130充电；当偏置使能信号EN由低电平转为高电平时，反相信号ENB为低电平，第一电容130向与反相信号ENB连接的第一与门122的输入端短暂放电，使第一与门122的一输入端短暂输入高电平，第一与门122向NMOS开关管123输出高电平，NMOS开关管123导通，第一供电模块110接地；当第一电容130短暂放电结束后，反相信号ENB向第一与门122的一输入端输入低电平，则第一与门122向NMOS开关管123输出低电平，NMOS开关管123截止，第一供电模块110停止接地。

更具体地，本方案通过使用包括第一电容130的第一延时模块121，可以在偏置使能开启时短暂导通NMOS开关管123，使第一供电模块110短暂接地，延迟了偏置电压的建立，从而可以使比较器输入的偏置电压值更准确。

在一些优选的实施方式中，第二延时模块131包括第二电容140，第二电容140的一端接地，另一端连接第一或门132的一输入端。

具体应用中，当偏置使能信号EN为低电平时，偏置使能信号的反相信号ENB为高电平；当偏置使能信号EN由低电平转为高电平时，反相信号ENB为低电平，第二电容140短暂充电，与反相信号ENB连接的第一或门132的输入端短暂输入低电平，第一或门132向PMOS开关管133输出低电平，PMOS开关管133导通，第一供电模块110接地；当第二电容140短暂充电结束后，偏置使能信号EN向第一或门132的一输入端输入高电平，则第一或门132向PMOS开关管133输出高电平，PMOS开关管133截止，第一供电模块110停止接地。

更具体地，本方案通过使用第二电容140作为第二延时模块131，可以在偏置使能开启时短暂导通PMOS开关管133，使第一供电模块110短暂接地，延迟了偏置电压的建立，从而可以使比较器输入的偏置电压值更准确。

在一些优选的实施方式中，偏置模块200包括第二供电模块220、第一mos管201、第二mos管202、第三mos管203、第四mos管204、第五mos管205、第六mos管206、第七mos管207、第八mos管208、第九mos管209、第十mos管210；

第一mos管201的漏极连接第二供电模块220，其栅极连接偏置使能信号，且其源极连接第四mos管204的漏极和栅极、第五mos管205的栅极、第六mos管206的栅极和第七mos管207的漏极；

第二mos管202的栅极连接偏置使能信号，其漏极为偏置模块200的输入端，且其源极连接第五mos管205的漏极、第八mos管208的栅极、第九mos管209的栅极和第十mos管210的漏极；

第三mos管203的源极连接供电电压，其栅极与其漏极连接在一起并连接第六mos管206的漏极；

第四mos管204的源极连接第七mos管207的源极、第八mos管208的源极、第九mos管209的源极和第十mos管210的源极；

第五mos管205的源极连接第八mos管208的漏极；

第六mos管206的源极连接第九mos管209的漏极；

第七mos管207的栅极连接反相信号；

第十mos管210的栅极连接反相信号。

具体应用中，本方案通过使用由第二供电模块220和mos管组成的偏置模块200，可以在偏置使能信号EN由低电平转为高电平时使启动模块100的输出电压VB连接偏置模块200的输入端，并在延时结束时建立偏置电压，并使与启动模块100的输出电压VB数值相同的偏置电压逐渐上升到某个稳定值，延迟了偏置电压Vb1的建立，从而可以使比较器输入的偏置电压值更准确。

在一些优选的实施方式中，第三mos管203为p管；第一mos管201、第二mos管202、第四mos管204、第五mos管205、第六mos管206、第七mos管207、第八mos管208、第九mos管209和第十mos管210为n管。

具体应用中，本方案通过令第三mos管203为p管、其余mos管为n管，使偏置电路中各节点能在偏置使能关闭和开启时做出需要的截止或导通反应，从而能在适当的时间点使启动模块100的输出电压VB连接偏置模块200的输入端以及建立偏置电压Vb1，延迟了偏置电压Vb1的建立，从而可以使比较器输入的偏置电压值更准确。

在一些优选的实施方式中，第一供电模块110包括连接供电电压的第一电流源150，第二供电模块220包括连接供电电压的第二电流源221。

具体应用中，本方案通过使用包括连接供电电压VCC的第一电流源150的第一供电模块110，以及包括连接供电电压VCC的第二电流源221的第二供电模块220，可以使第一供电模块110和第二供电模块220提供的电压稳定、偏置电路的电路逻辑简单。

在一些优选的实施方式中，第一电流源150和第二电流源221是基于芯片内部的偏置电流输出电流的电流源电路。

具体应用中，本方案通过使用偏置电流结合电流镜产生的用于输出不同大小电流的电流源，可以提高电路中的资源利用率。

另一方面，本技术方案还保护一种比较器，包括上述的偏置电路。

另一方面，本技术方案还保护一种集成电路，包括上述的偏置电路或比较器。

综上，本申请实施例提供了一种延迟偏置电压建立的方法、偏置电路、比较器和集成电路，其中本申请提供的方法在偏置使能开启时,通过令第一供电模块110短暂接地，延迟了偏置电压的建立，从而可以使比较器输入的偏置电压值更准确。

在本申请所提供的实施例中，应该理解到，所揭露电路和方法，可以通过其它的方式实现。以上所描述的电路实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，电路或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.一种偏置电路，包括启动模块（100）和偏置模块（200）;其特征在于,

所述启动模块（100）包括第一供电模块（110）和短暂接地模块（120）；

所述短暂接地模块（120）包括第一延时模块（121）、第一与门（122）和NMOS开关管（123）；

偏置使能信号的反相信号通过所述第一延时模块（121）连接所述第一与门（122）的一输入端，所述第一与门（122）的另一输入端连接所述偏置使能信号，所述NMOS开关管（123）的漏极连接所述偏置模块（200）的输入端，并连接所述第一供电模块（110），其栅极连接所述第一与门（122）的输出端，且其源极接地；

或所述短暂接地模块（120）包括第二延时模块（131）、第一或门（132）和PMOS开关管（133）；

所述偏置使能信号通过所述第二延时模块（131）连接所述第一或门（132）的一输入端，所述第一或门（132）的另一输入端连接所述反相信号，所述PMOS开关管（133）的源极连接所述偏置模块（200）的输入端，并连接所述第一供电模块（110），其栅极连接所述第一或门（132）的输出端，且其漏极接地。

2.根据权利要求1所述的偏置电路，其特征在于，所述第一延时模块（121）包括第一电容（130），所述第一电容（130）的一端连接供电电压，另一端连接所述第一与门（122）的一输入端。

3.根据权利要求1所述的偏置电路，其特征在于，所述第二延时模块（131）包括第二电容（140），所述第二电容（140）的一端接地，另一端连接所述第一或门（132）的一输入端。

4.根据权利要求1所述的偏置电路，其特征在于，所述偏置模块（200）包括第二供电模块（220）、第一mos管（201）、第二mos管（202）、第三mos管（203）、第四mos管（204）、第五mos管（205）、第六mos管（206）、第七mos管（207）、第八mos管（208）、第九mos管（209）和第十mos管（210）；

所述第一mos管（201）的漏极连接所述第二供电模块（220），其栅极连接所述偏置使能信号，且其源极连接所述第四mos管（204）的漏极和栅极、所述第五mos管（205）的栅极、所述第六mos管（206）的栅极和所述第七mos管（207）的漏极；

所述第二mos管（202）的栅极连接所述偏置使能信号，其漏极为所述偏置模块（200）的输入端，且其源极连接所述第五mos管（205）的漏极、所述第八mos管（208）的栅极、所述第九mos管（209）的栅极和所述第十mos管（210）的漏极；

所述第三mos管（203）的源极连接供电电压，其栅极与其漏极连接在一起并连接所述第六mos管（206）的漏极；

所述第四mos管（204）的源极连接所述第七mos管（207）的源极、所述第八mos管（208）的源极、所述第九mos管（209）的源极和所述第十mos管（210）的源极；

所述第五mos管（205）的源极连接所述第八mos管（208）的漏极；

所述第六mos管（206）的源极连接所述第九mos管（209）的漏极；

所述第七mos管（207）的栅极连接所述反相信号；

所述第十mos管（210）的栅极连接所述反相信号。

5.根据权利要求4所述的偏置电路，其特征在于，所述第三mos管（203）为p管；

所述第一mos管（201）、所述第二mos管（202）、所述第四mos管（204）、所述第五mos管（205）、所述第六mos管（206）、所述第七mos管（207）、所述第八mos管（208）、所述第九mos管（209）和所述第十mos管（210）为n管。

6.根据权利要求4所述的偏置电路，其特征在于，所述第一供电模块（110）包括连接供电电压的第一电流源（150），所述第二供电模块（220）包括连接供电电压的第二电流源（221）。

7.根据权利要求6所述的偏置电路，其特征在于，所述第一电流源（150）和所述第二电流源（221）是基于芯片内部的偏置电流输出电流的电流源电路。

8.一种比较器，其特征在于，所述比较器包括如权利要求1-7任一项所述的偏置电路。

9.一种集成电路，其特征在于，所述集成电路包括如权利要求1-7任一项所述的偏置电路或如权利要求8所述的比较器。