CN116598199A - 一种正装封装芯片的背面减薄方法 - Google Patents

一种正装封装芯片的背面减薄方法 Download PDF

Info

Publication number
CN116598199A
CN116598199A CN202211675974.0A CN202211675974A CN116598199A CN 116598199 A CN116598199 A CN 116598199A CN 202211675974 A CN202211675974 A CN 202211675974A CN 116598199 A CN116598199 A CN 116598199A
Authority
CN
China
Prior art keywords
chip
main body
thinning
metal substrate
packaged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211675974.0A
Other languages
English (en)
Other versions
CN116598199B (zh
Inventor
林晓玲
梁朝辉
陈航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronic Product Reliability and Environmental Testing Research Institute
Original Assignee
China Electronic Product Reliability and Environmental Testing Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronic Product Reliability and Environmental Testing Research Institute filed Critical China Electronic Product Reliability and Environmental Testing Research Institute
Priority to CN202211675974.0A priority Critical patent/CN116598199B/zh
Publication of CN116598199A publication Critical patent/CN116598199A/zh
Application granted granted Critical
Publication of CN116598199B publication Critical patent/CN116598199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种正装封装芯片的背面减薄方法，通过从芯片背后去挖孔、露出芯片背面进行减薄，集成激光刻蚀、区域研磨、精细抛光等多种制样技术，分别去除芯片背部的多种材料，解决芯片背面各种材料的去除问题。同时采用温度监测及制冷装置，对芯片制冷，将芯片温度控制在常温，解决减薄过程中产生的热量对芯片的影响问题。进一步地，对于带空腔的正装封装，注入环氧树脂并固封，形成保护层为芯片提供支撑，解决去除各种材料时芯片的受力问题。

Description

一种正装封装芯片的背面减薄方法
技术领域
本发明实施例涉及集成电路技术领域，具体涉及一种正装封装芯片的背面减薄方法。
背景技术
正装封装芯片(如存储器、CPU等)在航空航天中应用广泛，芯片在太空中会面临太阳粒子、宇宙射线等的辐射，可能会导致芯片出现大电流烧毁、功能受损等问题。所以正装封装芯片在航天应用前必须在地面对芯片进行抗辐射能力的评估实验，通过施加各种射线在芯片上，记录观测性能的变化，为芯片的抗辐射加固提供实验支撑。该实验对于芯片的厚度有严格要求，芯片太厚会导致辐射源(通常为红外辐射或近红外辐射)穿不透，实验的准确度、可信度无法保证。因此需要将正装封装芯片减薄到红外或近红外辐射可以穿透的厚度以内，让辐照试验更加准确、可信。但与倒装封装芯片的减薄不同，正装封装芯片的电气面朝上，背面通常设置有粘接剂、芯片底座(一般为金属基座)、封装材料(采用陶瓷或金属材料封装，则封装结构内带有空腔；而采用塑料材料进行封装，一般不带有空腔)，需要将上述材料全部去除，才可以接触到芯片的背面并进行减薄。因此，现有的倒装封装芯片背面的减薄技术并不适用于正装封装芯片。
而且，正装封装芯片的减薄还存在以下问题，导致正装封装芯片难以实现减薄：
1、芯片背面可触及的问题，芯片背后有多种材料；
2、芯片背面各种材料的去除问题，包括封装外壳、芯片底座、芯片粘接剂、芯片本身；
3、去除各种材料时芯片的受力问题，包括芯片不能碎，芯片和键合引线之间的连接不能断；
4、厚度精确控制问题，除了芯片背面是露出来之外，由于芯片四周各面具有封装材料包裹(如若将封装材料去除，芯片可能会散架)，无法直接从外围封装侧面观察到芯片厚度的减薄进度。芯片从厚减到薄的过程中，芯片的颜色是不变的，也无法根据颜色的变化判断减薄的进度，因此传统的方法相当于盲减；
5、温度控制问题，在芯片减薄过程中温度不能过热，以免影响芯片本身性能，如陶瓷、金属封装很硬，用激光刻蚀方法去除会产生大量热量而损伤芯片，严重时甚至会烧毁芯片。
发明内容
为此，本发明实施例提供一种正装封装芯片的背面减薄方法，以解决现有技术中由于正装封装芯片的背面减薄问题多、难度大的问题。
为了实现上述目的，本发明实施例提供了一种正装封装芯片的背面减薄方法，所述正装封装芯片由下至上包括金属基板、粘接层以及芯片主体，封装外壳将所述金属基板、粘接层以及芯片主体封装；所述方法包括以下步骤：
步骤S01：获取芯片主体的轮廓参数，所述轮廓参数至少包括：芯片主体的原始厚度、芯片主体的位置、芯片主体的形状、芯片主体的上表面积、金属基板的初始厚度；
步骤S02：刻蚀正装封装芯片背面的封装外壳，露出正装封装芯片的金属基板，得到芯片主体的粗轮廓；
步骤S03：对芯片主体的粗轮廓的背面进行钻头研磨法，使用钻头对芯片主体的粗轮廓背面的金属基板进行研磨处理，直至露出芯片主体粗轮廓背面的粘接剂，得到芯片主体的细轮廓；
步骤S04：在步骤03后，使用针状工具或抛光布去除芯片主体背面的粘接剂，得到露出背面的芯片主体；
步骤S05：选择与芯片主体的背面面积大小匹配的钻头，对芯片主体的背面进行研磨处理，将芯片主体减薄到目标厚度；
步骤S06：芯片主体减薄到目标厚度之后，采用羊毛磨头加抛光膏或研磨膏进行抛光处理，把芯片主体背面经研磨后留下的磨痕去除。
其中，所述步骤01中获取芯片主体的轮廓参数采用3D-X射线检测方法或者金相切片法。
其中，所述步骤02中，使用50w～80w的激光束对正装封装芯片背面的封装外壳进行刻蚀处理，刻蚀范围为芯片主体轮廓上各面外扩至长度为d1的范围。
其中，在激光束刻蚀封装外壳的过程中，采用温度测试仪贴近正装封装芯片被刻蚀的表面，采集正装封装芯片被刻蚀表面的温度，若监测到表面温度异常时，使用制冷散热装置对正装封装芯片进行散热降温。
其中，在步骤02之后，步骤03之前，如果正装封装芯片有空腔的，则在常温下将环氧树脂与固化剂以2～5：1的质量配比来制备环氧树脂溶液，然后将该环氧树脂溶液通过吸管注入、滴入或倒入正装封装芯片的空腔内并使得环氧树脂溶液固化，形成芯片主体的保护层。
其中，在步骤03开始前，以金属基板的两条对角线的交叉点作为金属基板的中心，将钻头对准金属基板的中心位置，下降至和金属基板接触；根据步骤01所获得的金属基板的初始厚度，设置一个向下将要减薄的厚度，该将要减薄的厚度不大于金属基板的初始厚度。
其中，所述步骤02刻蚀正装封装芯片背面的封装外壳后所形成的凹槽的宽度D1、步骤03中研磨金属基板后所形成的凹槽的宽度D2、步骤04中去除芯片主体背面的粘接剂后所形成的凹槽的宽度D3、步骤05中对芯片主体的背面研磨后形成的凹槽的宽度D4；上述D1至D4满足以下条件：D1≤D2≤D3≤D4。
其中，步骤05的所述目标厚度为不大于100微米。
其中，芯片主体背面去除了减薄部分(21)后残留一侧壁(211)；所述侧壁(211)的厚度满足：其所在边的长度的3％至5％。
本发明实施例具有如下优点：
本发明实施例所述的一种正装封装芯片的背面减薄方法通过从芯片背后去挖孔、露出芯片背面进行减薄，集成激光刻蚀、区域研磨、精细抛光等多种制样技术，分别去除芯片背部的多种材料，解决芯片背面各种材料的去除问题。同时采用温度监测及制冷装置，对芯片制冷，将芯片温度控制在常温，解决减薄过程中产生的热量对芯片的影响问题。
本发明实施例所述的一种正装封装芯片的背面减薄方法对于带空腔的正装封装，注入环氧树脂并固封，形成保护层为芯片提供支撑，解决去除各种材料时芯片的受力问题。
本发明实施例所述的一种正装封装芯片的背面减薄方法采用3D-X射线检测方法或金相切片等方法，实现正装封装芯片的多点厚度测量监测，获得芯片内部各部分材质的厚度。
附图说明
为了更清楚地说明本发明的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引伸获得其它的实施附图。
本说明书所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
图1a为本发明提供的一种不带空腔的正装封装芯片的结构图。
图1b为本发明提供的一种带空腔的正装封装芯片的结构图。
图2-6为本发明提供的一种正装封装芯片背面减薄方法的示意图。
图7a-7c为本发明散热装置的结构示意图。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1a和1b所示，图中10为正装封装芯片，1为芯片的封装层，封装层的材料可以是陶瓷、金属或塑料。其中，图1a为不带空腔的正装封装芯片示意图，图1b为带空腔的正装封装芯片示意图。图1a中，封装外壳1为塑料封装层。图1b中，封装外壳1为陶瓷封装层或金属封装层。不管是图1a还是图1b，封装外壳1将芯片主体2包裹在其中，其作用是保护芯片主体。3为金属基板，金属基板3为芯片主体2的承载板。4为粘接层，芯片主体2通过粘接层4而固定在金属基板3上；5为引线，其键合在芯片主体2的焊盘上。如图1a和1b所示，该芯片主体2为正装封装结构，即芯片主体2的焊盘(也就是电气连接层)朝上设置；而芯片主体2的背面通过粘接层4固定在金属基板3上。
下面以图1a和1b中的正装封装芯片为例，并结合图2-6来具体说明本发明一种正装封装芯片的背面减薄方法。
如图2-6所示，一种正装封装芯片的背面减薄方法，包括以下步骤：
步骤S01：获取芯片主体2的轮廓参数。具体来说，利用3D-X射线检测方法，获得正装封装芯片10内的芯片主体2的轮廓参数，芯片主体2的轮廓参数包括芯片主体2的原始厚度、芯片主体2的位置、芯片主体2的形状(例如长方形或正方形)、芯片主体2的上表面积、金属基板3的初始厚度。3D-X射线检测方法是通过旋转芯片来采集芯片各个方向上的X光的二维投影，再通过计算机算法程序合成得到芯片的三维立体影像，从而得到正装封装芯片10的内部的结构信息及尺寸信息。
可替代的是，所述步骤S01中，也可以采用金相切片法来获得正装封装芯片10内的芯片主体2的轮廓参数。但与3D-X射线检测方法不同的是，金相切片法准备多个同类型的芯片。因为金相切片法是破坏性的，经过金相切片法后，该芯片已经不能再使用，也不能用于辐射试验。因此在对正装封装芯片进行背面减薄时，至少需要准备两颗同样的正装封装芯片，其中一颗用于金相切片，另一颗用于的芯片背面减薄。
对于金相切片法，具体来说，用液态环氧树脂将芯片包裹固封后，结合机械研磨的方法。所述金相切片是用特制液态树脂将芯片包裹固封，然后进行研磨抛光的一种制样方法，检测流程包括取样、固封、研磨、抛光、最后提供形貌照片、开裂分层大小判断、尺寸等数据。同样的，与3D-X射线检测方法一致，金相切片法获得的正装封装芯片10内的芯片主体2的轮廓参数至少包括芯片主体2的原始厚度、芯片主体2的位置、芯片主体2的形状、芯片主体2的上表面积、金属基板3的初始厚度。
其中金相切片法的研磨处理包括用280#左右的砂纸进行起始研磨，以加快研磨速度，研磨到观察位置时，改用500#砂纸研磨，待表面磨平后再换细砂纸，每换一道砂纸时先在金相显微镜下观察，待前一砂纸的磨痕已经磨掉后，才能更换更细砂纸，重复上述过程，直至砂纸的细度达到2500#为止。然后抛光，得到足够适合光学显微镜和电子显微镜观察的金相磨面。本实施例中优选于使用1μm的抛光膏，从抛光膏容器中挤出几滴抛光膏，滴到转动的抛光布上(挤之前要摇匀)，手拿样品，轻轻接触抛光布，持续几分钟后在金相显微镜下观察，看是否已把磨痕抛掉，如果没有，则重复以上动作，直至把磨痕抛掉。最后制作正装封装芯片样品的剖面结构，获得芯片内部各部分的精确轮廓参数。
步骤S02：刻蚀正装封装芯片10背面的封装外壳1，露出正装封装芯片10的金属基板3。使用50w～80w的激光束对正装封装芯片10背面的封装外壳1进行刻蚀处理，刻蚀范围为芯片主体2轮廓上各面外扩至长度为d1的范围。即如图2所示，芯片主体2的轮廓向左右两边外扩长度d1；在此需要说明的是，图2为正装封装芯片10的截面视图，面向该图2的前后方向，刻蚀范围同样包括芯片主体2外扩长度d1。优选的，所述长度d1的范围为不小于0.1mm且不大于0.5mm，典型值为0.1mm、0.15mm、0.2mm、0.25mm、0.3mm、0.35mm、0.4mm、0.45mm以及0.5mm。刻蚀后得到芯片主体2的粗轮廓。具体刻蚀中，激光束沿芯片主体2的轮廓移动，刻蚀与芯片主体2轮廓形状一致且比芯片主体2的轮廓大的封装外壳1的区域；直至隐约露出芯片主体2轮廓背面的金属基板3才停止激光刻蚀。例如，如果芯片主体的面积为2×2mm2，则该面的刻蚀面积设定至少设定为(2.1～2.5)×(2.1～2.5)mm2；典型值例如为2.1×2.1mm2、2.15×2.15mm2、2.2×2.2mm2、2.25×2.25mm2、2.3×2.3mm2、2.35×2.35mm2、2.4×2.4mm2、2.45×2.45mm2、2.5×2.5mm2。
在激光刻蚀的过程中，可结合金相显微观察法，观察各种材质的刻蚀情况。其中陶瓷为深灰色，金属基板为黄色，粘接剂及硅芯片为灰色。
可选的，在激光刻蚀的过程中，还可以采用温度测试仪贴近正装封装芯片的被刻蚀表面，采集正装封装芯片被刻蚀表面的温度。若监测到表面温度异常时，使用制冷散热装置对正装芯片进行散热降温。制冷散热装置可以是包括S型管道的散热装置，S型管道内可以是冷却水流或者通过压缩机制冷后送入管道的冷空气。其中，在本发明中，正装封装芯片10的被刻蚀表面的温度超过50℃时即判断为异常，此时需要对正装封装芯片进行降温。散热装置的结构可见图7a-c。具体来说，将图7a所示的散热装置贴近正装封装芯片10的正面，冷却水或冷却空气等冷媒通过管道流动，通过热交换从而达到散热的目的。
对于图1a中的正装封装芯片，由于其封装外壳为塑料，在封装过程后，封装塑料完全包裹芯片主体，因此图1a中的正装封装芯片并不存在空腔。而对于图1b的正装封装芯片来说，由于其封装外壳为陶瓷或金属。陶瓷或金属封装外壳通常是预先按照芯片主体的尺寸定制完成的，因此在封装时，芯片主体2被安装在陶瓷或金属的封装外壳1中，因此这种类型的封装芯片是存在空腔的。对于存在空腔的正装封装芯片，则在常温下将环氧树脂与固化剂以2～5：1的质量配比来制备环氧树脂溶液，然后将该环氧树脂溶液通过吸管注入、滴入或倒入正装封装芯片10的空腔内并使得环氧树脂溶液固化，从而形成芯片主体2的保护层。形成该保护层的封装芯片，其结构实际上也类似于图1a中的结构。如此，能够在后续封装芯片背面的减薄工艺中保护芯片主体2不至于损坏。
步骤S03、对芯片主体2粗轮廓的背面进行钻头研磨，使用钻头对芯片主体2粗轮廓背面的金属基板3进行研磨处理，直至露出芯片主体2粗轮廓背面的粘接剂4(该粘接剂通常为树脂或银浆)，得到芯片主体2的细轮廓。进一步的，如果上述研磨处理后仍然存在金属基板3残留，还可以再使用斜口钳将钻头研磨后残余的金属基板3清除干净，如图3所示。其中，所述钻头采用高硬度含钴钨钢钻头，钻头的直径为1mm～10mm。在选择钻头时，还需要根据金属基板3的面积大小而选择，并且钻头直径小于但尽量接近金属基板3的宽度。
进一步地，在开始钻头研磨前，将金属基板3的两条对角线的交叉点作为金属基板3的中心，然后将钻头对准金属基板3的中心位置，钻头下降并和金属基板3接触。根据步骤01所获得的金属基板3的初始厚度，设置一个向下的将要减薄的厚度，该将要减薄的厚度不大于金属基板3的初始厚度，优选的，该将要减薄的厚度范围为：(金属基板3的厚度-0.1mm)至金属基板3的厚度。然后钻头开始研磨，在研磨时，钻头左右并不移动动，钻头在垂直方向上逐步向下旋转研磨，金属基板3在水平面上沿相互垂直的x方向或y方向来回移动，移动的幅度按照金属基板3的宽长各一半设置。
步骤S04、在步骤03后，使用针状工具或抛光布去除芯片主体2背面的粘接剂4，得到露出表面的芯片主体2。具体来说，可以使用针状工具挑拨粘结剂4，或者也可以使用抛光布精细抛光；或者二者结合使用，首先先用抛光布大面积去除粘结剂4，然后再使用针状工具挑拨剩余的顽固粘结剂4。粘接剂4去除后的结构如图4所示。
步骤S05、选择与芯片主体2的背面面积大小匹配的钻头6，对芯片主体2的背面进行研磨处理，将芯片主体2减薄到目标厚度。即如图6所示的减薄后的芯片主体保留部分22的厚度。对于减薄后的芯片主体2的目标厚度，只要满足辐射测试的要求即可，也就是说能够让红外或近红外辐射能够穿透的厚度，从而让辐射试验更准确和可信。在本发明中，该目标厚度不大于100微米，典型值例如为70、75、80、85、90、95、100微米。
如图5所示，在开始研磨前，将芯片主体2的两条对角线的交叉点作为芯片主体2的中心，然后将钻头6对准芯片主体2的中心位置；将钻头6下降至和芯片主体2的背面接触。根据步骤01所获得的芯片主体2的原始厚度，设置一个向下减薄的厚度。在开始研磨时，钻头6左右不动，逐步向下旋转研磨，芯片主体2沿水平面上相互垂直的x方向或y方向来回移动，移动的幅度按大于芯片主体2的宽或长的一半来进行设置。如芯片主体2的宽度为3mm，则设置移动的幅度为1.6或1.7mm。经过研磨后，芯片主体2背面的减薄部分21被去除。
步骤S06、芯片主体2减薄到目标厚度之后，采用羊毛磨头(直径为1mm～10mm)加抛光膏或研磨膏(研磨膏含金刚石颗粒)进行抛光处理，把芯片主体2背面经研磨后留下的磨痕去除，使其呈现镜子亮度的效果。最后得到如图6所示的结构，芯片主体2的背面被减薄后，留下芯片主体2背面的保留部分22。
最后，本发明对于正装封装芯片背面的减薄，其目的是为了能够对该芯片背面施加各种辐射射线，从而在施加各种射线时对芯片进行检测，测试其性能指标是否满足要求。因此，只要芯片背面的大部分区域被减薄即可，而不需要对芯片背面的整体区域都进行减薄，这与出于其他目的而进行减薄工艺是不同的。而且进一步的，为了保护正装封装芯片10的背面在减薄工艺过程中不受到意外的损坏，从而保证在辐射测试过程中芯片是合格的，因此，在进行减薄芯片主体2的背面并去除减薄部分21后，在芯片主体2的长度方向上，实际上芯片主体2背面仍可残留一厚度为d2的侧壁，如图5所示；在芯片主体2的宽度方向上，芯片主体2背面仍可残留一厚度为d3的侧壁(图5中未示出)。这样，芯片背面在减薄过程中，就不会对芯片结构和性能产生影响，因此，厚度为d2和d3的侧壁实际上在减薄工艺中也起到保护芯片的作用。优选的，如果芯片主体2的长和宽分别为D长和D宽，那么芯片主体2的长所对应的d2的取值范围是6％D长≤2×d2≤10％D长；芯片主体2的宽所对应的d3的取值范围是6％D宽≤2×d3≤10％D宽；也就是说，侧壁的厚度保留其所在边的长度的3％至5％，这样既不影响芯片减薄后的辐射检测，同时还能起到保护芯片主体的作用。
并且进一步地，对于步骤02刻蚀正装封装芯片10背面的封装外壳1后所形成的凹槽的宽度D1、步骤03中研磨金属基板3后所形成的凹槽的宽度D2、步骤04中去除芯片主体2背面的粘接剂4后所形成的凹槽的宽度D3、步骤05中对芯片主体2的背面研磨后形成的凹槽的宽度D4，上述D1至D4满足以下条件：D1≤D2≤D3≤D4，优选的，满足D1＜D2＜D3＜D4。
虽然，上文中已经用一般性说明及具体实施例对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。

Claims (9)

1.一种正装封装芯片的减薄方法，所述正装封装芯片(10)由下至上包括金属基板(3)、粘接层(4)以及芯片主体(2)，封装外壳(1)将所述金属基板(3)、粘接层(4)以及芯片主体(2)封装；其特征在于，所述方法包括以下步骤：
步骤S01：获取芯片主体(2)的轮廓参数，所述轮廓参数至少包括：芯片主体(2)的原始厚度、芯片主体(2)的位置、芯片主体(2)的形状、芯片主体(2)的上表面积、金属基板(3)的初始厚度；
步骤S02：刻蚀正装封装芯片(10)背面的封装外壳(1)，露出正装封装芯片(10)的金属基板(3)，得到芯片主体(2)的粗轮廓；
步骤S03：对芯片主体(2)的粗轮廓的背面进行钻头研磨法，使用钻头对芯片主体(2)的粗轮廓背面的金属基板(3)进行研磨处理，直至露出芯片主体(2)粗轮廓背面的粘接剂(4)，得到芯片主体(2)的细轮廓；
步骤S04：在步骤03后，使用针状工具或抛光布去除芯片主体(2)背面的粘接剂(4)，得到露出背面的芯片主体(2)；
步骤S05：选择与芯片主体(2)的背面面积大小匹配的钻头(6)，对芯片主体(2)的背面进行研磨处理，将芯片主体(2)减薄到目标厚度；
步骤S06：芯片主体(2)减薄到目标厚度之后，采用羊毛磨头加抛光膏或研磨膏进行抛光处理，把芯片主体(2)背面经研磨后留下的磨痕去除。
2.如权利要求1所述的一种正装封装芯片的减薄方法，其特征在于：
所述步骤01中获取芯片主体(2)的轮廓参数采用3D-X射线检测方法或者金相切片法。
3.如权利要求1所述的一种正装封装芯片的减薄方法，其特征在于：
所述步骤02中，使用50w～80w的激光束对正装封装芯片(10)背面的封装外壳(1)进行刻蚀处理，刻蚀范围为芯片主体(2)轮廓上各面外扩至长度为d1的范围。
4.如权利要求3所述的一种正装封装芯片的减薄方法，其特征在于：
在激光束刻蚀封装外壳(1)的过程中，采用温度测试仪贴近正装封装芯片(10)被刻蚀的表面，采集正装封装芯片(10)被刻蚀表面的温度，若监测到表面温度异常时，使用制冷散热装置对正装封装芯片(10)进行散热降温。
5.如权利要求1所述的一种正装封装芯片的减薄方法，其特征在于：
在步骤02之后，步骤03之前，如果正装封装芯片有空腔的，则在常温下将环氧树脂与固化剂以2～5：1的质量配比来制备环氧树脂溶液，然后将该环氧树脂溶液通过吸管注入、滴入或倒入正装封装芯片(10)的空腔内并使得环氧树脂溶液固化，形成芯片主体(2)的保护层。
6.如权利要求1所述的一种正装封装芯片的减薄方法，其特征在于：
在步骤03开始前，以金属基板(3)的两条对角线的交叉点作为金属基板(3)的中心，将钻头对准金属基板(3)的中心位置，钻头下降并和金属基板(3)接触；根据步骤01所获得的金属基板(3)的初始厚度，设置一个向下的将要减薄的厚度，该将要减薄的厚度不大于金属基板(3)的初始厚度。
7.如权利要求1所述的一种正装封装芯片的减薄方法，其特征在于：
所述步骤02刻蚀正装封装芯片(10)背面的封装外壳(1)后所形成的凹槽的宽度D1、步骤03中研磨金属基板(3)后所形成的凹槽的宽度D2、步骤04中去除芯片主体(2)背面的粘接剂(4)后所形成的凹槽的宽度D3、步骤05中对芯片主体(2)的背面研磨后形成的凹槽的宽度D4；上述D1至D4满足以下条件：D1≤D2≤D3≤D4。
8.如权利要求1所述的一种正装封装芯片的减薄方法，其特征在于：
步骤05的所述目标厚度为不大于100微米。
9.如权利要求1所述的一种正装封装芯片的减薄方法，其特征在于：
芯片主体(2)背面去除了减薄部分(21)后残留一侧壁(211)；所述侧壁(211)的厚度满足：其所在边的长度的3％至5％。
CN202211675974.0A 2022-12-26 2022-12-26 一种正装封装芯片的背面减薄方法 Active CN116598199B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211675974.0A CN116598199B (zh) 2022-12-26 2022-12-26 一种正装封装芯片的背面减薄方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211675974.0A CN116598199B (zh) 2022-12-26 2022-12-26 一种正装封装芯片的背面减薄方法

Publications (2)

Publication Number Publication Date
CN116598199A true CN116598199A (zh) 2023-08-15
CN116598199B CN116598199B (zh) 2023-12-05

Family

ID=87594304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211675974.0A Active CN116598199B (zh) 2022-12-26 2022-12-26 一种正装封装芯片的背面减薄方法

Country Status (1)

Country Link
CN (1) CN116598199B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335629B1 (en) * 1997-08-12 2002-01-01 Samsung Electronics Co., Ltd. Test fixture having an opening for exposing the back of a semiconductor chip and testing module comprising the same
US20020089066A1 (en) * 2001-01-11 2002-07-11 Mohammad Massoodi Method and system for decapsulating a multi-chip package
US20040014401A1 (en) * 2001-08-07 2004-01-22 Chun-Cheng Tsao Method for backside die thinning and polishing of packaged integrated circuits
CN101789414A (zh) * 2010-02-26 2010-07-28 晶方半导体科技（苏州）有限公司 超薄半导体芯片封装结构及其制造工艺
CN104091865A (zh) * 2014-07-25 2014-10-08 胡溢文 一种正装倒置芯片的制备方法
US20150008583A1 (en) * 2013-07-02 2015-01-08 Texas Instruments Incorporated Method and Structure of Packaging Semiconductor Devices
CN105304509A (zh) * 2014-06-08 2016-02-03 联测总部私人有限公司 半导体封装和封装半导体装置的方法
CN111430230A (zh) * 2020-06-10 2020-07-17 清华大学 基板减薄方法、基板减薄设备及其操作方法
CN112349579A (zh) * 2020-10-23 2021-02-09 华虹半导体(无锡)有限公司 晶圆背面减薄方法及晶圆背面减薄装置
JP2022149230A (ja) * 2021-03-25 2022-10-06 ミツミ電機株式会社 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335629B1 (en) * 1997-08-12 2002-01-01 Samsung Electronics Co., Ltd. Test fixture having an opening for exposing the back of a semiconductor chip and testing module comprising the same
US20020089066A1 (en) * 2001-01-11 2002-07-11 Mohammad Massoodi Method and system for decapsulating a multi-chip package
US20040014401A1 (en) * 2001-08-07 2004-01-22 Chun-Cheng Tsao Method for backside die thinning and polishing of packaged integrated circuits
CN101789414A (zh) * 2010-02-26 2010-07-28 晶方半导体科技（苏州）有限公司 超薄半导体芯片封装结构及其制造工艺
US20150008583A1 (en) * 2013-07-02 2015-01-08 Texas Instruments Incorporated Method and Structure of Packaging Semiconductor Devices
CN105304509A (zh) * 2014-06-08 2016-02-03 联测总部私人有限公司 半导体封装和封装半导体装置的方法
CN104091865A (zh) * 2014-07-25 2014-10-08 胡溢文 一种正装倒置芯片的制备方法
CN111430230A (zh) * 2020-06-10 2020-07-17 清华大学 基板减薄方法、基板减薄设备及其操作方法
CN112349579A (zh) * 2020-10-23 2021-02-09 华虹半导体(无锡)有限公司 晶圆背面减薄方法及晶圆背面减薄装置
JP2022149230A (ja) * 2021-03-25 2022-10-06 ミツミ電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN116598199B (zh) 2023-12-05

Similar Documents

Publication Publication Date Title
US20240079351A1 (en) Wafer-level bonding of obstructive elements
CN105842611B (zh) 倒装芯片检测样品的制备方法
US6896585B2 (en) Polishing pad with transparent window having reduced window leakage for a chemical mechanical polishing apparatus
CN104465315B (zh) 3d叠层芯片封装器件的芯片分离方法
US8652941B2 (en) Wafer dicing employing edge region underfill removal
KR20210139461A (ko) 접합 구조체를 위한 보호 소자
US20060082003A1 (en) Method of dicing a semiconductor device into plural chips
US6672947B2 (en) Method for global die thinning and polishing of flip-chip packaged integrated circuits
KR100738730B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
TWI673813B (zh) 半導體線接合機器清潔裝置及方法
JP2007012810A (ja) 半導体集積回路装置の製造方法
KR100433311B1 (ko) 후방방사현미경검출을위해웨이퍼의실리콘반도체다이및패키지된형태로다이어몬드를이용하여고속으로가공하는방법
JP2009010178A (ja) ウェーハの加工方法
US20120074565A1 (en) Semiconductor device provided with rear protective film on other side of semiconductor substrate and manufacturing method of the same
CN108428662A (zh) 在芯片制造期间处置薄晶片
CN116598199B (zh) 一种正装封装芯片的背面减薄方法
US20040014401A1 (en) Method for backside die thinning and polishing of packaged integrated circuits
US7078320B2 (en) Partial wafer bonding and dicing
JP6209097B2 (ja) ウェーハの加工方法
US6781232B2 (en) Sample preparation apparatus and method
JP7187115B2 (ja) ウェーハの加工方法
CN106847727B (zh) 一种微纳米级晶片测试探头及制备方法
Kim et al. Plasma dicing before grinding process for highly reliable singulation of low-profile and large die sizes in advanced packages
US6472234B2 (en) Failure analysis method for chip of ball grid array type semiconductor device
Holdford Cross-Sectioning: Mechanical Polishing, Ion Milling, and Focused Ion Beam (FIB)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant