CN116562201B - 一种多层pcb压合后整板厚度的计算方法 - Google Patents
一种多层pcb压合后整板厚度的计算方法 Download PDFInfo
- Publication number
- CN116562201B CN116562201B CN202310841453.6A CN202310841453A CN116562201B CN 116562201 B CN116562201 B CN 116562201B CN 202310841453 A CN202310841453 A CN 202310841453A CN 116562201 B CN116562201 B CN 116562201B
- Authority
- CN
- China
- Prior art keywords
- thickness
- layer
- lamination
- pcb
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003475 lamination Methods 0.000 title claims abstract description 133
- 238000004364 calculation method Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims abstract description 122
- 230000008569 process Effects 0.000 claims abstract description 94
- 239000011347 resin Substances 0.000 claims abstract description 35
- 229920005989 resin Polymers 0.000 claims abstract description 35
- 238000013461 design Methods 0.000 claims abstract description 34
- 239000006071 cream Substances 0.000 claims abstract description 31
- 238000012795 verification Methods 0.000 claims abstract description 7
- 239000003292 glue Substances 0.000 claims description 27
- 239000004744 fabric Substances 0.000 claims description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 23
- 239000003365 glass fiber Substances 0.000 claims description 23
- 238000003825 pressing Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000012937 correction Methods 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 275
- 239000000853 adhesive Substances 0.000 description 16
- 230000001070 adhesive effect Effects 0.000 description 16
- 230000000903 blocking effect Effects 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 6
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Abstract
本发明提供一种多层PCB压合后整板厚度的计算方法,在多层PCB压合后整板厚度的计算方法中引入了压合后半固化片中树脂的流胶损失厚度、同时更精确地计算了填隙损失厚度,提高了多层PCB压合后整板厚度的计算方法的精确度,令所计算出的多层PCB整板厚度更贴近实际压合情况,更精确地反映了所选取的介电层结构及压合工艺参数组合的合理性。进一步地,通过令介电层厚度及奶油层厚度同时满足要求,且同时保证PCB的整板厚度与设计值相符,进而快速判断PCB的结构设计合理及工厂的工艺参数匹配合理,减少了反复通过压合进行结构判断及参数验证的繁琐,提高了验证效率,且更方便经济。
Description
技术领域
本发明涉及PCB制造领域,更具体地,涉及一种多层PCB压合后整板厚度的计算方法。
背景技术
PCB(Printed Circuit Board)又名印刷电路板,是重要的电子部件,是支撑电子元器件及实现电气互连的载体,随着集成电路的迅速发展及广泛应用,PCB板的功能越来越多样,PCB上连接的器件数量和走线密度等也在不断提升,对PCB板制作的精密度的要求也越来越高。因此,在实际应用过程中,PCB设计工程师常常会依据使用需求设计相应PCB各层的线路图形、PCB所使用的材料及PCB的叠层结构以实现电气性能及阻抗间的匹配,同时,为了保证PCB板的机械性能、填胶控制及与表面器件安装的匹配程度,也会对PCB所使用的材料厚度及压合后的整板厚度进行一定的要求。
在实际交付生产PCB成品前,在工厂一般会先进行PCB板试压合,即工厂先依据设计资料制作出PCB的内层芯板,再依照PCB的设计叠板结构将前工序处理好的内层芯板与半固化片叠合起来并压合成整板,依据试压合可以得出PCB整板厚度是否在误差范围内,以及确定PCB压合后的状况,进而确定PCB结构中半固化片使用的合理性及工厂所选择的工艺参数的匹配能力,但因此,在调整PCB的结构设计或工厂的工艺参数后仍需要再次进行试压合以检验PCB结构中半固化片使用的合理性及工厂所选择的工艺参数的匹配能力。但重复的试压合程序繁琐、效率低下,并且会增加成本、造成原材料的浪费。通常在生产过程中,压合后PCB的整板厚度的差异来源于压合过程中的填胶差异及流胶损失,均与结构中半固化片使用的材料、厚度以及工厂所选择的压合工艺参数有关,因此,若能在试压合前通过计算出更精确的PCB压合后的整板厚度,并将PCB的整板厚度与设计整板厚度进行比较、修正,最后再通过试压合确认PCB的结构设计及工厂的工艺参数的合理性,就可以提高验证PCB的结构设计合理性及工厂压合工艺参数的匹配能力的效率,且更为经济。
发明内容
本发明旨在克服上述现有技术的至少一种缺陷,提供一种多层PCB压合后整板厚度的计算方法,用于更精确地计算出PCB压合后的整板厚度,提高验证PCB的结构设计合理性及工厂压合工艺参数的匹配能力的效率。
本发明采取的技术方案首先是提供一种多层PCB压合后整板厚度的计算方法,具体地,包括以下步骤:
A1、初始资料获取,确认工厂的压合工艺参数及所述PCB的叠板结构、各层线路图形、采用的材料及其工艺能力参数、电参数设计以及整板厚度要求值;
A2、介电层厚度计算,所述介电层厚度为压合后PCB中相邻导电层间由半固化片提供的距离;依据初始资料对压合后的介电层厚度进行理论计算,所述介电层厚度=该层半固化片厚度总和-上导电层厚度×上导电层无铜率-下导电层厚度×下导电层无铜率-流胶损失厚度;所述流胶损失厚度定义为p,p=(n-1)×h,所述n为介电层中半固化片的数量,且n为不小于1的正整数;所述h为介电层中每张相互熔合的半固化片因流胶而损失的厚度系数;所述h由半固化片的材料特性及工厂的压合工艺参数共同决定;
A3、整板厚度计算,所述整板厚度=各导电层厚度和+各内层芯板厚度和+各介电层厚度和。优选地,所述h∈[0.05,0.25]。
在本技术方案中,多层PCB的叠板结构、各层线路图形、采用的材料及其工艺能力参数、电参数设计以及整板厚度要求值由客户依据需求设计并提供给PCB制作的工厂,工厂依据多层PCB的材料的性质及工厂的实际加工能力匹配选择压合工艺参数,包括利用何种阻胶图形、确定何种压合参数,包括压合方式、压合温度、压合压力及压合时长等。多层PCB的线路层均基于内层芯板及单独导电层制作,导电层一般为铜箔,内层芯板中的双面附有的导电层中间由芯板提供的固化树脂填充,而在内层芯板之外,导电层间一般由半固化片熔合填充,故定义压合后PCB中相邻导电层间由半固化片提供的距离为介电层厚度,故PCB整板的厚度即由各导电层厚度、内层芯板厚度及介电层厚度加合构成,其中,在压合过程中导电层及内层芯板的厚度几乎不产生变化,因此,需要精确计算压合后PCB的整板厚度,需要提高介电层厚度计算的精确度。在压合过程中,导电层间的半固化片熔合固化形成介电层,由于半固化片中含有的树脂在加热压合过程会熔融流动,填入上下两层导电层上所形成的线路的间隙内,因此介电层厚度较半固化片的总厚度而言总存在填隙损失;同时,在压合过程中,由于半固化片之间相互熔合,流动性加剧,熔融的树脂在压合压力的作用下会自边缘流出,因此还存在流胶损失,而流胶损失与所使用的半固化片的材料特性有关,同时也与工厂采用的板边阻胶图形及压合时采取的压合温度、压合压力、压合时间等工艺参数息息相关。因此,为了提高多层PCB压合后整板厚度的计算方法的精确度,令所计算出的多层PCB整板厚度更贴近实际压合情况,可以更精确地反映所选取的介电层结构及压合工艺参数组合的合理性,在本技术方案中,在多层PCB压合后整板厚度的计算方法中引入了流胶损失厚度;同时,还更精确地计算了填隙损失,具体地,定义填隙损失为导电层上线路层中的无铜区均由熔融的树脂完美填补,即线路层所在的导电层区域的无铜率与残铜率互补,并且,多层PCB的介电层上下粘接的导电层上可能形成不同的线路图形而拥有不同的无铜率,故在多层PCB的整板厚度中计算中,具体地,将多层PCB压合过程中的理论填隙损失设置为(上导电层厚度×上导电层无铜率+下导电层厚度×下导电层无铜率)。
进一步地,多层PCB压合过程中的流胶损失是由于两导电层间叠合了不止一张半固化片,半固化片由一定厚度的树脂及其中层的玻纤布构成,即在理想构型里,树脂层厚度由玻纤布均匀分割,故两半固化片堆叠压合时,仅有两玻纤布中间的树脂受热相互熔合,故在一介电层中,介电层包括n个半固化片,与上下导电层接触的半固化片中各有一半厚度的树脂不与其他半固化片中的树脂相互熔合,定义其流动的树脂全用于填入导电层上的无铜区域;故可认为两导电层中相互熔合的半固化片均为(n-1)张,而半固化片的材料特性如树脂含量(RC%)等、及工厂的压合工艺参数等共同决定了压合时相互熔合的每张半固化片中流胶损失的厚度,流胶损失厚度作为各介电层中最终流动流出PCB板外的厚度,即为介电层中相互熔合的半固化片数量与每张相互熔合的半固化片因流胶而损失的厚度系数相乘;通常,不同种类的半固化片中胶系的流程损失系数可能会不同,但在经验估值中基础厚度系数均可以选择0.1,但对于各PCB制造厂家而言,由于压合工艺参数的选择不同,还需要在0.1的基础上进行一定的偏差修正,因此,优选地,厚度系数为0.05-0.025。如此设置,可以在兼顾PCB结构及材料设计与工厂压合工艺系数的考虑下,精确地模拟PCB中各介电层中的流胶损失,令所计算的PCB整板厚度更贴近实际压合后PCB的整板厚度,进而更精确地反映了所选取的介电层结构及压合工艺参数组合的合理性。
进一步地,所述多层PCB中的导电层包括用于线路图形制作的本板及环绕所述本板设置的工艺边,所述工艺边上设置有阻胶图形,所述线路图形与所述阻胶图形一同制作;当所述流胶损失厚度不为零时,所述导电层的无铜率=[(1-本板残铜率)×本板面积+(1-工艺边残铜率)×工艺边面积]/导电层面积×100%。或者是,当所述流胶损失厚度为零时,所述导电层的无铜率=[(1-本板残铜率)×本板面积+(1-工艺边残铜率)×t×工艺边面积]/导电层面积×100%;所述t为流胶在工艺边上的填隙面积占工艺边上无铜区的比例,所述t的取值范围为0.3-0.5。
在本技术方案中,还优化了导电层上无铜率的计算方法,在多层PCB的整板厚度计算中,初始资料中所提供的导电层上的残铜率仅为导电层上线路图形的面积占本板面积的比例,而在实际压合过程中,为了保证多层PCB在压合过程中的对准度,会在本板边缘加设工艺边,用于设置靶点等进行固定、对位等功能图形,为了减少压合中介电层的流胶损失、同时也引导流胶保证PCB压合时的层间均匀性,还常在工艺边上设置各类阻胶图形,所述工艺边表面覆铜,故线路图形与阻胶图形可一同制作,减少制板工序。因此,为了更好地反映多层PCB的实际压合情况,令所计算出的PCB压合后的整板厚度与实际压合情况更为贴近,更精确地反映介电层结构设计的合理性及压合工艺参数的匹配能力,在残铜率的计算中,综合考虑了线路图形及阻胶图形的影响;在理想的压合构型里,流动的树脂应均匀饱满地填入线路层图形中的无铜区域,以保证PCB的可靠性,而在流胶损失厚度存在且不为零时,即认为流动的树脂同时也均匀饱满地填入了工艺边中的无铜区域后仍有多余的树脂自板边均匀流出。而优选地,当流胶损失厚度为零时,即压合时无树脂自板边溢出,但基于半固化片中熔融的树脂在热压合状态下必然流动,而流动的树脂进入工艺边中无铜区域的量与半固化片中树脂的流动性有关,即由半固化片的含胶量及压合工艺参数组合决定,故在计算填隙损失时,具体地,将树脂流动填入工艺边处无铜区域的面积定义为(1-工艺边残铜率)×t×工艺边面积,令t为流胶在工艺边上的填隙面积占工艺边上无铜区的比例;优选地,t的取值范围为0.3-0.5。
本技术方案还提供一种多层PCB压合后整板厚度的修正方法,具体地,包括以下步骤:
S1、介电层设计验证,依据初始资料对压合后PCB中各介电层厚度及各奶油层厚度进行理论计算,验证介电层设计的合理性及压合工艺参数设置的匹配程度;
S2、整板厚度验证,根据本技术方案中所提供的整板厚度的计算方法计算出压合后的整板厚度理论值,验证整板厚度理论值是否与整板厚度要求值匹配;
S3、整板厚度修正,通过调整PCB的介电层中半固化片的数量,和/或,调整相应的压合工艺参数修正PCB的介电层厚度,令最终形成的PCB压合后整板厚度同时满足S1及S2中的验证要求;
在所述步骤S1中,所述介电层中的半固化片包括树脂及玻纤布,所述奶油层厚度为介电层中玻纤布与一侧导电层之间的距离,通过验证奶油层厚度存在以保证玻纤布与导电层间可靠粘接。
在本技术方案中,通对精确计算出PCB各层的介电层厚度、奶油层厚度,验证PCB介电层结构设计及所匹配的工厂的工艺参数是否能满足正常压合的需求;其中,奶油层厚度作为介电层中玻纤布与一侧导电层之间的距离,通过验证奶油层厚度的存在可以保证玻纤布与相邻的导电层间能通过一定厚度的树脂可靠粘接,进而保证多层PCB在压合过程中不会因玻纤布与导电层直接接触产生爆板的风险;而介电层厚度作为两相邻导电层之间填充层的厚度,影响着多层PCB中各导电层间的填隙能力及粘接能力,保证层PCB在压合过程中不会因为介电层厚度过小而粘接不良,同时也不会因介电层厚度过大导致压合时层间树脂量过大而产生滑板风险,保证了所设计的多层PCB压合的可靠性;进一步地,再通过计算出精确的PCB压合后的整板厚度,并将PCB的整板厚度与设计整板厚度进行匹配,保证所设计的PCB的阻抗匹配及在PCB上进行孔制作等能力的可靠性。因此,通过调整介电层中半固化片的数量、压合工艺参数组合等循环修正所计算出的介电层厚度、奶油层厚度及PCB整板厚度,令介电层厚度及奶油层厚度同时满足要求,且同时保证PCB的整板厚度与设计值相符,进而快速判断PCB的结构设计合理及工厂的工艺参数匹配合理的方法;进一步地,通过理论快速判断PCB的结构设计合理及工厂的工艺参数匹配的合理性,最后再通过试压合确认,可以大大提高验证PCB的结构设计合理性及工厂压合工艺参数的匹配能力的效率,更为方便经济。
进一步地,在所述步骤S1中,所述奶油层厚度=(介电层厚度-玻纤布厚度和)/(半固化片的数量+1);优选地,所述奶油层厚度应大于0.1mil;
在本技术方案中,在进行奶油层厚度的验证时,介电层中所含有的半固化片数量与玻纤布的数量保持一致,而玻纤布将介电层分隔为(半固化片的数量+1)层,故,在理论构型中,压合时,半固化片中的树脂间自由流动并穿过玻纤布形成厚度均匀的(半固化片的数量+1)层,因此,奶油层厚度作为介电层中玻纤布与一侧导电层之间的距离,定义奶油层厚度为(介电层厚度-玻纤布厚度和)/(半固化片的数量+1)。针对一多层PCB板整体,整体的残铜率只能计算大致的单层奶油层的平均厚度,优选地,为了保证导电层与玻纤布之间由足量的树脂可靠粘接,奶油层厚度应至少大于0.1mil;当单层奶油层的平均厚度大于0.1mil时,可以认为PCB中的导电层整体与玻纤布之间可靠粘接因而不易爆板,且作为导电层中填充的绝缘层的整体厚度足以保证PCB的性质稳定,而不易被高压击穿。进一步地,由于奶油层厚度与相邻导电层的残铜率及导电层厚度以及导电层间填入固化片的胶含量具有密切关系,当一块板上局部的残铜率发生较大变化时(如差值超过50%),其奶油层厚度也会相应出现明显降低,出现板厚不均匀的情况,此时还可以使用局部残铜率来计算局部的变化,故特殊位置可以使用特殊位置的残铜率来准确计算局部的残铜率用以修正奶油层厚度的值,以确保PCB的可靠性。
进一步地,所述介电层厚度不小于与其相邻的两导电层的厚度之和,且所述介电层厚度不大于25mil;在所述介电层厚度大于25mil时,采用光板代替部分介电层中相互熔合的半固化片。
在本技术方案中,在进行介电层厚度的验证时,介电层用于填充相邻两导电层中的间隙并保持相邻两导电层的可靠粘接,因此,为了保证介电层的填隙能力,介电层厚度应不小于与其相邻的两导电层的厚度之和,同时,为了保证相邻两导电层经介电层可靠粘接,令介电层厚度不会过大,从而保证两相邻导电层间不会因可流动的树脂含量过多而产生滑板风险,优选地,令介电层厚度不大于25mil。优选地,在介电层厚度大于25mil时,采用光板代替部分介电层中相互熔合的半固化片;光板即为线路层对应处未覆铜的内层芯板或固化树脂片,在热压合时性质稳定,在介电层厚度过大时,除与原相邻的两导电层仍保持使用半固化片外,将中间部分压合时会相互熔合的半固化片用相同厚度、采用相同树脂材料的光板代替,在不影响多层PCB阻抗值的同时,还有效降低了介电层厚度,保证了介电层的填隙能力及粘接可靠性。
进一步地,在所述步骤S2中,所述整板厚度理论值与整板厚度要求值的误差范围不大于5%。
在本技术方案中,虽然所计算出的多层PCB整板厚度纠正了多层PCB在压合过程中流胶损失所带来的偏差,但在实际的压合过程中,多层PCB的整板厚度还会受到压合时原材料的质量偏差、多层PCB内层加工过程中的蚀刻偏差等不可控因素的影响,故而,为了令经多层PCB压合后整板厚度的修正后,再压合形成的多层PCB的整板厚度与整板厚度要求值更为贴近,降低循环修正时整板厚度理论值与整板厚度要求值的误差范围为不大于5%。
进一步地,在所述步骤S3中,所述压合工艺参数包括压合温度、压合压力、压合时间或板边阻胶图形。
在本技术方案中,在修正多层PCB压合后的整板厚度时,主要手段是调节多层PCB中的介电层厚度,在介电层厚度的调整中,在多层PCB的整板理论值与设计值相差过大时,可以通过调节其中半固化片的用量以更方便地调节介电层厚度,而在增减半固化片的用量时还需要重新对多层PCB地阻抗值进行计算,以保证多层PCB的阻抗匹配及电性能合格;除此之外还可以通过调节压合工艺参数来调节介电层厚度,包括调节压合时的压合温度、压合压力、压合时间或所采用的板边阻胶图形,其原理是通过调节压合时半固化片的流胶损失厚度从而控制介电层的厚度;通常,压合压力较大时,可以促进压合时流动的树脂排出板边;而压合时的升温速率较快时,流胶窗口短,流动的树脂排出板边的几率及量就比较少;同时,不同的板边阻胶图形对流胶的阻挡效率不同,也可以通过更换板边阻胶图形调整压合时的流胶量;因此,在需要降低介电层厚度时,可以通过增大压合压力或降低压合时的升温速率或更换阻胶效果较差的板边阻胶图形来促使流胶,增大流胶损失厚度;反之,在需要提升介电层厚度时,可以通过适当减小压合压力或提高压合时的升温速率或来阻胶效果较好的板边阻胶图形减少流胶,降低流胶损失厚度。
与现有技术相比,本发明的有益效果为:
1、通过优化了多层PCB压合后整板厚度的计算方法,在多层PCB压合后整板厚度的计算方法中引入了流胶损失厚度,提高了多层PCB压合后整板厚度的计算方法的精确度,令所计算出的多层PCB整板厚度更贴近实际压合情况,更精确地反映了所选取的介电层结构及压合工艺参数组合的合理性。
2、通对精确计算出PCB各层的介电层厚度、奶油层厚度,验证了多层PCB中各导电层间的填隙能力及粘接能力,确保多层PCB中的介电层结构设计及所匹配的工厂的工艺参数满足正常压合的需求;再通过计算出精确的PCB压合后的整板厚度,并将PCB的整板厚度与设计整板厚度进行匹配,保证所设计的PCB的阻抗匹配及在PCB上进行孔制作等能力的可靠性;通过调整介电层中半固化片的数量、压合工艺参数组合等循环修正所计算出的介电层厚度、奶油层厚度及PCB整板厚度,令介电层厚度及奶油层厚度同时满足要求,且同时保证PCB的整板厚度与设计值相符,进而快速判断PCB的结构设计合理及工厂的工艺参数匹配合理,减少了反复通过压合进行结构判断及参数验证的繁琐,提高了验证效率,且更方便经济。
附图说明
图1为本发明的一种多层PCB压合后整板厚度的计算方法的流程图。
图2为本发明中一种多层PCB的结构示意图。
图3为本发明的一种多层PCB压合后整板厚度的修正方法的流程图。
图4为本发明中一种多层PCB中介电层的结构示意图。
具体实施方式
本发明附图仅用于示例性说明,不能理解为对本发明的限制。为了更好说明以下实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。
实施例1
如图1所示,本实施例提供一种多层PCB压合后整板厚度的计算方法,包括以下步骤:
A1、初始资料获取,确认工厂的压合工艺参数及所述PCB的叠板结构、各层线路图形、采用的材料及其工艺能力参数、电参数设计以及整板厚度要求值;
A2、介电层厚度计算,所述介电层厚度为压合后PCB中相邻导电层间由半固化片提供的距离;依据初始资料对压合后的介电层厚度进行理论计算,所述介电层厚度=该层半固化片厚度总和-上导电层厚度×上导电层无铜率-下导电层厚度×下导电层无铜率-流胶损失厚度;
其中,流胶损失厚度定义为p,p=(n-1)×h,所述n为介电层中半固化片的数量,且n为不小于1的正整数;所述h为介电层中相互熔合的半固化片因流胶而损失的厚度系数;所述h由半固化片的材料特性及工厂的压合工艺参数共同决定;优选地,所述h∈[0.05,0.25];
所述多层PCB中的导电层包括用于线路图形制作的本板及环绕所述本板设置的工艺边,所述工艺边上设置有阻胶图形,所述线路图形与所述阻胶图形一同制作;在计算流胶损失厚度时,流动的树脂需要首先填满本板及工艺边上的无铜区域,才能流出PCB板边造成流胶损失,因此在计算PCB导电层的无铜率时应当综合考虑本板及工艺边的无铜率;
具体地,当所述流胶损失厚度不为零时,所述导电层的无铜率=[(1-本板残铜率)×本板面积+(1-工艺边残铜率)×工艺边面积]/导电层面积×100%;
或者是,当所述流胶损失厚度为零时,压合时层间流动的树脂填满线路图形中的无铜区域后部分填入工艺边中的无铜区域,因此,定义此时导电层的无铜率=[(1-本板残铜率)×本板面积+(1-工艺边残铜率)×t×工艺边面积]/导电层面积×100%;所述t为流胶在工艺边上的填隙面积占工艺边上无铜区的比例,所述t的取值范围为0.3-0.5。
A3、整板厚度计算,如图2所示,在一多层PCB结构中,所述多层PCB的压合后整板厚度为各导电层厚度和及各内层芯板厚度和及各介电层厚度和加和构成。
实施例2
如图3所示,本实施例提供一种多层PCB压合后整板厚度的修正方法,包括以下步骤:
S1、介电层设计验证,依据多层PCB的设计资料及工厂的压合工艺参数资料对压合后PCB中各介电层厚度及各奶油层厚度进行理论计算,以验证介电层设计的合理性及压合工艺参数设置的匹配程度;
具体地,介电层中的半固化片包括树脂及玻纤布,如图4所示,所述奶油层厚度为介电层中玻纤布与一侧导电层之间的距离,通过验证奶油层厚度存在以保证玻纤布与导电层间可靠粘接;其中,奶油层厚度=(介电层厚度-玻纤布厚度和)/(半固化片的数量+1);
优选地,为保证导电层与玻纤布间可靠粘接,保证所述奶油层厚度大于0.1mil;进一步地,为保证介电层的填隙能力,介电层厚度应不小于与其相邻的两导电层的厚度之和;为了保证相邻两导电层经介电层可靠粘接,令介电层厚度不会过大,从而保证两相邻导电层间不会因可流动的树脂含量过多而产生滑板风险,优选地,令介电层厚度不大于25mil;
S2、整板厚度验证,根据如实施例1中所提供的多层PCB压合后整板厚度的计算方法计算出精确的压合后的整板厚度理论值,验证整板厚度理论值是否与整板厚度要求值匹配;优选地,所述整板厚度理论值与整板厚度要求值的误差范围不大于5%。
S3、整板厚度修正,通过调整PCB的介电层中半固化片的数量,和/或,调整相应的压合工艺参数修正PCB的介电层厚度,令最终形成的PCB压合后整板厚度同时满足S1及S2中的验证要求;优选地,在所述介电层厚度大于25mil时,除与原相邻的两导电层仍保持使用半固化片外,将中间部分压合时会相互熔合的半固化片用相同厚度、相同材料的光板代替,在不影响多层PCB阻抗值的同时,还有效降低了介电层厚度,保证介电层的填隙能力及粘接可靠性。同时,在修正多层PCB压合后的整板厚度时,主要手段是调节多层PCB中的介电层厚度,在介电层厚度的调整中,在多层PCB的整板理论值与设计值相差过大时,可以通过调节其中半固化片的用量以更方便地调节介电层厚度,而在增减半固化片的用量时还需要重新对多层PCB地阻抗值进行计算,以保证多层PCB的阻抗匹配及电性能合格;除此之外还可以通过调节压合工艺参数来调节介电层厚度,包括调节压合时的压合温度、压合压力、压合时间或所采用的板边阻胶图形,其原理是通过调节压合时半固化片的流胶损失厚度从而控制介电层的厚度;在需要降低介电层厚度时,可以通过增大压合压力或降低压合时的升温速率或更换阻胶效果较差的板边阻胶图形来促使流胶,增大流胶损失厚度;反之,在需要提升介电层厚度时,可以通过适当减小压合压力或提高压合时的升温速率或来阻胶效果较好的板边阻胶图形减少流胶,降低流胶损失厚度。
显然,本发明的上述实施例仅仅是为清楚地说明本发明技术方案所作的举例,而并非是对本发明的具体实施方式的限定。凡在本发明权利要求书的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。
Claims (8)
1.一种多层PCB压合后整板厚度的计算方法,其特征在于,包括以下步骤:
A1、初始资料获取,确认工厂的压合工艺参数及所述PCB的叠板结构、各层线路图形、采用的材料及其工艺能力参数、电参数设计以及整板厚度要求值;
A2、介电层厚度计算,所述介电层厚度为压合后PCB中相邻导电层间由半固化片提供的距离;依据初始资料对压合后的介电层厚度进行计算,所述介电层厚度=该层半固化片厚度总和-上导电层厚度×上导电层无铜率-下导电层厚度×下导电层无铜率-流胶损失厚度;所述流胶损失厚度定义为p,p=(n-1)×h,所述n为介电层中半固化片的数量,且n为不小于1的正整数;所述h为介电层中相互熔合的半固化片因流胶而损失的厚度系数;所述h由半固化片的材料特性及工厂的压合工艺参数共同决定;
A3、整板厚度计算,所述整板厚度=各导电层厚度和+内层芯板厚度和+各介电层厚度和;
所述多层PCB中的导电层包括用于线路图形制作的本板及环绕所述本板设置的工艺边,所述工艺边上设置有阻胶图形,所述线路图形与所述阻胶图形一同制作;
当所述流胶损失厚度不为零时,所述导电层的无铜率=[(1-本板残铜率)×本板面积+(1-工艺边残铜率)×工艺边面积]/导电层面积×100%;
当所述流胶损失厚度为零时,所述导电层的无铜率=[(1-本板残铜率)×本板面积+(1-工艺边残铜率)×t×工艺边面积]/导电层面积×100%;所述t为流胶在工艺边上的填隙面积占工艺边上无铜区的比例,所述t的取值范围为0.3-0.5。
2.根据权利要求1所述的一种多层PCB压合后整板厚度的计算方法,其特征在于,所述h∈[0.05,0.25]。
3.一种多层PCB压合后整板厚度的修正方法,其特征在于,包括以下步骤:
S1、介电层设计验证,依据初始资料对压合后PCB中各介电层厚度及各奶油层厚度进行计算,验证介电层设计的合理性及压合工艺参数设置的匹配程度;
S2、整板厚度验证,根据权利要求1-2任一项所述的整板厚度的计算方法计算出压合后的整板厚度理论值,验证整板厚度理论值是否与整板厚度要求值匹配;
S3、整板厚度修正,通过调整PCB的介电层中半固化片的数量,和/或,调整相应的压合工艺参数修正PCB的介电层厚度,令最终形成的PCB压合后整板厚度同时满足S1及S2中的验证要求;
在所述步骤S1中,所述介电层中的半固化片包括树脂及玻纤布,所述奶油层厚度为介电层中玻纤布与一侧导电层之间的距离,通过验证奶油层厚度存在以保证玻纤布与导电层间可靠粘接。
4.根据权利要求3所述的一种多层PCB压合后整板厚度的修正方法,其特征在于,在所述步骤S1中,所述奶油层厚度=(介电层厚度-玻纤布厚度和)/(半固化片的数量+1);所述奶油层厚度应大于0.1mil。
5.根据权利要求3所述的一种多层PCB压合后整板厚度的修正方法,其特征在于,在所述步骤S1中,所述介电层厚度不小于与其相邻的两导电层的厚度之和,且所述介电层厚度不大于25mil。
6.根据权利要求5所述的一种多层PCB压合后整板厚度的修正方法,其特征在于,在所述介电层厚度大于25mil时,采用光板代替部分介电层中相互熔合的半固化片。
7.根据权利要求3所述的一种多层PCB压合后整板厚度的修正方法,其特征在于,在所述步骤S2中,所述整板厚度理论值与整板厚度要求值的误差范围不大于5%。
8.根据权利要求3所述的一种多层PCB压合后整板厚度的修正方法,其特征在于,在所述步骤S3中,所述压合工艺参数包括压合温度、压合压力、压合时间或板边阻胶图形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310841453.6A CN116562201B (zh) | 2023-07-11 | 2023-07-11 | 一种多层pcb压合后整板厚度的计算方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310841453.6A CN116562201B (zh) | 2023-07-11 | 2023-07-11 | 一种多层pcb压合后整板厚度的计算方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116562201A CN116562201A (zh) | 2023-08-08 |
CN116562201B true CN116562201B (zh) | 2023-12-12 |
Family
ID=87496930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310841453.6A Active CN116562201B (zh) | 2023-07-11 | 2023-07-11 | 一种多层pcb压合后整板厚度的计算方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116562201B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117156692B (zh) * | 2023-10-30 | 2023-12-26 | 圆周率半导体(南通)有限公司 | 一种有效改善pcb整板平整度的压合方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103582324A (zh) * | 2012-07-26 | 2014-02-12 | 深南电路有限公司 | 一种电路板的压合填胶方法及设备 |
KR20150121790A (ko) * | 2014-04-21 | 2015-10-30 | 주식회사 심텍 | 임베디드 인쇄회로기판 및 그 제조 방법 |
CN105636368A (zh) * | 2016-03-18 | 2016-06-01 | 奥士康科技股份有限公司 | 多层pcb压合均匀的控制方法 |
CN112235945A (zh) * | 2020-09-03 | 2021-01-15 | 胜宏科技(惠州)股份有限公司 | 一种提高信号传输速度的线路板制作方法 |
CN116156791A (zh) * | 2023-02-23 | 2023-05-23 | 广州美维电子有限公司 | 一种在芯板层及增层均埋入元器件的pcb板结构及其制作方法 |
-
2023
- 2023-07-11 CN CN202310841453.6A patent/CN116562201B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103582324A (zh) * | 2012-07-26 | 2014-02-12 | 深南电路有限公司 | 一种电路板的压合填胶方法及设备 |
KR20150121790A (ko) * | 2014-04-21 | 2015-10-30 | 주식회사 심텍 | 임베디드 인쇄회로기판 및 그 제조 방법 |
CN105636368A (zh) * | 2016-03-18 | 2016-06-01 | 奥士康科技股份有限公司 | 多层pcb压合均匀的控制方法 |
CN112235945A (zh) * | 2020-09-03 | 2021-01-15 | 胜宏科技(惠州)股份有限公司 | 一种提高信号传输速度的线路板制作方法 |
CN116156791A (zh) * | 2023-02-23 | 2023-05-23 | 广州美维电子有限公司 | 一种在芯板层及增层均埋入元器件的pcb板结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116562201A (zh) | 2023-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN116562201B (zh) | 一种多层pcb压合后整板厚度的计算方法 | |
CN110139505B (zh) | 一种具有局部软板分层的软硬结合板的制作方法 | |
US9345141B2 (en) | Multilayer ceramic capacitor and printed circuit board including the same | |
CN110996503B (zh) | 一种高散热的金属基板的制作方法 | |
CN109451683B (zh) | 一种解决非对称多层板压合后板翘不良的方法及压合方法 | |
JP2013008880A (ja) | 積層回路基板の製造方法及び積層回路基板 | |
CN112770549B (zh) | 一种覆型铝箔及改善埋铜块pcb压合溢胶的方法 | |
CN110213910B (zh) | 一种5g高频混压阶梯电路板的制作方法 | |
US9526168B2 (en) | Printed wiring board and method for manufacturing the same | |
CN103517583A (zh) | 多层电路板及其制作方法 | |
CN111148376A (zh) | 一种厚介质层pcb的压合方法 | |
CN111901966A (zh) | 一种通讯pcb背板及埋铜板的压合排板方法 | |
US11277924B2 (en) | Method for manufacturing multilayer printed wiring board and multilayer printed wiring board | |
CN113630990B (zh) | 一种内层薄芯板与多层半固化片的组合压板工艺 | |
CN114885524B (zh) | 一种密集铜浆孔线路板的制作方法及线路板 | |
CN112105150B (zh) | 一种内埋空腔的制作方法及pcb | |
CN112218428B (zh) | 一种内埋空腔的制作方法及pcb | |
CN114615830A (zh) | 一种改善埋铜块电路板压合溢胶的方法 | |
US20140216801A1 (en) | Method of manufacturing component-embedded substrate and component-embedded substrate manufactured by the same | |
JPH0897564A (ja) | 多層配線板及びその製造方法 | |
CN111406444A (zh) | 制造柔性印刷电路板的方法以及柔性印刷电路板 | |
CN117812855B (zh) | 一种印刷电路板中非对称结构压合排板的方法及电路板件 | |
KR100222754B1 (ko) | 표면신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법 | |
CN112188761A (zh) | 一种pcb的加工方法及pcb | |
CN116489878A (zh) | 可增层嵌埋内置元件的电路板结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |