KR100222754B1 - 표면신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법 - Google Patents

표면신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100222754B1
KR100222754B1 KR1019960044847A KR19960044847A KR100222754B1 KR 100222754 B1 KR100222754 B1 KR 100222754B1 KR 1019960044847 A KR1019960044847 A KR 1019960044847A KR 19960044847 A KR19960044847 A KR 19960044847A KR 100222754 B1 KR100222754 B1 KR 100222754B1
Authority
KR
South Korea
Prior art keywords
copper foil
laminated
layer
neck portion
manufacturing
Prior art date
Application number
KR1019960044847A
Other languages
English (en)
Other versions
KR19980026419A (ko
Inventor
윤주민
정지욱
정재학
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR1019960044847A priority Critical patent/KR100222754B1/ko
Publication of KR19980026419A publication Critical patent/KR19980026419A/ko
Application granted granted Critical
Publication of KR100222754B1 publication Critical patent/KR100222754B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

본 발명은 경부와 연부가 적층 열 압착되는 경연성 다층 인쇄회로기판(Rigid-Flexible Multi-layer Printed Wiring Board)의 제조시, 상기 경부와 프리플랙을 개재하여 적층되는 구리박막층의 표면을 균일하게 형성토록 하여 표면 신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 경부(Rigid section)와 연부(Flex section)를 갖는 경연성 다층 인쇄회로기판의 제조시 회로패턴이 형성된 동박원판(CCL)에 커버코트층을 적층시킨 연부와 상기 연부의 형성을 위하여 절개부가 마련되는 절연층과 동박원판을 적어도 한 개 이상 순차적으로 적층시킨 경부의 최상하층에 각각 프리플랙으로서 동박을 적층시킨 후, 상기 동박위에 표면을 균일토록 하는 평탄재를 위치시키고 그 상측으로 큐션재를 각각 적치하여 적층된 전체층들을 가온 가압하는 것을 그 기술적 요지로 한다.

Description

표면 신뢰성을 향상시킨 경연성 다층 인쇄회로기판(PWB)의 제조방법
본 발명은 경연성 다층 인쇄회로기판(Rigid-Flexible Multi-layer Printed Wiring Board)의 제조시 그 표면 신뢰성을 향상시킨 제조방법에 관한 것으로서, 보다 상세하게는 경연성 다층 인쇄회로기판 제조공정시, 연부인 내층의 상하층에 적층되는 경부의 동박패턴과 프리플랙으로서 적층되는 동박층의 적층 표면의 균일성을 향상토록 상기 동박층의 상하층에 위치되는 큐션재 사이에 알루미늄호일인 평탄재를 위치토록 하여 적층되는 전체층을 가온, 가압함으로써, 프리플랙이 경부의 동박패턴에 원활하게 밀착되는 동시에, 그 적층표면은 균일하게 되어 제품의 신뢰성이 향상될 수 있도록 힌 표면 신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법에 관한 것이다.
일반적으로, 최근 전자산업기술분야에서 반도체 집적회로의 집적도의 놀라운 발전 및 소형 칩부품을 직접 탑재하는 표면실장기술의 발전에 따라 기판상에 회로도체를 중첩해서 고밀도로 형성하는 구조인 다층 인쇄회로기판이 중요한 역할을 하고 있다. 다층 인쇄회로기판은 전자장비들이 더욱 소형화됨에 따라 보다 복잡하고 협소한 공간에서도 내장이 용이하도록 하는 것을 필요로 하고 있으며 이러한 요구에 대처하여 경연성 다층 인쇄회로기판 ( 이하, `R/F PWB' 라 함)이 개발되고 있다.
이와 같은 일반적인 R/F PWB에 있어서는, 도 1에 도시된 바와 같이, 주회로도체가 형성되어 있는 경부(Rigid section)(10)와 다른 경부 (10)를 연결하는 인쇄회로케이블의 역할을 수행하는 연부(Flex section)(2)로 이루어져 있는데, 상기 연부(2)는 굽힘이 가능하여 전자장비의 매우 복잡하고 좁은공간에서도 내장이 가능토록 됨으로 인하여 경부만이 형성된 다층 인쇄회로기판을 사용할 때보다 R/F PWB를 사용시, 전자제품 자체를 보다 소형화할 수 있게 되는 장점이 있게 된다.
이와 같은 기술과 관련하여 종래의 R/F PWB의 제조방법에 있어서는, 도 1 및 도 2에서 도시한 바와 같이, 폴리이미드(Polyimid)인 중간절연층(2)의 양면에 동박층(3)이 적층된 동박원판(CCL,copper clad laminate)(4)을 마련하고, 상기 동박원판(4)의 동박층(3) 양면에는 통상의 노광,현상,에칭 및 박리공정으로 동박패턴(5)이 형성되며, 상기 동박패턴(5)이 형성된 동박원판(4)에 상기 동박패턴(5)을 보호하는 커버코트(5)층이 적층되는 연부(1)가 중간층에 마련된다.
또한, 상기 연부(1)의 상하층으로 연부(1)형성을 위한 절개부(11)가 마련된 절연층(12)과 동박패턴(13)이 형성되는 동박층(14)이 적층되어 동박원판(15)으로 마련되어 적어도 한 개이상 순차적으로 적층된 경부(10)위에 각각 동박(20)을 적층시키며, 상기 동박(20)위에 각각 이형재(30) 및 큐션재(40)를 적치하여 상기 적층된 전체층들을 가온 가압시키어 R/F PWB(50)를 제조토록 하는 것이다.
상기와 같은 구조로 된 종래의 R/F PWB에 있어서는, 상기 경연성 R/F PWB(50)의 제조공정시, 각 층간에는 가온 가입시 접착재로서 프리플랙(60)이 사용된다.
이때, 상기 프리플랙(60)은, 가온 가압시 그 흐름(flow)의 정도에 따라 상기 R/F PWB(50)의 밀착성 및 표면신뢰성이 다르게 되며, 상기 프리플랙(60)이 하이플로우(high flow)수지일 경우에는, 도 3(a)에서 도시한 바와 같이, 경부(10)의 동박패턴(15)과 동박층(14) 사이에 적층되는 프리플랙(60)의 밀착성은 향상되지만, 흐름이 높은 프리플랙(60)이 경부(10)의 절개부(11)측으로 흐르게 되고, 이로 인하여 상기 절개부(11)의 외관이 손상되고 연성이 저하되어 제품의 품질에 영향을 주는 문제가 있게 된다.
따라서, 상기와 같이 하이프로우 프리플랙(60)의 사용할 때 발생되는 문제점을 피하기 위하여 사용되는 플리플랙(60)은 흐름이 거의없거나 적은 로우플로우(low-flow) 프리플랙(60)을 사용한다.
상기와 같은 로우플로우 플리플랙(60)의 사용하는 종래의 R/W PCB(50)의 제조시에는, 도 3(b)에서 도시한 바와 같이, 상기 프리플랙(60)의 흐름이 거의 없어 가온 가입시 프리플랙(60)의 외부(절개부) 누출은 방지된다.
그러나, R/F PWB(50)의 제조시, 상기 큐션재(40)가 적층된 상태로 가온 가압됨으로 인하여, 이와 동시에 프리플랙(60)의 흐름이 거의 없기 때문에, 경부(10)의 동박패턴(13)과 프리플랙(60) 및 동박(20)간의 적층표면이 균일하지 않게되어 제품의 신뢰성이 저하되는 한편, 상기 흐름이 거의 없는 프리플랙(60)이 일정두께(120㎛) 이하의 동박패턴(13)은 대응하지 못하여 전체 R/F PCB(50)의 두께가 증가되는 등의 여러 문제점들이 있게 된다.
본 발명은 상기와 같은 종래의 여러문제점들을 개선시키기 위하여 안출된 것으로서 그 목적은, R/F PWB의 제조공정시, 연부인 내층의 상하층에 적층되는 경부의 동박패턴과 프리플랙으로서 적층되는 동박과 그 상측으로 위치되는 큐션재 사이에 알루미늄호일인 평탄재를 위치시키어 적층된 전체층을 가온, 가압함으로써, 프리플랙이 경부의 동박패턴에 원활하게 밀착되는 동시에, 그 적층표면은 균일하게 되어 제품의 신뢰성이 향상되고, 이로 인하여 제작이 용이한 표면 신뢰성을 향상시킨 R/F PWB의 제조방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 기술적인 수단으로서 본 발명은, 경부와 연부를 갖는 R/F PWB의 제조방법에 있어서,
절연층의 양면에 각각 동박층이 적층된 동박원판을 마련하고 그 양면에 통상의 노광,현상,에칭 및 박리공정으로 동박패턴을 형성시키는 단계;
동박패턴이 형성된 상기 동박원판에 커버코트를 적층시키는 단계;
연부형성을 위한 절개부가 마련되는절연층 양면에 동박패턴이 형성되는 동박층이 적층된 동박원판을 적어도 한 개이상 순차적으로 적층시키어 그 최상하층에 각각 동박을 적층시키는 단계; 및
상기 동박위에 상기 적층되는 동박층과 동박패턴의 적층 표면을 균일토록 평탄재를 위치토록 하는 단계: 및
상기 평탄재의 상측에 각각 이형지 및 큐션재를 적치하고 적층된 전체층들을 가온 가압시키는 단계;를 포함하여 구성되는 표면 신뢰성을 향상시킨 R/F PWB의 제조방법을 마련함에 의한다.
도 1는 일반적인 경연성 다층 인쇄회로기판을 도시한 개략도
도 2는 종래의 경연성 다층 인쇄회로기판의 제조공정을 설명하기 위한 적층 구조도
도 3의 (a)는 종래의 경연성 다층 인쇄회로기판의 제조시 하이플로우 프리플랙을 사용하여 제조한 경연성 다층 인소회로기판의 적층상태를 도시한 요부적층도
(b)는 종래의 경연성 다층 인쇄회로기판의 제조시 로우플로우 프리플랙을 사용하여 제조한 경연성 다층 인소회로기판의 적층상태를 도시한 요부적층도
도 4는 본 발명에 따른 표면 신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법을 설명하기 위한 적층구조도
도 5는 본 발명에 따라 평탄재로서 알루미늄호일을 사용하여 표면 신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 적층상태를 도시한 요부적층도
* 도면의 주요부분에 대한 부호의 설명
100 : 경연성 다층 인쇄회로기판(R/F PWB)
110 : 연부(Flexible section) 111,122 : 절연층
112,124 : 동박층 113,123 : 동박원판(CCL)
114 : 동박패턴 115 : 커버코트층
120 : 경부(Regid section) 121 : 절개부(Window)
126 : 동박 130 : 평탄재
140 : 이형지 150 : 큐션재
이하, 첨부된 도면에 의거하여 본 발명을 상세하게 설명하면 다음과 같다.
도 4는 본 발명에 따른 표면 신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법을 설명하기 위한 적층구조도이고, 도 5는 본 발명에 따라 평탄재로서 알루미늄호일을 사용하여 표면 신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 적층상태를 도시한 요부적층도로서, 본 발명은 경부(120)와 연부(110)를 갖는 R/F PWB(100)에 관한 것으로 그 제조방법은 다음과 같다.
먼저, 상기 R/F PWB(100)의 내층에 위치되는 연부(110)의 적층구조는, 중간층에 폴리이미드(Polyimide)인 절연층(111)의 상하측에 동박층(112)이 적층되는 동박원판(113)이 마련되고, 상기 동박층(112)에는 통상의 노광, 현상,에칭 및 박리공정을 통하여 동박패턴(114)이 형성된다.
또한, 상기 동박패턴(114)이 형성된 동박원판(113)위에는 상기 동박패턴(114)을 보호토록 하는 커버코트(115)가 적층되는데, 이는 반경화이고 상기 동박패턴(114)에 밀착이 용이하며, 솔더레지스트(solder resist) 역할을 한다.
한편, 상기와 연부(110)가 내층에 위치되면 그 상하층으로 경부(120)가 적층되며, 이와 같은 경부(120)의 적층구조는 다음과 같다.
먼저, 연부(110) 형성을 위한 절개부(121)가 형성된 에폭시(Epoxy)인 절연층(122)이 중간층에 마련되고 그 상하측에 통상의 방법으로 동박패턴(125)이 형성되는 동박층(124)이 적층된 동박원판(123)이 적층된다.
이때, 상기 동박원판(123)은 적어도 한 개 이상이 적층되며 이 적층되는 동박원판(123)에 따라 R/F PWB(100)의 회로 형성층이 결정된다.
한편, 상기 동박원판(123)에는 연부(110) 형성을 위한 절개부(121)가 각각 형성된다.
계속해서, 상기 적층된 전체층을 일체로 접착하기 위해서는 각층간에 접착재인 프리플랙(160)을 적층시키어 가온 가압토록 하며, 이때 상기 프리플랙(160)은 그 수지의흐름이 거의 없는 로우플로우(low-flow) 프리플랙(160)이며, 이는 프리플랙(160)의 흐름이 많은 하이플로우(high-flow)일 경우에 가온 가압 공정시 상기 경부(120)의 동박패턴(125)과 동박층(124) 사이에 위치되는 프리플랙(160)이 외부로 흐르면서 절개부(121)층으로 누출되는 문제가 발생된다.
따라서, 상기와 같은 로우플로우(low-flow) 프리플랙(160)을 사용하는데, 이와같은 로우플로우 프리플랙(160)를 사용할 경우에는, 상기 경부(120)의 상측으로 가온 가압시 그 적층구조를 평탄토록 하기 위한 큐션재(140)를 위치시킨 후 가온 가입시킨다.
그러나, 상기와 같은 프리플랙(160)은 가온 가압 공정시, 그 밀착성이 약하기 때문에 상기 큐션재(140)의 사용시, 상기 동박층(124)과 그 하측의 프리플랙(160) 및 경부(120)의 동박패턴(125)의 적층 표면이 균일하지 않게되는 문제가 발생한다.
따라서, 본 발명에서는 상기와 같은 문제를 해결하기 위하여 상기 동박층(126)과 큐션재(140)사이에 상기 적층 표면을 균일토록 하기 위한 평탄재(150)를 위치시키어 적층된 전체층을 가온 가입시키며, 상기 평탄재(150)는 알루미늄호일이 사용되며, 이는 큐션재(140)에 의한 취약한 표면 균일역활을 수행한다.
이때, 상기 알루미늄호일인 평탄재(150)의 두께는 100 ㎛ - 200 ㎛이며, 바람직하게는 150㎛이 적당하며, 상기 평탄재(150)의 두께가 100 ㎛이하인 경우에는 상기 평탄재(150)의 규션작용이 크게되어 R/F PWB(100)의 표면신뢰성이 저하되며, 반대로 200 ㎛이상일 경우에는 상기 평탄재(150)의 큐션작용이 적게되어 프리플랙(160)의 외부 누출현상이 발생되는 것이다.
이에따라서, R/F PWB(100) 제조공정시 로우플로우 프리플랙(160)을 사용하여 상기 프리플랙(160)의 외부 누출을 방지하면서도, 이와 동시에 프리플랙(160)의 상하층에 위치되는 동박패턴(125)과 동박층(126)의 적층 표면을 균일토록 하여 제품의 신뢰성을 향상시킬 수 있는 것이다.
이와 같이 본 발명인 표면 신뢰성을 향상시킨 R/F PWB의 제조방법에 의하면,
R/F PWB의 제조공정시, 연부인 내층의 상하층에 적층되는 경부의 동박패턴과 프리플랙으로서 적층되는 동박과 그 상측으로 위치되는 큐션재 사이에 알루미늄호일인 평탄재를 위치시키어 적층된 전체층을 가온, 가압함으로써, 프리플랙이 경부의 동박패턴에 원활하게 밀착되는 동시에, 그 적층표면은 균일하게 되어 제품의 신뢰성이 향상되고, 이로 인하여 제작이 용이한 우수한 효과가 있다.

Claims (3)

  1. 경부(120)와 연부(110)를 갖는 경연성 다층 인쇄회로기판의 제조방법에 있어서,
    절연층(111)의 양면에 각각 동박층(112)이 적층된 동박원판(113)을 마련하고 그 양면에 통상의 노광,현상,에칭 및 박리공정으로 동박패턴(114)을 형성시키는 단계;
    동박패턴(114)이 형성된 상기 동박원판(113)에 커버코트(115)를 적층시키는 단계;
    연부(110)형성을 위한 절개부(121)가 마련되는 절연층(122)의 양면에 동박패턴(125)이 형성되는 동박층(124)이 적층된 동박원판(123)을 적어도 한 개이상 순차적으로 적층시키어 그 최상하층에 각각 동박(126)을 적층시키는 단계;
    상기 동박(126)위에 상기 적층되는 동박층(124)과 동박패턴(123)의 적층 표면을 균일토록 평탄재(130)를 위치토록 하는 단계: 및,
    상기 평탄재(130)의 상측에 각각 이형지(140) 및 큐션재(150)를 적치하고 적층된 전체층들을 가온 가압시키는 단계;를 포함하여 구성됨을 특징으로 하는 표면 신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법
  2. 제1항에 있어서,
    상기 평탄재(130)는, 알루미늄호일임을 특징으로 하는 표면 신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법
  3. 제1항 또는 제 2항에 있어서,
    상기 평탄재(130)인 알루미늄호일은 그 두께가 100 ㎛ - 200 ㎛ 임을 특징으로 하는 표면 신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법
KR1019960044847A 1996-10-09 1996-10-09 표면신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법 KR100222754B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044847A KR100222754B1 (ko) 1996-10-09 1996-10-09 표면신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044847A KR100222754B1 (ko) 1996-10-09 1996-10-09 표면신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR19980026419A KR19980026419A (ko) 1998-07-15
KR100222754B1 true KR100222754B1 (ko) 1999-10-01

Family

ID=19476809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044847A KR100222754B1 (ko) 1996-10-09 1996-10-09 표면신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100222754B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017655A (ko) * 2000-08-31 2002-03-07 이형도 다층기판의 절연층 평탄화 장치
KR20010074011A (ko) * 2000-11-28 2001-08-04 최병호 리지드 플렉시블 인쇄회로기판의 제조방법
KR100651423B1 (ko) * 2004-11-10 2006-11-29 삼성전기주식회사 경연성 다층 인쇄회로기판의 제조 방법

Also Published As

Publication number Publication date
KR19980026419A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
KR100782407B1 (ko) 회로기판 제조방법
FI126775B (fi) Monikerroksinen levy ja menetelmä sen valmistamiseksi
KR100836653B1 (ko) 회로기판 및 그 제조방법
US4372804A (en) Method for making multilayer printed wiring board
US20120017435A1 (en) Method of manufacturing PCB having electronic components embedded therein
US8334463B2 (en) Wiring board and method for manufacturing the same
JP4195619B2 (ja) 多層配線板およびその製造方法
EP1135012B1 (en) Method of manufacturing printed circuit board
JP5302920B2 (ja) 多層配線基板の製造方法
JP2006216593A (ja) リジッドフレックス多層配線板の製造方法
US8546698B2 (en) Wiring board and method for manufacturing the same
KR100222754B1 (ko) 표면신뢰성을 향상시킨 경연성 다층 인쇄회로기판의 제조방법
JPH0369191A (ja) 電子部品内蔵の多層プリント基板
US20190335593A1 (en) Method of manufacturing the printed circuit board
JPH06216537A (ja) プリント配線板とその製造方法
JP3705370B2 (ja) 多層プリント配線板の製造方法
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
KR20010005137A (ko) 다층 인쇄회로기판의 제조방법
JPH10178241A (ja) プリント配線板及びその製造方法
KR20060042723A (ko) 경연성 다층 인쇄회로기판의 제조 방법
KR102436612B1 (ko) 다층인쇄회로기판의 최외층 형성 방법
KR101008479B1 (ko) 경연성 인쇄회로기판 및 그 제조방법
JPH08316687A (ja) 多層プリント配線板
KR100796979B1 (ko) 경연성기판 및 그 제조방법
KR101936415B1 (ko) 도전볼을 이용한 동박 적층판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030619

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee