CN116546845A - 一种显示基板及显示装置 - Google Patents

一种显示基板及显示装置 Download PDF

Info

Publication number
CN116546845A
CN116546845A CN202310597848.6A CN202310597848A CN116546845A CN 116546845 A CN116546845 A CN 116546845A CN 202310597848 A CN202310597848 A CN 202310597848A CN 116546845 A CN116546845 A CN 116546845A
Authority
CN
China
Prior art keywords
layer
pixel
electrode
display
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310597848.6A
Other languages
English (en)
Inventor
郝学光
乔勇
李新国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310597848.6A priority Critical patent/CN116546845A/zh
Publication of CN116546845A publication Critical patent/CN116546845A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板及显示装置，涉及显示领域，显示基板包括配置为进行图像显示的第一显示区和配置为进行图像显示和透过光线的第二显示区；第一显示区包括阵列排布于基底上的多个子像素以及多个第一隔垫柱，多个第一隔垫柱包括多个隔垫柱组，每个隔垫柱组包括两个第一隔垫柱，该两个第一隔垫柱位于相邻的像素行中且位于相邻的像素列中；第一隔垫柱在平行于基底方向上的横截面形状为圆形、椭圆形或多边形；第二显示区包括多个像素岛以及多个第二隔垫柱；第二隔垫柱设置在相邻像素岛之间形成的间隔区；第二隔垫柱在平行于基底方向上的横截面形状为三角形。多个第一隔垫柱和多个第二隔垫柱的排布方式以及横截面形状，可以提高对精细金属掩膜版支撑的均匀性和稳定性。

Description

一种显示基板及显示装置
技术领域
本公开实施例涉及但不限于显示技术领域，具体涉及一种显示基板及显示装置。
背景技术
随着终端设备的快速发展，对终端设备的显示提出了更高的要求。当前的显示技术领域，主要分为液晶显示(LCD)和有机发光二极管(OLED)显示。有机发光显示是基于有机材料的电子和空穴进行复合来出射光线实现不同颜色的显示，OLED是自发光器件，具有较快的响应速度、高亮度、宽视角和功耗低等优点。随着显示技术的不断发展，以OLED为发光器件、由薄膜晶体管(TFT)进行信号控制的柔性电子显示装置已成为目前显示领域的主流产品。
发明内容
本公开实施例提供一种显示基板，包括显示区，所述显示区包括第一显示区和第二显示区，所述第一显示区围绕至少部分所述第二显示区，所述第一显示区被配置为进行图像显示，所述第二显示区被配置为进行图像显示和透过光线；
所述第一显示区包括阵列排布于基底上的多个子像素，以及多个第一隔垫柱；所述第一显示区的多个子像素排布成多个沿第一方向延伸的像素行和多个沿第二方向延伸的像素列，所述多个第一隔垫柱包括多个隔垫柱组，每个隔垫柱组包括两个所述第一隔垫柱，该两个第一隔垫柱位于相邻的像素行中，且位于相邻的像素列中；所述第一隔垫柱在平行于所述基底方向上的横截面形状为圆形、椭圆形或多边形；
所述第二显示区包括阵列排布于基底上的多个像素岛，以及多个第二隔垫柱；所述像素岛包括多个子像素，相邻的所述像素岛之间形成间隔区，多个所述第二隔垫柱设置在所述间隔区；所述第二隔垫柱在平行于所述基底方向上的横截面形状为三角形。
本公开实施例还提供一种显示装置，包括所述的显示基板。
本公开实施例的显示基板，通过第一显示区的多个第一隔垫柱和第二显示区的多个第二隔垫柱，可以在显示基板的制备过程中对蒸镀工艺所用到的精细金属掩膜版(FMM)进行支撑，通过采用本公开实施例的显示基板中的多个第一隔垫柱和多个第二隔垫柱的排布方式以及横截面形状，可以提高对精细金属掩膜版支撑的均匀性和稳定性，减小精细金属掩膜版的变形，从而有利于蒸镀膜层的形成，减少显示不良。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。附图中部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为一些示例性实施例的显示基板的平面结构示意图；
图2为一些示例性实施例的显示基板的第一显示区的像素排布结构示意图；
图3为一些示例性实施例的显示基板的第二显示区的像素排布结构示意图；
图4为在一些示例性实施例中图2中的A-A剖面结构示意图；
图5为图4中第一隔垫柱处的局部结构示意图；
图6为图3中的B-B剖面结构示意图；
图7a为限定第一子像素的第一像素开口处的局部结构示意图；
图7b为限定第二子像素的第一像素开口处的局部结构示意图；
图7c为限定第三子像素的第一像素开口处的局部结构示意图；
图8为在一些示例性实施例中显示基板在第一电极处的局部剖面结构示意图；
图9为一些示例性实施例中显示基板的驱动结构层的局部剖面结构示意图；
图10为在一些示例性实施例中显示基板在第一绑定引脚处的局部剖面结构示意图；
图11为在一些示例性实施例中显示基板在第二绑定引脚处的局部剖面结构示意图；
图12为一种像素驱动电路的等效电路示意图；
图13为一种像素驱动电路的工作时序图。
附图标记为：10、基底，20、驱动结构层，21、第一绝缘层，22、第二绝缘层，23、第三绝缘层，24、第四绝缘层，25、第一平坦层，26、第二平坦层，30、发光结构层，31、第一电极，32、像素界定层，33、发光层，34、第二电极层，40、封装结构层，51、第一驱动结构层，61、第一发光结构层，70、触控结构层，81、第一信号电极，82、第一导电电极，83、第二导电电极，84、第一保护层，85、填充物，91、第二信号电极，92、第三导电电极，93、第二保护层，94、覆盖层，100、第一显示区，101、第一像素行，102、第二像素行，103、第一像素列，104、第二像素列，105、第一隔垫柱，200、第二显示区，201、像素岛，202、第二隔垫柱，203、间隔区，211、晶体管，212、存储电容，213、连接电极，230、第三导电结构，240、第四导电结构，300、绑定区，301、第一绑定区，302、第二绑定区，310、发光元件，311、第一发光元件，321、第一像素界定层，322、第二像素界定层，921、第一平坦部分，922、第二平坦部分，923、斜坡部分，2031、第一间隔区，2032、第二间隔区，3210、第一像素开口。
具体实施方式
本领域的普通技术人员应当理解，可以对本公开实施例的技术方案进行修改或者等同替换，而不脱离本公开实施例技术方案的精神和范围，均应涵盖在本公开的权利要求范围当中。
本公开实施例提供一种显示基板，包括显示区，所述显示区包括第一显示区和第二显示区，所述第一显示区围绕至少部分所述第二显示区，所述第一显示区被配置为进行图像显示，所述第二显示区被配置为进行图像显示和透过光线；
所述第一显示区包括阵列排布于基底上的多个子像素，以及多个第一隔垫柱；所述第一显示区的多个子像素排布成多个沿第一方向延伸的像素行和多个沿第二方向延伸的像素列，所述多个第一隔垫柱包括多个隔垫柱组，每个隔垫柱组包括两个所述第一隔垫柱，该两个第一隔垫柱位于相邻的像素行中，且位于相邻的像素列中；所述第一隔垫柱在平行于所述基底方向上的横截面形状为圆形、椭圆形或多边形；
所述第二显示区包括阵列排布于基底上的多个像素岛，以及多个第二隔垫柱；所述像素岛包括多个子像素，相邻的所述像素岛之间形成间隔区，多个所述第二隔垫柱设置在所述间隔区；所述第二隔垫柱在平行于所述基底方向上的横截面形状为三角形。
本公开实施例的显示基板，通过第一显示区的多个第一隔垫柱和第二显示区的多个第二隔垫柱，可以在显示基板的制备过程中对蒸镀工艺所用到的精细金属掩膜版(FMM)进行支撑，通过采用本公开实施例的显示基板中的多个第一隔垫柱和多个第二隔垫柱的排布方式以及横截面形状，可以提高对精细金属掩膜版支撑的均匀性和稳定性，减小精细金属掩膜版的变形，从而有利于蒸镀膜层的形成，减少显示不良。
如图1所示，图1为一些示例性实施例的显示基板的平面结构示意图，显示基板包括显示区和位于显示区周边的非显示区，显示区可以包括第一显示区100和第二显示区200，第一显示区100可以围绕至少部分第二显示区200。第一显示区100被配置为进行图像显示，第一显示区100可以称为正常显示区。第二显示区200被配置为进行图像显示和透过光线。显示基板上与第二显示区200相对应的位置可以设置光学装置，光学装置可以是指纹识别装置、摄像装置或3D成像等光学传感器，比如第二显示区200可以做为屏下摄像显示区。
第二显示区200可以位于第一显示区100内的上部或下部，或者可以位于第一显示区100的边缘位置。第二显示区200的形状可以是正方形、矩形、多边形、圆形或椭圆形等。第一显示区100和第二显示区200的分辨率可以相同，或者第二显示区200的分辨率可以小于第一显示区100的分辨率。例如，第二显示区200的分辨率可以约为第一显示区100的分辨率的50％至70％左右。分辨率(Pixels Per Inch，简称PPI)是指单位面积所拥有像素的数量，可以称为像素密度，PPI数值越高，代表显示基板能够以越高的密度显示画面，画面的细节就越丰富。
非显示区可以包括位于显示区一侧的绑定区300，绑定区300可以包括第一绑定区301和第二绑定区302，第二绑定区302相较于第一绑定区301远离显示区设置。第一绑定区301包括多个第一绑定引脚，并可以被配置为与驱动芯片(驱动IC)绑定连接。第二绑定区302包括多个第二绑定引脚，并可以被配置为与柔性电路板(FPC)绑定连接。
如图2所示，图2为一些示例性实施例的显示基板的第一显示区的像素排布结构示意图，第一显示区包括阵列排布于基底上的多个子像素，多个子像素可以包括多个出射第一颜色光的第一子像素P1、多个出射第二颜色光的第二子像素P2和多个出射第三颜色光的第三子像素P3。其中，第一子像素P1的数量和第三子像素P3的数量可以相等，第二子像素P2的数量可以是第一子像素P1或第三子像素P3的数量的两倍。第一颜色光的波长可以大于第二颜色光的波长，第二颜色光的波长可以大于第三颜色光的波长。第一子像素P1可以配置为出射红光，第二子像素P2可以配置为出射绿光，第三子像素P3可以配置为出射蓝光。第三子像素P3的面积可以大于第一子像素P1的面积，第一子像素P1的面积可以大于第二子像素P2的面积。第一子像素P1、第二子像素P2和第三子像素P3的形状可以为圆形、矩形或多边形等。
本文中，“子像素的面积”是指限定子像素的像素开口在基底上的正投影的面积。“子像素的形状”是指限定子像素的像素开口在基底上的正投影的形状。
第一显示区的多个子像素可以排布成多个沿第一方向X延伸的像素行和多个沿第二方向Y延伸的像素列。第一方向X和第二方向Y相交，比如可以垂直相交。示例性地，第一显示区的多个子像素可以排布成多个第一像素行101、多个第二像素行102、多个第一像素列103和多个第二像素列104。第一子像素P1和第三子像素P3在第一方向X上交替设置形成第一像素行101，多个第二子像素P2在第一方向X上依次设置形成第二像素行102，第一像素行101和第二像素行102在第二方向Y上交替设置，相邻的两个像素行的子像素在第二方向Y上错开设置。第一子像素P1和第三子像素P3在第二方向Y上交替设置形成第一像素列103，多个第二子像素P2在第二方向Y上依次设置形成第二像素列104，第一像素列103和第二像素列104在第一方向X上交替设置，相邻的两个像素列的子像素在第一方向X上错开设置。在其他实施方式中，第一显示区的多个子像素的种类及排布方式可以采用其他方式，本公开实施例对第一显示区的多个子像素的种类及排布方式不做限制。
第一显示区还包括多个第一隔垫柱105，多个第一隔垫柱105可以包括多个隔垫柱组，每个隔垫柱组包括两个第一隔垫柱105，该两个第一隔垫柱105位于相邻的像素行中，且位于相邻的像素列中。示例性地，每个隔垫柱组中的两个第一隔垫柱105位于相邻的第一像素行101和第二像素行102中，且位于相邻的第一像素列103和第二像素列104中。示例性地，在第一方向X上相邻的两个第一隔垫柱105间隔的子像素数量与在第二方向Y上相邻的两个第一隔垫柱105间隔的子像素数量可以相等，比如，在第一方向X上相邻的两个第一隔垫柱105可以间隔四个子像素，在第二方向Y上相邻的两个第一隔垫柱105可以间隔四个子像素。
所述第一隔垫柱105在平行于基底方向上的横截面形状可以为类圆形，比如圆形、椭圆形、多边形等。所述第一隔垫柱105可以被配置为在后续蒸镀工艺中支撑精细金属掩模版。
如图3所示，图3为一些示例性实施例的显示基板的第二显示区的像素排布结构示意图，第二显示区包括阵列排布于基底上的多个像素岛201，相邻的像素岛201之间形成间隔区203。每个像素岛201可以包括多个子像素，比如可以包括两个第一子像素P1、两个第三子像素P3和四个第二子像素P2。每个像素岛201可以大致呈矩形，两个第一子像素P1分别位于像素岛201的两个相对的角位置处，两个第三子像素P3分别位于像素岛201的另外两个相对的角位置处，四个第二子像素P2沿第一方向X依次排布，并位于像素岛201在第二方向Y上的中间位置。其中，第一子像素P1可以配置为出射红光，第二子像素P2可以配置为出射绿光，第三子像素P3可以配置为出射蓝光。第三子像素P3的面积可以大于第一子像素P1的面积，第一子像素P1的面积可以大于第二子像素P2的面积。第一子像素P1、第二子像素P2和第三子像素P3的形状可以为圆形、矩形或多边形等。
第二显示区还包括多个第二隔垫柱202，多个第二隔垫柱202设置在相邻的像素岛201之间形成的间隔区203。至少一个所述像素岛201可以被至少四个第二隔垫柱202围绕。相邻像素岛201之间的间隔区可以均设置有至少一个第二隔垫柱202。示例性地，如图3所示，在第一方向X上相邻的两个像素岛201之间形成第一间隔区2031，在所述第二方向Y上相邻的两个所述像素岛201之间形成第二间隔区2032；每个第一间隔区2031和每个第二间隔区2032可以均设置至少一个第二隔垫柱202。比如，每个第一间隔区2031和每个第二间隔区2032可以均设置有两个第二隔垫柱202，其中一个第二隔垫柱202靠近其中一个像素岛201设置，另一个第二隔垫柱202靠近另一个像素岛201设置。每个像素岛201可以均被四个第二隔垫柱202围绕。第一间隔区2031内的两个第二隔垫柱202可以位于第一间隔区2031在第二方向Y上的中间位置，并可以错开设置；第二间隔区2032内的两个第二隔垫柱202可以位于第二间隔区2032在第一方向X上的中间位置，并可以错开设置。
所述第二隔垫柱202在平行于基底方向上的横截面形状可以为三角形。
本公开实施例的显示基板，通过第一显示区100的多个第一隔垫柱105和第二显示区200的多个第二隔垫柱202，可以在显示基板的制备过程中对蒸镀工艺所用到的精细金属掩膜版(在蒸镀形成发光元件310的有机发光层33时会用到精细金属掩膜版)进行支撑，通过采用本公开实施例的显示基板中的多个第一隔垫柱105和多个第二隔垫柱202的排布方式以及横截面形状，可以提高对精细金属掩膜版支撑的均匀性和稳定性，减小精细金属掩膜版的变形，从而有利于蒸镀膜层的形成，减少显示不良。
在一些示例性实施例中，如图4所示，图4为在一些示例性实施例中图2中的A-A剖面结构示意图，图4示出了第一显示区的局部剖面结构，所述显示区包括依次叠设于基底10上的驱动结构层20和发光结构层30。所述发光结构层30包括多个发光元件310、像素界定层32和多个隔垫柱(图4示例了位于第一显示区的第一隔垫柱105)，所述像素界定层32设有多个像素开口，所述发光元件310设于所述像素开口处，所述多个隔垫柱设于所述像素界定层32的远离所述基底10一侧。
所述驱动结构层20包括多个像素驱动电路和多条信号线(比如扫描线、数据线等)，一个所述像素驱动电路可以与对应的一个发光元件310连接并驱动所述发光元件310发光。所述像素驱动电路可以包括多个晶体管(T)211和存储电容(C)212，比如所述像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C等结构。所述基底10和所述驱动结构层20可整体称为驱动背板。
每个子像素包括一个发光元件310，每个子像素所在区域可认为是对应的发光元件310所在的像素开口区域。
所述发光元件310可以为OLED(有机发光二极管)器件。所述发光元件310可以包括沿远离所述基底10方向依次叠设的第一电极31、发光层33和第二电极层34。所述发光元件310还可以包括其他膜层，比如可以在第一电极31和发光层33之间设置空穴注入层、空穴传输层和电子阻挡层中的任一个或多个膜层，可以在第二电极层34和发光层33之间设置电子注入层、电子传输层和空穴阻挡层中的任一个或多个膜层。
所述多个发光元件310包括位于所述第一显示区的多个第一发光元件和位于所述第二显示区的多个第二发光元件。所述像素界定层32包括位于所述第一显示区的第一像素界定层321和位于所述第二显示区的第二像素界定层。所述多个隔垫柱包括位于所述第一显示区的多个第一隔垫柱105和位于所述第二显示区的多个第二隔垫柱。
示例性地，如图4所示，所述第一显示区包括依次叠设于基底10上的第一驱动结构层51和第一发光结构层61。所述第一发光结构层61包括多个第一发光元件311、第一像素界定层321和多个第一隔垫柱105，所述第一像素界定层321设有多个第一像素开口，所述第一发光元件311设于所述第一像素开口处，所述多个第一隔垫柱105设于所述第一像素界定层321的远离所述基底10一侧。所述第一驱动结构层51包括多个第一像素驱动电路，一个所述第一像素驱动电路可以与对应的一个第一发光元件311连接并驱动所述第一发光元件311发光。
示例性地，所述第二显示区包括依次叠设于基底上的第二驱动结构层和第二发光结构层。所述第二发光结构层包括多个第二发光元件、第二像素界定层和多个第二隔垫柱，所述第二像素界定层设有多个第二像素开口，所述第二发光元件设于所述第二像素开口处，所述多个第二隔垫柱设于所述第二像素界定层的远离所述基底一侧。所述第二驱动结构层包括多个第二像素驱动电路，一个所述第二像素驱动电路可以与对应的一个第二发光元件连接并驱动所述第二发光元件发光。
在一些示例性实施例中，以第一显示区的膜层结构为例说明，第二显示区的膜层结构可以参考第一显示区。如图4所示，所述第一显示区包括依次叠设于基底10上的第一驱动结构层51和第一发光结构层61。所述第一发光结构层61包括多个第一发光元件311、第一像素界定层321和多个第一隔垫柱105，所述第一像素界定层321设有多个第一像素开口，所述第一发光元件311设于所述第一像素开口处，所述多个第一隔垫柱105设于所述第一像素界定层321的远离所述基底10一侧。
所述第一驱动结构层51包括多个第一像素驱动电路，所述第一像素驱动电路包括多个晶体管211和存储电容212，一个所述第一像素驱动电路可以与对应的一个第一发光元件311的第一电极31连接，并驱动所述第一发光元件311发光。
在一些示例性实施例中，如图5和图6所示，图5为图4中第一隔垫柱处的局部结构示意图，图6为图3中的B-B剖面结构示意图，所述第一隔垫柱105的高度为H1，所述第二隔垫柱202的高度为H2，ΔH1＝H1-H2，0um≤|ΔH1|≤0.02um，第一隔垫柱105的高度和第二隔垫柱202的高度尽可能保持一致，这样有利于对后续蒸镀工艺中用到的精细金属掩膜版进行平稳支撑，保持精细金属掩膜版的平坦性，从而可以提高蒸镀膜层厚度的均一性。
所述第一像素界定层321的厚度为H3，所述第二像素界定层322的厚度为H4，ΔH2＝H3-H4，0um≤|ΔH2|≤0.07um。
示例性地，0um≤|ΔH2|≤0.05um，H3的数值可以约为1.71um左右，H4的数值可以约为1.64um左右。可以采用半曝光掩模工艺同时制作形成第一像素界定层321和第二像素界定层322，可以节省掩模版。
在一些示例性实施例中，所述像素界定层和所述多个隔垫柱可以通过同一次图案化工艺形成。可以采用半色调掩模版(Half Tone Mask)，利用半曝光工艺，在形成像素界定层图案时同时形成隔垫柱图案，由此可节省掩模版，降低生产成本。在另一些实施方式中，像素界定层图案和隔垫柱图案可以采用不同的掩模版，并在不同的图案化工艺中制作。
在一些示例性实施例中，柔性显示装置(Flexible Display)在目前显示领域已广泛应用，折叠产品是柔性显示产品最重要的形态之一，为了提升折叠产品的信赖性，通常采用彩膜层制作在封装层上(COE，Color filter On Encapsulation)的工艺方案取代偏光片，但采用COE工艺后，色分离和色散问题会加重，如何在控制成本的前提下，提高弯折特性，又能解决色分离和色散，是折叠显示产品亟待解决的问题。
像素界定层可以采用黑色材料，这样，可以起到吸光的作用，降低显示基板对外界环境光的反射与散射，从而可以改善显示基板在采用COE工艺后色分离和色散程度高的问题。所述像素界定层和所述隔垫柱可以采用相同颜色的有机材料，可以均采用黑色有机材料。
在一些示例性实施例中，如图5所示，所述第一隔垫柱105的周向侧面沿周向具有第一斜坡部和第二斜坡部，所述第一斜坡部的坡度角为α1，所述第二斜坡部的坡度角为α2，Δα＝α1-α2，0°≤|Δα|≤1.2°。这样可以保证第一隔垫柱105的结构更加稳固。
示例性地，0°≤|Δα|≤0.05°，α1的数值可以为9°至11°，α2的数值可以为9°至11°，比如，α1和α2的数值可以均为10°。
示例性地，所述第一隔垫柱105在垂直于所述基底10方向上的剖面形状可以为梯形。所述第一隔垫柱105在平行于所述基底10方向上的横截面形状可以为圆形、椭圆形或多边形。在所述第一隔垫柱105的横截面形状为多边形的情况下，所述第一隔垫柱105沿周向设有多个斜坡面，至少两个所述斜坡面的坡度角的差值为Δα，0°≤|Δα|≤1.2°。
在一些示例性实施例中，如图4所示，所述第一显示区内，第一电极31设于第一驱动结构层51上，第一像素界定层321设于第一电极31和第一驱动结构层51的远离所述基底10一侧，第一像素界定层321的多个第一像素开口3210将对应的多个第一电极31暴露出。第一像素开口3210的剖面形状可以为梯形，第一像素开口3210的周向侧壁的坡度角为β。坡度角β越小，子像素的光取出率越大。
如图7a、图7b和图7c所示，图7a为限定第一子像素的第一像素开口处的局部结构示意图，图7b为限定第二子像素的第一像素开口处的局部结构示意图，图7c为限定第三子像素的第一像素开口处的局部结构示意图，一个所述第一像素开口3210限定出一个子像素；限定第一子像素P1的所述第一像素开口3210的周向侧壁具有第一坡度角β1，限定第二子像素P2的所述第一像素开口3210的周向侧壁具有第二坡度角β2，限定第三子像素P3的所述第一像素开口3210的周向侧壁具有第三坡度角β3，β1<β2<β3。这样，对第一子像素P1、第二子像素P2和第三子像素P3的光取出率逐渐减小。
示例性地，所述第二坡度角β2与所述第一坡度角β1的差值为Δβ1，0°<|Δβ1|≤1.5°。
示例性地，所述第三坡度角β3与所述第二坡度角β2的差值为Δβ2，0°<|Δβ2|≤1.3°。
示例性地，所述第三坡度角β3与所述第一坡度角β1的差值为Δβ3，0°<|Δβ3|≤2.8°。
在一些示例性实施例中，如图4和图8所示，图8为在一些示例性实施例中显示基板在第一电极处的局部剖面结构示意图，所述驱动结构层20包括像素驱动电路和设于所述像素驱动电路的远离所述基底10一侧的第二平坦层26；所述发光元件310包括沿远离所述基底10方向依次叠设的第一电极31、发光层33和第二电极层34，所述第一电极31设于所述第二平坦层26的远离所述基底10的表面上。
所述像素驱动电路包括配置为与所述第一电极31连接的连接电极213，所述第二平坦层26设有暴露出所述连接电极213的第二过孔，所述第一电极31通过所述第二过孔与所述连接电极213连接；所述第二过孔的孔壁在沿远离所述基底10的方向上具有第四坡度角γ1和第五坡度角γ2，γ2大于γ1。
本实施例的一个示例中，如图8所示，所述第二平坦层26可以包括沿远离所述基底10方向依次叠设的第一平坦子层261和第二平坦子层262，所述第二过孔的位于所述第一平坦子层261的孔壁具有所述第四坡度角γ1，所述第二过孔的位于所述第二平坦子层262的孔壁具有所述第五坡度角γ2。示例性地，第四坡度角γ1可以约为50.5°，第五坡度角γ2可以约为67.3。第一平坦子层261和第二平坦子层262可以采用不同的掩模工艺制作。第二平坦层26采用两层结构并采用不同的掩模工艺制作，这样可以避免由于第二平坦层26较厚，采用一次掩模工艺在显影形成第二平坦层图案过程中有残留的问题。
在一些示例性实施例中，所述第二平坦层的颜色不同于所述像素界定层的颜色。示例性地，所述第二平坦层可以为透明色，所述像素界定层可以为黑色。像素界定层采用黑色材料，可以起到吸光的作用，降低显示基板对外界环境光的反射与散射，从而可以改善显示基板在采用COE工艺后色分离和色散程度高的问题。
在一些示例性实施例中，如图4和图9所示，图9为一些示例性实施例中显示基板的驱动结构层的局部剖面结构示意图，所述驱动结构层20包括像素驱动电路，所述像素驱动电路包括多个晶体管211和存储电容212。
所述驱动结构层20包括沿远离所述基底10方向依次设置的第一导电层、第二导电层、第三导电层和第四导电层，所述第三导电层包括多个第三导电结构230，所述多个第三导电结构230包括至少一个所述晶体管211的源电极和漏电极，所述第四导电层包括至少一个第四导电结构240，至少一个所述第四导电结构240与至少一个所述第三导电结构230搭接。
至少一个所述第三导电结构230的周向侧面具有第六坡度角θ1，至少一个所述第四导电结构240的周向侧面具有第七坡度角θ2，Δθ＝θ1-θ2，7.9°≤|Δθ|≤13.1°。
本实施例的一个示例中，所述第六坡度角θ1的取值范围为79.0°≤θ1≤81.6°，所述第七坡度角θ2的取值范围为68.5°≤θ2≤71.1°。所述第三导电层的厚度可以大于所述第四导电层的厚度。
本实施例的一个示例中，如图4所示，所述第一导电层包括至少一个所述晶体管211的栅电极和所述存储电容212的一个极板，所述第二导电层包括所述存储电容212的另一个极板；所述驱动结构层20还包括半导体层，所述半导体层包括所述多个晶体管211的有源层。
在一些示例性实施例中，如图1和图10所示，图10为在一些示例性实施例中显示基板在第一绑定引脚处的局部剖面结构示意图，所述显示基板包括位于所述显示区一侧的绑定区300，所述绑定区300包括配置为与驱动芯片绑定连接的第一绑定区301，所述第一绑定区301包括多个第一绑定引脚。多个第一绑定引脚与驱动芯片的多个引脚可以通过各向异性导电胶绑定连接。
所述第一绑定引脚包括沿远离所述基底10方向依次设置的第一信号电极81、第一导电电极82和第二导电电极83；所述第一信号电极81与所述显示基板内的信号线连接，所述第一导电电极82与所述第一信号电极81连接，所述第二导电电极83与所述第一导电电极82连接，所述第二导电电极83配置为与所述驱动芯片绑定连接；所述第二导电电极83设于所述第一导电电极82的远离所述基底10的表面上并将所述第一导电电极82的周向侧面包覆。
本实施例中，采用第二导电电极83将第一导电电极82的周向侧面包覆，可以防止在刻蚀形成第二导电电极83的工艺中，过刻第一导电电极82的裸露的周向侧面造成的导电不良。
本实施例的一些示例中，所述第一绑定引脚还包括第一保护层84，所述第一保护层84设于所述第二导电电极83的远离所述基底10的表面上并将所述第二导电电极83的周向侧面包覆，所述第二导电电极83的远离所述基底10的表面的中间部分未被所述第一保护层84覆盖，所述第二导电电极83的远离所述基底10的表面的中间部分，以及所述第一保护层84的远离所述基底10的表面配置为与所述驱动芯片绑定连接。
本示例中，采用第一保护层84将第二导电电极83的周向侧面包覆，可以防止在刻蚀形成第一保护层84的工艺中，过刻第二导电电极83的裸露的周向侧面造成的导电不良。此外，通过设置第一保护层84，第二导电电极83的远离基底10的表面的中间部分，以及第一保护层84的远离基底10的表面形成与所述驱动芯片绑定连接的连接面，该连接面为凹凸不平的表面，这样，在通过各向异性导电胶与驱动芯片绑定连接过程中，有利于与各向异性导电胶中的导电金球更好接触，提高绑定连接的可靠性。
本实施例的一些示例中，所述第一信号电极81和所述第一导电电极82之间设有第四绝缘层24，所述第一导电电极82通过所述第四绝缘层24设置的第三过孔与所述第一信号电极81连接。所述第一导电电极82的位于所述第三过孔内的部分可以包括斜坡部和平坦部，所述第一导电电极82的远离所述基底10的表面上在所述斜坡部和所述平坦部的相交位置设有填充物85。通过设置所述填充物85，可以避免第二导电电极83在所述斜坡部和所述平坦部的相交位置出现断裂。
本实施例的一些示例中，如图4和图10所示，所述驱动结构层20包括像素驱动电路，所述像素驱动电路包括多个晶体管211和存储电容212；所述第一信号电极81与所述存储电容212的一个极板同层设置，所述第一导电电极82与所述晶体管211的源电极和漏电极同层设置。所述第二导电电极83可以与所述连接电极213同层设置。
本文中所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成。
本实施例的一些示例中，所述显示区还可以包括设于所述发光结构层30的远离所述基底10一侧的触控结构层70，所述触控结构层70包括触控金属层；所述第一保护层84与所述触控金属层可以同层设置。
所述触控结构层70可以采用互容式结构或自容式结构。互容式结构的触控结构层70可以包括驱动(Tx)电极和感应(Rx)电极，触控结构层70可以包括两个金属层以及位于两个金属层之间的绝缘层。自容式结构的触控结构层70可以采用单个金属层形成触控电极，触控结构层70包括一个金属层。本公开对此不做限制。示例性地，所述触控结构层可以包括沿远离基底方向依次叠设的第一触控金属层、第七绝缘层和第二触控金属层；第一触控金属层可以包括多个第一连接部，第二触控金属层可以包括多个第一触控电极、多个第二触控电极和多个第二连接部；多个第一触控电极和多个第二触控电极可以阵列排布，在第二方向上相邻的两个第二触控电极可以通过位于两者之间的第二连接部连接，在第一方向上相邻的两个第一触控电极可以通过第七绝缘层设置的连接过孔与第一连接部连接。第一触控电极和第二触控电极中的一个为驱动电极，另一个为感应电极。
在一些示例性实施例中，如图1和图11所示，图11为在一些示例性实施例中显示基板在第二绑定引脚处的局部剖面结构示意图，所述显示基板包括位于所述显示区一侧的绑定区300，所述绑定区300包括配置为与柔性电路板绑定连接的第二绑定区302，所述第二绑定区302包括多个第二绑定引脚。多个第二绑定引脚与柔性电路板的多个引脚可以通过各向异性导电胶绑定连接。
所述第二绑定引脚包括沿远离所述基底10方向依次设置的第二信号电极91和第三导电电极92，所述第二信号电极91与所述显示基板内的信号线连接，所述第三导电电极92配置为与所述柔性电路板绑定连接；所述第三导电电极92叠设于所述第二信号电极91的远离所述基底10的表面上并将所述第二信号电极91的周向侧面包覆。
本实施例中，第三导电电极92将第二信号电极91的周向侧面包覆，可以防止在刻蚀形成第三导电电极92的工艺中，过刻第二信号电极91的裸露的周向侧面造成的导电不良。
本实施例的一些示例中，所述第二绑定引脚还可以包括第二保护层93，所述第二保护层93设于所述第三导电电极92的远离所述基底10的表面上并将所述第三导电电极92的周向侧面包覆，所述第三导电电极92的远离所述基底10的表面的中间部分未被所述第二保护层93覆盖并配置为与所述柔性电路板绑定连接。
本实施例的一些示例中，所述第三导电电极92的远离所述基底10的表面包括第一平坦部分921、第二平坦部分922，以及位于所述第一平坦部分921和所述第二平坦部分922之间的斜坡部分923，所述第一平坦部分921被所述第二平坦部分922围绕且凸出于所述第二平坦部分922；所述第二保护层93部分地设置在所述第二平坦部分922上，以及设置在所述第二平坦部分922和所述斜坡部分923的相交位置，所述第一平坦部分921未被所述第二保护层93覆盖；
所述第二绑定引脚还可以包括覆盖层94，所述覆盖层94设置在所述第二保护层93的远离所述基底10的表面上，并将所述第一平坦部分921的中间部分裸露出，所述第一平坦部分921的中间部分和所述覆盖层94的远离所述基底10的表面配置为与所述柔性电路板绑定连接。
本示例中，通过设置所述覆盖层94，这样，第三导电电极92的远离基底10的表面的裸露部分，以及覆盖层94的远离基底10的表面形成与所述柔性电路板绑定连接的连接面，该连接面为凹凸不平的表面，这样，在通过各向异性导电胶与柔性电路板绑定连接过程中，有利于与各向异性导电胶中的导电金球更好接触，提高绑定连接的可靠性。
本示例中，采用第二保护层93将所述第三导电电极92的周向侧面包覆，可以防止在刻蚀形成覆盖层94的工艺中，过刻第三导电电极92的裸露的周向侧面造成的导电不良，此外，可以防止覆盖层94在与第三导电电极92的周向边缘接触的位置发生断裂。
本实施例的一些示例中，所述显示区还可以包括设于所述发光结构层30的远离所述基底10一侧的触控结构层70，所述触控结构层70包括触控金属层；所述覆盖层94可以与所述触控金属层同层设置。
本实施例的一些示例中，如图4和图11所示，所述驱动结构层20包括像素驱动电路，所述像素驱动电路包括多个晶体管211和存储电容212；所述第二信号电极91可以与所述晶体管211的源电极和漏电极可以同层设置。所述第三导电电极92可以与所述连接电极213同层设置。所述第二保护层93可以与所述第一平坦子层261同层设置。
在一些示例性实施例中，如图12所示，图12为一种像素驱动电路的等效电路示意图，所述像素驱动电路可以采用7T1C结构，像素驱动电路包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C。像素驱动电路与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)和发光元件(OLED器件)连接。
示例性地，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的栅电极连接。
第一晶体管T1的栅电极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管211的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始电压传输到第三晶体管T3的栅电极，以使第三晶体管T3的栅电极的电荷量初始化。
第二晶体管T2(可称为补偿晶体管)的栅电极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的栅电极与第二极连接。
第三晶体管T3(可称为驱动晶体管)的栅电极与第二节点N2连接，即第三晶体管T3的栅电极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其栅电极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。
第四晶体管T4(可称为写入晶体管)的栅电极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。
第五晶体管T5的栅电极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的栅电极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光元件310的第一极(阳极)连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光元件发光。
第七晶体管T7的栅电极与第一扫描信号线S1连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光元件的第一极连接。当导通电平扫描信号施加到第一扫描信号线S1时，第七晶体管T7将初始电压传输到发光元件的第一极，以使发光元件的第一极中累积的电荷量初始化或释放发光元件的第一极中累积的电荷量。
示例性地，发光元件的第二极(阴极)与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本像素行的扫描信号线，第二扫描信号线S2为上一像素行的扫描信号线，即对于第n像素行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本像素行的第二扫描信号线S2与上一像素行的第一扫描信号线S1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。
示例性地，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
示例性地，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(Low TemperaturePolycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
图13为一种像素驱动电路的工作时序图。下面结合图13示例性说明图12示例的像素驱动电路的工作过程。图12中的像素驱动电路包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C。在示例性实施方式中，像素驱动电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1导通，初始信号线INIT的信号提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED发光元件不发光。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth)2＝K*[(Vdd-Vd+|Vth|)-Vth]2＝K*[(Vdd-Vd]2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
下面通过显示基板的制备过程进行示例性说明显示基板的结构。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
以图4示例的显示基板为例，显示基板的制备过程可以包括如下操作。
(1)形成驱动结构层20。在示例性实施例中，形成驱动结构层20可以包括：
在基底10上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底10的第一绝缘层21，以及设置在第一绝缘层21上的半导体层图案，半导体层图案包括：位于第一显示区100的多个有源层，以及位于第二显示区的多个有源层。
随后，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层22，以及设置在第二绝缘层22上的第一导电层图案，第一导电层图案包括：位于第一显示区100的多个栅电极和多个第一极板，以及位于第二显示区的多个栅电极和多个第一极板。
随后，依次沉积第三绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层23，以及设置在第三绝缘层23上的第二导电层图案，第二导电层图案包括：位于第一显示区100的多个第二极板、位于第二显示区的多个第二极板，以及位于第一绑定区301的第一信号电极81(图10示出)。其中，第一显示区100的多个第二极板与多个第一极板相对并形成多个第一像素驱动电路的多个存储电容212，第二显示区的多个第二极板与多个第一极板相对并形成多个第一像素驱动电路的多个存储电容212。
随后，沉积第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层图案第四绝缘层24图案，第四绝缘层24形成有位于第一显示区100的多个有源过孔、位于第二显示区的多个有源过孔，以及位于第一绑定区301的第三过孔，多个有源过孔暴露出多个有源层的两端，第三过孔暴露出第一信号电极81的表面。
随后，沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，在第四绝缘层24上形成第三导电层图案，第三导电层图案包括：位于第一显示区100的多个源电极和多个漏电极、位于第二显示区的多个源电极和多个漏电极、位于第一绑定区301的第一导电电极82，以及位于第二绑定区302的第二信号电极91(图11示出)；源电极和漏电极通过相应的有源过孔与有源层连接，第一导电电极82通过第三过孔与第一信号电极81连接。其中，第一显示区100的多个有源层、多个栅电极、多个源电极和多个漏电极形成多个第一像素驱动电路的多个晶体管211，第二显示区的多个有源层、多个栅电极、多个源电极和多个漏电极形成多个第二像素驱动电路的多个晶体管211。所述第一导电电极82的位于第三过孔内的部分包括斜坡部和平坦部。
随后，涂覆第一平坦薄膜，通过图案化工艺对第一平坦薄膜进行图案化，形成覆盖第三导电层图案的第一平坦层25图案，第一平坦层25形成有位于第一显示区100的多个第一过孔，以及位于第二显示区的多个第一过孔，第一过孔暴露出漏电极的表面。第一绑定区301和第二绑定区302的第一平坦薄膜可以被去除，可以在第一导电电极82的远离基底10的表面上在斜坡部和平坦部的相交位置保留有第一平坦薄膜的残留物并作为填充物85。
随后，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，在第一平坦层25上形成第四导电层图案，第四导电层图案包括：位于第一显示区100的多个阳极连接电极213、位于第二显示区的多个阳极连接电极、位于第一绑定区301的第二导电电极83，以及位于第二绑定区302的第三导电电极92；阳极连接电极213通过第一平坦层25的第一过孔与漏电极连接，第二导电电极83覆盖在第一导电电极82的表面上并将第一导电电极82的周向侧面包覆，第三导电电极92覆盖在第二信号电极91的表面上并将第二信号电极91的周向侧面包覆。
随后，涂覆第二平坦薄膜，采用图案化工艺对第二平坦薄膜进行图案化，形成覆盖第四导电层图案的第二平坦层26图案，第二平坦层26形成有位于第一显示区100的多个第二过孔，以及位于第二显示区的多个第二过孔，第二过孔暴露出阳极连接电极213的表面，并配置为使后续形成的阳极(发光元件310的第一电极31)通过第二过孔与阳极连接电极213连接。第一绑定区301的第二平坦薄膜被去除，第二平坦层26图案包括位于第二绑定区302的第二保护层93。
至此，制备完成驱动结构层20。
(2)形成发光结构层30。在示例性实施方式中，形成发光结构层30可以包括：
在形成前述图案的基底10上沉积第五导电薄膜，通过图案化工艺对第五导电薄膜进行图案化，形成第一电极层图案，第一电极层图案包括：位于第一显示区100的多个第一电极31(阳极)，以及位于第二显示区的多个第一电极(阳极)，第一电极31(阳极)通过第二平坦层26上的第二过孔与阳极连接电极213连接，从而第一电极31(阳极)通过阳极连接电极213与漏电极连接。
随后，在形成前述图案的基底10上涂覆像素界定薄膜，通过图案化工艺对像素界定薄膜进行图案化，形成像素界定层32图案，像素界定层32图案包括：位于第一显示区100的第一像素界定层321，以及位于第二显示区的第二像素界定层，第一像素界定层321设置有多个第一像素开口，第一像素开口内的像素界定薄膜被去掉，暴露出第一显示区100的第一电极31的表面，第二像素界定层设置有多个第二像素开口，第二像素开口内的像素界定薄膜被去掉，暴露出第二显示区的第一电极的表面。
随后，在形成前述图案的基底10上，涂覆隔垫柱薄膜，通过图案化工艺对隔垫柱薄膜进行图案化，形成隔垫柱层图案，隔垫柱层图案包括：位于第一显示区100的多个第一隔垫柱105，以及位于第二显示区的多个第二隔垫柱。
随后，在形成前述图案的基底10上，通过蒸镀方式或喷墨打印方式形成有机发光层33图案，有机发光层33图案包括：位于第一显示区100的第一像素开口内的有机发光层33，以及位于第二显示区的第二像素开口内的有机发光层。
随后，在形成前述图案的基底10上，通过蒸镀方式形成第二电极(阴极)层34图案，整面结构的第二电极层34位于第一显示区100和第二显示区，并与位于第一显示区100的有机发光层33连接，以及与位于第二显示区的有机发光层连接。其中，第一电极31、有机发光层33和第二电极层34层叠设置形成发光元件310。
至此，制备完成发光结构层30。
在示例性实施方式中，第五导电薄膜可以采用金属材料、透明导电材料或者金属材料和透明导电材料的多层复合结构，金属材料可以包括银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，透明导电材料可以包括氧化铟锡(ITO)或氧化铟锌(IZO)，多层复合结构可以是ITO/Al/ITO等。
在示例性实施方式中，像素界定层32和隔垫柱是采用不同掩模版的图案化工艺形成的。在其他实施方式中，可以采用半色调掩模版，利用半曝光工艺，在形成像素界定层32图案时同时形成隔垫柱图案，由此可节省掩模版，降低生产成本。
在示例性实施方式中，第一电极31、有机发光层33和第二电极层34层叠设置形成发光元件310。在其他实施方式中，可以在第一电极31和有机发光层33之间形成有空穴注入层、空穴传输层、电子阻挡层中的任一层或多层，可以在有机发光层33和第二电极层34之间形成空穴阻挡层、电子传输层、电子注入层中的任一层或多层。
(3)形成封装结构层40。在示例性实施方式中，形成封装结构层40图案可以包括：
在形成前述图案的基底10上，先利用开放式掩模版采用沉积方式沉积第一封装薄膜，形成位于第一显示区100和第二显示区的第一封装层图案；随后利用开放式掩模版采用喷墨打印工艺打印第二封装材料，形成位于第一显示区100和第二显示区的第二封装层图案；随后利用开放式掩模版采用沉积方式沉积第三封装薄膜，形成位于第一显示区100和第二显示区的第三封装层图案。第一封装层和第三封装层的材料可以采用无机材料，第二封装层的材料可以采用有机材料。
(4)形成触控结构层70。在示例性实施方式中，形成触控结构层70的过程可以包括：
在形成前述图案的基底10上，沉积第一触控金属薄膜，采用图案化工艺对第一触控金属薄膜进行图案化，在封装结构层40上形成第一触控金属层图案，第一触控金属层图案可以包括：位于第一显示区100的多个第一连接部，位于第二显示区的多个第一连接部、位于第一绑定区301的第一保护层84，以及位于第二绑定区302的覆盖层94。
随后，沉积第七绝缘薄膜，通过图案化工艺对第七绝缘薄膜进行图案化，形成覆盖第一触控金属层图案的第七绝缘层图案，第七绝缘层形成有位于第一显示区100的多个连接过孔，以及位于第二显示区的多个连接过孔。
随后，沉积第二触控金属薄膜，采用图案化工艺对第二触控金属薄膜进行图案化，在第七绝缘层上形成第二触控金属层图案，第二触控金属层图案可以包括：位于第一显示区100的多个第一触控电极、多个第二触控电极和多个第二连接部，以及位于第二显示区的多个第一触控电极、多个第二触控电极和多个第二连接部。其中，多个第一触控电极和多个第二触控电极可以阵列排布，在第二方向上相邻的两个第二触控电极可以通过位于两者之间的第二连接部连接，在第一方向上相邻的两个第一触控电极可以通过第七绝缘层设置的连接过孔与第一连接部连接。第一触控电极和第二触控电极中的一个为驱动电极，另一个为感应电极。
在一些示例性实施例中，还可以在触控结构层70的远离基底10一侧形成彩膜层等膜层。
本公开实施例还提供一种显示装置，包括前文任一实施例所述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在附图中，有时为了明确起见，夸大表示了构成要素的大小、层的厚度或区域。因此，本公开的实施方式并不一定限定于该尺寸，附图中每个部件的形状和大小不反映真实比例。此外，附图示意性地示出了一些例子，本公开的实施方式不局限于附图所示的形状或数值。
本文中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本文描述中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，包括85°以上且95°以下的角度的状态。
本文描述中，三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
在本文描述中，术语“上”、“下”、“左”、“右”、“顶”、“内”、“外”、“轴向”、“四角”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开实施例的简化描述，而不是指示或暗示所指的结构具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
在本文描述中，除非另有明确的规定和限定，术语“连接”、“固定连接”、“安装”、“装配”应做广义理解，例如，可以是固定连接，或是可拆卸连接，或一体地连接；术语“安装”、“连接”、“固定连接”可以是直接相连，或通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开实施例中的含义。

Claims (30)

1.一种显示基板，其特征在于，包括显示区，所述显示区包括第一显示区和第二显示区，所述第一显示区围绕至少部分所述第二显示区，所述第一显示区被配置为进行图像显示，所述第二显示区被配置为进行图像显示和透过光线；
所述第一显示区包括阵列排布于基底上的多个子像素，以及多个第一隔垫柱；所述第一显示区的多个子像素排布成多个沿第一方向延伸的像素行和多个沿第二方向延伸的像素列，所述多个第一隔垫柱包括多个隔垫柱组，每个隔垫柱组包括两个所述第一隔垫柱，该两个第一隔垫柱位于相邻的像素行中，且位于相邻的像素列中；所述第一隔垫柱在平行于所述基底方向上的横截面形状为圆形、椭圆形或多边形；
所述第二显示区包括阵列排布于基底上的多个像素岛，以及多个第二隔垫柱；所述像素岛包括多个子像素，相邻的所述像素岛之间形成间隔区，多个所述第二隔垫柱设置在所述间隔区；所述第二隔垫柱在平行于所述基底方向上的横截面形状为三角形。
2.如权利要求1所述的显示基板，其特征在于，在所述第一方向上相邻的两个所述第一隔垫柱间隔的子像素数量与在所述第二方向上相邻的两个所述第一隔垫柱间隔的子像素数量相等。
3.如权利要求1所述的显示基板，其特征在于，至少一个所述像素岛被至少四个所述第二隔垫柱围绕。
4.如权利要求1所述的显示基板，其特征在于，在所述第一方向上相邻的两个所述像素岛之间形成第一间隔区，在所述第二方向上相邻的两个所述像素岛之间形成第二间隔区；每个所述第一间隔区和每个所述第二间隔区均设置至少一个所述第二隔垫柱。
5.如权利要求1所述的显示基板，其特征在于，所述第一隔垫柱的高度为H1，所述第二隔垫柱的高度为H2，ΔH1＝H1-H2，0um≤|ΔH1|≤0.02um。
6.如权利要求1所述的显示基板，其特征在于，所述第一隔垫柱的周向侧面沿周向具有第一斜坡部和第二斜坡部，所述第一斜坡部的坡度角为α1，所述第二斜坡部的坡度角为α2，Δα＝α1-α2，0°≤|Δα|≤1.2°。
7.如权利要求1所述的显示基板，其特征在于，所述第一显示区的多个子像素包括多个出射第一颜色光的第一子像素、多个出射第二颜色光的第二子像素和多个出射第三颜色光的第三子像素；所述第一显示区的多个子像素排布成多个第一像素行、多个第二像素行、多个第一像素列和多个第二像素列；
所述第一子像素和所述第三子像素在所述第一方向上交替设置形成所述第一像素行，多个所述第二子像素在所述第一方向上依次设置形成所述第二像素行，所述第一像素行和所述第二像素行在所述第二方向上交替设置，相邻的两个像素行的子像素在所述第二方向上错开设置；
所述第一子像素和所述第三子像素在所述第二方向上交替设置形成所述第一像素列，多个所述第二子像素在所述第二方向上依次设置形成所述第二像素列，所述第一像素列和所述第二像素列在所述第一方向上交替设置，相邻的两个像素列的子像素在所述第一方向上错开设置。
8.如权利要求1所述的显示基板，其特征在于，所述显示区包括依次叠设于所述基底上的驱动结构层和发光结构层，所述发光结构层包括多个发光元件、像素界定层和多个隔垫柱；
所述像素界定层设有多个像素开口，所述发光元件设于所述像素开口处，所述多个隔垫柱设于所述像素界定层的远离所述基底一侧，所述多个隔垫柱包括多个所述第一隔垫柱和多个所述第二隔垫柱；
所述像素界定层和所述多个隔垫柱通过同一次图案化工艺形成，所述像素界定层为黑色材料。
9.如权利要求8所述的显示基板，其特征在于，所述像素界定层包括位于所述第一显示区的第一像素界定层和位于所述第二显示区的第二像素界定层，所述第一像素界定层的厚度为H3，所述第二像素界定层的厚度为H4，ΔH2＝H3-H4，0um≤|ΔH2|≤0.07um。
10.如权利要求8所述的显示基板，其特征在于，所述第一显示区的所述多个子像素包括多个出射第一颜色光的第一子像素、多个出射第二颜色光的第二子像素和多个出射第三颜色光的第三子像素；所述第一颜色光的波长大于所述第二颜色光的波长，所述第二颜色光的波长大于所述第三颜色光的波长；
所述像素界定层包括位于所述第一显示区的第一像素界定层和位于所述第二显示区的第二像素界定层；所述第一像素界定层设有多个第一像素开口，一个所述第一像素开口限定出一个子像素；限定第一子像素的所述第一像素开口的周向侧壁具有第一坡度角β1，限定第二子像素的所述第一像素开口的周向侧壁具有第二坡度角β2，限定第三子像素的所述第一像素开口的周向侧壁具有第三坡度角β3，β1<β2<β3。
11.如权利要求10所述的显示基板，其特征在于，所述第二坡度角β2与所述第一坡度角β1的差值为Δβ1，0°<|Δβ1|≤1.5°。
12.如权利要求10所述的显示基板，其特征在于，所述第三坡度角β3与所述第二坡度角β2的差值为Δβ2，0°<|Δβ2|≤1.3°。
13.如权利要求10所述的显示基板，其特征在于，所述第三坡度角β3与所述第一坡度角β1的差值为Δβ3，0°<|Δβ3|≤2.8°。
14.如权利要求8所述的显示基板，其特征在于，所述驱动结构层包括像素驱动电路和设于所述像素驱动电路的远离所述基底一侧的第二平坦层；所述发光元件包括沿远离所述基底方向依次叠设的第一电极、发光层和第二电极层，所述第一电极设于所述第二平坦层的远离所述基底的表面上；
所述像素驱动电路包括配置为与所述第一电极连接的连接电极，所述第二平坦层设有暴露出所述连接电极的第二过孔，所述第一电极通过所述第二过孔与所述连接电极连接；所述第二过孔的孔壁在沿远离所述基底的方向上具有第四坡度角γ1和第五坡度角γ2，γ2大于γ1。
15.如权利要求14所述的显示基板，其特征在于，所述第二平坦层包括沿远离所述基底方向依次叠设的第一平坦子层和第二平坦子层，所述第二过孔的位于所述第一平坦子层的孔壁具有所述第四坡度角γ1，所述第二过孔的位于所述第二平坦子层的孔壁具有所述第五坡度角γ2。
16.如权利要求8所述的显示基板，其特征在于，所述驱动结构层包括像素驱动电路，所述像素驱动电路包括多个晶体管和存储电容；
所述驱动结构层包括沿远离所述基底方向依次设置的第一导电层、第二导电层、第三导电层和第四导电层，所述第三导电层包括多个第三导电结构，所述多个第三导电结构包括至少一个所述晶体管的源电极和漏电极，所述第四导电层包括至少一个第四导电结构，至少一个所述第四导电结构与至少一个所述第三导电结构搭接；
至少一个所述第三导电结构的周向侧面具有第六坡度角θ1，至少一个所述第四导电结构的周向侧面具有第七坡度角θ2，Δθ＝θ1-θ2，7.9°≤|Δθ|≤13.1°。
17.如权利要求16所述的显示基板，其特征在于，所述第六坡度角θ1的取值范围为79.0°≤θ1≤81.6°，或/和，所述第七坡度角θ2的取值范围为68.5°≤θ2≤71.1°。
18.如权利要求16所述的显示基板，其特征在于，所述第一导电层包括至少一个所述晶体管的栅电极和所述存储电容的一个极板，所述第二导电层包括所述存储电容的另一个极板；所述驱动结构层还包括半导体层，所述半导体层包括所述多个晶体管的有源层。
19.如权利要求1所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区一侧的绑定区，所述绑定区包括配置为与驱动芯片绑定连接的第一绑定区，所述第一绑定区包括多个第一绑定引脚；
所述第一绑定引脚包括沿远离所述基底方向依次设置的第一信号电极、第一导电电极和第二导电电极；所述第一信号电极与所述显示基板内的信号线连接，所述第一导电电极与所述第一信号电极连接，所述第二导电电极与所述第一导电电极连接，所述第二导电电极配置为与所述驱动芯片绑定连接；
所述第二导电电极设于所述第一导电电极的远离所述基底的表面上并将所述第一导电电极的周向侧面包覆。
20.如权利要求19所述的显示基板，其特征在于，所述第一绑定引脚还包括第一保护层，所述第一保护层设于所述第二导电电极的远离所述基底的表面上并将所述第二导电电极的周向侧面包覆，所述第二导电电极的远离所述基底的表面的中间部分未被所述第一保护层覆盖，所述第二导电电极的远离所述基底的表面的中间部分，以及所述第一保护层的远离所述基底的表面配置为与所述驱动芯片绑定连接。
21.如权利要求19所述的显示基板，其特征在于，所述第一信号电极和所述第一导电电极之间设有第四绝缘层，所述第一导电电极通过所述第四绝缘层设置的第三过孔与所述第一信号电极连接。
22.如权利要求21所述的显示基板，其特征在于，所述第一导电电极的位于所述第三过孔内的部分包括斜坡部和平坦部，所述第一导电电极的远离所述基底的表面上在所述斜坡部和所述平坦部的相交位置设有填充物。
23.如权利要求19所述的显示基板，其特征在于，所述驱动结构层包括像素驱动电路，所述像素驱动电路包括多个晶体管和存储电容；
所述第一信号电极与所述存储电容的一个极板同层设置，所述第一导电电极与所述晶体管的源电极和漏电极同层设置。
24.如权利要求20所述的显示基板，其特征在于，所述显示区包括沿远离所述基底方向依次设置的驱动结构层、发光结构层和触控结构层；所述触控结构层包括触控金属层，所述第一保护层与所述触控金属层同层设置。
25.如权利要求1所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区一侧的绑定区，所述绑定区包括配置为与柔性电路板绑定连接的第二绑定区，所述第二绑定区包括多个第二绑定引脚；
所述第二绑定引脚包括沿远离所述基底方向依次设置的第二信号电极和第三导电电极，所述第二信号电极与所述显示基板内的信号线连接，所述第三导电电极配置为与所述柔性电路板绑定连接；所述第三导电电极叠设于所述第二信号电极的远离所述基底的表面上并将所述第二信号电极的周向侧面包覆。
26.如权利要求25所述的显示基板，其特征在于，所述第二绑定引脚还包括第二保护层，所述第二保护层设于所述第三导电电极的远离所述基底的表面上并将所述第三导电电极的周向侧面包覆，所述第三导电电极的远离所述基底的表面的中间部分未被所述第二保护层覆盖并配置为与所述柔性电路板绑定连接。
27.如权利要求26所述的显示基板，其特征在于，所述第三导电电极的远离所述基底的表面包括第一平坦部分、第二平坦部分，以及位于所述第一平坦部分和所述第二平坦部分之间的斜坡部分，所述第一平坦部分被所述第二平坦部分围绕且凸出于所述第二平坦部分；所述第二保护层部分地设置在所述第二平坦部分上，以及设置在所述第二平坦部分和所述斜坡部分的相交位置，所述第一平坦部分未被所述第二保护层覆盖；
所述第二绑定引脚还包括覆盖层，所述覆盖层设置在所述第二保护层的远离所述基底的表面上，并将所述第一平坦部分的中间部分裸露出，所述第一平坦部分的中间部分和所述覆盖层的远离所述基底的表面配置为与所述柔性电路板绑定连接。
28.如权利要求27所述的显示基板，其特征在于，所述显示区包括沿远离所述基底方向依次设置的驱动结构层、发光结构层和触控结构层；所述触控结构层包括触控金属层，所述覆盖层与所述触控金属层同层设置。
29.如权利要求25所述的显示基板，其特征在于，所述显示区包括依次叠设于所述基底上的驱动结构层和发光结构层，所述驱动结构层包括像素驱动电路，所述像素驱动电路包括多个晶体管和存储电容；所述第二信号电极与所述晶体管的源电极和漏电极同层设置。
30.一种显示装置，其特征在于，包括权利要求1至29任一项所述的显示基板。
CN202310597848.6A 2023-05-24 2023-05-24 一种显示基板及显示装置 Pending CN116546845A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310597848.6A CN116546845A (zh) 2023-05-24 2023-05-24 一种显示基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310597848.6A CN116546845A (zh) 2023-05-24 2023-05-24 一种显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN116546845A true CN116546845A (zh) 2023-08-04

Family

ID=87443478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310597848.6A Pending CN116546845A (zh) 2023-05-24 2023-05-24 一种显示基板及显示装置

Country Status (1)

Country Link
CN (1) CN116546845A (zh)

Similar Documents

Publication Publication Date Title
US11563073B2 (en) Array substrate and manufacturing method thereof, display panel, display device and pixel driving circuit
CN215578569U (zh) 显示基板和显示装置
US12016232B2 (en) Display substrate and preparation method thereof, and display apparatus
CN114730538A (zh) 显示基板及其制备方法、显示装置
WO2021189484A1 (zh) 显示基板及其制作方法、显示装置
EP4131378A1 (en) Display substrate and manufacturing method therefor, and display apparatus
CN115244706A (zh) 显示基板及其制备方法、显示装置
CN117098433A (zh) 显示面板、显示装置及显示面板制备方法
US11997897B2 (en) Display substrate including connection line and power line surrounding display area, preparation method thereof, and display device
CN115424570A (zh) 像素电路及其驱动方法、显示基板和显示装置
CN215988833U (zh) 显示基板和显示装置
US20220013603A1 (en) Display device and method of providing the same
CN116546845A (zh) 一种显示基板及显示装置
CN113851490A (zh) 显示基板及其制备方法、显示装置
US20230247866A1 (en) Display substrate and preparation method therefor, and display apparatus
CN115835701B (zh) 显示基板及其制备方法、显示装置
US20240206271A1 (en) Display Substrate and Preparation Method Therefor, and Display Apparatus
WO2023137663A1 (zh) 显示基板和显示装置
US20240172522A1 (en) Display substrate and preparation method therefor, and display apparatus
CN115458575A (zh) 显示基板及其制备方法、显示装置
CN117652226A (zh) 显示基板及其制备方法、显示装置
CN116129792A (zh) 像素电路及其驱动方法、显示基板和显示装置
CN117480609A (zh) 显示基板及其制备方法、显示装置
CN116704882A (zh) 显示基板及其制备方法、显示装置
CN116686418A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination