CN116504817A - 开关速度快且损耗低的rc-igbt结构及其制备方法 - Google Patents
开关速度快且损耗低的rc-igbt结构及其制备方法 Download PDFInfo
- Publication number
- CN116504817A CN116504817A CN202310778008.XA CN202310778008A CN116504817A CN 116504817 A CN116504817 A CN 116504817A CN 202310778008 A CN202310778008 A CN 202310778008A CN 116504817 A CN116504817 A CN 116504817A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- crystal orientation
- layer
- collector region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000013078 crystal Substances 0.000 claims abstract description 159
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 150000002500 ions Chemical class 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 172
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 7
- 238000011084 recovery Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了半导体技术领域的一种开关速度快且损耗低的RC‑IGBT结构及其制备方法；RC‑IGBT结构包括：N型漂移区；P型阱区，与N型漂移区的正面电接触；P型发射区和N型发射区，依次交替设置，并均经由P型阱区与N型漂移区的正面电接触；沟槽栅结构，由N型发射区的表面垂直延伸至N型漂移区；N型缓冲层，与N型漂移区的背面电接触；具有[110]晶向和[100]晶向并存的混合晶向衬底层，包括在[110]晶向上制备的P型集电区和在[100]晶向上制备的N型集电区，P型集电区和N型集电区均经由N型缓冲层与N型漂移区的背面电接触。可以提高器件的开通和关断速度，降低开关损耗。
Description
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种开关速度快且损耗低的RC-IGBT结构及其制备方法。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）同时集金属氧化物半导体场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）易驱动和双极型晶体管（Bipolar Junction Transistor，BJT）大电流两个显著特点于一身，因此在新能源、高铁、智能电网、电动汽车这些绿色产业中成为不可或缺的核心功率器件。IGBT通常为单向器件，自身不具备逆向导通能力，在大部分的IGBT应用电路中，都需要反并联续流二极管(Fast recovery diode，FRD)进行保护。
早期且现在仍在采用的做法是分别制作IGBT和二极管，再将两者封装在一起，做成IGBT模块。这样的做法使IGBT模块寄生电感较高、集成度较低。为降低成本、提高芯片的功率密度，IGBT与二极管同时集成在同一个硅片上的逆导型IGBT(Reverse ConductingIGBT, RC-IGBT)问世以后，RC-IGBT已有取代传统集成封装IGBT、二极管对的趋势。基于IGBT的薄片工艺，将二极管的阴极集成到IGBT的阳极中，于是传统IGBT的阳极就变成了P区、N区周期性交替排列的结构。而二极管的阳极为传统IGBT的P型发射区。当RC-IGBT正向导通时，阳极P型集电区向N型漂移区注入少数载流子空穴，电流从IGBT阴极流出；而当RC-IGBT反向导通时，器件的电流由正向导通的二极管传导，即电流从RC-IGBT阳极P型发射区流出，经P型阱区，N型漂移区，N型缓冲层流入阴极，也即N型集电区。
然而，现有的RC-IGBT结构要么制备在[110]晶向衬底片上，要么制备在[100]晶向衬底片上。制备在[110]晶向衬底片上的空穴迁移率最大，比制备在[100]晶向衬底片上的空穴迁移率增加约77%，但是[110]晶向衬底比[100]晶向衬底的电子迁移率要差；制备在[100]晶向上电子迁移率不受损害，但是空穴迁移率却比[110]晶向上的空穴迁移率低很多。因此，如何在保证电子迁移率不受影响的前提下，提高空穴迁移率，进而提高器件的开关速度，降低开关损耗，是本领域人员亟待解决的技术问题。
发明内容
本发明实施例提供了一种开关速度快且损耗低的RC-IGBT结构及其制备方法，以增加开关速度和降低开关损耗。
根据本发明的一方面，提供了一种开关速度快且损耗低的RC-IGBT结构，包括：
N型漂移区，具有正面以及与该正面相对的背面；
P型阱区，与所述N型漂移区的正面电接触；
P型发射区和N型发射区，依次交替设置，并且均经由所述P型阱区与所述N型漂移区的正面电接触；
沟槽栅结构，由所述N型发射区的表面垂直延伸至所述N型漂移区；
N型缓冲层，与所述N型漂移区的背面电接触；
具有[110]晶向和[100]晶向并存的混合晶向衬底层，包括制备在[110]晶向上的P型集电区和制备在[100]晶向上的N型集电区，所述P型集电区经由所述N型缓冲层与所述N型漂移区的背面电接触；所述N型集电区经由所述N型缓冲层与所述N型漂移区的背面电接触。
可选的，所述混合晶向衬底层还包括补偿层，所述补偿层位于所述P型集电区与所述N型缓冲层之间，以及所述N型集电区与所述N型缓冲层之间；
所述补偿层用于补偿所述N型缓冲层的厚度，以增大RC-IGBT结构的击穿电压。
可选的，所述P型集电区与所述N型缓冲层之间的补偿层的厚度，与所述N型集电区与所述N型缓冲层之间的补偿层的厚度相等。
可选的，所述补偿层的厚度范围为所述混合晶向衬底层厚度的四分之一至所述混合晶向衬底层厚度的三分之一。
可选的，整个混合晶向衬底层有[110]和[100]两种晶向分布并存。
可选的，所述补偿层的N型掺杂离子的浓度，小于所述N型集电区中N型掺杂离子的浓度；
所述N型掺杂离子包括As或P。
可选的，至少部分所述N型集电区在垂直于所述N型缓冲层的方向上与所述P型发射区对位设置；
至少部分所述P型集电区在垂直于所述N型缓冲层的方向上与所述N型发射区对位设置。
可选的，相邻的所述P型集电区与所述N型集电区之间直接接触；
或者，所述混合晶向衬底层还包括间隔层，所述间隔层位于相邻的所述P型集电区与所述N型集电区之间。
根据本发明的另一方面，提供了一种开关速度快且损耗低的RC-IGBT结构的制备方法，用于制备本发明任一实施例所述的开关速度快且损耗低的RC-IGBT结构；包括：
提供N型衬底；
于所述N型衬底的正面进行RC-IGBT结构的正面工艺，形成N型漂移区、P型阱区、P型发射区、N型发射区以及沟槽栅结构；其中，N型漂移区具有正面以及与该正面相对的背面；P型阱区与所述N型漂移区的正面电接触；P型发射区和N型发射区依次交替设置，并且均经由所述P型阱区与所述N型漂移区的正面电接触；所述沟槽栅结构由所述N型发射区的表面垂直延伸至所述N型漂移区内；
于所述N型衬底的背面进行RC-IGBT结构的背面工艺，形成N型缓冲层和[110]晶向及[100]晶向并存分布的混合晶向衬底层；所述混合晶向衬底层包括制备在[110]晶向上的P型集电区和制备[100]晶向上的N型集电区，所述P型集电区经由所述N型缓冲层与所述N型漂移区的背面电接触；所述N型集电区经由所述N型缓冲层与所述N型漂移区的背面电接触；所述混合晶向衬底层还包括补偿层，所述补偿层位于所述P型集电区与所述N型缓冲层之间，以及所述N型集电区与所述N型缓冲层之间；所述补偿层用于补偿所述N型缓冲层的厚度，以增大RC-IGBT结构的击穿电压。
可选的，于所述N型衬底的背面进行RC-IGBT结构的背面工艺，形成N型缓冲层和混合晶向衬底层，包括：
将所述N型衬底减薄至预设的厚度；
在减薄后的N型衬底的背面注入N型掺杂离子至N型缓冲层的预设位置，以完成所述N型缓冲层的制备；
在所述N型缓冲层的背面采用混合晶向衬底技术制备具有[100]和[110]两种晶向的混合晶向材料层；
在所述混合晶向材料层中注入N型掺杂离子形成N型混合晶向材料层；
基于掩膜版，在N型混合晶向材料层的[100]晶向上中注入N型掺杂离子并扩散形成所述N型集电区，以及在N型混合晶向衬底层的[110]晶向上注入P型掺杂离子并扩散形成所述P型集电区，以完成所述混合晶向衬底层的制备。
本发明实施例提供的技术方案，在RC-IGBT结构的背面设置混合晶向衬底层，其中包括在[110]晶向上制备的P型集电区和在[100]晶向上制备的N型集电区。在制备RC-IGBT结构时，需在RC-IGBT结构的背面工艺中，在背面采用HOT技术（混合晶向衬底技术）形成混合晶向衬底层，然后通过掩模版及离子注入分别形成[110]晶向分布的P+集电区和[100]晶向分布的N+集电区，进而形成RC-IGBT结构。这种在同一个衬底片上分布有[100]和[110]这两种晶向，在[110]晶向上制备P型集电区，可以有效提高空穴迁移率，在[100]晶向上制备N型集电区，可以保证电子迁移率不会因此降低。因此，当IGBT开通时，由于P型集电区制备在[110]晶向上，空穴迁移率大于制备在[100]晶向上的空穴迁移率，可以大大提高器件的驱动电流，从而提高器件的工作速度。当IGBT关断时，集成的反向并联的FRD的N型集电区是制备在[100]晶向上，电子迁移率大于制备在[110]晶向上的N+硅集电区中的迁移率，这种同一片衬底上在[110]晶向处制备P型集电区， [100]晶向处制备N型集电区，可以缩短反向恢复时间，降低关断损耗。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种开关速度快且损耗低的RC-IGBT结构的剖面结构示意图；
图2是本发明实施例提供的另一种开关速度快且损耗低的RC-IGBT结构的剖面结构示意图；
图3是本发明实施例提供的另一种开关速度快且损耗低的RC-IGBT结构的剖面结构示意图；
图4是本发明实施例提供的另一种开关速度快且损耗低的RC-IGBT结构的剖面结构示意图；
图5是本发明实施例提供的一种开关速度快且损耗低的RC-IGBT结构的制备方法的流程图；
图6是本发明实施例提供的另一种开关速度快且损耗低的RC-IGBT结构的制备方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明实施例提供了一种开关速度快且损耗低的RC-IGBT结构，图1是本发明实施例提供的一种开关速度快且损耗低的RC-IGBT结构的剖面结构示意图，参考图1，开关速度快且损耗低的RC-IGBT结构包括：
N型漂移区1，具有正面以及与该正面相对的背面；
P型阱区2，与N型漂移区1的正面电接触；
P型发射区3和N型发射区4，依次交替设置，并且均经由P型阱区2与N型漂移区1的正面电接触；
沟槽栅结构7，由N型发射区4的表面垂直延伸至N型漂移区1；
N型缓冲层5，与N型漂移区1的背面电接触；
具有[110]晶向和[100]晶向并存的混合晶向衬底层6，包括制备在[110]晶向上的P型集电区61和制备在[100]晶向上的N型集电区62，P型集电区61经由N型缓冲层5与N型漂移区1的背面电接触；N型集电区62经由N型缓冲层5与N型漂移区1的背面电接触。
具体的，附图1中所示的P+、N+表示该区域离子掺杂浓度高，P-、N-表示该区域离子掺杂浓度低。E表示发射极，C表示集电极。沟槽栅结构7包括多晶硅栅极72和包裹多晶硅栅极72的氧化层71。沟槽栅结构7由N型发射区4的表面垂直延伸至N型漂移区1内。当沟槽栅结构7施加正偏电压时，N型漂移区1与N型发射区4之间形成N沟道8导通，电子流从N型发射区4注入，通过N沟道8流经N型漂移区1。电子流注入到N型漂移区1后，电子流不会像常规IGBT一样被P型集电区61/N型缓冲层5的势垒所阻挡。因此不会全部积累在N型缓冲层5，而是被N型集电区62短路流出。此时RC-IGBT内的导电载流子只有电子一种，因此RC-IGBT工作在单极型导电模式。随着集电极电压进一步增大，电场进一步的增强。P型集电区61与N型缓冲层5形成的PN结上的压降达到开启电压后，P型集电区61便开始往N型缓冲层5注入空穴，至此，RC-IGBT工作在双极型导电模式，IGBT开始完全导通。电流随着集电极电压的增加呈指数上升。
IGBT的开关特性主要受N-基区载流子影响。通态下，IGBT内的N型漂移区1充满了电子和空穴，因此该区域也可以称为载流子存储区(Carrier Storage Region，CSR )或等离子区（Plasma）。通态过程中，N型漂移区1中电子电流和空穴电流大致为3：1，主要是由于在同样的条件下，电子的迁移率是空穴迁移率的3倍。
当在IGBT栅极（沟槽栅结构7）施加一个为零或负的偏置电压时，器件进入关断过程。首先，随着门极电压的减小，由N型发射区4经N沟道8注入到N型漂移区1的电子电流逐渐减少，而此时外部的集电极电流受负载电感影响保持不变，因此IGBT模块内部电子电流和空穴电流将偏离其原有的平衡状态。该阶段IGBT内，N型漂移区1靠近集电区的一侧的CSR区域依然存在大量电子和空穴对。N型漂移区1靠近发射区为空间电荷区(Space ChargeRegion，SCR )，该区域内没有剩余载流子，也可以称为耗尽层，在IGBT关断过程中该区域承载电压，SCR区域内电子电流逐渐减小，而空穴电流逐渐增大。
IGBT的栅极电压继续减小至阈值电压时， N沟道8完全关断，切断了PNP晶体管的基极电流。空间电荷区的电子电流为0，负载电流完全由空穴电流维持，而CSR区域的电子和空穴依然存在。当IGBT集电极电压Vce上升至母线电压时，集电极电流迅速下降，IC的下降速率由器件自身特性决定，将不再受门极控制。该阶段完成后，CSR区域还剩下少量载流子，剩余载流子的消除主要由自身复合率决定，对外呈现为拖尾电流。
采用HOT技术（混合晶向衬底技术）制备的集电区可以提高P型集电区61中空穴迁移率，在IGBT正向导电时，在栅压驱动下，IGBT发射极N+区通过沟道向N漂移区注入电子，背面P型集电区61向上注入空穴，形成一个从下至上的导电通路。在IGBT关断时，内集成的反向恢复二极管开始工作，正面的P阱作为二极管的阳极向N漂移区注入空穴，背面的N型集电区62也即短路区作为阴极注入电子，此时背面P型集电区61处于无源状态，不直接影响二极管的导通性能。由于制备在[110]晶向上的P型集电区61中的空穴迁移率比制备在[100]晶向上的空穴迁移率大，制备在[100]晶向上的N型集电区62中的电子迁移率大于在制备在[110]晶向上电子迁移率，这种采用了混合衬底晶向技术在不同的晶向上分别制备P型集电区和N型集电区的RC-IGBT可以提高器件开通速度，降低器件开通功耗，同时缩短反向恢复时间，降低关断损耗。
本发明实施例提供的RC-IGBT结构，在RC-IGBT结构的背面混合晶向衬底层，其中包括制备在[110]晶向上的P型集电区和制备在[100]晶向上的N型集电区，可以提高P型集电区中空穴迁移率，以及提高N型集电区的电子迁移率。由于制备在[110]晶向上的P型集电区61中的空穴迁移率比制备在[100]晶向上的空穴迁移率大，制备在[100]晶向上的N型集电区中的电子迁移率大于在制备在[110]晶向上电子迁移率，所以这种采用了混合衬底晶向技术在不同的晶向上分别制备P型集电区和N型集电区的RC-IGBT可以提高器件开通速度，降低器件开通功耗，同时缩短反向恢复时间，降低关断损耗。
在本发明的一个实施例中，图2是本发明实施例提供的另一种开关速度快且损耗低的RC-IGBT结构的剖面结构示意图，参考图2，混合晶向衬底层6还包括补偿层63，补偿层63位于P型集电区61与N型缓冲层5之间，以及N型集电区62与N型缓冲层5之间；补偿层63用于补偿N型缓冲层5的厚度，以增大RC-IGBT结构的击穿电压。
具体的，在N型缓冲层5的背面采用混合晶向衬底HOT技术（混合晶向衬底层）生长既有[110]晶向和[100]晶向分布的衬底。可以在混合晶向衬底层中注入N型掺杂离子形成N型混合晶向衬底层。即整个混合晶向衬底层6中注入有N型掺杂离子。然后基于掩膜版，在N型混合晶向衬底层的[100]晶向上再次注入N型掺杂离子并扩散形成N型集电区62，以及在混合晶向衬底层的[110]晶向上注入P型掺杂离子并扩散形成P型集电区61。
通过控制N型掺杂离子和P型掺杂离子的注入深度，使得P型集电区61的厚度小于混合晶向衬底层6的厚度，N型集电区62的厚度小于混合晶向衬底层6的厚度。从而可以将P型集电区61与N型缓冲层5之间，以及N型集电区62与N型缓冲层5之间部分厚度的混合晶向衬底层6（补偿层63）作为N型缓冲层5，相当于增厚了N型缓冲层5的厚度，从而实现增大RC-IGBT结构的击穿电压。其中，补偿层63的N型掺杂离子的浓度，小于N型集电区62中N型掺杂离子的浓度；N型掺杂离子包括As或者P。补偿层63的N型掺杂离子的浓度可以与N型缓冲层5的N型掺杂离子的浓度相同，也可以不相同。
在本发明的一个实施例中，请继续参考图2，可选的，P型集电区61与N型缓冲层5之间的补偿层63的厚度，与N型集电区62与N型缓冲层5之间的补偿层63的厚度相等。可以使得位于P型集电区61上的补偿层63对N型缓冲层5的厚度补偿程度，与位于N型集电区62上的补偿层63对N型缓冲层5的厚度补偿程度相等。从而可以保证位于P型集电区61上的N型缓冲层5补偿后的厚度，与位于N型集电区62上的N型缓冲层5补偿后的厚度相同，实现RC-IGBT结构不同位置的击穿电压的均一性。
在本发明的一个实施例中，可选的，补偿层63的厚度范围为混合晶向衬底层6厚度的四分之一至混合晶向衬底层6厚度的三分之一。
具体的，若补偿层63的厚度范围占混合晶向衬底层6厚度的比例太小，会导致补偿层63补偿N型缓冲层5的厚度较小，不利于增大RC-IGBT结构的击穿电压。若补偿层63的厚度范围占混合晶向衬底层6厚度的比例太大，会导致集电区的厚度较小，影响了RC-IGBT结构中P型集电区61与N型缓冲层5形成的PN结的开启电压。
在本发明的一个实施例中，可选的，至少部分N型集电区62在垂直于N型缓冲层5的方向上与P型发射区3对位设置；至少部分P型集电区61在垂直于N型缓冲层5的方向上与N型发射区4对位设置。
具体的，RC-IGBT的P型发射区3、N型漂移区1、N型缓冲层5以及N型集电区62构成了一个二极管结构。RC-IGBT等效于一个IGBT器件与一个二极管反并联，当IGBT器件承受反向电压时，这个二极管导通。在关断期间，RC-IGBT中的二极管结构为N型漂移区1过剩的载流子提供了一条有效的抽走通道。并且使至少部分N型集电区62在垂直于缓冲层5的方向上与P型发射区3对位设置，至少部分P型集电区61在垂直于缓冲层5的方向上与N型发射区4对位设置，可以使二极管部分及IGBT部分的电子流通更加顺畅，大大缩短了RC-IGBT的关断时间。
可选的，参考图1和图2，相邻的P型集电区61与N型集电区62之间直接接触。或者，图3是本发明实施例提供的另一种开关速度快且损耗低的RC-IGBT结构的剖面结构示意图，参考图3，混合晶向衬底层6还包括间隔层64，间隔层64位于相邻的P型集电区61与N型集电区62之间。间隔层64中可掺杂有P型掺杂离子或N型掺杂离子。
图4是本发明实施例提供的另一种开关速度快且损耗低的RC-IGBT结构的剖面结构示意图，参考图4，间隔层64可以与补偿层63连通，补偿层63和间隔层64可以是相同掺杂类型、相同掺杂浓度，也可以是不同掺杂类型、不同掺杂浓度，可以根据实际产品性能要求做调整。
本发明实施例还提供了一种开关速度快且损耗低的RC-IGBT结构的制备方法，用于制备上述任意实施例所述的开关速度快且损耗低的RC-IGBT结构。图5是本发明实施例提供的一种开关速度快且损耗低的RC-IGBT结构的制备方法的流程图，参考图5，开关速度快且损耗低的RC-IGBT结构的制备方法包括：
S110、提供N型衬底。
具体地，首先提供半导体衬底，该半导体衬底的掺杂类型可以是N型。
S120、于N型衬底的正面进行RC-IGBT结构的正面工艺，形成N型漂移区、P型阱区、P型发射区、N型发射区以及沟槽栅结构；其中，N型漂移区具有正面以及与该正面相对的背面；P型阱区与N型漂移区的正面电接触；P型发射区和N型发射区依次交替设置，并且均经由P型阱区与N型漂移区的正面电接触；沟槽栅结构由N型发射区的表面垂直延伸至N型漂移区内。
S130、于N型衬底的背面进行RC-IGBT结构的背面工艺，形成N型缓冲层和混合晶向衬底层；混合晶向衬底层包括制备在[110]晶向上的P型集电区和制备在[100]晶向上的N型集电区，P型集电区经由N型缓冲层与N型漂移区的背面电接触；N型集电区经由N型缓冲层与N型漂移区的背面电接触；混合晶向衬底层还包括补偿层，补偿层位于P型集电区与N型缓冲层之间，以及N型集电区与N型缓冲层之间；补偿层用于补偿N型缓冲层的厚度，以增大RC-IGBT结构的击穿电压。
本发明实施例在RC-IGBT结构的背面形成混合晶向衬底层，其中包括制备在[110]晶向上的P型集电区和制备在[100]晶向上的N型集电区。在IGBT正向导电时，在栅压驱动下，IGBT发射极N+区通过沟道向N漂移区注入电子，背面P型集电区61向上注入空穴，形成一个从下至说的导电通路。在IGBT关断时，内集成的反向恢复二极管开始工作，正面的P阱作为二极管的阳极向N漂移区注入空穴，背面的N+集电区62也即短路区作为阴极注入电子，此时背面P型集电区61处于无源状态，不直接影响二极管的导通性能。由于[110]晶向上的空穴迁移率比[100]晶向上的空穴迁移率高，[100]晶向上的电子迁移率比[110]晶向上的电子迁移率高，这种采用了混合衬底晶向技术在不同的晶向上分别制备P型集电区和N型集电区的RC-IGBT可以提高器件开通速度，降低器件开通功耗，同时缩短反向恢复时间，降低关断损耗。
图6为本发明实施例提供的另一种开关速度快且损耗低的RC-IGBT结构的制备方法的流程图，参见图6，该方法包括：
S210、在选定的N型衬底上定义有源区，生长场区氧化层。
具体地，在选定的N型衬底上定义有源区，生长场区氧化层；其中，有源区包括P型发射区和N型发射区。有源区和生长场区氧化层之和就是整个芯片的表面，生长场区氧化层用于隔绝离子的注入，避免注入离子时对非有源区的位置造成影响。
S220、根据有源区元胞和终端结构设计，定义出P型环。
具体地，IGBT的有源区元胞是功能区，而终端结构的作用是提供器件的横向耐压能力。P型环作为耐压终端环，用于实现IGBT高阻断电压，达到工业级和汽车级可靠性标准。
S230、在沟槽栅结构的预设位置刻蚀形成沟槽，于沟槽的侧壁形成氧化层并在氧化层中形成多晶硅栅极；其中多晶硅栅极和氧化层用于构成沟槽栅结构。
具体地，通过第一掩模版在沟槽栅结构的预设位置刻蚀形成沟槽，于沟槽的侧壁形成氧化层并在氧化层中形成多晶硅栅极，氧化层和多晶硅栅极共同构成沟槽栅结构。沟槽栅结构用于在施加正向电压时，在N型发射区与N型漂移区之间形成N沟道，使电子可以通过N沟道注入。
S240、在P型阱区的预设位置和P型发射区的预设位置注入P型掺杂离子并扩散形成P型阱区和P型发射区。
具体地，通过在P型阱区的预设位置注入P型掺杂离子并扩散形成P型阱区,再于P型阱区上通过第二掩模版在P型发射区的预设位置注入P型掺杂离子并扩散形成P型发射区；其中，P型掺杂离子可以为B（硼）离子，并且P型发射区的P型掺杂离子浓度高于P型阱区的P型掺杂离子浓度。
S250、在N型发射区的预设位置内注入N型掺杂离子并扩散形成N型发射区。
具体地，通过第三掩模版在N型发射区的预设位置内注入N型掺杂离子并扩散形成N型发射区；其中，N型掺杂离子可以为P（磷）离子。
S260、制备正面CT接触孔，并在CT接触孔内形成金属电极。
具体地，制备正面CT接触孔，并在CT接触孔内沉积Ti/TiN（钛/氮化钛）以形成金属电极。其中，制备CT接触孔用于在所有硅的有源区形成金属接触，这层金属接触可以使硅和随后沉积的材料更加紧密地结合起来。由于TiN与硅的接触电阻较大，因此可以先沉积一层薄Ti，使TiN与硅接触效果更好。
S270、通过沉积制备钝化层和保护层中至少一个。
具体地，通过第四掩模版沉积制备钝化层和保护层中至少一个以提高器件可靠性；其中，保护层可以通过沉积PI（聚酰亚胺）完成制备。
S280、将N型衬底减薄至预设的厚度。
具体地，由于硅片的厚度较厚，因此IBGT的通态压降较大，在保证耐压的前提下，要尽量减小硅片的厚度，减小导通压降，因此需要将N型衬底根据需要减薄至预设的厚度。
S290、在减薄后的N型衬底的背面注入N型掺杂离子至N型缓冲层的预设位置，以完成N型缓冲层的制备。
具体地，通过在减薄后的N型衬底的背面的N型缓冲层的预设位置注入N型掺杂离子形成N型缓冲层。
S2100、在N型缓冲层的背面采用HOT技术（混合晶向衬底）制备具有[100]和[110]两种晶向的混合晶向材料层。
S2110、在混合晶向材料层中注入N型掺杂离子形成N型混合晶向材料层。
具体的，可以在混合晶向材料层中注入砷离子形成N型混合晶向衬底混合材料层。即整个混合晶向衬底层中注入有N型掺杂离子。
S2120、基于掩膜版，在N型混合晶向材料层的[100]晶向处注入N型掺杂离子并扩散形成N型集电区，以及在[110]晶向处注入P型掺杂离子并扩散形成P型集电区，以完成混合晶向衬底层的制备。
具体的，基于第四掩模版沉积在N型混合晶向衬底层中注入N型掺杂离子并扩散形成N型集电区；基于第五掩模版沉积在P型混合晶向衬底层中注入P型掺杂离子并扩散形成P型集电区。
可选的，通过控制N型掺杂离子和P型掺杂离子的注入深度，使得P型集电区的厚度小于N型混合晶向衬底层的厚度，N型集电区的厚度小于N型混合晶向衬底层的厚度。从而可以将P型集电区与N型缓冲层之间，以及N型集电区与N型缓冲层之间部分厚度的N型混合晶向衬底层作为N型缓冲层，相当于增厚了N型缓冲层的厚度，从而实现增大RC-IGBT结构的击穿电压。其中，补偿层的N型掺杂离子的浓度，小于N型集电区中N型掺杂离子的浓度；N型掺杂离子包括As。补偿层的N型掺杂离子的浓度可以与N型缓冲层的N型掺杂离子的浓度相同，也可以不相同。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种开关速度快且损耗低的RC-IGBT结构，其特征在于，包括：
N型漂移区，具有正面以及与该正面相对的背面；
P型阱区，与所述N型漂移区的正面电接触；
P型发射区和N型发射区，依次交替设置，并且均经由所述P型阱区与所述N型漂移区的正面电接触；
沟槽栅结构，由所述N型发射区的表面垂直延伸至所述N型漂移区；
N型缓冲层，与所述N型漂移区的背面电接触；
具有[110]晶向和[100]晶向并存的混合晶向衬底层，包括在[110]晶向上制备的P型集电区和在[100]晶向上制备的N型集电区，所述P型集电区经由所述N型缓冲层与所述N型漂移区的背面电接触；所述N型集电区经由所述N型缓冲层与所述N型漂移区的背面电接触；
所述混合晶向衬底层还包括补偿层，所述补偿层位于所述P型集电区与所述N型缓冲层之间，以及所述N型集电区与所述N型缓冲层之间；所述补偿层用于补偿所述N型缓冲层的厚度，以增大RC-IGBT结构的击穿电压。
2.根据权利要求1所述的开关速度快且损耗低的RC-IGBT结构，其特征在于，所述P型集电区与所述N型缓冲层之间的补偿层的厚度，与所述N型集电区与所述N型缓冲层之间的补偿层的厚度相等。
3.根据权利要求1所述的开关速度快且损耗低的RC-IGBT结构，其特征在于，所述补偿层的厚度范围为所述混合晶向衬底层厚度的四分之一至所述混合晶向衬底层厚度的三分之一。
4.根据权利要求1所述的开关速度快且损耗低的RC-IGBT结构，其特征在于，整个混合晶向衬底层有[110]和[100]两种晶向分布并存。
5.根据权利要求4所述的开关速度快且损耗低的RC-IGBT结构，其特征在于，
所述补偿层的N型掺杂离子的浓度，小于所述N型集电区中N型掺杂离子的浓度；
所述N型掺杂离子包括As或者P。
6.根据权利要求1所述的开关速度快且损耗低的RC-IGBT结构，其特征在于，
至少部分所述N型集电区在垂直于所述N型缓冲层的方向上与所述P型发射区对位设置；
至少部分所述P型集电区在垂直于所述N型缓冲层的方向上与所述N型发射区对位设置。
7.根据权利要求6所述的开关速度快且损耗低的RC-IGBT结构，其特征在于，
相邻的所述P型集电区与所述N型集电区之间直接接触；
或者，所述混合晶向衬底层还包括间隔层，所述间隔层位于相邻的所述P型集电区与所述N型集电区之间。
8.一种开关速度快且损耗低的RC-IGBT结构的制备方法，其特征在于，用于制备权利要求1~7任一所述的开关速度快且损耗低的RC-IGBT结构；包括：
提供N型衬底；
于所述N型衬底的正面进行RC-IGBT结构的正面工艺，形成N型漂移区、P型阱区、P型发射区、N型发射区以及沟槽栅结构；其中，N型漂移区具有正面以及与该正面相对的背面；P型阱区与所述N型漂移区的正面电接触；P型发射区和N型发射区依次交替设置，并且均经由所述P型阱区与所述N型漂移区的正面电接触；所述沟槽栅结构由所述N型发射区的表面垂直延伸至所述N型漂移区内；
于所述N型衬底的背面进行RC-IGBT结构的背面工艺，形成N型缓冲层和[110]晶向及[100]晶向并存分布的混合晶向衬底层；所述混合晶向衬底层包括制备在[110]晶向上的P型集电区和制备在[100]晶向上的N型集电区，所述P型集电区经由所述N型缓冲层与所述N型漂移区的背面电接触；所述N型集电区经由所述N型缓冲层与所述N型漂移区的背面电接触；所述混合晶向衬底层还包括补偿层，所述补偿层位于所述P型集电区与所述N型缓冲层之间，以及所述N型集电区与所述N型缓冲层之间；所述补偿层用于补偿所述N型缓冲层的厚度，以增大RC-IGBT结构的击穿电压。
9.根据权利要求8所述的开关速度快且损耗低的RC-IGBT结构的制备方法，其特征在于，于所述N型衬底的背面进行RC-IGBT结构的背面工艺，形成N型缓冲层和[110]晶向及[100]晶向并存分布的混合晶向衬底层，包括：
将所述N型衬底减薄至预设的厚度；
在减薄后的N型衬底的背面注入N型掺杂离子至N型缓冲层的预设位置，以完成所述N型缓冲层的制备；
在所述N型缓冲层的背面采用混合晶向衬底技术制备具有[100]和[110]两种晶向的混合晶向材料层；
在所述混合晶向材料层中注入N型掺杂离子形成N型混合晶向材料层；
基于掩膜版，在N型混合晶向材料层中[100]晶向处注入N型掺杂离子并扩散形成所述N型集电区，以及在[110]晶向上注入P型掺杂离子并扩散形成所述P型集电区，以完成所述混合晶向衬底层的制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310778008.XA CN116504817B (zh) | 2023-06-29 | 2023-06-29 | 开关速度快且损耗低的rc-igbt结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310778008.XA CN116504817B (zh) | 2023-06-29 | 2023-06-29 | 开关速度快且损耗低的rc-igbt结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116504817A true CN116504817A (zh) | 2023-07-28 |
| CN116504817B CN116504817B (zh) | 2023-09-19 |
Family
ID=87321719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310778008.XA Active CN116504817B (zh) | 2023-06-29 | 2023-06-29 | 开关速度快且损耗低的rc-igbt结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116504817B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117577675A (zh) * | 2024-01-15 | 2024-02-20 | 汉轩微电子制造(江苏)有限公司 | 一种嵌入frd的igbt器件及其制造方法 |
| CN118136676A (zh) * | 2024-05-07 | 2024-06-04 | 上海陆芯电子科技有限公司 | 一种碳化硅金属-氧化物场效应晶体管以及功率器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101246904A (zh) * | 2007-02-15 | 2008-08-20 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| US20090179259A1 (en) * | 2007-09-27 | 2009-07-16 | Qi Wang | Semiconductor device with (110)-oriented silicon |
| CN102800697A (zh) * | 2012-08-24 | 2012-11-28 | 电子科技大学 | 一种具有高温自保护功能的igbt器件 |
| CN103633129A (zh) * | 2012-08-27 | 2014-03-12 | 比亚迪股份有限公司 | 一种实现局域寿命控制的igbt及其制造方法 |
| US20150115283A1 (en) * | 2012-04-04 | 2015-04-30 | Fairchild Semiconductor Corporation | Sic bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer |
| CN114023815A (zh) * | 2021-09-24 | 2022-02-08 | 西安电子科技大学 | 一种半垂直GaN基逆导型IGBT器件及其制备方法 |
| CN114823886A (zh) * | 2022-05-26 | 2022-07-29 | 江苏中科君芯科技有限公司 | 提升转换效率的沟槽型rc-igbt器件及制备方法 |
-
2023
- 2023-06-29 CN CN202310778008.XA patent/CN116504817B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101246904A (zh) * | 2007-02-15 | 2008-08-20 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| US20090179259A1 (en) * | 2007-09-27 | 2009-07-16 | Qi Wang | Semiconductor device with (110)-oriented silicon |
| US20150115283A1 (en) * | 2012-04-04 | 2015-04-30 | Fairchild Semiconductor Corporation | Sic bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer |
| CN102800697A (zh) * | 2012-08-24 | 2012-11-28 | 电子科技大学 | 一种具有高温自保护功能的igbt器件 |
| CN103633129A (zh) * | 2012-08-27 | 2014-03-12 | 比亚迪股份有限公司 | 一种实现局域寿命控制的igbt及其制造方法 |
| CN114023815A (zh) * | 2021-09-24 | 2022-02-08 | 西安电子科技大学 | 一种半垂直GaN基逆导型IGBT器件及其制备方法 |
| CN114823886A (zh) * | 2022-05-26 | 2022-07-29 | 江苏中科君芯科技有限公司 | 提升转换效率的沟槽型rc-igbt器件及制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117577675A (zh) * | 2024-01-15 | 2024-02-20 | 汉轩微电子制造(江苏)有限公司 | 一种嵌入frd的igbt器件及其制造方法 |
| CN117577675B (zh) * | 2024-01-15 | 2024-04-12 | 汉轩微电子制造(江苏)有限公司 | 一种嵌入frd的igbt器件及其制造方法 |
| CN118136676A (zh) * | 2024-05-07 | 2024-06-04 | 上海陆芯电子科技有限公司 | 一种碳化硅金属-氧化物场效应晶体管以及功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116504817B (zh) | 2023-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107623027B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN110061050B (zh) | 半导体器件和具有势垒区的绝缘栅双极型晶体管 | |
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| CN109713037B (zh) | 一种绝缘栅双极性晶体管器件及其制备方法 | |
| US10593789B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| US11398472B2 (en) | RC IGBT with an IGBT section and a diode section | |
| CN116153991B (zh) | 一种双沟槽栅rc-igbt及其制备方法 | |
| JP3352592B2 (ja) | 半導体装置およびその製造方法 | |
| CN110137250B (zh) | 一种具有超低导通压降的高速igbt器件 | |
| TWI685899B (zh) | 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化 | |
| KR20150076814A (ko) | 전력 반도체 소자 | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| JP2002246597A (ja) | 半導体装置 | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| CN115360231A (zh) | 低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺 | |
| CN116153992B (zh) | 一种逆导型绝缘栅双极型晶体管 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| WO2022014623A1 (ja) | 半導体装置 | |
| CN112018174A (zh) | 一种半导体器件及其制作方法、家用电器 | |
| CN115117161A (zh) | 半导体装置 | |
| CN114256340A (zh) | 一种绝缘栅双极晶体管 | |
| CN114600252A (zh) | 具有受控阳极注入的逆导型igbt |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |