CN116453571B - 一种低功耗的熔丝读取结构 - Google Patents

一种低功耗的熔丝读取结构 Download PDF

Info

Publication number
CN116453571B
CN116453571B CN202310463631.6A CN202310463631A CN116453571B CN 116453571 B CN116453571 B CN 116453571B CN 202310463631 A CN202310463631 A CN 202310463631A CN 116453571 B CN116453571 B CN 116453571B
Authority
CN
China
Prior art keywords
fuse
transmission gate
inverter
ren
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310463631.6A
Other languages
English (en)
Other versions
CN116453571A (zh
Inventor
孙思兵
胡明
曹智杰
马华屹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Etek Microelectronics Co ltd
Original Assignee
Wuxi Etek Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Etek Microelectronics Co ltd filed Critical Wuxi Etek Microelectronics Co ltd
Priority to CN202310463631.6A priority Critical patent/CN116453571B/zh
Publication of CN116453571A publication Critical patent/CN116453571A/zh
Application granted granted Critical
Publication of CN116453571B publication Critical patent/CN116453571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种芯片电修调辅助电路，具体说是低功耗的熔丝读取结构。它包括熔丝，该熔丝的一端接电源VDD，另一端接PAD。其特点是，与PAD相连的熔丝一端通过开关接地。与PAD相连的熔丝一端与传输门一的一端相连，传输门一的另一端与反相器二的一端相连，反相器二的另一端输出FUSE_O。开关和传输门一接收REN信号，当REN信号为高电平时，传输门一和开关导通，当REN信号为低电平时，传输门一和开关关闭。反相器二与传输门一及输出FUSE_O间有环路结构，REN信号由高电平变低电平后，反相器二与环路结构形成锁环，从而锁存REN信号变低电平之前的FUSE_O的结果。该读取结构的功耗较低。解决了传统读取结构因持续功耗而导致的功耗较高的问题。

Description

一种低功耗的熔丝读取结构
技术领域
本发明涉及一种芯片电修调辅助电路，具体说是没有持续功耗的低功耗的熔丝读取结构。
背景技术
圆片制造存在一些工艺参数偏差，会使得芯片之间的关键参数会存在一些差异，这些差异会影响产品的良率(比如低压降稳压器LDO芯片输出电压超出设计规范,过压保护OVP芯片过压点超出规范)，所以就需要设计一些参数修调结构来消除制造工艺的影响。圆片厂提供了一种POLY FUSE(熔丝)结构作为参数修调，该POLY FUSE可以通过大电流将其熔断，当熔断时，其阻值将会达到10K以上，未熔断时，其阻值为几十欧姆。
如图1所示，LDO/OVP电路中传统的POLY FUSE读取结构基本上使用电流源产生一定的电流流过该POLY FUSE，通过判断POLY FUSE熔断前后在其两端产生的电压值来识别。这种POLY FUSE读取结构的工作原理是：VDD上电后，电流源和POLY FUSE形成一个固定的电流通路，电流源产生的固定电流也就流过POLY FUSE，当POLY FUSE未熔断时，该电阻值为几十欧姆，当POLY FUSE被大电流熔断时，其阻值为10K欧姆以上，那么PAD端会根据POLY FUSE的熔断与否而产生不同的电压，通过合理设置电流源的电流，可以让PAD端电压值在POLYFUSE未熔断时保持在2/3VDD～VDD之间，在POLY FUSE熔断时保持在0～1/3VDD之间。通过反相器1和反相器2后，FUSE_O就变为0和1的数字电平，也就可以作为参数调整信号。然而，传统的POLY FUSE读取结构需要设计一个电流源，而且为了将数据保持住，则需要该电流源一直工作，会带来额外的持续功耗。
发明内容
本发明要解决的技术问题是提供一种低功耗的熔丝读取结构，该读取结构的功耗较低。解决了传统读取结构因持续功耗而导致的功耗较高的问题。
为解决上述问题，提供以下技术方案：
本发明的低功耗的熔丝读取结构包括熔丝，该熔丝的一端接电源VDD，另一端接PAD。其特点是，与PAD相连的熔丝一端通过开关接地，该开关在导通后具有阻值，以便与熔丝进行分压。与PAD相连的熔丝一端与传输门一的一端相连，传输门一的另一端与反相器二的一端相连，反相器二的另一端输出FUSE_O。所述开关和传输门一接收REN信号，当REN信号为高电平时，传输门一和开关导通，当REN信号为低电平时，传输门一和开关关闭。反相器二与传输门一及输出FUSE_O间有环路结构，REN信号由高电平变低电平后，反相器二与环路结构形成锁环，从而锁存REN信号变低电平之前的FUSE_O的结果。
所述环路结构包括传输门二和反相器三，与传输门一相应的反相器二一端与传输门二的一端相连，传输门二的另一端与反相器三的一端相连，反相器三的另一端与输出FUSE_O相连。所述传输门二接收REN_N信号，当REN_N为高电平时，传输门二导通，当REN_N为低电平时，传输门二关闭。
所述REN_N信号的电平与REN信号的电平相反。
所述REN信号与反相器一的一端相连，反相器一的另一端即输出REN_N信号。
所述开关为NMOS倒比管。
采用NMOS倒比管作为开关的优点是NMOS倒比管电阻调节方便，从而与熔丝形成需要的分压值。
采取以上方案，具有以下优点：
由于本发明的低功耗的熔丝读取结构的熔丝一端通过开关接地，与PAD相连的熔丝一端与传输门一的一端相连，传输门一的另一端与反相器二的一端相连，反相器二的另一端输出FUSE_O，开关和传输门一接收REN信号，反相器二与传输门一及输出FUSE_O间有环路结构。使用时，VDD上电，传输门一和开关接收到REN信号，当REN信号为高电平时，传输门一和开关同时打开，POLY FUSE和开关将产生一个电流通路，PAD节点就会产生一个电压值，该电压值与POLY FUSE和开关的电阻成比例关系，当POLY FUSE未熔断时，该电阻值为几十欧姆，当POLY FUSE被大电流熔断时，其阻值为10K欧姆以上，那么PAD端会根据POLY FUSE的熔断与否而产生的不同电压，通过合理设置开关的电阻，可以让PAD电压在POLY FUSE未熔断时保持在2/3VDD～VDD之间，在POLY FUSE熔断时保持在0～1/3VDD之间。那么通过传输门一和反相器二后传输到FUSE_O的数字信号就能可靠区分出POLY FUSE是否熔断，熔断时，FUSE_O输出1，PAD电压在0～1/3VDD之间，未熔断时，FUSE_O输出0，PAD电压在2/3VDD～VDD之间。当REN由高电平变低电平时，此时传输门1和开关都被关闭，反相器二与环路结构形成锁环，从而锁存REN信号变低电平之前的FUSE_O的结果，从而实现了记录熔丝是否熔断的信息。这种读取结构在REN信号为高电平时，由于POLY FUSE和开关组成一个电流通路，将会消耗一些电流，当REN信号为低时，将不再消耗电流，同时会将REN信号为高时读取的数据锁存。因此，只需上电产生一个REN信号，就可以可靠读取POLY FUSE的熔断信息并自动将其锁存，同时也不会产生额外的持续功耗。
附图说明
图1为背景技术中传统的POLY FUSE读取结构的结构示意图；
图2为本发明的低功耗的熔丝读取结构的结构示意图。
具体实施方式
以下结合附图2对本发明作进一步详细说明。
本发明的低功耗的熔丝读取结构包括熔丝，该熔丝的一端接电源VDD，另一端接PAD分别与NMOS倒比管的漏极和传输门一的输入端相连，NMOS倒比管的源极接地，传输门一的输出端分别与传输门二的输入端和反相器二的输入端相连。传输门二的输出端与反相器三的输入端相连，反相器三的输出端和反相器二的输送端相连，反相器二的输送端输出FUSE_O。
所述传输门一控制端和NMOS倒比管的栅极输入REN信号。当REN信号为高电平时，传输门一和NMOS倒比管导通，当REN信号为低电平时，传输门一和开关关闭。所述传输门二的控制端接收REN_N信号，当REN_N为高电平时，传输门二导通，当REN_N为低电平时，传输门二关闭。
REN信号为由芯片的UVLO产生读取脉冲。REN_N信号的电平与REN信号的电平相反，REN信号与反相器一的一端相连，反相器一的另一端即输出REN_N信号。
当REN信号为高电平时，传输门一和NMOS倒比管导通，VDD、熔丝、NMOS倒比管和接地端形成电流通路，PAD节点就会产生一个电压值，该电压值与熔丝和NMOS倒比管的电阻成比例关系，当熔丝未熔断时，该电阻值为几十欧姆，当熔丝被大电流熔断时，其阻值为10K欧姆以上，那么PAD端会根据熔丝的熔断与否而产生的不同电压，通过合理设置NMOS倒比管的等效电阻值，可以让PAD电压在熔丝未熔断时保持在2/3VDD～VDD之间，在熔丝熔断时保持在0～1/3VDD之间。因而，通过传输门一和反相器二后传输到FUSE_O的数字信号就能可靠区分出熔丝是否熔断，熔断时，FUSE_O输出1，PAD电压在0～1/3VDD之间；未熔断时，FUSE_O输出0，PAD电压在2/3VDD～VDD之间。
使用时，VDD上电，UVLO产生高电平的REN信号，传输门一和NMOS倒比管导通，VDD、熔丝、NMOS倒比管和接地端形成电流通路，此时，熔丝未熔断，PAD节点保持在2/3VDD～VDD之间，反相器二输入端为高电平，FUSE_O的输出为0。REN_N信号为低电平，传输门二关闭，传输门二、反相器三和反相器二的环路断开。
当熔丝熔断时，其阻值瞬间上升到10K欧姆以上，PAD节点的电压下落到0～1/3VDD之间，REN信号由高电平变低电平时，即REN信号＝0，REN_N信号经过反相器一变为0，此时传输门一和NMOS倒比管都被关闭，传输门二导通，由传输门二和反相器二和反相器三组成的环路形成，进而锁存REN信号变低之前的FUSE_O的结果，从而实现了记录熔丝是否熔断的信息。

Claims (4)

1.一种低功耗的熔丝读取结构，包括熔丝，该熔丝的一端接电源VDD，另一端接PAD，其特征在于，与PAD相连的熔丝一端通过开关接地，该开关在导通后具有阻值，以便与熔丝进行分压；与PAD相连的熔丝一端与传输门一的一端相连，传输门一的另一端与反相器二的一端相连，反相器二的另一端输出FUSE_O；所述开关和传输门一接收REN信号，当REN信号为高电平时，传输门一和开关导通，当REN信号为低电平时，传输门一和开关关闭；反相器二与传输门一及输出FUSE_O间有环路结构，REN信号由高电平变低电平后，反相器二与环路结构形成锁环，从而锁存REN信号变低电平之前的FUSE_O的结果；所述环路结构包括传输门二和反相器三，与传输门一相应的反相器二一端与传输门二的一端相连，传输门二的另一端与反相器三的一端相连，反相器三的另一端与输出FUSE_O相连；所述传输门二接收REN_N信号，当REN_N为高电平时，传输门二导通，当REN_N为低电平时，传输门二关闭。
2.如权利要求1所述的低功耗的熔丝读取结构，其特征在于，所述REN_N信号的电平与REN信号的电平相反。
3.如权利要求2所述的低功耗的熔丝读取结构，其特征在于，所述REN信号与反相器一的一端相连，反相器一的另一端即输出REN_N信号。
4.如权利要求1～3中任一项所述的低功耗的熔丝读取结构，其特征在于，所述开关为NMOS倒比管。
CN202310463631.6A 2023-04-26 2023-04-26 一种低功耗的熔丝读取结构 Active CN116453571B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310463631.6A CN116453571B (zh) 2023-04-26 2023-04-26 一种低功耗的熔丝读取结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310463631.6A CN116453571B (zh) 2023-04-26 2023-04-26 一种低功耗的熔丝读取结构

Publications (2)

Publication Number Publication Date
CN116453571A CN116453571A (zh) 2023-07-18
CN116453571B true CN116453571B (zh) 2024-01-02

Family

ID=87127313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310463631.6A Active CN116453571B (zh) 2023-04-26 2023-04-26 一种低功耗的熔丝读取结构

Country Status (1)

Country Link
CN (1) CN116453571B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274266A (ja) * 1995-03-29 1996-10-18 Hitachi Ltd ヒューズトリミング回路及びそれを備えた半導体集積回路
KR20040059459A (ko) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 메탈 퓨즈를 사용하는 리페어 회로
KR20100072522A (ko) * 2008-12-22 2010-07-01 주식회사 하이닉스반도체 반도체 집적 회로
CN102074271A (zh) * 2010-10-11 2011-05-25 西安电子科技大学 一种电流熔断型多晶熔丝电路
CN103700405A (zh) * 2013-12-04 2014-04-02 无锡华润矽科微电子有限公司 可模拟熔断的熔丝电路
CN205140524U (zh) * 2015-08-07 2016-04-06 珠海中慧微电子股份有限公司 一种用于集成电路芯片的熔丝读取电路
CN106209069A (zh) * 2016-06-30 2016-12-07 西安交通大学 一种超低功耗数模混合集成熔丝修调电路及熔丝修调方法
CN109714039A (zh) * 2018-12-19 2019-05-03 北京中科银河芯科技有限公司 一种应用于超低功耗数模混合电路的熔丝修调方案
CN213072618U (zh) * 2020-08-24 2021-04-27 湖南进芯电子科技有限公司 低功耗电熔丝修调电路
CN114647272A (zh) * 2020-12-18 2022-06-21 圣邦微电子（北京）股份有限公司 修调熔丝读取电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274266A (ja) * 1995-03-29 1996-10-18 Hitachi Ltd ヒューズトリミング回路及びそれを備えた半導体集積回路
KR20040059459A (ko) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 메탈 퓨즈를 사용하는 리페어 회로
KR20100072522A (ko) * 2008-12-22 2010-07-01 주식회사 하이닉스반도체 반도체 집적 회로
CN102074271A (zh) * 2010-10-11 2011-05-25 西安电子科技大学 一种电流熔断型多晶熔丝电路
CN103700405A (zh) * 2013-12-04 2014-04-02 无锡华润矽科微电子有限公司 可模拟熔断的熔丝电路
CN205140524U (zh) * 2015-08-07 2016-04-06 珠海中慧微电子股份有限公司 一种用于集成电路芯片的熔丝读取电路
CN106209069A (zh) * 2016-06-30 2016-12-07 西安交通大学 一种超低功耗数模混合集成熔丝修调电路及熔丝修调方法
CN109714039A (zh) * 2018-12-19 2019-05-03 北京中科银河芯科技有限公司 一种应用于超低功耗数模混合电路的熔丝修调方案
CN213072618U (zh) * 2020-08-24 2021-04-27 湖南进芯电子科技有限公司 低功耗电熔丝修调电路
CN114647272A (zh) * 2020-12-18 2022-06-21 圣邦微电子（北京）股份有限公司 修调熔丝读取电路

Also Published As

Publication number Publication date
CN116453571A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
CN101740566B (zh) 基于电流熔断的多晶熔丝电路
US8487646B2 (en) Method and apparatus for reading a programmable anti-fuse element in a high-voltage integrated circuit
CN102237140B (zh) 熔丝程序化电路及熔丝的程序化方法
CN110350907A (zh) 在宽范围电源电压下工作的输出缓冲电路的偏置级联晶体管
US11474546B2 (en) Method of operating a low dropout regulator by selectively removing and replacing a DC bias from a power transistor within the low dropout regulator
CN100390994C (zh) 半导体器件
TW434558B (en) Anti-fuse programming circuit using variable voltage generator
KR100247937B1 (ko) 퓨징 장치
CN102074271B (zh) 一种电流熔断型多晶熔丝电路
KR20020077035A (ko) 어드레스 발생 회로
CN108733128A (zh) 一种超低功耗的修调码值产生电路
CN104007778A (zh) 基准电压产生电路
CN114624485A (zh) 应用于高压模拟集成电路的低压熔丝修调电路
CN116453571B (zh) 一种低功耗的熔丝读取结构
US7764108B2 (en) Electrical fuse circuit
CN111585552A (zh) 输出驱动器电路
US20100164604A1 (en) Fuse circuit and layout designing method thereof
CN111668208B (zh) 半导体装置
CN110149114B (zh) 一种修调电路
US20050195016A1 (en) Small size circuit for detecting a status of an electrical fuse with low read current
US20030234665A1 (en) Anti-fuse sense amplifier
JP2005332964A (ja) 半導体集積回路装置のヒューズ素子回路
CN111881638B (zh) 可编程电路及其编程方法、读取方法
CN108733122A (zh) 数字输出电路及工业控制设备
KR100631912B1 (ko) 반도체 메모리장치에 적용되는 리던던시 디코더

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant