CN116417357A - 晶圆键合结构及其形成方法 - Google Patents
晶圆键合结构及其形成方法 Download PDFInfo
- Publication number
- CN116417357A CN116417357A CN202111657734.3A CN202111657734A CN116417357A CN 116417357 A CN116417357 A CN 116417357A CN 202111657734 A CN202111657734 A CN 202111657734A CN 116417357 A CN116417357 A CN 116417357A
- Authority
- CN
- China
- Prior art keywords
- layer
- stacked
- metal bonding
- bonding structure
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 178
- 229910052751 metal Inorganic materials 0.000 claims abstract description 178
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 150000004767 nitrides Chemical group 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims description 68
- 239000000463 material Substances 0.000 claims description 62
- 230000004888 barrier function Effects 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/03005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bonding area, e.g. marks, spacers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供一种晶圆键合结构及其形成方法，所述晶圆键合结构包括：第一半导体衬底以及位于第一半导体衬底上的第一堆叠层，第一堆叠层的顶层为氮化物层或氮氧化物层，第一堆叠层中形成有表面与第一堆叠层的顶面平齐的第一金属键合结构；第二半导体衬底以及位于所述第二半导体衬底上的第二堆叠层，第二堆叠层的顶层为氧化物层，第二堆叠层中形成有表面与第二堆叠层的顶面平齐的第二金属键合结构；其中，第一金属键合结构与第二金属键合结构一一对应键合，且在第一金属键合结构和第二金属键合结构的键合面上，第一金属键合结构的长度和宽度分别小于第二金属键合结构的长度和宽度。本申请的晶圆键合结构具有较好的可靠性和电阻均一性。
Description
技术领域
本申请涉及晶圆键合领域，尤其涉及一种晶圆键合结构及其形成方法。
背景技术
在目前的键合工艺中，晶圆键合界面的介质层均为氧化硅层，由于晶圆在键合时不可避免的存在错位(misalignment)，因此会出现金属与氧化硅层直接接触的现象，导致电迁移(EM)可靠性的问题，进而影响产品的使用寿命。
另外，晶圆键合界面的金属的大小完全一致，而晶圆键合时不同位置的偏移情况并不一定完全一致，导致晶圆键合完成后，晶圆不同位置形成的金属连接单元的电阻均一性较差。
发明内容
本申请要解决的技术问题是现有的键合工艺形成的晶圆键合结构的可靠性和电阻均一性较差。
为解决上述技术问题，本申请提供了一种晶圆键合结构，包括：第一半导体衬底以及位于所述第一半导体衬底上的第一堆叠层，所述第一堆叠层的顶层为氮化物层或氮氧化物层，所述第一堆叠层中形成有表面与所述第一堆叠层的顶面平齐的第一金属键合结构；第二半导体衬底以及位于所述第二半导体衬底上的第二堆叠层，所述第二堆叠层的顶层为氧化物层，所述第二堆叠层中形成有表面与所述第二堆叠层的顶面平齐的第二金属键合结构；其中，所述第一金属键合结构与所述第二金属键合结构一一对应键合，且在所述第一金属键合结构和所述第二金属键合结构的键合面上，所述第一金属键合结构的长度和宽度分别小于所述第二金属键合结构的长度和宽度。
在本申请实施例中，所述第一金属键合结构和所述第二金属键合结构的长度差和宽度差在0.3μm以上。
在本申请实施例中，所述第一金属键合结构的几何轴线和所述第二金属键合结构的几何轴线之间的距离不超过所述宽度差的一半。
在本申请实施例中，所述第一堆叠层包括依次堆叠于所述第一半导体衬底上的第一刻蚀阻挡层、第一绝缘层、第二刻蚀阻挡层、第二绝缘层以及顶层的氮化物层或氮氧化物层。
在本申请实施例中，所述第二堆叠层包括依次堆叠于所述第二半导体衬底上的第三刻蚀阻挡层、第三绝缘层、第四刻蚀阻挡层以及顶层的氧化物层。
在本申请实施例中，所述第一刻蚀阻挡层、所述第二刻蚀阻挡层、所述第三刻蚀阻挡层、所述第四刻蚀阻挡层及所述氮化物层的材料包括氮化硅和/或含碳的氮化硅；所述氮氧化物层的材料包括氮氧化硅；所述第一绝缘层、所述第二绝缘层、所述第三绝缘层以及所述顶层的氧化物层的材料包括氧化硅。
在本申请实施例中，所述第一半导体衬底和所述第一堆叠层之间还包括第一介质层，且所述第一介质层中还形成有表面与所述第一介质层的顶面平齐的第一金属层，其中所述第一金属层和所述第一金属键合结构连接。
在本申请实施例中，所述第二半导体衬底和所述第二堆叠层之间还包括第二介质层，且所述第二介质层中还形成有表面与所述第二介质层的顶面平齐的第二金属层，其中所述第二金属层和所述第二金属键合结构连接。
本申请还提供一种晶圆键合结构的形成方法，包括：提供第一半导体衬底以及位于所述第一半导体衬底上的第一堆叠层，所述第一堆叠层的顶层为氮化物层或氮氧化物层，所述第一堆叠层中形成有表面与所述第一堆叠层的顶面平齐的第一金属键合结构；提供第二半导体衬底以及位于所述第二半导体衬底上的第二堆叠层，所述第二堆叠层的顶层为氧化物层，所述第二堆叠层中形成有表面与所述第二堆叠层的顶面平齐的第二金属键合结构；将所述第一金属键合结构与所述第二金属键合结构一一对应键合，且在所述第一金属键合结构和所述第二金属键合结构的键合面上，所述第一金属键合结构的长度和宽度分别小于所述第二金属键合结构的长度和宽度。
在本申请实施例中，所述第一金属键合结构和所述第二金属键合结构的长度差和宽度差在0.3μm以上。
在本申请实施例中，所述第一金属键合结构的几何轴线和所述第二金属键合结构的几何轴线之间的距离不超过所述宽度差的一半。
在本申请实施例中，所述第一堆叠层包括依次堆叠于所述第一半导体衬底上的第一刻蚀阻挡层、第一绝缘层、第二刻蚀阻挡层、第二绝缘层以及顶层的氮化物层或氮氧化物层；所述第一金属键合结构的形成方法包括：提供所述第一半导体衬底，所述第一半导体衬底上包括所述第一堆叠层；刻蚀部分所述第一堆叠层，并停止在所述第一刻蚀阻挡层上，形成第一通孔；刻蚀所述第一通孔两侧的部分所述第一堆叠层，停止在所述第二刻蚀阻挡层上，形成第一沟槽；刻蚀所述第一沟槽底部的所述第二刻蚀阻挡层以及所述第一通孔底部的所述第一刻蚀阻挡层；采用电镀工艺在所述第一沟槽和所述第一通孔中形成所述第一金属键合结构。
在本申请实施例中，刻蚀所述第一通孔两侧的部分所述第一堆叠层，停止在所述第二刻蚀阻挡层上，形成所述第一沟槽的方法包括：在剩余的所述第一堆叠层的表面旋涂BARC材料，且所述BARC材料还填满所述第一通孔；刻蚀所述BARC材料，仅留下部分所述第一通孔中的BARC材料；在所述第一通孔两侧的第一堆叠层的部分表面形成第二光刻胶层；以所述第二光刻胶层为掩膜，刻蚀所述第一堆叠层，停止在所述第二刻蚀阻挡层上，形成所述第一沟槽；去除所述第二光刻胶层和所述BARC材料。
在本申请实施例中，所述第二堆叠层包括依次堆叠于所述第二半导体衬底上的第三刻蚀阻挡层、第三绝缘层、第四刻蚀阻挡层以及顶层的氧化物层，所述第二金属键合结构的形成方法包括：提供所述第二半导体衬底，所述第二半导体衬底上包括所述第二堆叠层；刻蚀部分所述第二堆叠层，并停止在所述第三刻蚀阻挡层上，形成第二通孔；刻蚀所述第二通孔两侧的部分所述第二堆叠层，停止在所述第四刻蚀阻挡层上，形成第二沟槽；刻蚀所述第二沟槽底部的所述第四刻蚀阻挡层以及所述第二通孔底部的所述第三刻蚀阻挡层；采用电镀工艺在所述第二沟槽和所述第二通孔中形成所述第二金属键合结构。
在本申请实施例中，刻蚀所述第二通孔两侧的部分所述第二堆叠层，停止在所述第四刻蚀阻挡层上，形成第二沟槽的方法包括：在剩余所述第二堆叠层的表面旋涂BARC材料，且所述BARC材料还填满所述第二通孔；刻蚀所述BARC材料，仅留下部分所述第二通孔中的BARC材料；在所述第二通孔两侧的第二堆叠层的部分表面形成第四光刻胶层；以所述第四光刻胶层为掩膜，刻蚀所述第二堆叠层，停止在所述第四刻蚀阻挡层上，形成所述第二沟槽；去除所述第四光刻胶层和所述BARC材料。
与现有技术相比，本申请技术方案的晶圆键合结构及其形成方法具有如下有益效果：
通过在第一金属键合结构和第二金属键合结构的键合面上，使第一金属键合结构的长度和宽度分别小于第二金属键合结构的长度和宽度，避免晶圆键合结构的键合界面上存在金属与氧化层的接触面，进而提高器件的EM可靠性。
进一步地，通过控制第一金属键合结构和第二金属键合结构的长度差和宽度差在0.3μm以上，第一金属键合结构的几何轴线和第二金属键合结构的几何轴线之间的距离不超过所述宽度差的一半，可以保证键合完成后，第二金属键合结构能够完全覆盖第一金属键合结构。
同时，本申请技术方案的晶圆键合结构及其形成方法在要求的misalignment精度内，不会改变键合界面两侧的金属接触面积，因此由第一金属键合结构和第二金属键合结构构成的金属连接单元的电阻值具有较好的均一性。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1为一种晶圆键合结构的结构示意图；
图2至图20为本申请实施例的晶圆键合结构的形成方法各步骤的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
参考图1，目前晶圆键合时，其键合界面的介质层均为氧化硅层，若晶圆键合存在错位时，会使氧化硅层与金属直接接触，如图1中的A位置。金属会向所述氧化硅层中扩散，导致电迁移可靠性下降。在一些情况下，misalignment在晶圆的不同位置存在差异，还会导致金属连接单元10的电阻均一性问题。
鉴于此，本申请技术方案提供一种晶圆键合结构及其形成方法，通过使其中一个键合晶圆的键合面为氮化物层或氮氧化物层且形成有第一金属键合结构，另一键合晶圆的键合面为氧化物层且形成有第二金属键合结构，并使第一金属键合结构的尺寸小于第二金属键合结构的尺寸，由此可以使两个键合晶圆键合完成后，第一金属键合结构可以被第二金属键合结构完全覆盖，进而避免第一金属键合结构与氧化物层接触，同时在一定的misalignment值内，金属连接单元的电阻值不会发生明显变化。
本申请技术方案提供的晶圆键合结构的形成方法包括：
步骤S1：提供第一半导体衬底以及位于所述第一半导体衬底上的第一堆叠层，所述第一堆叠层的顶层为氮化物层或氮氧化物层，所述第一堆叠层中形成有表面与所述第一堆叠层的顶面平齐的第一金属键合结构；
步骤S2：提供第二半导体衬底以及位于所述第二半导体衬底上的第二堆叠介质层，所述第二堆叠介质层的顶层为氧化物层，所述第二堆叠介质层中形成有表面与所述第二堆叠介质层的顶面平齐的第二金属键合结构，且所述第一金属键合结构的长度和宽度分别小于所述第二金属键合结构的长度和宽度；
步骤S3：将所述第一金属键合结构与所述第二金属键合结构一一对应键合，且在所述第一金属键合结构和所述第二金属键合结构的键合面上，所述第一金属键合结构的长度和宽度分别小于所述第二金属键合结构的长度和宽度。
以下结合具体实施例和附图详细说明所述晶圆键合结构及其形成方法。
参考图2，提供第一半导体衬底100和位于所述第一半导体衬底100上的第一堆叠层120。所述第一半导体衬底100中可以根据需要形成其他功能器件。所述第一半导体衬底100和所述第一堆叠层120之间还可以包括第一介质层110。所述第一介质层110的材料可以包括氧化硅。所述第一介质层110中还可以形成第一金属层111，且所述第一金属层111的表面与所述第一介质层110的顶面平齐。所述第一金属层111的材料例如包括铜。所述第一堆叠层120可以包括若干堆叠的介质层，且介质层的数量和材料根据晶圆键合结构和形成工艺确定。
本申请实施例中，所述第一堆叠层120包括依次堆叠于所述第一半导体衬底100上的第一刻蚀阻挡层121、第一绝缘层122、第二刻蚀阻挡层123、第二绝缘层124以及顶层125的氮化物层或氮氧化物层，以下均以顶层125为氮化物层进行说明。其中所述顶层125为氮化物层或氮氧化物层时可以防止金属扩散。所述第一刻蚀阻挡层121、所述第二刻蚀阻挡层123以及所述顶层125的氮化物层的材料可以包括氮化硅和/或含碳的氮化硅。所述氮氧化物层的材料可以包括氮氧化硅。所述第一绝缘层122和所述第二绝缘层124的材料包括氧化硅。
参考图3和图4，在所述第一堆叠层120的表面形成图案化的第一光刻胶层130，所述第一光刻胶层130用于定义后续工艺要形成的第一通孔。以所述第一光刻胶层130为掩膜，刻蚀所述第一堆叠层120，并停止在所述第一刻蚀阻挡层121上，形成第一通孔140。所述第一刻蚀阻挡层121可以保护所述第一金属层111不会在后续工艺中被损坏。然后，去除所述第一光刻胶层130。
接着，刻蚀所述第一通孔140两侧的部分所述第一堆叠层120，停止在所述第二刻蚀阻挡层123上，形成第一沟槽。参考图5，在剩余的所述第一堆叠层120的表面旋涂BARC材料150，且所述BARC材料150还填满所述第一通孔140。参考图6，刻蚀所述BARC材料150，仅留下部分所述第一通孔140中的BARC材料150。留下的BARC材料150的作用是保护下方的结构不被后续工艺损坏。所述BARC材料150的高度不作要求，所述BARC材料150的顶面可以低于或者高于所述第二刻蚀阻挡层123的表面，也可以平齐。
参考图7，在所述第一通孔140两侧的第一堆叠层120的部分表面形成第二光刻胶层160，所述第二光刻胶层160用于定义后续工艺要形成的第一沟槽。参考图8，以所述第二光刻胶层160为掩膜，刻蚀所述第一堆叠层120，停止在所述第二刻蚀阻挡层123上，形成所述第一沟槽170。然后，去除所述第二光刻胶层160和所述BARC材料150，例如可以采用灰化工艺。
参考图9，刻蚀所述第一沟槽170底部的所述第二刻蚀阻挡层123以及所述第一通孔140底部的所述第一刻蚀阻挡层121，以露出所述第一金属层111。参考图10，采用电镀工艺在所述第一沟槽170和所述第一通孔140中形成所述第一金属键合结构180。所述第一金属键合结构180位于所述第一堆叠层120中，且表面与所述第一堆叠层120的顶面平齐，并和下方的第一金属层111连接，所述第一金属键合结构180用于将所述第一金属层111引出，起到引线的作用。所述第一金属键合结构180的材料可以包括铜。
以上为晶圆键合结构中其中一个晶圆结构的形成过程，以下介绍另一晶圆结构的形成过程。
参考图11，提供第二半导体衬底200和位于所述第二半导体衬底200上的第二堆叠层220。与所述第一半导体衬底100相同，所述第二半导体衬底200中也可以根据需要形成其他功能器件。所述第二半导体衬底200和所述第二堆叠层220之间还可以包括第二介质层210。所述第二介质层210的材料可以包括氧化硅。所述第二介质层210中还可以形成第二金属层211，且所述第二金属层211的表面与所述第二介质层210的顶面平齐。所述第二金属层211的材料例如包括铜。所述第二堆叠层220可以包括若干堆叠的介质层，且介质层的数量和材料根据晶圆键合结构和形成工艺确定。
本申请实施例中，所述第二堆叠层220包括依次堆叠于所述第二半导体衬底200上的第三刻蚀阻挡层221、第三绝缘层222、第四刻蚀阻挡层223以及顶层224的氧化物层。其中所述顶层224为氧化物层时可以和另一晶圆结构顶层的氮化物层相键合。所述第三刻蚀阻挡层221和所述第四刻蚀阻挡层223的材料可以包括氮化硅和/或含碳的氮化硅。所述第三绝缘层222和所述顶层224的氧化物层的材料可以包括氧化硅。
参考图12和图13，在所述第二堆叠层220的表面形成图案化的第三光刻胶层230，所述第三光刻胶层230用于定义后续工艺要形成的第二通孔。以所述第三光刻胶层230为掩膜，刻蚀所述第二堆叠层220，并停止在所述第三刻蚀阻挡层221上，形成第二通孔240。所述第三刻蚀阻挡层221可以保护所述第二金属层211不会在后续工艺中被损坏。然后，去除所述第三光刻胶层230。
接着，刻蚀所述第二通孔240两侧的部分所述第二堆叠层220，停止在所述第四刻蚀阻挡层223上，形成第二沟槽。参考图14，在剩余的所述第二堆叠层220的表面旋涂BARC材料250，且所述BARC材料250还填满所述第二通孔240。参考图15，刻蚀所述BARC材料250，仅留下部分所述第二通孔240中的BARC材料250。留下的BARC材料250的作用是保护下方的结构不被后续工艺损坏。所述BARC材料250的高度不作要求，所述BARC材料250的顶面可以低于或者高于所述第四刻蚀阻挡层223的表面，也可以平齐。
参考图16，在所述第二通孔240两侧的第二堆叠层220的部分表面形成第四光刻胶层260，所述第四光刻胶层260用于定义后续工艺要形成的第二沟槽。参考图17，以所述第四光刻胶层260为掩膜，刻蚀所述第二堆叠层220，停止在所述第四刻蚀阻挡层223上，形成第二沟槽270。然后，去除所述第四光刻胶层260和所述BARC材料250，例如可以采用灰化工艺。
参考图18，刻蚀所述第二沟槽270底部的所述第四刻蚀阻挡层223以及所述第二通孔240底部的所述第三刻蚀阻挡层221，以露出所述第二金属层211。参考图19，采用电镀工艺在所述第二沟槽270和所述第二通孔240中形成所述第二金属键合结构280。所述第二金属键合结构280位于所述第二堆叠层220中，且表面与所述第二堆叠层220的顶面平齐，并和下方的第二金属层211连接，所述第二金属键合结构280用于将所述第二金属层211引出，起到引线的作用。
参考图20，将所述第一金属键合结构180与所述第二金属键合结构280一一对应键合，且在所述第一金属键合结构180和所述第二金属键合结构280的键合面上，所述第一金属键合结构180的长度和宽度分别小于所述第二金属键合结构280的长度和宽度。在本申请实施例中，所述第一金属键合结构180和所述第二金属键合结构280的长度差和宽度差均在0.3μm以上，并且在键合后，使所述第一金属键合结构180的几何轴线和所述第二金属键合结构280的几何轴线之间的距离不超过所述宽度差的一半，可以使所述第二金属键合结构280的键合面完全覆盖所述第一金属键合结构180的键合面，进而保证所述晶圆键合结构的键合面上只存在氮化物层或氮氧化物层与氧化物层的接触面、氮化物层或氮氧化物层与金属的接触面、金属与金属的接触面，而不会存在金属和氧化物层的接触面，进而提高器件的EM可靠性。同时，在相同misalignment精度内，键合面两侧的金属接触面积不会发生改变，由所述第一金属键合结构180和所述第二金属键合结构280形成的金属连接单元的电阻值不会发生明显变化，有效解决了电阻均一性问题。
继续参考图20，本申请实施例还提供一种晶圆键合结构，包括：第一半导体衬底100以及位于所述第一半导体衬底100上的第一堆叠层120，所述第一堆叠层120的顶层为氮化物层或氮氧化物层，所述第一堆叠层120中形成有表面与所述第一堆叠层120的顶面平齐的第一金属键合结构180；第二半导体衬底200以及位于所述第二半导体衬底200上的第二堆叠层220，所述第二堆叠层220的顶层为氧化物层，所述第二堆叠层220中形成有表面与所述第二堆叠层220的顶面平齐的第二金属键合结构280；其中，所述第一金属键合结构180与所述第二金属键合280结构一一对应键合，且在所述第一金属键合结构180和所述第二金属键合结构280的键合面上，所述第一金属键合结构180的长度和宽度分别小于所述第二金属键合结构280的长度和宽度。所述第一金属键合结构180和所述第二金属键合结构280的材料可以包括铜。
在一些实施例中，所述第一金属键合结构180和所述第二金属键合结构280的长度差和宽度差在0.3μm以上。所述第一金属键合结构180的几何轴线和所述第二金属键合结构280的几何轴线之间的距离不超过所述宽度差的一半。
在一些实施例中，所述第一半导体衬底100和所述第一堆叠层120之间还包括第一介质层110，且所述第一介质层110中还形成有表面与所述第一介质层110的顶面平齐的第一金属层111，其中所述第一金属层111和所述第一金属键合结构180连接。所述第一介质层110的材料可以包括氧化硅。
在一些实施例中，所述第二半导体衬底200和所述第二堆叠层220之间还包括第二介质层210，且所述第二介质层210中还形成有表面与所述第二介质层210的顶面平齐的第二金属层211，其中所述第二金属层211和所述第二金属键合结构280连接。所述第二介质层210的材料可以包括氧化硅。
在一些实施例中，所述第一堆叠层120可以包括依次堆叠于所述第一半导体衬底100上的第一刻蚀阻挡层121、第一绝缘层122、第二刻蚀阻挡层123、第二绝缘层124以及顶层125的氮化物层或氮氧化物层。所述第一刻蚀阻挡层121和所述第二刻蚀阻挡层123及所述顶层125的氮化物层的材料可以包括氮化硅和/或含碳的氮化硅，所述氮氧化物层的材料可以包括氮氧化硅，所述第一绝缘层122和所述第二绝缘层的124材料可以包括氧化硅。
所述第二堆叠层220可以包括依次堆叠于所述第二半导体衬底200上的第三刻蚀阻挡层221、第三绝缘层222、第四刻蚀阻挡层223以及顶层224的氧化物层。所述第三刻蚀阻挡层221、所述第四刻蚀阻挡层223的材料可以包括氮化硅和/或含碳的氮化硅，所述第三绝缘层222和所述顶层224的氧化物层的材料可以包括氧化硅。
综上所述，本申请实施例的晶圆键合结构及其形成方法，不仅可以解决因晶圆键合结构的键合界面存在金属与氧化层直接接触而导致的EM可靠性问题，还可以有效地改善因键合对准精度的影响，使得两侧金属接触面积发生改变，进而导致金属连接单元电阻值的均一性较差的问题。
在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。
Claims (15)
1.一种晶圆键合结构，其特征在于，包括：
第一半导体衬底以及位于所述第一半导体衬底上的第一堆叠层，所述第一堆叠层的顶层为氮化物层或氮氧化物层，所述第一堆叠层中形成有表面与所述第一堆叠层的顶面平齐的第一金属键合结构；
第二半导体衬底以及位于所述第二半导体衬底上的第二堆叠层，所述第二堆叠层的顶层为氧化物层，所述第二堆叠层中形成有表面与所述第二堆叠层的顶面平齐的第二金属键合结构；
其中，所述第一金属键合结构与所述第二金属键合结构一一对应键合，且在所述第一金属键合结构和所述第二金属键合结构的键合面上，所述第一金属键合结构的长度和宽度分别小于所述第二金属键合结构的长度和宽度。
2.根据权利要求1所述的晶圆键合结构，其特征在于，所述第一金属键合结构和所述第二金属键合结构的长度差和宽度差在0.3μm以上。
3.根据权利要求2所述的晶圆键合结构，其特征在于，所述第一金属键合结构的几何轴线和所述第二金属键合结构的几何轴线之间的距离不超过所述宽度差的一半。
4.根据权利要求1所述的晶圆键合结构，其特征在于，所述第一堆叠层包括依次堆叠于所述第一半导体衬底上的第一刻蚀阻挡层、第一绝缘层、第二刻蚀阻挡层、第二绝缘层以及顶层的氮化物层或氮氧化物层。
5.根据权利要求4所述的晶圆键合结构，其特征在于，所述第二堆叠层包括依次堆叠于所述第二半导体衬底上的第三刻蚀阻挡层、第三绝缘层、第四刻蚀阻挡层以及顶层的氧化物层。
6.根据权利要求5所述的晶圆键合结构，其特征在于，所述第一刻蚀阻挡层、所述第二刻蚀阻挡层、所述第三刻蚀阻挡层、所述第四刻蚀阻挡层及所述氮化物层的材料包括氮化硅和/或含碳的氮化硅；所述氮氧化物层的材料包括氮氧化硅；所述第一绝缘层、所述第二绝缘层、所述第三绝缘层以及所述顶层的氧化物层的材料包括氧化硅。
7.根据权利要求1所述的晶圆键合结构，其特征在于，所述第一半导体衬底和所述第一堆叠层之间还包括第一介质层，且所述第一介质层中还形成有表面与所述第一介质层的顶面平齐的第一金属层，其中所述第一金属层和所述第一金属键合结构连接。
8.根据权利要求1所述的晶圆键合结构，其特征在于，所述第二半导体衬底和所述第二堆叠层之间还包括第二介质层，且所述第二介质层中还形成有表面与所述第二介质层的顶面平齐的第二金属层，其中所述第二金属层和所述第二金属键合结构连接。
9.一种晶圆键合结构的形成方法，其特征在于，包括：
提供第一半导体衬底以及位于所述第一半导体衬底上的第一堆叠层，所述第一堆叠层的顶层为氮化物层或氮氧化物层，所述第一堆叠层中形成有表面与所述第一堆叠层的顶面平齐的第一金属键合结构；
提供第二半导体衬底以及位于所述第二半导体衬底上的第二堆叠层，所述第二堆叠层的顶层为氧化物层，所述第二堆叠层中形成有表面与所述第二堆叠层的顶面平齐的第二金属键合结构；
将所述第一金属键合结构与所述第二金属键合结构一一对应键合，且在所述第一金属键合结构和所述第二金属键合结构的键合面上，所述第一金属键合结构的长度和宽度分别小于所述第二金属键合结构的长度和宽度。
10.根据权利要求9所述的晶圆键合结构的形成方法，其特征在于，所述第一金属键合结构和所述第二金属键合结构的长度差和宽度差在0.3μm以上。
11.根据权利要求10所述的晶圆键合结构的形成方法，其特征在于，所述第一金属键合结构的几何轴线和所述第二金属键合结构的几何轴线之间的距离不超过所述宽度差的一半。
12.根据权利要求9所述的晶圆键合结构的形成方法，其特征在于，所述第一堆叠层包括依次堆叠于所述第一半导体衬底上的第一刻蚀阻挡层、第一绝缘层、第二刻蚀阻挡层、第二绝缘层以及顶层的氮化物层或氮氧化物层；所述第一金属键合结构的形成方法包括：
提供所述第一半导体衬底，所述第一半导体衬底上包括所述第一堆叠层；
刻蚀部分所述第一堆叠层，并停止在所述第一刻蚀阻挡层上，形成第一通孔；
刻蚀所述第一通孔两侧的部分所述第一堆叠层，停止在所述第二刻蚀阻挡层上，形成第一沟槽；
刻蚀所述第一沟槽底部的所述第二刻蚀阻挡层以及所述第一通孔底部的所述第一刻蚀阻挡层；
采用电镀工艺在所述第一沟槽和所述第一通孔中形成所述第一金属键合结构。
13.根据权利要求12所述的晶圆键合结构的形成方法，其特征在于，刻蚀所述第一通孔两侧的部分所述第一堆叠层，停止在所述第二刻蚀阻挡层上，形成所述第一沟槽的方法包括：
在剩余的所述第一堆叠层的表面旋涂BARC材料，且所述BARC材料还填满所述第一通孔；
刻蚀所述BARC材料，仅留下部分所述第一通孔中的BARC材料；
在所述第一通孔两侧的第一堆叠层的部分表面形成第二光刻胶层；
以所述第二光刻胶层为掩膜，刻蚀所述第一堆叠层，停止在所述第二刻蚀阻挡层上，形成所述第一沟槽；
去除所述第二光刻胶层和所述BARC材料。
14.根据权利要求9所述的晶圆键合结构的形成方法，其特征在于，所述第二堆叠层包括依次堆叠于所述第二半导体衬底上的第三刻蚀阻挡层、第三绝缘层、第四刻蚀阻挡层以及顶层的氧化物层，所述第二金属键合结构的形成方法包括：
提供所述第二半导体衬底，所述第二半导体衬底上包括所述第二堆叠层；
刻蚀部分所述第二堆叠层，并停止在所述第三刻蚀阻挡层上，形成第二通孔；
刻蚀所述第二通孔两侧的部分所述第二堆叠层，停止在所述第四刻蚀阻挡层上，形成第二沟槽；
刻蚀所述第二沟槽底部的所述第四刻蚀阻挡层以及所述第二通孔底部的所述第三刻蚀阻挡层；
采用电镀工艺在所述第二沟槽和所述第二通孔中形成所述第二金属键合结构。
15.根据权利要求14所述的晶圆键合结构的形成方法，其特征在于，刻蚀所述第二通孔两侧的部分所述第二堆叠层，停止在所述第四刻蚀阻挡层上，形成第二沟槽的方法包括：
在剩余所述第二堆叠层的表面旋涂BARC材料，且所述BARC材料还填满所述第二通孔；
刻蚀所述BARC材料，仅留下部分所述第二通孔中的BARC材料；
在所述第二通孔两侧的第二堆叠层的部分表面形成第四光刻胶层；
以所述第四光刻胶层为掩膜，刻蚀所述第二堆叠层，停止在所述第四刻蚀阻挡层上，形成所述第二沟槽；
去除所述第四光刻胶层和所述BARC材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111657734.3A CN116417357A (zh) | 2021-12-30 | 2021-12-30 | 晶圆键合结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111657734.3A CN116417357A (zh) | 2021-12-30 | 2021-12-30 | 晶圆键合结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116417357A true CN116417357A (zh) | 2023-07-11 |
Family
ID=87053369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111657734.3A Pending CN116417357A (zh) | 2021-12-30 | 2021-12-30 | 晶圆键合结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116417357A (zh) |
-
2021
- 2021-12-30 CN CN202111657734.3A patent/CN116417357A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5512102B2 (ja) | 半導体装置 | |
| JP4869664B2 (ja) | 半導体装置の製造方法 | |
| TWI683417B (zh) | 三維記憶體元件及其製作方法 | |
| US20120161327A1 (en) | Shrinkage of Contact Elements and Vias in a Semiconductor Device by Incorporating Additional Tapering Material | |
| US7528492B2 (en) | Test patterns for detecting misalignment of through-wafer vias | |
| US9236359B2 (en) | System and method for 3D integrated circuit stacking | |
| US20230053721A1 (en) | Bonding structure and manufacturing method therefor | |
| CN111480226B (zh) | 在半导体芯片中的保护结构及用于形成其的方法 | |
| US8026612B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| TWI415216B (zh) | 具有用於接合之鄰近儲存槽之半導體互連及其製造方法 | |
| US20210242161A1 (en) | Semiconductor assembly and method of manufacturing the same | |
| CN113130746A (zh) | 半导体结构及其形成方法 | |
| CN116417357A (zh) | 晶圆键合结构及其形成方法 | |
| US8022525B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN112736054B (zh) | 半导体元件及其制备方法 | |
| KR100318270B1 (ko) | 반도체 소자의 오버레이 버어니어 형성방법 | |
| US20060060845A1 (en) | Bond pad redistribution layer for thru semiconductor vias and probe touchdown | |
| CN114743942A (zh) | 混合式接合结构及其制作方法 | |
| CN111463169B (zh) | 半导体装置的制造方法 | |
| US20240071911A1 (en) | Semiconductor device having inductor and method of manufacturing thereof | |
| KR20110077380A (ko) | 반도체 소자의 제조 방법 | |
| KR100497165B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100587660B1 (ko) | 반도체 소자의 컨택 홀형성방법 | |
| KR100576414B1 (ko) | 반도체 소자의 랜딩 비아 제조 방법 | |
| CN117894744A (zh) | 晶圆键合结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |