CN116403889A - 图案化方法和半导体结构的制造方法 - Google Patents
图案化方法和半导体结构的制造方法 Download PDFInfo
- Publication number
- CN116403889A CN116403889A CN202310670869.6A CN202310670869A CN116403889A CN 116403889 A CN116403889 A CN 116403889A CN 202310670869 A CN202310670869 A CN 202310670869A CN 116403889 A CN116403889 A CN 116403889A
- Authority
- CN
- China
- Prior art keywords
- mask
- material layer
- layer
- substrate
- eave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 152
- 238000000059 patterning Methods 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 253
- 239000000758 substrate Substances 0.000 claims abstract description 171
- 238000011282 treatment Methods 0.000 claims abstract description 7
- 230000008020 evaporation Effects 0.000 claims description 25
- 238000001704 evaporation Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 230000000873 masking effect Effects 0.000 claims description 18
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 321
- 239000002245 particle Substances 0.000 description 9
- 238000007740 vapor deposition Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 206010034972 Photosensitivity reaction Diseases 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000036211 photosensitivity Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
一种图案化方法和半导体结构的制造方法,所述图案化方法包括:在衬底基板上形成第一掩膜材料层和第二掩膜材料层;移除第二掩膜材料层的一部分,以形成第二掩膜层;移除第一掩膜材料层的一部分,以形成第一掩膜层,并在第一掩膜层的侧边在第二掩膜层的屋檐部与衬底基板之间形成初始底切结构;对第二掩膜层进行坍塌处理,使得第二掩膜层的屋檐部朝向衬底基板坍塌,第一掩膜层和坍塌的第二掩膜层构成掩膜结构;在衬底基板的部分和掩膜结构上形成材料层;进行剥离工艺,移除掩膜结构以及材料层的位于掩膜结构上的部分,并形成具有目标图案的图案化的材料层。使用本公开的图案化方法可使得所形成的图案化的材料层具有精度较高的图案和尺寸。
Description
技术领域
本发明的实施例涉及半导体器件领域,具体涉及一种图案化方法和半导体结构的制造方法。
背景技术
图案化工艺是半导体技术中的一道重要工艺,利用图案化工艺可将各种材料层形成为具有器件所需的图案。剥离(lift-off)工艺是一种常见的图案化工艺,剥离工艺的一种实施方式可包括在基板上形成掩膜层,在掩膜层中形成底切结构,接着在形成有掩膜层的基板上形成材料层,剥离移除掩膜层及其上方的材料层,且在基板上余留下具有目标图案的材料层。然而,在现有剥离工艺中,底切结构的横向尺寸控制可能不稳定,从而造成在形成材料层的过程中图形发生形变,进而使得所形成的材料层的图案尺寸难以控制。尤其是在形成较厚的材料层时,上述问题更加明显,使得现有剥离工艺难以用于较厚材料层的图案化。
发明内容
本公开至少一个实施例提供一种图案化方法,包括:提供衬底基板;在所述衬底基板上形成第一掩膜材料层;在所述第一掩膜材料层的远离所述衬底基板的一侧形成第二掩膜材料层;移除所述第二掩膜材料层的一部分,以形成第二掩膜层,并暴露出所述第一掩膜材料层的部分表面;移除所述第一掩膜材料层的一部分,以形成第一掩膜层,并在所述第一掩膜层的侧边形成初始底切结构,其中所述第二掩膜层在平行于所述衬底基板的主表面的方向上延伸超出所述第一掩膜层的边缘的部分形成屋檐部,所述初始底切结构在垂直于所述衬底基板的主表面的方向上位于所述第二掩膜层的所述屋檐部与所述衬底基板之间;对所述第二掩膜层进行坍塌处理,使得所述第二掩膜层的所述屋檐部朝向所述衬底基板坍塌,所述第一掩膜层和坍塌的所述第二掩膜层构成掩膜结构,所述掩膜结构暴露出所述衬底基板的一部分;在所述衬底基板的所述一部分和所述掩膜结构上形成材料层;以及进行剥离工艺,移除所述掩膜结构以及所述材料层的位于所述掩膜结构上的部分,并形成具有目标图案的图案化的材料层。
根据本公开至少一个实施例提供的图案化方法中,在对所述第二掩膜层进行所述坍塌处理后,在坍塌的所述第二掩膜层的所述屋檐部的屋檐侧壁与所述衬底基板之间形成附加底切结构。
根据本公开至少一个实施例提供的图案化方法中,对所述第二掩膜层进行所述坍塌处理包括对所述屋檐部进行烘烤工艺或物理轰击。
根据本公开至少一个实施例提供的图案化方法中,在所述第二掩膜层的所述屋檐部坍塌后,所述初始底切结构被空间压缩而形成被所述屋檐部、所述第一掩膜层和所述衬底基板围合的镂空结构,且所述镂空结构在垂直于所述衬底基板主表面的方向上的高度随着远离所述第一掩膜层而逐渐减小。
根据本公开至少一个实施例提供的图案化方法中,在所述掩膜结构中,坍塌的所述第二掩膜层包括主体部和所述屋檐部,所述主体部与所述第一掩膜层接触,所述屋檐部随着远离所述主体部而逐渐靠近所述衬底基板。
根据本公开至少一个实施例提供的图案化方法中,所述屋檐部的端部与所述衬底基板接触。
根据本公开至少一个实施例提供的图案化方法中,在对所述第二掩膜层进行所述坍塌处理之前,所述屋檐部的屋檐侧壁的延伸方向与平行于所述衬底基板的所述主表面的水平方向具有第一夹角;在所述第二掩膜层的所述屋檐部坍塌之后,所述屋檐部的屋檐侧壁的延伸方向与所述水平方向具有第二夹角;以及所述第二夹角小于所述第一夹角。
根据本公开至少一个实施例提供的图案化方法中,所述第二夹角小于90度。
根据本公开至少一个实施例提供的图案化方法中,所述材料层通过蒸镀工艺形成,且所述蒸镀工艺的蒸发角度大于所述第二夹角。
根据本公开至少一个实施例提供的图案化方法中,所述蒸发角度大于75度。
根据本公开至少一个实施例提供的图案化方法中,在所述掩膜结构中,坍塌的所述第二掩膜层的所述屋檐部的屋檐侧壁包括靠近所述衬底基板的底部部分以及远离所述衬底基板的顶部部分,所述底部部分和所述顶部部分的延伸方向不同,且所述顶部部分的斜率小于所述底部部分的斜率。
根据本公开至少一个实施例提供的图案化方法中,所述附加底切结构的附加底切高度大于所述图案化的材料层的材料厚度。
根据本公开至少一个实施例提供的图案化方法中,所述附加底切结构的所述附加底切高度大于所述初始底切结构的初始底切高度。
根据本公开至少一个实施例提供的图案化方法中,所述图案化的材料层的材料厚度大于所述第一掩膜层的第一厚度。
根据本公开至少一个实施例提供的图案化方法中,所述附加底切结构的附加底切宽度在所述第二掩膜材料层的第二厚度的30%以内。
根据本公开至少一个实施例提供的图案化方法中,所述材料层的材料厚度大于2μm。
根据本公开至少一个实施例提供的图案化方法中,所述第二掩膜材料层包括第一光刻胶材料,且移除所述第二掩膜材料层的一部分和所述第一掩膜材料层的一部分包括:对所述第二掩膜材料层的所述一部分进行曝光工艺;以及进行显影工艺,以至少移除所述第二掩膜材料层的所述一部分。
根据本公开至少一个实施例提供的图案化方法中,所述第一掩膜材料层包括第二光刻胶材料,且所述显影工艺还移除所述第一掩膜材料层的所述一部分。
根据本公开至少一个实施例提供的图案化方法中,所述第一掩膜材料层包括介电材料或金属材料,且移除所述第一掩膜材料层的所述一部分包括在进行所述显影工艺后,对所述第一掩膜材料层进行刻蚀工艺。
本公开实施例提供一种半导体结构的制造方法,包括在一个或多个工艺步骤中使用上述任一项所述的图案化方法在所述衬底基板上形成所述半导体结构的一个或多个构件,且所述一个或多个构件各自包括具有目标图案的图案化的材料层。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,而非对本公开的限制。
图1至图7示出根据本公开一些实施例的图案化方法中各个步骤的中间结构的示意性截面图,其中所述图案化方法包括步骤一、步骤二、步骤三、步骤四、步骤五、步骤六、步骤七,具体说明如下:
图1示意性的示出根据本公开一些实施例的图案化方法中步骤一的中间结构的示意性截面图;
图2示意性的示出根据本公开一些实施例的图案化方法中步骤二的中间结构的示意性截面图;
图3示意性的示出根据本公开一些实施例的图案化方法中步骤三的中间结构的示意性截面图;
图4示意性的示出根据本公开一些实施例的图案化方法中步骤四的中间结构的示意性截面图;
图5示意性的示出根据本公开一些实施例的图案化方法中步骤五的中间结构的示意性截面图;
图6示意性的示出根据本公开一些实施例的图案化方法中步骤六的中间结构的示意性截面图;
图7示意性的示出根据本公开一些实施例的图案化方法中步骤七的中间结构的示意性截面图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。
本公开实施例提供一种图案化方法,其包括:提供衬底基板;在衬底基板上形成第一掩膜材料层;在第一掩膜材料层的远离衬底基板的一侧形成第二掩膜材料层;移除第二掩膜材料层的一部分,以形成第二掩膜层,并暴露出第一掩膜材料层的部分表面;移除第一掩膜材料层的一部分,以形成第一掩膜层,并在第一掩膜层的侧边形成初始底切结构,其中初始底切结构在垂直于衬底基板的主表面的方向上位于第二掩膜层的屋檐部与衬底基板之间;对第二掩膜层进行坍塌处理,使得第二掩膜层的屋檐部朝向衬底基板坍塌,第一掩膜层和坍塌的第二掩膜层构成掩膜结构,掩膜结构暴露出衬底基板的一部分;在衬底基板的一部分和掩膜结构上形成材料层;以及进行剥离工艺,移除掩膜结构以及材料层的位于掩膜结构上的部分,并形成图案化的材料层。
本发明的有益效果在于:在本公开实施例的图案化方法中,在形成初始底切结构之后,通过对第二掩膜层进行坍塌处理,可提高所形成的掩膜结构的结构稳定性,使得掩膜结构在材料层的形成工艺中具有稳定的图案和尺寸,从而可较佳的控制材料层的图案和尺寸,即,使得图案化的材料层具有精度较高的图案和尺寸。
图1至图7分别示出根据本公开一些实施例的图案化方法中步骤一至步骤七的中间结构的示意性截面图。应理解,图中示出的图案化方法的各个步骤的顺序仅为例示说明,且这些步骤的示出次序不应被解释为具有限制性意义。举例来说,某些步骤可以不同的次序发生,和/或可与除本文中所示的步骤之外的其他步骤同时发生。另外,在实施例本公开一个或多个实施例时可能并非需要所有所示步骤;或者所示的一个或多个步骤可被其他步骤代替,或者还可包括其他步骤。
参考图1,在步骤一,提供衬底基板,并在衬底基板上形成掩膜结构材料层。举例来说,在一些实施例中,提供衬底基板100,衬底基板100包括衬底,例如硅衬底等半导体衬底、玻璃衬底等介电衬底、印刷电路板等线路基板或其他任意类型的衬底,且本公开并不对衬底的类型进行限制。在一些实施例中,衬底基板100还包括形成在衬底上的一个或多个膜层,所述一个或多个膜层可为选自介电层、半导体层、金属层、其他类型的材料层中的一或多者。
在衬底基板100上形成掩膜结构材料层103。掩膜结构材料层103可为单层结构或多层结构。例如,掩膜结构材料层103为双层结构,且可包括第一掩膜材料层101和第二掩膜材料层102。例如,形成掩膜结构材料层103包括在衬底基板100的一侧形成第一掩膜材料层101,接着在第一掩膜材料层101的远离衬底基板100的一侧形成第二掩膜材料层102。应理解,在衬底基板100包括衬底以及形成于所述衬底上的一个或多个膜层的实施例中,掩膜结构材料层103形成在所述一个或多个膜层的远离所述衬底的一侧;或者,在一些实施例中,衬底基板100可仅包括衬底,且掩膜结构材料层103直接形成在所述衬底上。
在一些实施例中,第一掩膜材料层101和第二掩膜材料层102包括不同的材料;举例来说,第一掩膜材料层101和第二掩膜材料层102包括不同类型的光刻胶材料,例如,二者之一是正性光刻胶,二者之另一是负性光刻胶。例如,第一掩膜材料层101包括负性光刻胶,第二掩膜材料层102包括正性光刻胶。或者,第一掩膜材料层101和第二掩膜材料层102可均包括正性光刻胶,但两者的光敏性不同,例如,第一掩膜材料层101的光敏性高于第二掩膜材料层102的光敏性。在另一些实施例中,第一掩膜材料层101和第二掩膜材料层102中的一或两者可包括除光刻胶以外的其他材料,例如,介电材料、金属材料等;本公开并不对第一掩膜材料层101和第二掩膜材料层102的材料进行限制,只要两种材料在后续的图案化工艺中具有不同的移除选择比,且可形成图4所示的底切结构即可。
在一些实施例中,第一掩膜材料层101具有第一厚度11,第二掩膜材料层102具有第二厚度12,第一厚度11和第二厚度12可彼此相同或不同。例如,第二厚度12可大于第一厚度11。在一些示例中,第一厚度11的范围可为约0.5μm至1μm;第二厚度12的范围可为约3μm至8μm,或大于8μm,例如8-11μm,且可大于11μm,但本公开并不以此为限。第一掩膜材料层101和第二掩膜材料层102的厚度可根据后续欲形成的图案化的材料层的相关尺寸来设置。应理解,在本文中,各种材料层的厚度是指在垂直于材料层的延伸方向的方向上的厚度。例如,第一掩膜材料层101和第二掩膜材料层102均沿平行于衬底基板100的主表面的方向(例如,包括第一方向7的水平方向)延伸,且第一厚度11和第二厚度12是指其在垂直于衬底基板主表面的方向(例如,第二方向8)上的厚度。
参考图1、图3和图4,在一些实施例中,对掩膜结构材料层103进行图案化工艺,以形成初始掩膜结构1031。所述图案化工艺可包括以下工艺:在步骤三,移除第二掩膜材料层的一部分,以形成第二掩膜层;如图1和图3所示,移除第二掩膜材料层102的部分,以形成第二掩膜层1021,并暴露出第一掩膜层的远离衬底基板100的部分表面;接着,在步骤四,移除第一掩膜材料层的部分,以形成第一掩膜层;如图3和图4所示,移除第一掩膜材料层101的部分,以形成第一掩膜层1011,并在第一掩膜层1011的侧边形成初始底切结构105。初始底切结构105在平行于衬底基板100的主表面的方向(例如,第一方向7)上位于第一掩膜层1011的侧边,且在垂直于衬底基板100的主表面的方向(例如,第二方向8)上位于衬底基板100和第二掩膜层1021之间。在本文中,“底切”是指下方材料在平行于衬底基板主表面的方向上自上方材料凹入而形成的侧向凹槽(lateral recess)。也就是说,在平行于衬底基板100主表面的方向上,第一掩膜层1011自第二掩膜层1021的边缘侧向凹入;换言之,第二掩膜层1021侧向延伸超出第一掩膜层1011的边缘。
举例来说,第二掩膜层1021包括彼此连接的主体部20和屋檐部21,主体部20位于第一掩膜层1011上,且与第一掩膜层1011的远离衬底基板100一侧的表面接触(例如,直接接触);屋檐部21在平行于衬底基板100的主表面的方向上位于主体部20的一或多侧,横向超出第一掩膜层1011的边缘而悬于衬底基板100上方;即,初始底切结构105位于第二掩膜层1021的屋檐部21和衬底基板100之间。初始底切结构105具有初始底切宽度14和初始底切高度13;初始底切宽度14是在平行于衬底基板主表面的方向(例如,第一方向7,该方向可称为初始底切结构105的宽度方向)上的宽度,且大致等于屋檐部21在所述方向上的宽度;例如,初始底切结构105的宽度方向可垂直于第一掩膜层1011的边缘或侧壁的延伸方向(例如,垂直于图中纸面的方向),或者,初始底切结构105的宽度方向与屋檐部21延伸超出第一掩膜层边缘的方向相同;初始底切高度13是在垂直于衬底基板主表面的方向(例如,第二方向8)上的高度,即屋檐部21的靠近衬底基板的表面与衬底基板100的面对掩膜结构的主表面在第二方向8上的距离。初始底切结构105的初始底切高度13大致等于第一掩膜层1011的第一厚度11。例如,初始底切结构105的初始底切高度13的范围约为0.5μm至1μm,初始底切宽度14的范围约为1μm至3μm,但本公开并不以此为限。
在一些实施例中,第一掩膜材料层101和第二掩膜材料层102分别包括负性光刻胶材料和正性光刻胶材料,且上述对掩膜结构材料层103的图案化工艺包括对光刻胶材料进行光刻工艺,例如可包括以下步骤:如图2所示,在步骤二,对第二掩膜材料层102进行曝光工艺;例如,在第二掩膜材料层102的远离衬底基板100的一侧放置光掩膜版50,所述光掩膜版50具有与后续形成的掩膜结构对应的图案,且具有一个或多个开口;曝光工艺包括使光55穿过光掩膜版50的开口照射到第二掩膜材料层102上,即,第二掩膜材料层102的未被光掩膜版50覆盖的裸露部分1020(即,位于与所述开口对应的位置处的部分)被曝光;应注意,曝光工艺仅对第二掩膜材料层102的裸露部分1020进行曝光,而第一掩膜材料层101不会被曝光。举例来说,在曝光工艺中,可根据第一掩膜材料层101和第二掩膜材料层102的厚度来设置光刻工艺的相关参数;例如,可设置光刻工艺的聚焦深度(depth of focus;DOF),使得第二掩膜材料层102的裸露部分1020全部位于聚焦深度范围内,而第一掩膜材料层101均位于所述聚焦深度范围以外,从而使得第二掩膜材料层102的裸露部分1020可被曝光,而第一掩膜材料层101不会被曝光。接着,参考图2至图4,对掩膜结构材料层进行显影工艺,所述显影工艺包括对掩膜结构材料层施加显影液,所述显影液移除第二掩膜材料层102(即,正性光刻胶材料)的被曝光的裸露部分1020,且第二掩膜材料层102的未被曝光的部分余留下来作为第二掩膜层1021;在移除第二掩膜材料层102的裸露部分1020之后,显影液继续移除第一掩膜材料层101(即,负性光刻胶材料)的部分,从而形成第一掩膜层1011和初始底切结构105。在一些实施例中,可通过控制所施加的显影液的量以及显影时间来控制第一掩膜材料层101的移除量,从而控制初始底切结构105的尺寸(例如,宽度)以及第二掩膜层1021的屋檐部21的尺寸(例如,宽度),使得初始底切结构105和屋檐部21达到预定尺寸。在一些实施例中,可根据后续所形成的膜层的尺寸特征(例如,厚度、线宽、间距等)来设置初始底切结构105和屋檐部21的相关尺寸。
掩膜结构材料层103的上述图案化工艺仅为例示说明,且本公开并不以此为限。在另一些实施例中,例如,在第一掩膜材料层101和第二掩膜材料层102包括光敏性不同的正性光刻胶时,所述图案化工艺还包括在形成第二掩膜材料层102之前对第一掩膜材料层101进行曝光工艺。在又一些实施例中,例如,在第一掩膜材料层101包括介电材料或金属材料等非光刻胶材料,且第二掩膜材料层102包括光刻胶材料时,显影工艺仅在图3的步骤中移除第二掩膜材料层102的部分,且在图3至图4的步骤中,第一掩膜材料层101的一部分可通过刻蚀工艺来移除;所述刻蚀工艺例如包括湿法刻蚀工艺。
在一些实施例中,在步骤五,对第二掩膜层进行坍塌处理,使得第二掩膜层的屋檐部朝向衬底基板坍塌。例如,参考图4和图5,对第二掩膜层1021进行坍塌处理,使得第二掩膜层1021的屋檐部21朝向衬底基板100坍塌,并形成坍塌的第二掩膜层1021;坍塌的第二掩膜层1021和第一掩膜层1011共同构成掩膜结构1032。在一些实施例中,所述坍塌处理可包括对第二掩膜层1021进行烘烤工艺或物理轰击,从而使得第二掩膜层1021的屋檐部发生形变而坍塌。例如,烘烤工艺可在约80℃至160℃的温度下进行,烘烤工艺使得第二掩膜层1021软化,从而使得悬于衬底基板100上方的屋檐部21朝向衬底基板100坍塌;烘烤工艺的温度可根据第二掩膜层1021的材料而进行设定和调整。例如,可利用等离子体对第二掩膜层1021的屋檐部21进行物理轰击,从而向屋檐部21施加作用力,使得屋檐部21朝向衬底基板100坍塌。
参考图5,在坍塌处理之后,坍塌的第二掩膜层1021的屋檐部21朝向衬底基板100倾斜,屋檐部21随着远离主体部20而更靠近衬底基板100;即,屋檐部21的远离主体部20的端部相对于主体部20更靠近衬底基板100;例如,屋檐部21的所述端部可抵靠(例如,接触)衬底基板100的主表面。在一些实施例中,坍塌的第二掩膜层1021的屋檐部21与第一掩膜层1011和衬底基板100围合形成镂空结构1051,所述镂空结构1051为图4所示的初始底切结构105被空间压缩之后而形成的。例如,镂空结构1051由衬底基板100的面对掩膜结构1032的部分表面、第一掩膜层1011的侧壁以及坍塌的第二掩膜层1021的屋檐部21的靠近衬底基板100一侧的表面围合形成。在一些实施例中,镂空结构1051在平行于衬底基板100主表面的至少一个方向(例如,第一方向7)上封闭在被第一掩膜层1011和第二掩膜层1021的屋檐部21之间;即,镂空结构1051在所述至少一个方向上不与掩膜结构1032以外的空间连通。应注意,此处的“封闭”仅表示在该方向上的封闭,而并不表示镂空结构1051整体处于封闭的状态。在一些实施例中,镂空结构1051在平行于衬底基板100主表面的其他方向(例如,垂直于第一方向7的方向,即,垂直于纸面的方向)上可与掩膜结构1032以外的空间连通。在一些实施例中,保持镂空结构1051与外部空间连通可使得镂空结构1051中的气压与环境气压相同,从而有利于保证坍塌的第二掩膜层1021的屋檐部21的结构稳定性。
镂空结构1051由衬底基板100的面对掩膜结构1032的表面、第一掩膜层1011的侧壁以及坍塌的第二掩膜层1021的屋檐部21的靠近衬底基板100的第二下表面52界定。屋檐部21的第二下表面52随着在第一方向7上远离第一掩膜层1011而更靠近衬底基板100;镂空结构1051的高度(即,屋檐部21的第二下表面52与衬底基板100之间在垂直于衬底基板主表面的方向上的距离)随着镂空结构1051在第一方向7上远离第一掩膜层1011而逐渐减小。例如,镂空结构1051在第一方向7上具有彼此相对的两个端部,其中靠近第一掩膜层1011一侧的端部的高度大致等于或略小于第一掩膜层1011的第一厚度11,而远离第一掩膜层1011一侧的端部的高度可趋近于零。在一些实施例中,镂空结构1051在平行于衬底基板主表面的第一方向7上的镂空宽度24小于初始底切结构105在第一方向7上的初始底切宽度14(图4)。
在一些实施例中,在坍塌的第二掩膜层1021的屋檐部21与衬底基板100之间形成附加底切结构108;例如,附加底切结构108位于屋檐部21的屋檐侧壁25与衬底基板100的主表面之间;为便于描述,图中添加虚线以示出附加底切结构108的区域,即图中所示的三角区域。附加底切结构108又可被称为倒角结构。
在一些实施例中,坍塌的第二掩膜层1021的屋檐部21的屋檐侧壁25远离主体部20且朝向衬底基板100的主表面倾斜;例如,屋檐侧壁25与衬底基板100的主表面之间具有第二夹角3。第二夹角3小于90度,例如在30°至70°的范围内,但本公开并不以此为限。第二夹角3即为附加底切结构108的底角。
举例来说,如图3和图4所示,在坍塌处理之前,屋檐部21的屋檐侧壁25的延伸方向与平行于衬底基板100的主表面的水平方向(例如,第一方向7)之间具有第一夹角2;第一夹角2可大致等于90度,但也可小于90度或略大于90度。在坍塌之后,屋檐部21的屋檐侧壁25的延伸方向与平行于衬底基板100的主表面的水平方向(例如,第一方向7)之间的第二夹角3小于坍塌前的所述第一夹角2。
参考图4和图5,如图4所示,在所述坍塌处理之前,第二掩膜层1021在垂直于衬底基板主表面的第二方向8上相对的两个表面均大致平行的沿平行于衬底基板主表面的方向(例如,第一方向7)延伸。如图5所示,在所述坍塌处理之后,坍塌的第二掩膜层1021的主体部20具有彼此相对的第一下表面51和第一上表面61,屋檐部21具有彼此相对的第二下表面52和第二上表面62。第一下表面51和第二下表面52为坍塌的第二掩膜层1021的靠近衬底基板100一侧的表面,且第一上表面61和第二上表面62为坍塌的第二掩膜层1021的远离衬底基板100一侧的表面。在一些实施例中,主体部20的第一下表面51和第一上表面61可彼此大致平行的沿平行于衬底基板100的主表面的方向延伸,但本公开并不以此为限;例如,主体部20的第一下表面51和第一上表面61(例如,其靠近屋檐部21的部分)也可稍微朝向衬底基板100倾斜。屋檐部21的第二下表面52和第二上表面62的延伸方向不与衬底基板100的主表面平行或垂直,且分别自第一下表面51和第一上表面61朝向衬底基板100倾斜;即,第二下表面52和第二上表面62可分别随着远离第一下表面51和第一上表面61而靠近衬底基板100。屋檐部21的第二下表面52和第二上表面62可彼此大致平行,或者也可不平行。在一些实施例中,从截面图来看,屋檐部21的第二下表面52和第二上表面62可大致呈直线;在另一些示例中,屋檐部21的第二下表面52和第二上表面62中的一或两者可呈弧形。
参考图5,坍塌的第二掩膜层1021的屋檐部21具有第一檐角71和第二檐角72;第一檐角71为屋檐部21的靠近衬底基板100的角(corner),且第二檐角72为屋檐部21的远离衬底基板100的角。第一檐角71由屋檐部21的靠近衬底基板100一侧的第二下表面52与屋檐侧壁25相交而形成;第二檐角72由屋檐部21的远离衬底基板100一侧的第二上表面62与屋檐侧壁25相交而形成。在一些实施例中,第一檐角71和第二檐角72在平行于衬底基板100主表面的方向(例如,第一方向7)上横向偏移开,即,第一檐角71和第二檐角72在垂直于衬底基板100主表面的方向上彼此不对齐。在平行于衬底基板100主表面的方向(例如,第一方向7)上,第二檐角72距坍塌的第二掩膜层1021的主体部20或第一掩膜层1011的距离大于第一檐角71距坍塌的第二掩膜层1021的主体部20或第一掩膜层1011的距离。在一些实施例中,第一檐角71抵靠衬底基板100,例如与衬底基板100的主表面接触;即,第一檐角71可与第一掩膜层1011的接触衬底基板100的表面共面(coplanar);第一檐角71与第一掩膜层1011在平行于衬底基板100主表面的方向(例如,第一方向7)上间隔开,例如,被镂空结构1051间隔开。第二檐角72在第一方向7上位于第一檐角71的远离第一掩膜层1011和主体部20的一侧。
在一些实施例中,屋檐部21在远离主体部20的一侧具有端部1023,所述端部1023在第一方向7上延伸超出第一檐角71,例如,超出第一檐角71的与衬底基板100的接触界面;附加底切结构108位于屋檐部21的端部1023与衬底基板100之间,所述端部1023在衬底基板100主表面上的正投影与附加底切结构108在衬底基板100主表面上的正投影重合。
在一些实施例中,附加底切结构108具有附加底切宽度34和附加底切高度33,所述附加底切宽度34为在平行于衬底基板100主表面的方向(例如,第一方向7,该方向可被称为附加底切结构108的宽度方向)上的宽度,且大致等于第一檐角71和第二檐角72在第一方向7上的距离;例如,附加底切结构108的宽度方向可与初始底切结构105的宽度方向相同;所述附加底切高度33为在垂直于衬底基板100主表面的方向(例如,第二方向8)上的高度,且大致等于第二檐角72在第二方向8上距衬底基板100主表面的距离。例如,附加底切结构108的附加底切高度33可大于初始底切结构105的初始底切高度13,但本公开并不以此为限。附加底切结构108的附加底切高度33可基于后续欲图案化的材料层的目标厚度调整,且也可小于或等于初始底切结构105的初始底切高度13。
在一些实施例中,附加底切结构108的尺寸(例如,附加底切宽度34、附加底切高度33等)与第二掩膜层的厚度及其屋檐侧壁25的倾斜角度(即,第二夹角3)有关,且屋檐侧壁25的倾斜角度可与初始底切结构105的初始底切宽度14和初始底切高度13有关。因此,可通过调整和控制第一掩膜材料层的厚度、第二掩膜材料层的厚度以及第二掩膜层下方第一掩膜材料层的移除量来调整和控制附加底切结构108的尺寸,且附加底切结构108的尺寸可基于后续欲形成的材料层的图案尺寸来设定。在一些实施例中,附加底切结构108的尺寸主要与第二掩膜层的厚度有关,且可主要通过调整第二掩膜层的厚度来调整。应理解,坍塌的第二掩膜层1021的厚度实质上等于第二掩膜材料层102的第二厚度12。屋檐侧壁25与衬底基板100的主表面之间的第二夹角3又可被称为附加底切结构的底角。
在一些实施例中,如图5所示,坍塌的屋檐部21的屋檐侧壁25可为直的,即,屋檐侧壁25沿单一的方向延伸。在另一些实施例中,如图5的放大图所示,屋檐侧壁25可包括沿不同方向延伸的多个部分,且屋檐侧壁25的所述多个部分越靠近第二上表面62则斜率越小,即与水平方向(例如,第一方向7)的夹角越小;例如,屋檐侧壁25可包括靠近衬底基板100的底部部分251以及远离衬底基板100的顶部部分252,底部部分251和顶部部分252分别与第二下表面52和第二上表面62连接且可彼此连接。屋檐侧壁25的底部部分251和顶部部分252的延伸方向不同,且均朝向衬底基板100倾斜,但两者的倾斜程度不同,即,斜率不同;例如,顶部部分252的斜率小于底部部分251的斜率;换句话说,屋檐侧壁25的底部部分251的延伸方向与衬底基板100的主表面的延伸方向(例如,第一方向7)之间具有第二夹角3,而屋檐侧壁25的顶部部分252的延伸方向与衬底基板100的主表面的延伸方向(例如,第一方向7)之间具有第三夹角4,且第三夹角4小于第二夹角3。在图5中,将屋檐侧壁25的各个部分均示出为直的斜线,此仅为例示说明,且本公开并不以此为限。在替代实施例中,屋檐侧壁25也可呈弧形,且屋檐侧壁25的斜率随着越靠近第二上表面62而越小。在一些实施例中,通过上述设置可增加附加底切结构108的横向尺寸,且有利于后续在衬底基板和掩膜结构上形成不连续的材料层。
在一些实施例中,在对坍塌的第二掩膜层1021进行塌陷处理时,第一掩膜层1011的靠近屋檐部21的部分可能因受到坍塌的第二掩膜层1021的应力而变形;例如,如图5所示,第一掩膜层1011的靠近屋檐部21的侧壁(即,暴露于镂空结构1051的侧壁)可能呈弧形,且在平行于衬底基板100主表面的方向上远离镂空结构1051而朝向第一掩膜层1011凹入。然而,本公开并不以此为限。在替代实施例中,第一掩膜层1011的侧壁也可为直的,即,大致垂直于衬底基板100的主表面。
在一些实施例中,在步骤六,在衬底基板和掩膜结构上形成材料层;例如,参考图5和图6,在衬底基板100和掩膜结构1032上形成材料层112,材料层112例如包括形成在衬底基板100上的第一部分1121以及形成在掩膜结构1032上的第二部分1122。材料层112的第一部分1121和第二部分1122彼此分隔开;即,材料层112是不连续的膜层。举例来说,第一部分1121形成在衬底基板100的未被掩膜结构1032覆盖的表面上且位于附加底切结构108的远离掩膜结构1032的一侧;第二部分1122形成在掩膜结构1032的远离衬底基板100一侧的表面上。例如,屋檐侧壁25的至少部分和附加底切结构108所在区域的至少部分中可没有形成材料层112。例如,材料层112可完全不形成在坍塌的第二掩膜层1021的屋檐侧壁25上,且完全不形成在附加底切结构108所在区域中。如此一来,可使得材料层112的第一部分1121和第二部分1122完全断开,从而有利于该材料层的图案化。
材料层112可包括任意合适的材料,例如金属材料、介电材料、半导体材料等,且本公开并不对材料层112的类型进行限制。
参考图6,在一些实施例中,可使用蒸镀工艺来形成材料层112;例如,在所述蒸镀工艺中,通过对蒸镀源90中的蒸镀材料进行加热,使得蒸镀材料蒸发而产生气态粒子,所述蒸镀粒子射向欲镀膜基板(即,形成有掩膜结构的衬底基板),并凝结形成材料层112。蒸镀粒子具有方向性,且以一定的角度射向欲镀膜基板。图6以箭头91示意性的示出蒸镀粒子的移动路径。在一些实施例中,将蒸镀工艺的蒸发角度92设定在合适的范围内。在本文中,蒸发角度是指蒸镀粒子的粒子束与欲镀膜基板之间的夹角,例如是粒子束与平行于衬底基板100主表面的方向(例如,包括第一方向7的水平方向)之间的夹角。应理解,蒸发角度是指粒子束与水平方向的两个互为互补角的夹角中较小的一个夹角。
举例来说,所述蒸镀工艺的蒸发角度92需大于等于附加底切结构108的底角(即,屋檐部的屋檐侧壁25与衬底基板100的第二夹角3)。在一些示例中,蒸发角度92可大于75度。通过将蒸镀工艺的蒸发角度设置在上述范围内,可有利于将材料层112形成为彼此断开的两个部分,也可利于将材料层112的第一部分1121形成为具有预期的尺寸。
应理解,为便于描述,图中将蒸镀源90示出在欲镀膜基板上方,但在实际工艺中,蒸镀源90可位于欲镀膜基板下方,且将欲镀膜基板翻转朝向蒸镀源90,即,将衬底基板100的形成有掩膜结构的一侧面向蒸镀源,且蒸镀材料的粒子由下向上入射至欲镀膜基板的表面。
上文以蒸镀工艺为例描述了材料层112的形成方法,但本公开并不以此为限。在一些实施例中,材料层112也可使用其他类型的沉积工艺来形成,且本公开并不对材料层112的形成工艺进行限制,只要该工艺可将材料层112形成为彼此断开的第一部分1121和第二部分1122即可。
在一些实施例中,在步骤七,对材料层进行图案化工艺,以形成具有目标图案的图案化的材料层;参考图6和图7,对材料层112进行图案化工艺,以形成具有目标图案的图案化的材料层1123;例如,所述图案化工艺包括:进行剥离工艺,以移除掩膜结构1032以及形成在掩膜结构1032上的材料层112的第二部分1122,余留下的第一部分1121形成图案化的材料层1123。图案化的材料层1123具有材料厚度83。
图案化的材料层1123的材料厚度83小于掩膜结构1032中坍塌的第二掩膜层1021的屋檐部21的附加底切高度33;可通过调整第二掩膜材料层的厚度来调整屋檐部21的附加底切高度33,且可通过屋檐部21的附加底切高度33来调整图案化的材料层1123的可形成厚度(即,厚度上限)。在本公开的实施例中,由于对第二掩膜层进行了坍塌处理,提高了所形成的掩膜结构的结构稳定性,从而使得掩膜结构及其附加底切结构具有稳定的图案和尺寸;掩膜结构的所述结构稳定性可大致不受第二掩膜层的厚度的影响,即使在第二掩膜层具有较大的厚度时,掩膜结构也具有较高的结构稳定性。
如此一来,可容易的通过控制第二掩膜层的厚度来调整图案化的材料层的可形成厚度,图案化的材料层的厚度范围可较大;例如可形成具有较小厚度的图案化的材料层,也可形成具有较大厚度的图案化的材料层。也就是说,相较于传统的包括剥离工艺的图案化方法,本公开实施例的图案化方法的应用灵活度更高,可应用至较薄材料层的图案化,且也可应用至较厚材料层的图案化。而且,可仅通过调整第二掩膜材料层的厚度便实现不同厚度的材料层的图案化;当然,在调整第二掩膜材料层厚度的基础上,还可进一步通过调整第二掩膜层的屋檐部的倾斜程度等来调整欲图案化的材料层的可形成厚度。
举例来说,传统的不包括坍塌处理的使用剥离工艺的图案化工艺通常应用于厚度在2μm以下的材料层的图案化;而本公开实施例的图案化方法不仅可应用至厚度在2μm以下的材料层的图案化,也可应用至厚度在2μm以上(例如,厚度范围为大于2μm、2μm至10μm、3μm至10μm或者甚至大于10μm)的材料层的图案化。
在一些实施例中,坍塌的第二掩膜层1021的屋檐部21的附加底切高度33可大于第一掩膜层1011的厚度,第一掩膜层1011的厚度大致等于第一掩膜材料层101的第一厚度11;例如,图案化的材料层1123的材料厚度83也可大于第一掩膜层1011的厚度,但本公开并不以此为限。在本公开的图案化方法应用至较小厚度的材料层的图案化时,图案化的材料层1123的材料厚度83也可小于或等于第一掩膜层1011的厚度。
在一些实施例中,图案化的材料层1123在平行于衬底基板100的主表面的方向上的尺寸84(或可称为横向尺寸)可通过控制和调整掩膜结构1032的整体横向尺寸以及附加底切结构108的附加底切宽度34来控制和调整。尺寸84例如可为图案化的材料层1123的宽度(或线宽)、长度等。在一些实施例中,附加底切结构108的附加底切宽度34可控制在第二掩膜材料层102的第二厚度12的30%以内,但本公开并不以此为限。在一些实施例中,图案化的材料层1123的尺寸84也可还通过控制蒸镀工艺的蒸发角度来控制和调整。
在一些实施例中,通过掩膜结构1032的上述设置,使得可有效控制图案化的材料层1123的横向尺寸。例如,本公开的图案化工艺不仅可应用至形成具有较大横向尺寸(例如,10μm以上)的图案,且还可应用至形成具有较小横向尺寸(例如,1μm以下)的图案。在一些实施例中,可仅通过调整第二掩膜材料层的厚度来调整附加底切结构的尺寸,进而调整图案化的材料层的可形成厚度及其横向尺寸。
在本公开的实施例的图案化方法中,在使用双层掩膜层形成初始底切结构之后,对第二掩膜层进行坍塌处理,从而形成具有附加底切结构的掩膜结构,且所形成的掩膜结构具有较高的结构稳定性,从而使得在形成后续材料层的过程中,所述掩膜结构具有稳定的图案和尺寸,进而可较好的控制所述材料层的图案和尺寸,提高图案化的材料层的图案精度。另一方面,可容易的通过(例如,仅通过)控制和调整掩膜层(例如,光刻胶)的厚度来控制和调整图案化的材料层的可形成厚度及其横向尺寸,从而实现不同厚度和横向尺寸的材料层的形成。本公开实施例的图案化方法可提高图案化的材料层可形成的厚度上限及其横向尺寸精度;例如,本公开实施例的图案化方法可应用至较厚(例如,厚度在2μm至10μm或以上)的材料层的图案化,且可用于形成具有较小横向尺寸(例如,横向尺寸在1μm以下)的图案。
本公开实施例的图案化方法可应用至各种器件(例如,半导体结构或器件)的制造工艺。例如,本公开提供一种半导体结构的制造方法,包括在一个或多个工艺步骤中使用本公开实施例上述的图案化方法在衬底基板上形成半导体结构的一个或多个构件,且所述一个或多个构件各自包括具有目标图案的图案化的材料层。例如,在所述半导体结构的制造方法中,每个图案化的材料层均可采用上述步骤一至步骤七来形成。
有以下几点需要说明:
(1)本公开实施例附图中,只涉及到与本公开实施例涉及到的结构,其他结构可参考通常设计。
(2)在不冲突的情况下,本公开同一实施例及不同实施例中的特征可以相互组合。
以上,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。
Claims (20)
1.一种图案化方法,其特征在于,包括:
提供衬底基板;
在所述衬底基板上形成第一掩膜材料层;
在所述第一掩膜材料层的远离所述衬底基板的一侧形成第二掩膜材料层;
移除所述第二掩膜材料层的一部分,以形成第二掩膜层,并暴露出所述第一掩膜材料层的部分表面;
移除所述第一掩膜材料层的一部分,以形成第一掩膜层,并在所述第一掩膜层的侧边形成初始底切结构,其中所述第二掩膜层在平行于所述衬底基板的主表面的方向上延伸超出所述第一掩膜层的边缘的部分形成屋檐部,所述初始底切结构在垂直于所述衬底基板的主表面的方向上位于所述第二掩膜层的所述屋檐部与所述衬底基板之间;
对所述第二掩膜层进行坍塌处理,使得所述第二掩膜层的所述屋檐部朝向所述衬底基板坍塌,所述第一掩膜层和坍塌的所述第二掩膜层构成掩膜结构,所述掩膜结构暴露出所述衬底基板的一部分;
在所述衬底基板的所述一部分和所述掩膜结构上形成材料层;以及
进行剥离工艺,移除所述掩膜结构以及所述材料层的位于所述掩膜结构上的部分,并形成具有目标图案的图案化的材料层。
2.根据权利要求1所述的图案化方法,其特征在于,在对所述第二掩膜层进行所述坍塌处理后,在坍塌的所述第二掩膜层的所述屋檐部的屋檐侧壁与所述衬底基板之间形成附加底切结构。
3.根据权利要求1所述的图案化方法,其特征在于,对所述第二掩膜层进行所述坍塌处理包括对所述屋檐部进行烘烤工艺或物理轰击。
4.根据权利要求1所述的图案化方法,其特征在于,在所述第二掩膜层的所述屋檐部坍塌后,所述初始底切结构被空间压缩而形成被所述屋檐部、所述第一掩膜层和所述衬底基板围合的镂空结构,且所述镂空结构在垂直于所述衬底基板的主表面的方向上的高度随着远离所述第一掩膜层而逐渐减小。
5.根据权利要求1所述的图案化方法,其特征在于,在所述掩膜结构中,坍塌的所述第二掩膜层包括主体部和所述屋檐部,所述主体部与所述第一掩膜层接触,所述屋檐部随着远离所述主体部而逐渐靠近所述衬底基板。
6.根据权利要求5所述的图案化方法,其特征在于,所述屋檐部的端部与所述衬底基板接触。
7.根据权利要求1所述的图案化方法,其特征在于,
在对所述第二掩膜层进行所述坍塌处理之前,所述屋檐部的屋檐侧壁的延伸方向与平行于所述衬底基板的所述主表面的水平方向具有第一夹角;
在所述第二掩膜层的所述屋檐部坍塌之后,所述屋檐部的屋檐侧壁的延伸方向与所述水平方向具有第二夹角;以及
所述第二夹角小于所述第一夹角。
8.根据权利要求7所述的图案化方法,其特征在于,所述第二夹角小于90度。
9.根据权利要求7或8所述的图案化方法,其特征在于,所述材料层通过蒸镀工艺形成,且所述蒸镀工艺的蒸发角度大于所述第二夹角。
10.根据权利要求9所述的图案化方法,其特征在于,所述蒸发角度大于75度。
11.根据权利要求1-8中任一项所述的图案化方法,其特征在于,在所述掩膜结构中,坍塌的所述第二掩膜层的所述屋檐部的屋檐侧壁包括靠近所述衬底基板的底部部分以及远离所述衬底基板的顶部部分,所述底部部分和所述顶部部分的延伸方向不同,且所述顶部部分的斜率小于所述底部部分的斜率。
12.根据权利要求2所述的图案化方法,其特征在于,所述附加底切结构的附加底切高度大于所述图案化的材料层的材料厚度。
13.根据权利要求12所述的图案化方法,其特征在于,所述附加底切结构的所述附加底切高度大于所述初始底切结构的初始底切高度。
14.根据权利要求12或13所述的图案化方法,其特征在于,所述图案化的材料层的材料厚度大于所述第一掩膜层的第一厚度。
15.根据权利要求2所述的图案化方法,其特征在于,所述附加底切结构的附加底切宽度在所述第二掩膜材料层的第二厚度的30%以内。
16.根据权利要求1-8、12、13、15中任一项所述的图案化方法,其特征在于,所述材料层的材料厚度大于2μm。
17.根据权利要求1-8、12、13、15中任一项所述的图案化方法,其特征在于,所述第二掩膜材料层包括第一光刻胶材料,且移除所述第二掩膜材料层的一部分和所述第一掩膜材料层的一部分包括:
对所述第二掩膜材料层的所述一部分进行曝光工艺;以及
进行显影工艺,以至少移除所述第二掩膜材料层的所述一部分。
18.根据权利要求17所述的图案化方法,其特征在于,所述第一掩膜材料层包括第二光刻胶材料,且所述显影工艺还移除所述第一掩膜材料层的所述一部分。
19.根据权利要求17所述的图案化方法,其特征在于,所述第一掩膜材料层包括介电材料或金属材料,且移除所述第一掩膜材料层的所述一部分包括在进行所述显影工艺后,对所述第一掩膜材料层进行刻蚀工艺。
20.一种半导体结构的制造方法,其特征在于,包括在一个或多个工艺步骤中使用如权利要求1-19中任一项所述的图案化方法在所述衬底基板上形成所述半导体结构的一个或多个构件,且所述一个或多个构件各自包括具有目标图案的图案化的材料层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310670869.6A CN116403889B (zh) | 2023-06-08 | 2023-06-08 | 图案化方法和半导体结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310670869.6A CN116403889B (zh) | 2023-06-08 | 2023-06-08 | 图案化方法和半导体结构的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116403889A true CN116403889A (zh) | 2023-07-07 |
CN116403889B CN116403889B (zh) | 2023-10-31 |
Family
ID=87007968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310670869.6A Active CN116403889B (zh) | 2023-06-08 | 2023-06-08 | 图案化方法和半导体结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116403889B (zh) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4497684A (en) * | 1983-02-22 | 1985-02-05 | Amdahl Corporation | Lift-off process for depositing metal on a substrate |
US4687541A (en) * | 1986-09-22 | 1987-08-18 | Rockwell International Corporation | Dual deposition single level lift-off process |
US4771017A (en) * | 1987-06-23 | 1988-09-13 | Spire Corporation | Patterning process |
JPH07176501A (ja) * | 1993-12-17 | 1995-07-14 | Nippondenso Co Ltd | 半導体装置の製造方法 |
JPH10261208A (ja) * | 1997-03-18 | 1998-09-29 | Fujitsu Ltd | 磁気抵抗効果型ヘッドの製造方法 |
US6582889B1 (en) * | 1999-08-26 | 2003-06-24 | Tdk Corporation | Method for forming resist pattern and manufacturing method of thin-film element |
US20050230348A1 (en) * | 2004-04-14 | 2005-10-20 | Nec Lcd Technologies, Ltd. | Method for forming organic mask and method for forming pattern using said organic mask |
US20060154412A1 (en) * | 2005-01-12 | 2006-07-13 | International Business Machines Corporation | Method for Post Lithographic Critical Dimension Shrinking Using Thermal Reflow Process |
US20090111061A1 (en) * | 2007-10-30 | 2009-04-30 | Frank Hin Fai Chau | Methods of Minimizing Etch Undercut and Providing Clean Metal Liftoff |
CN106711017A (zh) * | 2015-07-20 | 2017-05-24 | 潍坊星泰克微电子材料有限公司 | 利用光刻胶沉积金属构形的方法 |
US20170205706A1 (en) * | 2014-07-07 | 2017-07-20 | Planxwell Ltd. | A Suspended Structure Made of Inorganic Materials and a Method for Manufacturing Same |
CN112650026A (zh) * | 2020-03-06 | 2021-04-13 | 腾讯科技(深圳)有限公司 | 基于单种光刻胶的多层胶膜、其图形化方法及其剥离方法 |
CN113678230A (zh) * | 2019-04-26 | 2021-11-19 | 三菱电机株式会社 | 半导体装置的制造方法 |
CN114268289A (zh) * | 2021-12-07 | 2022-04-01 | 张家港声芯电子科技有限公司 | 使用双层负胶做掩膜进行金属薄膜剥离的方法 |
-
2023
- 2023-06-08 CN CN202310670869.6A patent/CN116403889B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4497684A (en) * | 1983-02-22 | 1985-02-05 | Amdahl Corporation | Lift-off process for depositing metal on a substrate |
US4687541A (en) * | 1986-09-22 | 1987-08-18 | Rockwell International Corporation | Dual deposition single level lift-off process |
US4771017A (en) * | 1987-06-23 | 1988-09-13 | Spire Corporation | Patterning process |
JPH07176501A (ja) * | 1993-12-17 | 1995-07-14 | Nippondenso Co Ltd | 半導体装置の製造方法 |
JPH10261208A (ja) * | 1997-03-18 | 1998-09-29 | Fujitsu Ltd | 磁気抵抗効果型ヘッドの製造方法 |
US6582889B1 (en) * | 1999-08-26 | 2003-06-24 | Tdk Corporation | Method for forming resist pattern and manufacturing method of thin-film element |
US20050230348A1 (en) * | 2004-04-14 | 2005-10-20 | Nec Lcd Technologies, Ltd. | Method for forming organic mask and method for forming pattern using said organic mask |
US20060154412A1 (en) * | 2005-01-12 | 2006-07-13 | International Business Machines Corporation | Method for Post Lithographic Critical Dimension Shrinking Using Thermal Reflow Process |
US20090111061A1 (en) * | 2007-10-30 | 2009-04-30 | Frank Hin Fai Chau | Methods of Minimizing Etch Undercut and Providing Clean Metal Liftoff |
US20170205706A1 (en) * | 2014-07-07 | 2017-07-20 | Planxwell Ltd. | A Suspended Structure Made of Inorganic Materials and a Method for Manufacturing Same |
CN106711017A (zh) * | 2015-07-20 | 2017-05-24 | 潍坊星泰克微电子材料有限公司 | 利用光刻胶沉积金属构形的方法 |
CN113678230A (zh) * | 2019-04-26 | 2021-11-19 | 三菱电机株式会社 | 半导体装置的制造方法 |
CN112650026A (zh) * | 2020-03-06 | 2021-04-13 | 腾讯科技(深圳)有限公司 | 基于单种光刻胶的多层胶膜、其图形化方法及其剥离方法 |
CN114268289A (zh) * | 2021-12-07 | 2022-04-01 | 张家港声芯电子科技有限公司 | 使用双层负胶做掩膜进行金属薄膜剥离的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116403889B (zh) | 2023-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100912990B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
US8795953B2 (en) | Pattern forming method and method for producing device | |
JPS6323657B2 (zh) | ||
US10373826B2 (en) | Metal interconnect structure | |
JP2013243384A (ja) | 炭素質ハードマスクによる二重露光パターニング | |
US20030228754A1 (en) | Fabrication method for semiconductor hole | |
JP2004134574A (ja) | 半導体装置の製造方法 | |
JP2000066366A (ja) | フォトマスク及びその製造方法 | |
KR20120126442A (ko) | 반도체 소자의 패턴 형성 방법 | |
KR100907898B1 (ko) | 반도체 소자 제조 방법 | |
CN116403889B (zh) | 图案化方法和半导体结构的制造方法 | |
KR20070122050A (ko) | 이중 패터닝 공정을 이용한 캐패시터 패턴 형성 방법 | |
US8084832B2 (en) | Semiconductor device | |
KR20100102422A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
KR19990045535A (ko) | 마스크 블랭크와 마스크의 제조 방법 | |
CN106610563B (zh) | 掩膜版及双重图形化法的方法 | |
JPH06244156A (ja) | パタ―ン形成法 | |
US5576124A (en) | Phase shift mask and method for fabricating the same | |
JPH06104171A (ja) | 半導体装置の製造方法 | |
US7595145B2 (en) | Method of forming pattern of semiconductor device | |
KR950000090B1 (ko) | 반도체장치의 제조방법 | |
KR100299517B1 (ko) | 반도체 소자의 제조방법 | |
KR100401517B1 (ko) | 반도체 제조용 노광 마스크의 제조방법 | |
KR100546132B1 (ko) | 반도체소자의 미세패턴 형성 방법 | |
CN114200796A (zh) | 对准标记及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |