CN116400194A - 一种晶圆级封装老化测试系统 - Google Patents

一种晶圆级封装老化测试系统 Download PDF

Info

Publication number
CN116400194A
CN116400194A CN202310272266.0A CN202310272266A CN116400194A CN 116400194 A CN116400194 A CN 116400194A CN 202310272266 A CN202310272266 A CN 202310272266A CN 116400194 A CN116400194 A CN 116400194A
Authority
CN
China
Prior art keywords
test
pcb
level package
wafer level
pcb board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310272266.0A
Other languages
English (en)
Inventor
吴铁山
宁震坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jintian Electronics Co ltd
Original Assignee
Wuxi Jintian Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jintian Electronics Co ltd filed Critical Wuxi Jintian Electronics Co ltd
Priority to CN202310272266.0A priority Critical patent/CN116400194A/zh
Publication of CN116400194A publication Critical patent/CN116400194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及一种晶圆级封装老化测试系统，包括表面焊接有未封装待测试芯片的测试PCB板，测试PCB板上设有若干金属连接电极，测试PCB板的下方设有用于对测试PCB板进行加热的加热片，测试PCB板的上方设有用于供电及信号传输的顶部PCB板，测试PCB板与顶部PCB板之间设置有与金属连接电极对应的若干测试探针，测试探针的底端与金属连接电极电接触，测试探针的顶端设置于顶部PCB板上。本发明的晶圆级封装老化测试系统测试结果偏差更小、可靠性更高。

Description

一种晶圆级封装老化测试系统
技术领域
本发明涉及一种芯片老化测试系统，尤其涉及一种晶圆级封装老化测试系统。
背景技术
芯片产品在批量生产前需要进行多种测试，以确保芯片的可靠性。其中，对芯片的老化测试用于确定其在高温工作环境下的寿命等参数。
目前，对芯片进行老化测试前，芯片和电路已经完成封装。测试时，操作人员将封装好的芯片焊接在预制的PCB电路板上，并将其整体放置在烤箱内，通过对各电极接触上电进行高温老化测试。
这种测试方案主要应用于采用传统电芯片测试方案和设备进行测试的芯片。针对第三代半导体芯片的老化测试，通过该方法对芯片进行先封装、再测试，由于测试前芯片已经完成封装，封装环节的影响直接作用在内部产品的电路主要是对产品漏电流的影响，因而其测试结果具有一定的偏差。
发明内容
为解决上述技术问题，本发明的目的是提供一种测试结果偏差更小、可靠性更高的晶圆级封装老化测试系统。
本发明的晶圆级封装老化测试系统，包括表面焊接有未封装待测试芯片的测试PCB板，测试PCB板上设有若干金属连接电极，测试PCB板的下方设有用于对测试PCB板进行加热的加热片，测试PCB板的上方设有用于供电及信号传输的顶部PCB板，所述测试PCB板与顶部PCB板之间设置有与金属连接电极对应的若干测试探针，测试探针的底端与金属连接电极电接触，测试探针的顶端设置于顶部PCB板上。
本发明的晶圆级封装老化测试系统，通过将未封装的待测试芯片直接焊接于预制有测试电路的测试PCB板上，并通过金线将测试PCB板上的金属连接电极及测试电路与待测试芯片进行连接。测试PCB板下方的加热片用于对其进行加热，测试PCB板上方的顶部PCB板及若干测试探针用于对测试电路进行供电及信号输出，以便控制电路板对电信号进行采集并进行测试。
由于待测试芯片未进行封装，因此老化测试免去了芯片封装对测试结果的影响，因此其测试结果也更为准确。
进一步的，本发明的晶圆级封装老化测试系统，所述加热片上方设置有基板，基板的表面设有与测试PCB板适配的穿孔，测试PCB板设置于该穿孔内。
基板的设置实现对测试PCB板的定位。
进一步的，本发明的晶圆级封装老化测试系统，包括多个测试PCB板，基板上设置与多个测试PCB板对应的多个穿孔。
多个测试PCB板的设置提高了测试的效率及准确度。
进一步的，本发明的晶圆级封装老化测试系统，所述加热片与测试PCB板之间设置有热陈，热陈设置于加热片与基板之间，基板通过螺栓与热陈固定，热陈的两侧分别与加热片及多个测试PCB板的底面接触。
热沉的设置提高了加热的效果和均匀度，避免由于加热不均造成的测试结果误差。
进一步的，本发明的晶圆级封装老化测试系统，所述顶部PCB板上设置有若干与测试PCB板对应的保险丝，保险丝的一端与电源连接并经顶部PCB板上的测试探针引入下方的测试PCB板上，保险丝的另一端通过顶部PCB板上的金属箔接地。
保险丝的设置实现对测试电路、待测试芯片及测试系统的整体防护。
进一步的，本发明的晶圆级封装老化测试系统，所述顶部PCB板上设置有多个保险丝安装座，保险丝的两端分别设置于其两侧的保险丝安装座上。
保险丝安装座方便了操作人员对保险丝的安装。
进一步的，本发明的晶圆级封装老化测试系统，所述顶部PCB板与基板之间设置有多块探针座，探针座固定于顶部PCB板或基板上，针座上设有用于对保险丝安装座定位的保险丝定位孔，探针座表面还设有用于对测试探针进行定位的测试探针孔。
探针座的设置方便了对测试探针的定位、顶部PCB板的安装及对保险丝的定位。
进一步的，本发明的晶圆级封装老化测试系统，所述加热片的下方设置有底部PCB板，加热片设于底部PCB板表面的矩形槽内，所述热陈通过螺栓与底部PCB板固连。
底部PCB板的设置实现了对加热片等部件的安装，同时方便了与控制电路板的连接。
进一步的，本发明的晶圆级封装老化测试系统，所述顶部PCB板的上方设置与底部PCB板固连的防护罩，防护罩的表面开设多个用于操作保险丝的穿孔。
防护罩的设置实现了对保险丝、测试PCB板等各部件进行防护。
进一步的，本发明的晶圆级封装老化测试系统，所述底部PCB板的一侧设置与其固连的转接竖板，控制电路板固设于转接竖板的另一侧，转接竖板的两侧分别设置接插件，底部PCB板与顶部PCB板之间还设置有转接座。
转接竖板、转接座、接插件等部件的设置实现了控制电路板与顶部PCB板之间的信号传输与连接。
上述说明仅是本发明技术方案的概述，为了能够更清楚地了解本发明的技术手段，并依照说明书的内容予以具体实施，以下以本发明的实施例对其进行详细说明。
附图说明
图1是晶圆级封装老化测试系统的立体图；
图2是晶圆级封装老化测试系统的拆解图；
图3是图2中A部的局部放大图；
图4是晶圆级封装老化测试系统另一拆解图，其中部分部件未示出；
图5是测试PCB板及其上待测试芯片等部件的立体图；
图6是探针座的主视图；
图7是探针座的立体图；
图8是承载盒的立体图。
其中，待测试芯片1，测试PCB板2，金属连接电极3，加热片4，顶部PCB板5，测试探针6，金线7，控制电路板8，接插件9，转接座10，基板11，热陈12，保险丝13，保险丝安装座14，保险丝定位孔15，测试探针孔16，容置槽17，底部PCB板18，防护罩19，转接竖板20，承载盒21，把手22，导槽23，排风扇24，探针座25。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
参见图1至8，本实施例的晶圆级封装老化测试系统，包括表面焊接有未封装待测试芯片1的测试PCB板2，测试PCB板上设有若干金属连接电极3，测试PCB板的下方设有用于对测试PCB板进行加热的加热片4，测试PCB板的上方设有用于供电及信号传输的顶部PCB板5，所述测试PCB板与顶部PCB板之间设置有与金属连接电极对应的若干测试探针6，测试探针的底端与金属连接电极电接触，测试探针的顶端设置于顶部PCB板上。
本发明的晶圆级封装老化测试系统，通过将未封装的待测试芯片直接焊接于预制有测试电路的测试PCB板上，并通过金线7将测试PCB板上的金属连接电极及测试电路与待测试芯片进行连接。测试PCB板下方的加热片用于对其进行加热，测试PCB板上方的顶部PCB板及若干测试探针用于对测试电路进行供电及信号输出，以便控制电路板8对电信号进行采集并进行测试。
由于待测试芯片未进行封装，因此老化测试免去了芯片封装对测试结果的影响，因此其测试结果也更为准确。
本实施例中，待测试芯片为MOS芯片，其包括D、G、S三个电极。对应的，测试PCB板上设置有三个分别与芯片漏极、栅极、源极连接的三个金属连接电极。
具体工作时，控制电路板传上电源经接插件9及转接座10内的转接探针引入顶部PCB板上，再由顶部PCB板上的测试探针传输至与芯片漏极连接的金属连接电极。
与栅极及源极连接的两个测试探针通过顶部PCB板上的金属箔短接后与转接探针连接，进而通过转接探针及接插件与控制电路板连接，从而完成待测试信号传输至控制电路板的目的。
测试PCB板下方的加热片对测试PCB板及其上的待测试芯片进行加热，同时控制电路板上的控制器或微控制芯片，如DSP、单片机等，对接插件传输过来的待测试信号进行采集并测试，以完成老化测试。
为了实现对测试PCB板的定位，加热片上方可设置基板11，基板的表面设有与测试PCB板适配的穿孔，测试PCB板设置于该穿孔内。
为了提高测试的效率，该晶圆级封装老化测试系统可包括多个测试PCB板，以实现一次测试多个芯片的目的，进而提高测试的准确度。
对应的，基板上设置与测试PCB板对应的多个穿孔，以实现对多个测试PCB板的定位。
为了提高加热的效果和均匀度，加热片与测试PCB板之间可设置热陈12。热陈设置于加热片与基板之间，基板通过螺栓与该热陈固定。热陈的两侧分别与加热片及多个测试PCB板的底面接触，从而实现对测试PCB板的均匀加热，提高加热的效果，避免由于加热不均造成的测试结果误差。
为了实现对测试电路、待测试芯片及测试系统的整体防护，顶部PCB板上可设置若干与测试PCB板对应的保险丝13，保险丝的一端与电源连接并经顶部PCB板上的测试探针引入其下方的测试PCB板上，保险丝的另一端通过顶部PCB板上的金属箔接地。
为了方便对保险丝的安装，顶部PCB板上设置有多个保险丝安装座14，保险丝的两端分别设置于其两侧的保险丝安装座上。保险丝安装座通过金属撑脚分别与保险丝及顶部PCB板上的金属箔或金属过孔电连接，从而实现电源及信号的传输。
为了方便对测试探针的定位、顶部PCB板的安装及对保险丝的定位，顶部PCB板与基板之间可设置多块探针座25，探针座固定于顶部PCB板或基板上。探针座上设有用于对保险丝安装座定位的保险丝定位孔15。探针座表面还设有用于对测试探针进行定位的测试探针孔16。
探针座的底面还设有位于测试PCB板正上方的容置槽17，用以容置其下方的测试PCB板及其上各部件。
本实施例中，每块探针座上设置两排保险丝，相邻保险丝交错设置，以避免损坏的保险丝对相邻保险丝及测试电路产生影响。
为了实现与控制电路板的连接，加热片的下方设置底部PCB板18，加热片设于底部PCB板表面的矩形槽内。上述热陈通过螺栓与底部PCB板固连。上述转接座设于底部PCB与顶部PCB之间，其内设置的转接探针分别通过底部PCB板及顶部PCB板内的金属箔实现信号的转接。
为了对保险丝、测试PCB板等各部件进行防护，顶部PCB板的上方可设置与底部PCB板固连的防护罩19，防护罩的表面可开设多个用于操作保险丝的穿孔。
底部PCB板的一侧设置与其固连的转接竖板20，上述控制电路板固设于转接竖板的另一侧。转接竖板的两侧分别设置接插件，接插件通过金属导条及转接竖板上的金属箔、金属过孔实现与相应芯片或电路的连接。
底部PCB板的下方设置承载盒21，上述底部PCB板设置于承载盒上。承载盒的设置用于实现对底部PCB板及其上各部件的支撑及安装作用。
为了方便操作人员抽拉，承载盒的外侧面上设置有把手22。
为了方便承载盒的移动，承载盒的两侧设置导轨或导槽23。
为了实现对设备的降温，防止其过热，承载盒内可设排风扇24。排风扇将承载盒内的热量通过其侧壁上的穿孔排出。
转接竖板的设置一方面实现了底部PCB板与控制电路板的连接，另一方面，其可作为测试箱体内的限位板使用。具体的，测试箱体内设置多个用于安装测试系统的测试室，测试室通过隔板分隔为用于放置控制电路板的控制室及用于加热的加热室。隔板表面设置尺寸小于转接竖板的传输孔，安装时，操作人员将控制电路板通过隔板上的穿孔穿入控制室内，直至转接竖板与隔板接触，此时承载盒前端的挡板正好与控制室的侧壁接触。移动时，承载盒两侧导轨或导槽在加热室内壁上滑动。
以上所述仅是本发明优选的实施方式，用于辅助本领域技术人员实现相应的技术方案，而并不用于限制本发明的保护范围，本发明的保护范围由所附权利要求限定。应当指出，对于本领域的普通技术人员来说，在本发明的技术方案基础上，可做出若干与其等同的改进和变型，这些改进和变型也应视为本发明的保护范围。同时，应当理解，虽然本说明书按照上述实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种晶圆级封装老化测试系统，其特征在于：包括表面焊接有未封装待测试芯片(1)的测试PCB板(2)，测试PCB板上设有若干金属连接电极(3)，测试PCB板的下方设有用于对测试PCB板进行加热的加热片(4)，测试PCB板的上方设有用于供电及信号传输的顶部PCB板(5)，所述测试PCB板与顶部PCB板之间设置有与金属连接电极对应的若干测试探针(6)，测试探针的底端与金属连接电极电接触，测试探针的顶端设置于顶部PCB板上。
2.根据权利要求1所述的晶圆级封装老化测试系统，其特征在于：所述加热片上方设置有基板(11)，基板的表面设有与测试PCB板适配的穿孔，测试PCB板设置于该穿孔内。
3.根据权利要求2所述的晶圆级封装老化测试系统，其特征在于：包括多个测试PCB板，基板上设置与多个测试PCB板对应的多个穿孔。
4.根据权利要求2所述的晶圆级封装老化测试系统，其特征在于：所述加热片与测试PCB板之间设置有热陈(12)，热陈设置于加热片与基板之间，基板通过螺栓与热陈固定，热陈的两侧分别与加热片及多个测试PCB板的底面接触。
5.根据权利要求4所述的晶圆级封装老化测试系统，其特征在于：所述顶部PCB板上设置有若干与测试PCB板对应的保险丝(13)，保险丝的一端与电源连接并经顶部PCB板上的测试探针引入下方的测试PCB板上，保险丝的另一端通过顶部PCB板上的金属箔接地。
6.根据权利要求5所述的晶圆级封装老化测试系统，其特征在于：所述顶部PCB板上设置有多个保险丝安装座(14)，保险丝的两端分别设置于其两侧的保险丝安装座上。
7.根据权利要求6所述的晶圆级封装老化测试系统，其特征在于：所述顶部PCB板与基板之间设置有多块探针座(25)，探针座固定于顶部PCB板或基板上，针座上设有用于对保险丝安装座定位的保险丝定位孔(15)，探针座表面还设有用于对测试探针进行定位的测试探针孔(16)。
8.根据权利要求7所述的晶圆级封装老化测试系统，其特征在于：所述加热片的下方设置有底部PCB板(18)，加热片设于底部PCB板表面的矩形槽内，所述热陈通过螺栓与底部PCB板固连。
9.根据权利要求8所述的晶圆级封装老化测试系统，其特征在于：所述顶部PCB板的上方设置与底部PCB板固连的防护罩(19)，防护罩的表面开设多个用于操作保险丝的穿孔。
10.根据权利要求9所述的晶圆级封装老化测试系统，其特征在于：所述底部PCB板的一侧设置与其固连的转接竖板(20)，控制电路板固设于转接竖板的另一侧，转接竖板的两侧分别设置接插件，底部PCB板与顶部PCB板之间还设置有转接座。
CN202310272266.0A 2023-03-20 2023-03-20 一种晶圆级封装老化测试系统 Pending CN116400194A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310272266.0A CN116400194A (zh) 2023-03-20 2023-03-20 一种晶圆级封装老化测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310272266.0A CN116400194A (zh) 2023-03-20 2023-03-20 一种晶圆级封装老化测试系统

Publications (1)

Publication Number Publication Date
CN116400194A true CN116400194A (zh) 2023-07-07

Family

ID=87011553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310272266.0A Pending CN116400194A (zh) 2023-03-20 2023-03-20 一种晶圆级封装老化测试系统

Country Status (1)

Country Link
CN (1) CN116400194A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118033189A (zh) * 2024-02-08 2024-05-14 苏州联讯仪器股份有限公司 一种晶圆级老化测试夹具及晶圆级老化测试装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118033189A (zh) * 2024-02-08 2024-05-14 苏州联讯仪器股份有限公司 一种晶圆级老化测试夹具及晶圆级老化测试装置

Similar Documents

Publication Publication Date Title
CN116400194A (zh) 一种晶圆级封装老化测试系统
CN112578149B (zh) 芯片可靠性测试用老化设备
JP5484302B2 (ja) 電池検査装置
JP2012044174A (ja) テスト接触部を有するジャンクションボックス
CN210072001U (zh) 芯片老化用高效测试设备
KR101859386B1 (ko) 광학 측정이 가능한 수직 프로브 카드
CN209894923U (zh) 激光芯片用可靠性测试系统
JPWO2010079746A1 (ja) 試験装置
CN212567879U (zh) 激光芯片老化测试系统
CN217521216U (zh) 一种led芯片老化测试治具
KR101011714B1 (ko) 테스트 트레이
CN209894849U (zh) 激光芯片用高精度检测夹具
CN211043577U (zh) 半导体芯片的老化测试装置
US7675307B2 (en) Heating apparatus for semiconductor devices
CN211043576U (zh) 激光芯片用高效测试系统
CN114814518A (zh) 测试装置
KR20220010076A (ko) 결로 방지 구조의 전자 부품용 시험 장치
JP3824943B2 (ja) Ｉｃソケットモジュール
CN113225858A (zh) 热源模拟结构
CN218727787U (zh) 一种高效的高温老化测试机
KR20100009844A (ko) 태양전지 검사장치
CN220584327U (zh) 一种提高测试速度的双测治具及其形成的耐压测试装置
CN217085046U (zh) 一种分体型锂电池性能测试系统
CN217005284U (zh) 烘干夹具及烘干设备
CN114079221B (zh) 激光芯片老化测试系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination