CN116390476A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN116390476A
CN116390476A CN202211402119.2A CN202211402119A CN116390476A CN 116390476 A CN116390476 A CN 116390476A CN 202211402119 A CN202211402119 A CN 202211402119A CN 116390476 A CN116390476 A CN 116390476A
Authority
CN
China
Prior art keywords
layer
oxide
zro
dielectric layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211402119.2A
Other languages
English (en)
Inventor
宋在熹
李东炫
朴京雄
朴哲焕
任基彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN116390476A publication Critical patent/CN116390476A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及半导体器件及其制造方法。半导体器件包括:下电极;支撑部,其支撑下电极的外壁;电介质层,其形成在下电极和支撑部上;上电极,其在电介质层上;第一界面层,其被设置在下电极和电介质层之间并且在下电极和支撑部之中选择性地形成在下电极的表面上;以及第二界面层,其被设置在电介质层和上电极之间,其中,第一界面层是接触下电极的金属氧化物和接触电介质层的金属氮化物的堆叠。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求2021年12月30日提交的第10-2021-0193331号韩国专利申请的优先权,其通过引用全部并入本文。
技术领域
本发明涉及半导体器件,更具体地,涉及包括电容器的半导体器件及其制造方法。
背景技术
随着半导体器件的集成度提高,由构成半导体器件的图案占据的面积减小,并且图案之间的距离变得更窄。
在存储器件的情况下,随着电容器的储存节点(或下电极)的长宽比增大,已经提出要形成用于支撑储存节点的支撑部。
发明内容
本发明的实施例提供包括电容器的半导体器件及其制造方法。
根据本发明的一实施例,一种半导体器件,包括:下电极;支撑部,其支撑下电极的外壁;电介质层,其形成在下电极和支撑部上;上电极,其在电介质层上;第一界面层,其被设置在下电极和电介质层之间并且在下电极和支撑部之中选择性地形成在下电极的表面上;以及第二界面层,其被设置在电介质层和上电极之间,其中,第一界面层是接触下电极的金属氧化物和接触电介质层的金属氮化物的堆叠。
根据本发明的一实施例,一种半导体器件,包括:下电极;硅氮化物基支撑部,其支撑下电极的外壁;电介质层,其形成在下电极和硅氮化物基支撑部上;上电极,其在电介质层上;第一铌基界面层,其被设置在下电极和电介质层之间并且在下电极和支撑部之中选择性地形成在下电极的表面上;以及第二铌基界面层,其在电介质层和上电极之间,其中,第一铌基界面层包括接触下电极的第一铌氧化物和接触电介质层的第一铌氮化物的堆叠,并且第二铌基界面层包括接触电介质层的第二铌氧化物和接触上电极的第二铌氮化物的堆叠。
根据本发明的一实施例,一种半导体器件,包括:下电极;硅氮化物基支撑部,其支撑下电极的外壁;电介质层,其包括四方晶体铪氧化物并且形成在下电极和硅氮化物基支撑部上;上电极,其在电介质层上;第一铌基界面层,其被设置在下电极和电介质层之间并且在下电极和支撑部之中选择性地形成在下电极的表面上;以及第二铌基界面层,其被设置在电介质层和上电极之间,其中,第一铌基界面层包括接触下电极的第一铌氧化物和接触电介质层的四方晶体铪氧化物的第一铌氮化物的堆叠,并且第二铌基界面层包括接触电介质层的第二铌氧化物和接触上电极的第二铌氮化物的堆叠。
根据本发明的一实施例,一种制造半导体器件的方法,包括:在衬底上形成多个下电极和支撑下电极的支撑部;执行预处理以在支撑部的表面上形成吸附抑制部;在预处理之后,在下电极的表面上选择性地形成包括金属氧化物和金属氮化物的堆叠的界面层;在界面层、下电极和支撑部之上形成电介质层;以及在电介质层之上形成上电极。预处理通过使用氧化气体或还原气体来执行。预处理直接使用H2、D2、NH3、H2O、O3、O2或H2O2或同时利用等离子体。预处理包括:将表面钝化材料吸附到下电极和支撑部之中的支撑部的表面上的工艺。形成界面层可以包括:沉积金属氧化物;以及将金属氧化物暴露于后处理以形成金属氮化物。后处理直接使用H2、D2或NH3或同时利用等离子体。形成界面层可以包括吸附金属前驱体;以及将已吸附的金属前驱体暴露于后处理,后处理包括使氧化气体和还原气体顺序流动。金属氧化物可以包括铌氧化物,并且金属氮化物包括铌氮化物或铌氮氧化物。金属氧化物可以包括钛氧化物、钽氧化物、钇氧化物或钼氧化物,并且金属氮化物包括钛氮化物、钽氮化物、钇氮化物或钼氮化物。电介质层可以包括锆氧化物、铪氧化物、HfZrO、ZAZ(ZrO2/Al2O3/ZrO2)堆叠、Z AZA(ZrO2/Al2O3/ZrO2/Al2O3)堆叠、ZAZAT(ZrO2/Al2O3/ZrO2/Al2O3/TiO2)堆叠、HAH(HfO2/Al2O3/HfO2)堆叠、TiO2/ZrO2/Al2O3/ZrO2堆叠、TiO2/HfO2/Al2O3/HfO2堆叠、Ta2O5/ZrO2/Al2O3/ZrO2堆叠、Ta2O5/HfO2/Al2O3/HfO2堆叠、HZAZH(HfO2/Zr O2/Al2O3/ZrO2/HfO2)堆叠、ZAH(ZrO2/Al2O3/HfO2)堆叠、HAZ(HfO2/Al2O3/ZrO2)堆叠、ZHAZHAT(ZrO2/HfO2/Al2O3/ZrO2/HfO2/Al2O3/TiO2)堆叠或其组合。下电极具有筒形、柱形或其组合。制造半导体器件的方法还包括在电介质层和上电极之间形成第二界面层。第二界面层可以包括铌氧化物和铌氮化物的堆叠,铌氧化物接触电介质层,并且铌氮化物接触上电极。第二界面层可以包括铌氧化物和铌氮氧化物的堆叠,铌氧化物接触电介质层,并且铌氮氧化物接触上电极。第二界面层可以包括从包括钽、钛、钇和钼的组中选择的一种金属,并且第二界面层包括金属的氧化物、金属的氮化物、金属的氮氧化物或其组合。支撑部可以包括多级支撑部,电介质层和多级支撑部彼此直接接触,并且电介质层和多级支撑部直接接触而不存在第一界面层。
本技术可以通过在下电极和电介质层之间形成界面层而减少电容器漏电。
因为本技术使用金属氧化物和金属氮化物的堆叠形成界面层,所以可以通过减少陷阱位置和电容下降率而提高感测容限。
本技术可以通过预处理、界面层沉积和后处理来提高电容器的电容。
基于以下附图和本发明的多种实施例的详细描述,本发明的这些和其他特征和优点对于本领域技术人员将变得清楚。
附图说明
图1是示出根据一实施例的电容器的图。
图2是示出根据本发明的一实施例的半导体器件的图。
图3A至图3H示出根据本发明的一实施例的制造半导体器件的方法的示例。
图4A至图4C是示出界面材料层的原子层沉积的示例的气体供应时序图。
图5至图9是示出根据本发明的其他实施例的半导体器件的图。
具体实施方式
将参考作为本发明的理想示意图的截面图、平面图和框图描述本文描述的多种实施例。因此,示例图的形状可能会由于制造技术和/或公差而修改。因此,本发明的实施例不限于所示出的特定形式,而是还可以包括根据制造工艺所产生的形式的改变。因此,附图所示的区域具有示意性质,并且附图所示的区域的形状旨在示出器件的区域的特定的形状,而不限制本发明的范围。
要在下面描述的实施例提出了下电极和电介质层的设计界面,以提高感测容限,增大电介质层的介电常数,并且减小漏电流。在需要根据高集成度按比例调整(scale)有效氧化物膜厚度(Tox)的情况下,为了保证感测容限,能够控制下电极/上电极和电介质膜之间的界面态的技术是至关重要的。
在要在下面描述的实施例中,界面层可以被修改并且被实现为具有高功函数,由此改善D/R(电介质弛豫)特性和电容器漏电(Cap漏电)特性。
当界面层与电介质层直接接触时,它们可能会由于相变而引起高介电常数,即提升电容。
随着下电极和电介质层之间的界面层在支撑下电极的支撑部的表面上形成漏电路径,界面层可以形成桥。
在要在下面描述的实施例中,可以通过引入在界面层的沉积之前的预处理和在沉积之后的后处理而防止通过界面层形成的桥。
即使当电介质层的厚度减小时,上电极和电介质层之间的界面层也可以防止漏电流。此外,上电极和电介质层之间的界面层可以抑制氧在用于形成上电极的还原气氛中从电介质层逸出。因此,陷阱位置减少,从而可以改善漏电流和DR(电介质弛豫)特性。当漏电流和DR特性被改善时,其有利地通过减少高频区中的电容下降率而提高感测容限。
图1是示出根据一实施例的电容器的图。
参考图1,电容器CAP可以包括下电极SN、上电极PN和设置在下电极SN和上电极PN之间的电介质层DE。电容器CAP还可以包括设置在下电极SN和电介质层DE之间的第一界面层IFL1以及设置在电介质层DE和上电极PN之间的第二界面层IFL2。
下电极SN可以包括多晶硅或金属基材料。金属基材料可以包括金属、金属氮化物、金属硅氮化物、导电金属氧化物、金属硅化物、贵金属或其组合。下电极SN可以包括钛(Ti)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钽(Ta)、钽氮化物(TaN)、钛铝氮化物(TiAlN)、钨(W)、钨氮化物(WN)、钌(Ru)、钌氧化物(RuO2)、铱(Ir)、铱氧化物(IrO2)、铂(Pt)、钼(Mo)或其组合。
电介质层DE可以包括具有比硅氧化物高的介电常数的高k材料。高k材料可以包括铪氧化物(HfO2)、锆氧化物(ZrO2)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铌氧化物(Nb2O5)或锶钛氧化物(SrTiO3)。在另一实施例中,电介质层DE可以由包括上述高k材料的两个或更多个层的复合层形成。在本实施例中,电介质层DE可以由在充分减小等效氧化物厚度(EOT)的同时具有好的漏电流特性的锆氧化物基材料形成。例如,电介质层DE可以包括ZAZ(ZrO2/Al2O3/ZrO2)堆叠、ZAZA(ZrO2/Al2O3/ZrO2/Al2O3)堆叠或ZAZAT(ZrO2/Al2O3/ZrO2/Al2O3/TiO2)堆叠。在另一实施例中,电介质层DE可以包括HAH(HfO2/Al2O3/HfO2)堆叠、TiO2/ZrO2/Al2O3/ZrO2堆叠、TiO2/HfO2/Al2O3/HfO2堆叠、Ta2O5/ZrO2/Al2O3/ZrO2堆叠或Ta2O5/HfO2/Al2O3/HfO2堆叠。在另一实施例中,电介质层DE可以包括具有四方晶相的铪氧化物。在另一实施例中,电介质层DE可以包括HZAZH(HfO2/ZrO2/Al2O3/ZrO2/HfO2)堆叠或HZAZHA(HfO2/ZrO2/Al2O3/ZrO2/HfO2/Al2O3)堆叠。在另一实施例中,电介质层DE可以包括ZAH(ZrO2/Al2O3/HfO2)、HAZ(HfO2/Al2O3/ZrO2)或ZHAZHAT(ZrO2/HfO2/Al2O3/ZrO2/HfO2/Al2O3/TiO2)。在另一实施例中,电介质层DE可以包括铁电材料、反铁电材料或其组合。在另一实施例中,电介质层DE可以包括HfZrO、富Hf的HfZrO、富Zr的HfZrO或其组合。在另一实施例中,电介质层DE可以包括具有高带隙能量的高带隙材料以改善漏电流。高带隙材料可以包括铝氧化物、硅氧化物或铍氧化物。例如,在上述ZAZA(ZrO2/Al2O3/ZrO2/Al2O3)堆叠和HZAZHA(HfO2/ZrO2/Al2O3/ZrO2/HfO2/Al2O3)堆叠中,Al2O3可以是高带隙材料,而Al2O3可以被替换为硅氧化物或铍氧化物。
上电极PN可以包括多晶硅、硅锗、金属、金属氮化物、金属硅氮化物、导电金属氧化物、金属硅化物、贵金属或其组合。上电极PN可以包括以下至少一种:钛(Ti)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钽(Ta)、钽氮化物(TaN)、钛铝氮化物(TiAlN)、钨(W)、钨氮化物(WN)、钌(Ru)、钌氧化物(RuO2)、铱(Ir)、铱氧化物(IrO2)、铂(Pt)、钼(Mo)或其组合。例如,上电极PN可以以钛氮化物(TiN)、硅锗(SiGe)和钨氮化物(WN)的顺序堆叠。
第一界面层IFL1和第二界面层IFL2可以由绝缘材料形成。第一界面层IFL1和第二界面层IFL2可以用于提升电介质层DE的介电常数。即,第一界面层IFL1和第二界面层IFL2可以用作介电常数提升器(k提升器)。电介质层DE可以由于第一界面层IFL1和第二界面层IFL2而具有增大的介电常数。例如,电介质层DE单独具有约60的介电常数,但是当电介质层DE与第一界面层IFL1和第二界面层IFL2接触时,电介质层DE可以具有大于60的介电常数。第一界面层IFL1和第二界面层IFL2用作用于增强电介质层DE的极化的极化增强层,并且电介质层DE的介电常数可以通过经增强的极化而增大。第一界面层IFL1和第二界面层IFL2可以用于抑制漏电流。
第一界面层IFL1和第二界面层IFL2以及电介质层DE可以由不同的材料制成。第一界面层IFL1和第二界面层IFL2包括第一高k材料,并且电介质层DE可以包括第二高k材料。第一高k材料和第二高k材料可以彼此不同。电介质层DE可以包含第一金属,并且第一界面层IFL1和第二界面层IFL2可以包含第二金属。第一金属和第二金属可以彼此不同。第一金属可以包括从铪、锆、铝和钛中选择的至少一种。第二金属可以包括铌(Nb)、钽(Ta)、钛(Ti)、钇(Y)或钼(Mo)。电介质层DE可以包括第一金属的氧化物,并且第一界面层IFL1和第二界面层IFL2可以包括第二金属的氧化物。在另一实施例中,电介质层DE可以是第一金属的氧化物,并且第一界面层IFL1和第二界面层IFL2可以是第二金属的氮氧化物。电介质层DE可以包括铪氧化物、锆氧化物、铝氧化物、钛氧化物或其组合。第一界面层IFL1和第二界面层IFL2可以由铌基材料形成。第一界面层IFL1和第二界面层IFL2可以包括铌氧化物(Nb2O5)、铌氮化物(NbN)或铌氮氧化物(NbON)。作为第一界面层IFL1和第二界面层IFL2,铌氮化物(NbN)可以是绝缘的,并且绝缘的铌氮化物可以包括富氮的铌氮化物。在另一实施例中,第一界面层IFL1和第二界面层IFL2可以包括高k材料,诸如钽氧化物、钛氧化物、钇氧化物或钼氧化物。
在另一实施例中,电介质层DE可以包括具有四方晶体结构的高k材料。在下文中,具有四方晶体结构的高k材料被简写为四方高k材料。四方高k材料可以具有比非四方高k材料高的电容率(permittivity)。非四方高k材料可以包括非晶结构或单斜晶体结构。
四方高k材料可以包括四方铪氧化物。四方铪氧化物可以具有约60的介电常数。电介质层DE可以包括具有增大的介电常数的四方铪氧化物。即,四方铪氧化物的介电常数可以被第一界面层IFL1和第二界面层IFL2增大。例如,当四方铪氧化物具有约60的介电常数时,第一界面层IFL1和第二界面层IFL2中的四方铪氧化物的介电常数可以增大至大于60的值。四方铪氧化物可以因为第一界面层IFL1和第二界面层IFL2而具有占优势的四方晶体结构。四方铪氧化物的四方晶体结构可以通过将第一界面层IFL1和第二界面层IFL2用作结晶促进层而被促进。具有四方晶体结构的铪氧化物相比于具有单斜晶体结构的铪氧化物而可以具有更高的介电常数,因此电容器CAP可以具有相对大的电容。
如上所述,当电介质层DE具有四方晶体结构时,可以获得高介电常数,并且介电常数可以通过第一界面层IFL1和第二界面层IFL2被进一步放大。
在这个实施例中,第一界面层IFL1可以包括第一子界面层IL1和第二子界面层IL2的堆叠。第一子界面层IL1和第二子界面层IL2可以由不同的材料制成。第一子界面层IL1和第二子界面层IL2可以包括相同类型的金属。第一子界面层IL1和第二子界面层IL2可以包括铌、钽、钛、钇或钼。
第一子界面层IL1可以是金属氧化物,并且第二子界面层IL2可以是金属氮化物或金属氮氧化物。第二子界面层IL2可以通过将第一子界面层IL1的一部分氮化来形成。例如,第一子界面层IL1和第二子界面层IL2均包含铌,而第一子界面层IL1可以是铌氧化物,并且第二子界面层IL2可以是铌氮化物或铌氮氧化物。因此,第一界面层IFL1可以包括其中顺序地堆叠铌氧化物和铌氮氧化物的NbO/NbON堆叠或其中顺序地堆叠铌氧化物和铌氮化物的NbO/NbN堆叠。第二子界面层IL2可以与电介质层DE直接接触,而第一子界面层IL1可以不与电介质层DE接触。第二子界面层IL2可以比第一子界面层IL1薄。
在另一实施例中,第一界面层IFL1可以包括TiO/TiON堆叠、TiO/TiN堆叠、TaO/TaON堆叠、TaO/TaN堆叠、YO/YON堆叠、YO/YN堆叠、MoO/MoON堆叠、MoO/MoN堆叠。YO/YON堆叠还可以被称为钇氧化物/钇氮氧化物的堆叠。YO/YN堆叠还可以被称为钇氧化物/钇氮化物的堆叠。MoO/MoON堆叠还可以被称为钼氧化物/钼氮氧化物的堆叠,以及MoO/MoN堆叠还可以被称为钼氧化物/钼氮化物的堆叠。
在本实施例中,第二界面层IFL2可以包括第三子界面层IL3和第四子界面层IL4的堆叠。第三子界面层IL3和第四子界面层IL4可以由不同的材料制成。第三子界面层IL3和第四子界面层IL4可以包括相同类型的金属。第三子界面层IL3和第四子界面层IL4可以包括铌、钽、钛、钇或钼。
第三子界面层IL3可以是金属氧化物,并且第四子界面层IL4可以是金属氮化物或金属氮氧化物。第四子界面层IL4可以通过将第三子界面层IL3的一部分氮化来形成。例如,第三子界面层IL3和第四子界面层IL4均包含铌,而第三子界面层IL3可以是铌氧化物,并且第四子界面层IL4可以是铌氮化物或铌氮氧化物。因此,第二界面层IFL2可以包括其中顺序地堆叠铌氧化物和铌氮氧化物的NbO/NbON堆叠或其中顺序地堆叠铌氧化物和铌氮化物的NbO/NbN堆叠。第三子界面层IL3可以与电介质层DE直接接触,而第四子界面层IL4可以不与电介质层DE接触。第四子界面层IL4可以比第三子界面层IL3薄。
在另一实施例中,第二界面层IFL2可以包括TiO/TiON堆叠、TiO/TiN堆叠、TaO/TaON堆叠、TaO/TaN堆叠、YO/YON堆叠、YO/YN堆叠、MoO/MoON堆叠和MoO/MoN堆叠。
在另一实施例中,第二界面层IFL2可以仅由第三子界面层IL3或由第四子界面层IL4形成。第二界面层IFL2可以是铌氧化物、铌氮化物或铌氮氧化物。
在这个实施例中,当下电极SN和上电极PN包括钛氮化物时,电介质层DE包括HZAZH,并且第一界面层IFL1和第二界面层IFL2包括NbO/NbON堆叠,电容器CAP可以包括TiN/NbO/NbON/HZAZH/NbO/NbON/TiN堆叠。
在另一实施例中,第一界面层IFL1可以由铌氧化物单独或由铌氮氧化物单独形成。在另一实施例中,第一界面层IFL1可以由铌氮化物单独形成。
图2是示出根据本发明的一实施例的半导体器件的图。
参考图2,半导体器件100可以包括衬底101和设置在衬底101上的电容器结构100C。电容器结构100C可以包括多个下电极105、支撑下电极105的支撑部106S和支撑部107S、设置在下电极105上的电介质层109以及电介质层109之上的上电极110。电容器结构100C还可以包括设置在下电极105和电介质层109之间的界面层108。每个下电极105可以通过对应的接触插塞103被电连接至衬底101。接触插塞103可以穿过衬底101上的层间电介质层102以被连接至衬底101。接触插塞103还可以被称为储存节点接触插塞。
衬底101可以包括适于半导体处理的材料。例如,衬底101可以包括半导体衬底,并且半导体衬底可以由含硅材料制成。半导体衬底可以包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗、掺杂碳的硅、其组合或其多个层。半导体衬底可以包括其他半导体材料,诸如锗。半导体衬底可以包括III/V族半导体衬底,例如化合物半导体衬底,诸如GaAs。半导体衬底可以包括绝缘体上硅(SOI)衬底。
下电极105的底部可以穿过刻蚀停止层104以被连接至接触插塞103。下电极105可以具有柱形。下电极105的外壁可以通过支撑部106S和支撑部107S支撑。支撑部106S和支撑部107S可以包括水平地延伸以支撑相邻的下电极105的板状结构。支撑部106S和支撑部107S可以包括至少一个或更多个支撑部。例如,支撑部106S和支撑部107S可以包括多级电介质支撑部。支撑部106S和支撑部107S可以包括上级支撑部107S和设置在比上级支撑部107S低的水平高度处的下级支撑部106S。上级支撑部107S可以支撑下电极105的外壁,并且下级支撑部106S可以与上级支撑部107S竖直地间隔开以支撑下电极105的外壁。上级支撑部107S可以比下级支撑部106S厚。上级支撑部107S和下级支撑部106S之间的距离可以小于下级支撑部106S和刻蚀停止层104之间的距离。当从顶视图看时,上级支撑部107S和下级支撑部106S均可以具有板状结构。上级支撑部107S和下级支撑部106S可以由相同的材料或不同的材料制成。上级支撑部107S和下级支撑部106S可以由氮化物基材料形成。例如,上级支撑部107S和下级支撑部106S可以由硅氮化物、硅碳氮化物或硅硼氮化物形成。下电极105以及支撑部106S和支撑部107S可以直接接触。
下电极105可以包括多晶硅或金属基材料。金属基材料可以包括金属、金属氮化物、金属硅氮化物、导电金属氧化物、金属硅化物、贵金属或其组合。下电极105可以包括以下至少一种:钛(Ti)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钽(Ta)、钽氮化物(TaN)、钛铝氮化物(TiAlN)、钨(W)和钨氮化物(WN)、钌(Ru)、钌氧化物(RuO2)、铱(Ir)、铱氧化物(IrO2)、铂(Pt)、钼(Mo)或其组合。
电介质层109可以包括具有比硅氧化物高的介电常数的高k材料。高k材料可以包括铪氧化物(HfO2)、锆氧化物(ZrO2)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铌氧化物(Nb2O5)或锶钛氧化物(SrTiO3)。在另一实施例中,电介质层109可以由包括上述高k材料的两个或更多个层的复合层形成。在这个实施例中,电介质层109可以由在充分减小等效氧化物厚度(EOT)的同时具有好的漏电流特性的锆氧化物基材料形成。例如,电介质层109可以包括ZAZ(ZrO2/Al2O3/ZrO2)堆叠、ZAZA(ZrO2/Al2O3/ZrO2/Al2O3)堆叠或ZAZAT(ZrO2/Al2O3/ZrO2/Al2O3/TiO2)堆叠。在另一实施例中,电介质层109可以包括HAH(HfO2/Al2O3/HfO2)堆叠、TiO2/ZrO2/Al2O3/ZrO2堆叠、TiO2/HfO2/Al2O3/HfO2堆叠、Ta2O5/ZrO2/Al2O3/ZrO2堆叠或Ta2O5/HfO2/Al2O3/HfO2堆叠。在另一实施例中,电介质层109可以包括具有四方晶相的铪氧化物。在另一实施例中,电介质层109可以包括HZAZH(HfO2/ZrO2/Al2O3/ZrO2/HfO2)堆叠。在另一实施例中,电介质层109可以包括铁电材料、反铁电材料或其组合。在另一实施例中,电介质层109可以包括HfZrO、富Hf的HfZrO、富Zr的HfZrO或其组合。
上电极110可以包括多晶硅、硅锗、金属、金属氮化物、金属硅氮化物、导电金属氧化物、金属硅化物、贵金属或其组合。上电极110可以包括以下至少一种:钛(Ti)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钽(Ta)、钽氮化物(TaN)、钛铝氮化物(TiAlN)、钨(W)、钨氮化物(WN)、钌(Ru)、钌氧化物(RuO2)、铱(Ir)、铱氧化物(IrO2)、铂(Pt)、钼(Mo)或其组合。例如,上电极110可以以钛氮化物(TiN)、硅锗(SiGe)和钨氮化物(WN)的顺序堆叠。
界面层108可以选择性地形成在下电极105的外壁上。即,界面层108可以不形成在上级支撑部107S和电介质层109之间以及下级支撑部106S和电介质层109之间。可以提供在其中界面层108不设置在下电极105与支撑部106S和支撑部107S之间的无界面层结构。界面层108还可以选择性地形成在下电极105的上表面上。界面层108可以延伸,以形成在支撑部106S和支撑部107S的一些表面上。即,界面层108可以不形成在支撑部106S和支撑部107S的大部分表面上,而可以部分地覆盖支撑部106S和支撑部107S与下电极105的接触表面。在一个实施例中,界面层108可以不形成在支撑部106S和支撑部107S的表面上。界面层108可以是绝缘材料。界面层108可以与图1的第一界面层IFL1相对应。
界面层108可以用于提升电介质层109的电容率。即,界面层108可以被用作介电常数提升器(k提升器)。界面层108允许电介质层109具有增大的电容率。例如,电介质层109单独可以具有约60的介电常数,但是当电介质层109和界面层108接触时,电介质层109可以具有大于60的介电常数。界面层108用作用于增强电介质层109的极化的极化增强层,并且电介质层109的介电常数可以通过经增强的极化而增大。界面层108可以用于抑制漏电流。
界面层108和电介质层109可以是不同的材料。界面层108包括第一高k材料,并且电介质层109包括第二高k材料,而第一高k材料和第二高k材料可以是不同的材料。电介质层109可以包含第一金属并且界面层108可以包含第二金属。第一金属和第二金属可以彼此不同。第一金属可以包括从铪、锆、铝和钛中选择的至少一种。第二金属可以包括铌(Nb)、钽(Ta)、钛(Ti)、钇(Y)或钼(Mo)。电介质层109可以包括第一金属的氧化物,并且界面层108可以包括第二金属的氧化物。在另一实施例中,电介质层109可以是第一金属的氧化物,并且界面层108可以是第二金属的氮氧化物。电介质层109可以包括铪氧化物、锆氧化物、铝氧化物、钛氧化物或其组合。界面层108可以是铌基材料。界面层108可以包括铌氧化物(Nb2O5)、铌氮化物(NbN)或铌氮氧化物(NbON)。作为界面层108,铌氮化物(NbN)可以是绝缘的,并且绝缘的铌氮化物可以包括富氮的铌氮化物。在另一实施例中,界面层108可以包括高k材料,例如钽氧化物、钛氧化物、钇氧化物或钼氧化物。
在另一实施例中,电介质层109可以包括具有四方晶体结构的高k材料。在下文中,具有四方晶体结构的高k材料被简写为四方高k材料。四方高k材料可以具有比非四方高k材料高的电容率。非四方高k材料可以包括非晶结构或单斜晶体结构。
四方高k材料可以包括四方铪氧化物。四方铪氧化物可以具有约60的介电常数。电介质层109可以包括具有增大的介电常数的四方铪氧化物。即,四方铪氧化物的介电常数可以被界面层108增大。例如,当四方铪氧化物具有约60的介电常数时,界面层108中的四方铪氧化物的介电常数可以增大至大于60的值。由于界面层108,四方铪氧化物可以具有占优势的四方晶体结构。四方铪氧化物的四方晶体结构可以通过将界面层108用作结晶促进层而被促进。具有四方晶体结构的铪氧化物相比于具有单斜晶体结构的铪氧化物而可以具有更高的介电常数,因此电容器结构100C可以具有相对大的电容。
如上所述,当电介质层109具有四方晶体结构时,其可以具有高介电常数,并且介电常数可以通过界面层108被进一步放大。
图2的界面层108可以包括第一子界面层IL1和第二子界面层IL2的堆叠,与图1的第一界面层IFL1类似。因此,界面层108可以包括其中顺序地堆叠铌氧化物和铌氮氧化物的NbO/NbON堆叠。铌氮氧化物可以与电介质层109直接接触,而铌氧化物可以不与电介质层109接触。
图3A至图3H是示出根据本发明的一实施例的制造半导体器件的方法的示例的图。
如图3A所示,层间电介质层12可以形成在衬底11上。衬底11可以是半导体衬底,例如硅(Si)衬底、锗(Ge)衬底或硅锗(Si-Ge)衬底。层间电介质层12可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种。
接触插塞13可以在层间电介质层12中形成。接触插塞13可以穿过层间电介质层12,以与衬底11的一部分电连接。接触插塞13可以包括半导体材料、金属、金属氮化物、金属硅化物或其组合。例如,接触插塞13可以包括多晶硅、钨、钨氮化物、钛氮化物、钛硅氮化物、钛硅化物、钴硅化物或其组合。在另一实施例中,接触插塞13可以以半导体材料、金属硅化物、金属氮化物和金属的顺序堆叠。
多个字线和位线可以形成在衬底11上和/或中。层间电介质层12可以形成为覆盖字线和位线。杂质区域可以在衬底11中形成在每条字线的两侧,并且每个接触插塞13可以被连接至杂质区域中的一个。
刻蚀停止层14可以形成在层间电介质层12和接触插塞13上,并且模具结构ML可以形成在刻蚀停止层14上。刻蚀停止层14可以包括硅氮化物。模具结构ML可以是包括不同绝缘材料的堆叠结构。例如,模具结构ML可以以第一模具层15、第一支撑部层16、第二模具层17和第二支撑部层18的顺序堆叠在刻蚀停止层14上。第一支撑部层16和第二支撑部层18可以包括相对于第一模具层15和第二模具层17具有刻蚀选择性的材料。第一支撑部层16和第二支撑部层18可以包括硅氮化物基材料。例如,第一模具层15和第二模具层17可以包括硅氧化物,并且第一支撑部层16和第二支撑部层18可以包括硅氮化物。在另一实施例中,第一支撑部层16和第二支撑部层18可以包括硅碳氮化物或硅硼氮化物。在另一实施例中,第一支撑部层16和第二支撑部层18可以包括硅氮化物和硅碳氮化物的堆叠或硅氮化物和硅硼氮化物的堆叠。
如图3B所示,多个开口19可以在模具结构ML中形成。开口19可以通过通过使用掩模层来刻蚀模具结构ML而形成。为了形成开口19,第二支撑部层18、第二模具层17、第一支撑部层16和第一模具层15可以被顺序地刻蚀。用于形成开口19的刻蚀工艺可以在刻蚀停止层14处停止。为了形成开口19,可以使用干刻蚀、湿刻蚀或其组合。开口19还可以被称为要在其中形成下电极(或储存节点)的孔。
接着,刻蚀停止层14可以被刻蚀至暴露在开口19下方的每个接触插塞13的顶表面。
开口19可以通过双图案化工艺形成。例如,用于形成开口19的掩模层可以具有通过组合两个间隔物图案化技术来形成的网格形状。
如图3C所示,下电极20可以在每个开口19中形成。下电极20可以填充开口19的内部。下电极20可以具有柱形。为了形成柱形下电极20,可以在沉积导电材料而对开口19进行间隙填充之后执行平坦化。下电极20可以包括多晶硅或金属基材料。金属基材料可以包括金属、金属氮化物、金属硅氮化物、导电金属氧化物、金属硅化物、贵金属或其组合。下电极20可以包括以下至少一种:钛(Ti)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钽(Ta)、钽氮化物(TaN)、钛铝氮化物(TiAlN)、钨(W)和钨氮化物(WN)、钌(Ru)、钌氧化物(RuO2)、铱(Ir)、铱氧化物(IrO2)、铂(Pt)、钼(Mo)或其组合。下电极20可以包括钛氮化物(TiN)。下电极20可以包括通过原子层沉积(ALD)形成的钛氮化物(ALD-TiN)。在另一实施例中,下电极20可以包括筒形电极和柱形电极的堆叠。例如,筒形电极可以是钛氮化物,并且柱形电极可以是多晶硅。
如图3D所示,第二支撑部层18的一部分可以被刻蚀。上级支撑部开口21和上级支撑部18S可以通过刻蚀第二支撑部层18来形成。上级支撑部18S可以是板状支撑部。上级支撑部18S可以接触下电极20的上外壁。第二模具层17的一些表面可以通过上级支撑部18S暴露。上级支撑部18S可以具有部分地围绕下电极20的外壁的形状。上级支撑部18S可以防止下电极20在第二模具层17的后续的去除工艺中倒塌。
当从顶视图看时,上级支撑部开口21可以具有部分地暴露三个相邻的下电极20的外壁的形状。在另一实施例中,上级支撑部开口21可以具有部分地暴露至少四个或更多个下电极20的外壁的形状。上级支撑部开口21的截面可以具有三角形、四边形、平行四边形、五边形、六边形或蜂巢形。
所有下电极20的外壁可以通过上级支撑部开口21部分地暴露。这还可以被称为“全开放下电极阵列”。
在另一实施例中,至少一个下电极20的上外壁可以不通过上级支撑部开口21暴露。例如,在多个下电极20之中,可以存在不通过上级支撑部开口21暴露并且被上级支撑部18S完全覆盖的至少一个下电极20。这还可以被称为1跨距(Span)下电极阵列。
如图3E所示,在上级支撑部开口21下方的第二模具层17可以被去除。第二模具层17可以通过湿浸出(dip-out)工艺被去除。第二模具层17可以被选择性地去除,因此第一支撑部层16的表面可以被暴露。用于去除第二模具层17的湿浸出工艺可以通过使用能够选择性地去除第二模具层17的刻蚀溶液来执行。当第二模具层17包括硅氧化物时,第二模具层17可以通过使用氢氟酸(HF)的湿刻蚀被去除。
在第二模具层17被去除之后,第一支撑部层16可以被刻蚀,以形成下级支撑部16S。下级支撑部16S可以接触下电极20的外壁。第一模具层15的一些表面可以通过下级支撑部16S被暴露。下级支撑部16S可以具有部分地围绕下电极20的外壁的形状。下级支撑部16S可以防止下电极20在去除第一模具层15的后续工艺中倒塌。下级支撑部16S和上级支撑部18S可以具有相同的形状。
接着,第一模具层15可以被去除。第一模具层15可以通过湿浸出工艺被去除。第一模具层15可以被选择性地去除,因此刻蚀停止层14的表面可以被暴露。用于去除第一模具层15的湿浸出工艺可以通过使用能够选择性地去除第一模具层15的刻蚀溶液来执行。当第一模具层15包括硅氧化物,第一模具层15可以通过使用氢氟酸(HF)的湿刻蚀被去除。
支撑下电极20的外壁的下级支撑部16S和上级支撑部18S可以通过参考图3B至图3E在上面描述的一系列工艺形成。下电极20的外壁20S可以在下级支撑部16S和上级支撑部18S之间被部分地暴露。此外,下电极20的外壁20S可以在下级支撑部16S和刻蚀停止层14之间被部分地暴露。
如图3F所示,界面材料层22可以选择性地形成在上级支撑部18S和下级支撑部16S的表面上。界面材料层22可以通过选择性沉积来形成。
界面材料层22可以包括表面钝化材料22P、第一部分22S和第二部分22T。例如,第一部分22S可以形成在刻蚀停止层14、上级支撑部18S和下级支撑部16S的表面上,并且第二部分22T可以形成在下电极20的表面上。第一部分22S可以比第二部分22T薄,并且第一部分22S和第二部分22T之间的厚度差可以是通过表面钝化材料22P引起的。表面钝化材料22P可以接触第一部分22S并且可以不接触第二部分22T。表面钝化材料22P可以选择性地形成在刻蚀停止层14、上级支撑部18S和下级支撑部16S的表面上。表面钝化材料22P可以在第一部分22S和第二部分22T之前形成。
如上所述,界面材料层22可以选择性地在上级支撑部18S和下级支撑部16S的表面上比在下电极20的表面上形成得更薄。界面材料层22可以选择性地在刻蚀停止层14的表面上比在下电极20的表面上形成得更薄。因此,界面材料层22可以选择性地薄薄地形成在硅氮化物基材料的表面上,或者可以选择性地厚厚地形成在多晶硅或金属基材料的表面上。
为了形成包括具有不同厚度的第一部分22S和第二部分22T的界面材料层22,界面材料层22的选择性沉积可以包括表面钝化处理。当表面钝化处理执行时,刻蚀停止层14、上级支撑部18S和下级支撑部16S的表面可以首先被钝化。因此,可以防止界面材料层22在停止层14、上级支撑部18S和下级支撑部16S的表面上的过量吸附。表面钝化处理可以包括表面钝化材料22P的吸附。表面钝化材料22P可以被选择性地吸附到刻蚀停止层14、上级支撑部18S和下级支撑部16S的表面上。表面钝化材料22P不可以吸附在下电极20的表面上。
表面钝化处理可以在界面材料层22的沉积室中原位执行。界面材料层22可以通过化学气相沉积(CVD)或原子层沉积(ALD)形成。
图4A至图4C是示出界面材料层22的原子层沉积的示例的工艺流程图。图4A至图4C示出NbO/NbON堆叠的原子层沉积。
参考图4A和图4B,NbO/NbON堆叠的原子层沉积可以包括预处理(PRE)、第一循环(NbO)和后处理PST。第一循环(NbO)可以重复若干次。
图4A的预处理PRE可以包括表面钝化材料脉冲(pulse)S11和吹洗(purge)S12,并且第一循环(NbO)可以包括铌前驱体脉冲S1、吹洗S2、反应体脉冲S3和吹洗S4。预处理PRE可以在第一循环(NbO)之前执行,因此,表面钝化材料脉冲S11可以在铌前驱体脉冲S1和反应体脉冲S3之前执行。表面钝化处理可以通过预处理PRE来执行,铌氧化物可以通过第一循环(NbO)来沉积,并且铌氧化物的氮化可以通过后处理PST来执行。
表面钝化材料可以包括包含氢或烃的有机化合物。例如,作为表面钝化材料,可以使用具有X1-R1(R2)n-R3或R1(R2)n-X2-R3的结构的有机化合物。R1和R2可以包括氢(H)或在C1和C6之间的直链、支链或环烃化合物。在这个情况下,R1和R2可以彼此相同或不同。R3可以是在C1-C5之间的直链烃化合物。X1和X2可以是CH2或者可以使用O、S和NH的化合物。此外,X1和X2可以彼此相同或不同。
铌前驱体可以包括:包括铌的有机金属化合物。包含铌的有机金属化合物至少还可以包括烷基、烯基、环烷基、环烯基或芳基。
吹洗气体可以包括惰性气体,诸如氩气。作为反应体,可以直接使用H2O、O3或O2或者同时用等离子体。在另一实施例中,反应体可以直接使用N2或NH3或同时用等离子体。
后处理PST可以通过使用还原气体来执行。例如,还原气体可以直接以H2、D2或NH3使用或者可以与等离子体同时使用。
在另一实施例中,界面材料层22可以包括钛氧化物、钽氧化物、钇氧化物或钼氧化物。钛氧化物、钽氧化物、钇氧化物或钼氧化物可以通过原子层沉积来形成,如图4A所示。例如,钽氧化物的原子层沉积可以通过重复表面钝化材料注入SP、吹洗、钽前驱体(Ta前驱体)脉冲、吹洗、反应体脉冲(反应体)和吹洗的循环若干次来执行。
在用于形成界面材料层22的化学气相沉积中,表面钝化材料首先流动,然后可以同时供应原料和反应体。此处,原料可以包括铌前驱体、钛前驱体、钽前驱体、钇前驱体或钼前驱体。
图4B的预处理PRE可以通过使用还原气体或氧化气体来执行。例如,作为还原气体,氢基气体(例如H2、D2或NH3)可以直接使用或者氢基气体可以与等离子体同时使用。作为氧化气体,氧基气体(例如H2O、O3、O2或H2O2)可以直接使用或者氧基气体可以与等离子体同时使用。图4B的后处理PST可以通过使用还原气体来执行。例如,还原气体可以以H2、D2或NH3直接使用或者可以与等离子体同时使用。
参考图4C,NbO/NbON堆叠的原子层沉积可以包括预处理PRE、第二循环Nb和后处理PST。第二循环Nb可以重复若干次。第二循环Nb可以包括铌前驱体脉冲S1和吹洗S2。预处理PRE可以在第二循环Nb之前执行。表面钝化处理可以通过预处理PRE来执行,铌可以通过第二循环Nb来沉积,并且铌的氧化和氮化可以通过后处理PST来执行。后处理PST可以包括第一后处理PST1和第二后处理PST2。第一后处理PST1可以通过使用氧化气体来执行,并且第二后处理PST2可以通过使用还原气体来执行。在第一后处理PST1中,H2O、O3、O2或H2O2可以直接使用或者与等离子体同时使用。第二后处理PST2可以直接使用H2、D2或NH3或者可以与等离子体同时使用。在图4C中,可以不进行反应体脉冲和吹洗,因此,如果在铌前驱体被吸附的状态下执行后处理PST,则支撑部的表面上存在的铌前驱体可以脱附。
参考图4A至图4C,预处理PRE可以钝化支撑部16S和支撑部18S的表面并且减少支撑部16S和支撑部18S的表面上的活性反应组分的数量。支撑部16S和支撑部18S的表面上的铌前驱体的吸附可以通过预处理PRE被抑制,由此将界面材料层22在支撑部16S和支撑部18S的表面上的沉积最小化,界面材料层22的桥接可以通过抑制吸附来防止。
参考图4A至图4C,后处理PST可以使用硝酸盐铌氧化物(nitrate niobium oxide)并且还可以使铌氧化物从支撑部16S和支撑部18S的表面脱附。界面材料层22的桥接可以通过这样的后处理PST来防止。
图3G示出执行后处理PST之后的结果,界面材料层22可以选择性地从支撑部16S和支撑部18S的表面脱附。因此,界面层22L可以形成在下电极20的表面上。界面层22L可以不形成在上级支撑部18S和下级支撑部16S的表面上。
在另一实施例中,为了去除在后处理PST之后可能残留在支撑部16S和支撑部18S的表面上的界面材料层22,可以执行气相刻蚀,例如原子层刻蚀(ALE)。界面材料层22的ALE刻蚀可以使用三氟化氮(NF3)、氟(F2)或三氟化氯(ClF3)。在另一实施例中,用于形成界面层22L的刻蚀工艺可以使用等离子体或热(thermal)。当界面材料层22暴露至ALE刻蚀时,即使第一部分22S全部被刻蚀,第二部分22T也可以保留有预定厚度。因此,界面层22L可以形成为具有图3F的界面材料层22的第二部分22T的保留部分。界面层22L可以比界面材料层22的第二部分22T薄。第一部分22S和表面钝化材料22P两者可以通过气相刻蚀界面材料层22而被去除。
包括多个下电极20和支撑下电极20的下级支撑部16S和上级支撑部18S的垂直结构可以通过如上所述的一系列工艺形成在衬底11上。垂直结构可以包括界面层22L。
接着,如图3H所示,电介质层23可以形成在界面层22L以及支撑部16S和支撑部18S上,并且上电极24可以形成在电介质层23上。
界面材料层22形成工艺、界面层22L形成工艺和电介质层23形成工艺可以原位(例如在原子层沉积室之中)执行。
电介质层23可以包括具有比硅氧化物高的介电常数的高k材料。高k材料可以包括铪氧化物(HfO2)、锆氧化物(ZrO2)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铌氧化物(Nb2O5)或锶钛氧化物(SrTiO3)。在另一实施例中,电介质层23可以由包括上述高k材料的两个或更多个层的复合层形成。在这个实施例中,电介质层23可以由在充分减小等效氧化物厚度(EOT)的同时具有好的漏电流特性的锆氧化物基材料形成。例如,其可以包括ZAZ(ZrO2/Al2O3/ZrO2)堆叠、ZAZA(ZrO2/Al2O3/ZrO2/Al2O3)堆叠或ZAZAT(ZrO2/Al2O3/ZrO2/Al2O3/TiO2)堆叠。在另一实施例中,电介质层109可以包括HAH(HfO2/Al2O3/HfO2)堆叠、TiO2/ZrO2/Al2O3/ZrO2堆叠、TiO2/HfO2/Al2O3/HfO2堆叠、Ta2O5/ZrO2/Al2O3/ZrO2堆叠或Ta2O5/HfO2/Al2O3/HfO2堆叠。在另一实施例中,电介质层23可以包括具有四方晶相的铪氧化物,并且界面层22L可以用作促进铪氧化物的四方晶相的种子层。在另一实施例中,电介质层23可以包括HZAZH(HfO2/ZrO2/Al2O3/ZrO2/HfO2)堆叠,其中H可以是具有四方晶相的铪氧化物。在另一实施例中,电介质层23可以包括铁电材料、反铁电材料或其组合。在另一实施例中,电介质层23可以包括HfZrO、富Hf的HfZrO、富Zr的HfZrO或其组合。
电介质层23和下电极20可以通过界面层22L而彼此不接触。下电极20的外壁可以被界面层22L围绕。界面层22L可以沿下电极20的侧壁竖直地延伸。界面层22L可以形成在电介质层23和下电极20之间,并且界面层22L可以不形成在电介质层23与下级支撑部16S和上级支撑部18S之间。
上电极24可以形成在电介质层23上。上电极24可以填充相邻的下电极20之间的空间。上电极24可以延伸,以覆盖下电极20的上部。上电极24可以包括多晶硅、硅锗、金属、金属氮化物、金属硅氮化物、导电金属氧化物、金属硅化物、贵金属或其组合。上电极24可以包括钛(Ti)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钽(Ta)、钽氮化物(TaN)、钛铝氮化物(TiAlN)、钨(W)、钨氮化物(WN)、钌(Ru)、钌氧化物(RuO2)、铱(Ir)、铱氧化物(IrO2)、铂(Pt)、钼(Mo)或其组合。例如,上电极24可以以钛氮化物(TiN)、硅锗(SiGe)和钨氮化物(WN)的顺序堆叠。
作为另一实施例,即使当应用仅应用上级支撑部18S或下级支撑部16S之一的单个支撑部时,也可以应用界面层22L。
作为另一实施例,即使当应用至少三层或更多的多级支撑部时,也可以应用界面层22L。
根据上述实施例,界面层22L可以通过界面材料层22的选择性沉积和选择性刻蚀而仅形成在下电极20的表面上。因此,可以减小有效氧化物膜厚度并且改善紊乱缺陷(disturbance defect)。
此外,电介质层23的台阶覆盖可以通过选择性地沉积和选择性地刻蚀界面材料层22而被改善。
图5是示出根据另一实施例的半导体器件的图。图5的半导体器件可以与图2的半导体器件类似。
参考图5,半导体器件200可以包括电容器结构100C。电容器结构100C可以包括多个下电极150A、支撑下电极150A的支撑部106S和支撑部107S、设置在下电极150A以及支撑部106S和支撑部107S上的电介质层109、以及设置在电介质层109上的上电极110。电容器结构100C还可以包括设置在下电极150A和电介质层109之间的界面层108。每个下电极150A可以通过接触插塞103被电连接至衬底101。接触插塞103可以穿过衬底101上的层间电介质层102以被连接至衬底101。接触插塞103还可以被称为储存节点接触插塞。
下电极150A可以包括多晶硅、金属、金属氮化物、导电金属氧化物、金属硅化物、贵金属或其组合。下电极150A可以包括以下至少一种:钛(Ti)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钽(Ta)、钽氮化物(TaN)、钛铝氮化物(TiAlN)、钨(W)、钨氮化物(WN)、钌(Ru)、钌氧化物(RuO2)、铱(Ir)、铱氧化物(IrO2)、铂(Pt)、钼(Mo)或其组合。
图5的下电极150A具有混合形状,并且可以包括筒形电极CB和填充筒形电极CB的筒的内部的柱形电极PB。
在本实施例中,筒形电极CB可以由钛氮化物制成,并且柱形电极PB可以由多晶硅制成。
界面层108可以设置在下电极150A的侧壁和顶表面上。界面层108可以设置在下电极150A和电介质层109之间,并且可以不形成在电介质层109与支撑部106S和支撑部107S之间。界面层108可以选择性地形成在筒形电极CB的表面上,以及可以选择性地形成在柱形电极PB的上表面上。
图6是示出根据另一实施例的半导体器件的图。图6的半导体器件可以与图2的半导体器件类似。
参考图6,半导体器件300可以包括电容器结构100C。电容器结构100C可以包括多个下电极150B、支撑下电极150B的支撑部106S和支撑部107S、设置在下电极150B以及支撑部106S和支撑部107S上的电介质层109和设置在电介质层109上的上电极110。电容器结构100C还可以包括设置在下电极150B和电介质层109之间的界面层108。每个下电极150B可以通过接触插塞103被电连接至衬底101。接触插塞103可以穿过衬底101上的层间电介质层102以被连接至衬底101。接触插塞103还可以被称为储存节点接触插塞。下电极150B可以包括以下至少一种:多晶硅、金属、金属氮化物、导电金属氧化物、金属硅化物、贵金属或其组合。下电极150B可以包括以下至少一种:钛(Ti)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钽(Ta)、钽氮化物(TaN)、钛铝氮化物(TiAlN)、钨(W)和钨氮化物(WN)、钌(Ru)、钌氧化物(RuO2)、铱(Ir)、铱氧化物(IrO2)、铂(Pt)、钼(Mo)或其组合。
图6的下电极150B具有筒形,并且下电极150B可以包括例如钛氮化物。界面层108可以选择性地形成在下电极150B的筒的内壁和外壁上。界面层108可以设置在下电极150B和电介质层109之间,并且可以不形成在电介质层109与支撑部106S和支撑部107S之间。
图7是示出根据另一实施例的半导体器件的图。图7的半导体器件可以与图2和图5的半导体器件类似。
参考图7,半导体器件400可以包括电容器结构100C。电容器结构100C可以包括多个下电极150A、支撑下电极150A的单个支撑部107S、设置在下电极150A和单个支撑部107S上的电介质层109以及设置在电介质层109上的上电极110。电容器结构100C还可以包括设置在下电极150A和电介质层109之间的界面层108。每个下电极150A可以通过接触插塞103被电连接至衬底101。接触插塞103可以穿过层间电介质层102以被连接至衬底101。接触插塞103还可以被称为储存节点接触插塞。
下电极150A可以包括多晶硅、金属、金属氮化物、导电金属氧化物、金属硅化物、贵金属或其组合。下电极150A可以包括以下至少一种:钛(Ti)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钽(Ta)、钽氮化物(TaN)、钛铝氮化物(TiAlN)、钨(W)和钨氮化物(WN)、钌(Ru)、钌氧化物(RuO2)、铱(Ir)、铱氧化物(IrO2)、铂(Pt)、钼(Mo)或其组合。
图7的下电极150A具有混合形状,并且可以包括筒形电极CB和填充筒形电极CB的筒的内部的柱形电极PB。在本实施例中,筒形电极CB可以由钛氮化物制成,并且柱形电极PB可以由多晶硅制成。
界面层108可以设置在下电极150A的侧壁和顶表面上。界面层108可以形成在下电极150A和电介质层109之间,并且可以不形成在电介质层109和单个支撑部107S之间。界面层108可以选择性地形成在筒形电极CB的表面上,以及可以选择性地形成在柱形电极PB的上表面上。
图8是示出根据另一实施例的半导体器件的图。图8的半导体器件可以与图7的半导体器件类似。
参考图8,半导体器件500可以包括电容器结构100C。电容器结构100C可以包括多个下电极150A、支撑下电极150A的单个支撑部107S、设置在下电极150A和单个支撑部107S上的电介质层109A以及设置在电介质层109上的上电极110。电容器结构100C还可以包括设置在下电极150A和电介质层109之间的界面层108。每个下电极150A可以通过接触插塞103被电连接至衬底101。接触插塞103可以穿过衬底101上的层间电介质层102以被连接至衬底101。接触插塞103还可以被称为储存节点接触插塞。
下电极150A可以包括多晶硅、金属、金属氮化物、金属硅氮化物、导电金属氧化物、金属硅化物、贵金属或其组合。下电极150A可以包括以下至少一种:钛(Ti)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钽(Ta)、钽氮化物(TaN)、钛铝氮化物(TiAlN)、钨(W)和钨氮化物(WN)、钌(Ru)、钌氧化物(RuO2)、铱(Ir)、铱氧化物(IrO2)、铂(Pt)、钼(Mo)或其组合。
图8的下电极150A具有混合形状,包括筒形电极CB和填充筒形电极CB的筒的内部的柱形电极PB。在本实施例中,筒形电极CB可以由钛氮化物制成,并且柱形电极PB可以由多晶硅制成。
界面层108可以设置在下电极150A的侧壁和顶表面上。界面层108可以形成在下电极150A和电介质层109之间。界面层108可以不形成在电介质层109和单个支撑部107S之间。界面层108可以选择性地形成在筒形电极CB的表面上。界面层108可以选择性地形成在柱形电极PB的上表面上。
图8的单个支撑部107S的最高表面可以设置在比下电极150A的最高表面低的水平高度处。下电极150A的通过单个支撑部107S暴露的顶表面和顶侧壁可以被界面层108覆盖。在一个实施例中,下电极150A的顶侧壁是下电极150A的侧壁的被设置在比支撑部107S的水平高度高的水平高度处的部分。如图8的实施例所示,下电极150A的除了被单个支撑部107S覆盖的部分之外的整个侧壁可以被界面层108覆盖。
图9是示出根据另一实施例的半导体器件的图。图9的半导体器件可以与图2的半导体器件类似。
参考图9,半导体器件600可以包括电容器结构100C。电容器结构100C可以包括多个下电极105、支撑下电极105的支撑部106S和支撑部107S、设置在下电极105以及支撑部106S和支撑部107S上的电介质层109、以及设置在电介质层109上的上电极110。电容器结构100C还可以包括设置在下电极105和电介质层109之间的第一界面层108。在一个实施例中,第一界面层108可以设置在每个下电极105的顶表面上。第一界面层108可以设置在每个下电极的除了被支撑部107S和支撑部106S覆盖的那些侧壁部分之外的侧壁上。每个下电极105可以通过对应的接触插塞103被电连接至衬底101。接触插塞103可以穿过衬底101上的层间电介质层102以被连接至衬底101。接触插塞103还可以被称为储存节点接触插塞。
图9的电容器结构100C还可以包括在上电极110和电介质层109之间的第二界面层111。第一界面层108和第二界面层111可以由相同的材料或不同的材料制成。第一界面层108和第二界面层111可以与图1的第一界面层IFL1和第二界面层IFL2相对应。第一界面层108可以包括第一子界面层和第二子界面层,并且第二界面层111可以包括第三子界面层和第四子界面层。
第二界面层111可以用于抑制电介质层109的漏电流。第二界面层111可以用于放大电介质层109的介电常数。第二界面层111可以通过如图4A至图4C所示的原子层沉积来形成,或者通过在其中省略了表面钝化材料脉冲的原子层沉积来形成。在另一实施例中,第二界面层111可以通过单独沉积铌氧化物作为第二界面层111的初始材料来形成,并且由铌氧化物和铌氮化物的堆叠制成的第二界面层111可以通过在沉积作为上电极110的钛氮化物(TiN)时将铌氧化物的一部分氮化来形成。
在另一实施例中,电介质层109可以包括ZAZ(ZrO2/Al2O3/ZrO2)、HAH(HfO2/Al2O3/HfO2)或HZAZH(HfO2/ZrO2/Al2O3/ZrO2/HfO2)堆叠,并且第一界面层108和第二界面层111可以包括NbO/NbON堆叠。NZAZN堆叠、NHAHN堆叠或NHZAZHN堆叠可以形成在下电极105和上电极110之间。在NZAZN堆叠、NHAHN堆叠或NHZAZHN堆叠中,N可以指NbO/NbON堆叠。
在另一实施例中,电介质层109可以包括ZAZA(ZrO2/Al2O3/ZrO2/Al2O3),并且第一界面层108和第二界面层111可以包括NbO/NbON堆叠。在这个情况下,附加界面层可以被进一步形成在第二界面层111和上电极110之间。附加界面层可以包括TiO2。因此,NZAZANT堆叠可以形成在下电极105和上电极110之间。作为变型,附加界面层可以形成在电介质层109和第二界面层111之间,以在下电极105和上电极110之间形成NZAZATN堆叠。
在图5至图9所示的实施例中,电介质层109可以包括铪氧化物(HfO2)、锆氧化物(ZrO2)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)和铌氧化物(Nb2O5)或锶钛氧化物(SrTiO3)。在另一实施例中,电介质层109可以包括ZAZ(ZrO2/Al2O3/ZrO2)堆叠、ZAZA(ZrO2/Al2O3/ZrO2/Al2O3)堆叠、ZAZAT(ZrO2/Al2O3/ZrO2/Al2O3/TiO2)堆叠、HAH(HfO2/Al2O3/HfO2)堆叠、TiO2/ZrO2/Al2O3/ZrO2堆叠、TiO2/HfO2/Al2O3/HfO2堆叠、Ta2O5/ZrO2/Al2O3/ZrO2堆叠、Ta2O5/HfO2/Al2O3/HfO2堆叠和HZAZH(HfO2/ZrO2/Al2O3/ZrO2/HfO2)堆叠。在另一实施例中,电介质层109可以包括铁电材料、反铁电材料或其组合。在另一实施例中,电介质层109可以包括HfZrO、富Hf的HfZrO、富Zr的HfZrO或其组合。
在图5至图9所示的实施例中,上电极110可以包括多晶硅、硅锗、金属、金属氮化物、金属硅氮化物、导电金属氧化物、金属硅化物、贵金属或其组合。上电极110可以以下至少一种:包括钛(Ti)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钽(Ta)、钽氮化物(TaN)、钛铝氮化物(TiAlN)、钨(W)、钨氮化物(WN)、钌(Ru)、钌氧化物(RuO2)、铱(Ir)、铱氧化物(IrO2)、铂(Pt)、钼(Mo)或其组合。例如,上电极110可以以钛氮化物(TiN)、硅锗(SiGe)和钨氮化物(WN)的顺序堆叠。
上述本发明不限于上述实施例和附图,并且本领域技术人员将清楚,在本发明的技术实质的范围之内可以进行多种改变、替换和修改。

Claims (13)

1.一种半导体器件,包括:
下电极;
支撑部,其支撑所述下电极的外壁;
电介质层,其形成在所述下电极和所述支撑部上;
上电极,其在所述电介质层上;
第一界面层,其被设置在所述下电极和所述电介质层之间并且在所述下电极和所述支撑部之中选择性地形成在所述下电极的表面上;以及
第二界面层,其被设置在所述电介质层和所述上电极之间,
其中,所述第一界面层是接触所述下电极的金属氧化物和接触所述电介质层的金属氮化物的堆叠。
2.根据权利要求1所述的半导体器件,
其中,所述电介质层和所述支撑部彼此直接接触,并且其中,所述第一界面层不被设置在所述半导体器件的无界面层的部分中。
3.根据权利要求1所述的半导体器件,
其中,所述金属氧化物包括铌氧化物,并且所述金属氮化物包括铌氮化物或铌氮氧化物。
4.根据权利要求1所述的半导体器件,
其中,所述金属氧化物包括铌氧化物,以及
其中,所述金属氮化物包括通过选择性地将所述铌氧化物的一部分氮化而获得的材料。
5.根据权利要求1所述的半导体器件,
其中,所述金属氧化物包括钛氧化物、钽氧化物、钇氧化物或钼氧化物,以及
其中,所述金属氮化物包括钛氮化物、钽氮化物、钇氮化物或钼氮化物。
6.根据权利要求1所述的半导体器件,
其中,所述电介质层包括具有四方结构的铪氧化物。
7.根据权利要求1所述的半导体器件,
其中,所述电介质层包括锆氧化物、铪氧化物、铁电材料、反铁电材料、HfZrO、ZAZ堆叠、ZAZA堆叠、ZAZAT堆叠、HAH堆叠、TiO2/ZrO2/Al2O3/ZrO2堆叠、TiO2/HfO2/Al2O3/HfO2堆叠、Ta2O5/ZrO2/Al2O3/ZrO2堆叠、Ta2O5/HfO2/Al2O3/HfO2堆叠、HZAZH堆叠、HZAZHA堆叠、ZAH堆叠、HAZ堆叠、ZHAZHAT堆叠或其组合,其中ZAZ是ZrO2/Al2O3/ZrO2、ZAZA是ZrO2/Al2O3/ZrO2/Al2O3、ZAZAT是ZrO2/Al2O3/ZrO2/Al2O3/TiO2、HAH是HfO2/Al2O3/HfO2、HZAZH是HfO2/ZrO2/Al2O3/ZrO2/HfO2、HZAZHA是HfO2/ZrO2/Al2O3/ZrO2/HfO2/Al2O3、ZAH是ZrO2/Al2O3/HfO2、HAZ是HfO2/Al2O3/ZrO2、ZHAZHAT是ZrO2/HfO2/Al2O3/ZrO2/HfO2/Al2O3/TiO2
8.根据权利要求1所述的半导体器件,
其中,所述下电极具有筒形、柱形或其组合。
9.根据权利要求1所述的半导体器件,
其中,所述第一界面层和所述第二界面层包括相同的材料。
10.根据权利要求1所述的半导体器件,
其中,所述第二界面层包括铌氧化物和铌氮化物的堆叠,
其中,所述铌氧化物接触所述电介质层,以及
其中,所述铌氮化物接触所述上电极。
11.根据权利要求1所述的半导体器件,
所述第二界面层包括铌氧化物和铌氮氧化物的堆叠,
其中,所述铌氧化物接触所述电介质层,以及
其中,所述铌氮氧化物接触所述上电极。
12.根据权利要求1所述的半导体器件,
其中,所述第二界面层包括从包括钽、钛、钇和钼的组中选择的一种金属,以及
其中,所述第二界面层包括所述金属的氧化物、所述金属的氮化物、所述金属的氮氧化物或其组合。
13.根据权利要求1所述的半导体器件,
其中,所述支撑部包括多层级支撑部,
其中,所述电介质层和所述多层级支撑部彼此直接接触,以及
其中,所述第一界面层不被设置在所述半导体器件的无界面层的部分中。
CN202211402119.2A 2021-12-30 2022-11-10 半导体器件及其制造方法 Pending CN116390476A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0193331 2021-12-30
KR1020210193331A KR20230102875A (ko) 2021-12-30 2021-12-30 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN116390476A true CN116390476A (zh) 2023-07-04

Family

ID=86964309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211402119.2A Pending CN116390476A (zh) 2021-12-30 2022-11-10 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US11973106B2 (zh)
KR (1) KR20230102875A (zh)
CN (1) CN116390476A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536940B2 (en) 2012-09-19 2017-01-03 Micron Technology, Inc. Interfacial materials for use in semiconductor structures and related methods
KR102397393B1 (ko) 2017-11-28 2022-05-12 삼성전자주식회사 반도체 장치
KR102623543B1 (ko) 2018-05-18 2024-01-10 삼성전자주식회사 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치
KR102449895B1 (ko) 2018-05-18 2022-09-30 삼성전자주식회사 반도체 장치와 그 제조 방법
CN110828428A (zh) 2018-08-14 2020-02-21 三星电子株式会社 半导体器件
KR20200122175A (ko) 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20200141809A (ko) * 2019-06-11 2020-12-21 삼성전자주식회사 집적회로 장치 및 그 제조 방법
US11817475B2 (en) * 2020-11-27 2023-11-14 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor apparatus including the same

Also Published As

Publication number Publication date
US11973106B2 (en) 2024-04-30
KR20230102875A (ko) 2023-07-07
US20230215910A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US7164165B2 (en) MIS capacitor
KR102372096B1 (ko) 반도체장치 및 그 제조 방법
US7382014B2 (en) Semiconductor device with capacitor suppressing leak current
US9214467B2 (en) Method for fabricating capacitor
US7102875B2 (en) Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
KR101368147B1 (ko) 커패시터들을 형성하는 방법
US6673668B2 (en) Method of forming capacitor of a semiconductor memory device
JP2008258623A (ja) 酸化ジルコニウム系キャパシタ及び同キャパシタの製造方法
JP2008091899A (ja) 半導体素子のキャパシタ形成方法
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
US11973106B2 (en) Semiconductor device and method for manufacturing the same
KR100618684B1 (ko) 티에이오엔 유전체막을 갖는 반도체 소자의 캐패시터 및그 제조방법
US20240234489A1 (en) Semiconductor device and method for manufacturing the same
US20220399435A1 (en) Semiconductor device and method for fabricating the same
US20220359643A1 (en) Semiconductor device and method for fabricating the same
KR20070045661A (ko) 캐패시터 제조 방법
JP7354088B2 (ja) 半導体素子及びその製造方法
KR100604664B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100937988B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100772685B1 (ko) 캐패시터 형성 방법
KR100611386B1 (ko) 탄탈륨산화막 커패시터의 제조방법
CN115988957A (zh) 半导体器件及其制造方法
KR100745068B1 (ko) 금속막전극을 갖는 반도체소자의 커패시터 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination