CN116387291A - 一种mim结构的下极板金属层的刻蚀方法 - Google Patents
一种mim结构的下极板金属层的刻蚀方法 Download PDFInfo
- Publication number
- CN116387291A CN116387291A CN202310311438.0A CN202310311438A CN116387291A CN 116387291 A CN116387291 A CN 116387291A CN 202310311438 A CN202310311438 A CN 202310311438A CN 116387291 A CN116387291 A CN 116387291A
- Authority
- CN
- China
- Prior art keywords
- etching
- metal layer
- layer
- polar plate
- mim structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 98
- 239000002184 metal Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 36
- 229910015844 BCl3 Inorganic materials 0.000 claims abstract description 15
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims abstract description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 78
- 239000007789 gas Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000003746 surface roughness Effects 0.000 abstract description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 18
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Weting (AREA)
Abstract
本发明提供一种MIM结构的下极板金属层的刻蚀方法，包括提供具有MIM结构的半导体结构，MIM结构包括下极板金属层和介质层，下极板金属层包括Al层和位于Al层上方的TiN层；通过光刻工艺定义下极板图形；对所述下极板金属层进行刻蚀，所述刻蚀依次包括ME主刻、轻微刻蚀和OE过刻。本发明在原有刻蚀方法利用BCl3和Cl2对下极板金属层进行刻蚀的基础上，增加利用CL2/O2进行轻微刻蚀的步骤，将经过ME主刻残余的少许Al刻蚀掉，同时保护Al不会侧掏，进而使表面平整，解决了由于ME主刻完后，会有少许残留的Al，导致在刻蚀后底部会出现表面粗糙的问题。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种MIM结构的下极板金属层的刻蚀方法。
背景技术
电容是常用的无源器件之一，作为集成电路中的重要组成部分，被广泛应用于各种芯片中。集成电路芯片中的电容结构包括MIM(metal insulator metal，金属-绝缘层-金属)电容、PIP(poly insulator poly，多晶硅-绝缘层-多晶硅)电容和MOM(metal oxidemetal，金属-氧化物-金属)电容。
MIM电容包括下极板、上极板、位于上级板和下极板之间的介质层，MIM电容可在BEOL(Back End of Line，后端工艺)处理过程中制作。通常，MIM电容是由MIM结构经过刻蚀工艺形成的，在MIM电容的刻蚀过程中，由于MIM结构比较复杂和特殊，同时存在TiN和Al，并且Al非常薄，ME(main etch)主刻完后，会有少许残留的Al，导致在刻蚀后底部会出现表面粗糙的问题。
发明内容
有鉴于此，本发明提出了一种MIM结构的下极板金属层的刻蚀方法，用以解决MIM结构刻蚀后底部会出现表面粗糙的问题。
本发明提供一种MIM结构的下极板金属层的刻蚀方法，包括以下步骤：
步骤一、提供具有MIM结构的半导体结构，所述MIM结构包括下极板金属层和介质层，所述下极板金属层包括Al层和位于所述Al层上方的TiN层；
步骤二、通过光刻工艺定义下极板图形；
步骤三、对所述下极板金属层进行刻蚀，所述刻蚀依次包括ME主刻、轻微刻蚀和OE过刻。
优选地，步骤一中所述下极板金属层下方形成有层间介质层。
优选地，所述层间介质层包括NDC层和位于所述NDC层表面的氧化层。
优选地，步骤一中所述介质层的材料为SiN。
优选地，步骤二中所述通过光刻工艺定义下极板图形包括：
在所述介质层表面形成光刻胶，并图案化所述介质层；
移除所述光刻胶。
优选地，步骤三中所述ME主刻为利用BCl3/Cl2对所述下极板金属层进行刻蚀。
优选地，步骤三中所述轻微刻蚀的工艺条件为：低压强、高电源功率、低偏压功率、刻蚀气体为Cl2和O2。
优选地，所述压强为8mT～12mT，所述电源功率为500～800W，所述偏压功率低于50W，所述刻蚀气体为Cl2的流量为50sccm～150sccm，O2的流量为10sccm～50sccm。
优选地，步骤三中所述OE过刻为利用BCl3/Cl2/N2对所述下极板金属层进行回刻蚀。
本发明对现有MIM电容刻蚀工艺进行改进，在原有的刻蚀条件基础上，加一步CL2/O2的偏化学性刻蚀步骤，先利用BCl3/Cl2对下极板金属层进行主刻蚀，然后利用CL2/O2进行轻微刻蚀，最后利用BCl3/Cl2对下极板金属层进行回刻蚀，实现了Al的全部刻蚀，同时保护Al不会侧掏，解决了MIM结构刻蚀后底部会出现表面粗糙的问题。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1显示为现有MIM结构ME主刻后的结构示意图；
图2显示为现有MIM结构OE过刻后的结构示意图；
图3显示为现有MIM结构刻蚀完后的示意图；
图4显示为图3中线圈所示处放大的示意图；
图5显示为本发明实施例的MIM结构的下极板金属层的刻蚀方法的流程图；
图6-8显示为本发明实施例的MIM结构的下极板金属层的刻蚀方法各步骤中的结构示意图；
图9显示为本发明实施例的MIM结构的下极板金属层刻蚀后的示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
现有对MIM结构的下级板的刻蚀工艺主要包括ME主刻和OE过刻。ME(main etch)主刻，是刻蚀的主要步骤，OE(over etch)过刻，是对刻蚀的形貌进行修饰。ME主刻为利用BCl3/Cl2对下极板金属层进行主刻蚀，OE过刻为利用BCl3/Cl2/N2对下极板金属层进行回刻蚀。也就是说，现有对MIM结构的下级板的刻蚀步骤为：先利用BCl3和Cl2对下极板金属层进行主刻蚀，然后再利用BCl3和Cl2对下极板金属层进行回刻蚀。
图1和图2分别显示为对下级板进行主刻蚀、OE过刻后的结构示意图；图3显示为现有MIM结构刻蚀完后的示意图；图4显示为图3中线圈所示处放大的示意图。如上述图中所示，现有MIM结构刻蚀完后的底部氧化层表面粗糙。究其原因，经研究为现有工艺在下极板TiN/Al刻蚀过程中，由于Al很薄，在ME主刻完后，有少许残留的Al。由此，本发明提出了一种MIM结构的下极板金属层的刻蚀方法。下面结合附图来进一步说明本发明的技术方案。
图5显示为本发明实施例的MIM结构的下极板金属层的刻蚀方法的流程图。如图5所示，包括以下步骤：
步骤一、提供具有MIM结构的半导体结构。
其中，MIM结构包括下极板金属层和介质层，下极板金属层包括Al层和位于Al层上方的TiN层。
请参阅图6，本发明实施例中，在下极板金属层下方形成有层间介质层。层间介质层包括NDC层和位于NDC层表面的氧化层。介质层的材料为氮化硅(SiN)。
步骤二、通过光刻工艺定义下极板图形。
请参阅图7，本发明实施例中，通过光刻工艺定义下极板图形包括：
在介质层表面形成光刻胶，并图案化介质层；
移除光刻胶。
步骤三、对下极板金属层进行刻蚀，所述刻蚀依次包括ME主刻、轻微刻蚀和OE过刻。
本发明实施例中，ME主刻为利用BCl3/Cl2对下极板金属层进行主刻蚀。与现有刻蚀工艺一样，其刻蚀后的结构与图1相同。轻微刻蚀的工艺条件为：低压强、高电源功率、低偏压功率、刻蚀气体为Cl2和O2。具体地，压强为8mT～12mT，电源功率为500～800W，偏压功率低于50W，刻蚀气体为Cl2的流量为50sccm～150sccm，O2的流量为10sccm～50sccm。OE过刻为利用BCl3/Cl2/N2对下极板金属层进行回刻蚀，也即，在刻蚀时在氯基气体的基础上再通入氮气作为混合刻蚀气体。请参阅图8，图8显示为对下极板金属层进行轻微刻蚀和OE过刻后的结构示意图。如图8所示，刻蚀表面平整。图9显示为本发明实施例的MIM结构的下极板金属层刻蚀后的示意图。如图9所示，刻蚀表面平整。
本发明实施例对MIM结构的下级板的刻蚀，在原有的刻蚀条件基础上，增加CL2/O2的轻微刻蚀，先利用BCl3和Cl2对下极板金属层进行主刻蚀，然后利用CL2和O2作为刻蚀气体进行轻微刻蚀，最后利用BCl3和Cl2对下极板金属层进行回刻蚀，实现了Al的全部刻蚀，同时保护Al不会侧掏，解决了MIM结构刻蚀后底部会出现表面粗糙的问题。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种MIM结构的下极板金属层的刻蚀方法，其特征在于，包括以下步骤：
步骤一、提供具有MIM结构的半导体结构，所述MIM结构包括下极板金属层和介质层，所述下极板金属层包括Al层和位于所述Al层上方的TiN层；
步骤二、通过光刻工艺定义下极板图形；
步骤三、对所述下极板金属层进行刻蚀，所述刻蚀依次包括ME主刻、轻微刻蚀和OE过刻。
2.根据权利要求1所述的MIM结构的下极板金属层的刻蚀方法，其特征在于，步骤一中所述下极板金属层下方形成有层间介质层。
3.根据权利要求2所述的MIM结构的下极板金属层的刻蚀方法，其特征在于，所述层间介质层包括NDC层和位于所述NDC层表面的氧化层。
4.根据权利要求1所述的MIM结构的下极板金属层的刻蚀方法，其特征在于，步骤一中所述介质层的材料为SiN。
5.根据权利要求1所述的MIM结构的下极板金属层的刻蚀方法，其特征在于，步骤二中所述通过光刻工艺定义下极板图形包括：
在所述介质层表面形成光刻胶，并图案化所述介质层；
移除所述光刻胶。
6.根据权利要求1所述的MIM结构的下极板金属层的刻蚀方法，其特征在于，步骤三中所述ME主刻为利用BCl3/Cl2对所述下极板金属层进行刻蚀。
7.根据权利要求1所述的MIM结构的下极板金属层的刻蚀方法，其特征在于，步骤三中所述轻微刻蚀的工艺条件为：低压强、高电源功率、低偏压功率、刻蚀气体为Cl2和O2。
8.根据权利要求7所述的MIM结构的下极板金属层的刻蚀方法，其特征在于，所述压强为8mT～12mT，所述电源功率为500～800W，所述偏压功率低于50W，所述刻蚀气体为Cl2的流量为50sccm～150sccm，O2的流量为10sccm～50sccm。
9.根据权利要求1所述的MIM结构的下极板金属层的刻蚀方法，其特征在于，步骤三中所述OE过刻为利用BCl3/Cl2/N2对所述下极板金属层进行回刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310311438.0A CN116387291A (zh) | 2023-03-28 | 2023-03-28 | 一种mim结构的下极板金属层的刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310311438.0A CN116387291A (zh) | 2023-03-28 | 2023-03-28 | 一种mim结构的下极板金属层的刻蚀方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116387291A true CN116387291A (zh) | 2023-07-04 |
Family
ID=86968743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310311438.0A Pending CN116387291A (zh) | 2023-03-28 | 2023-03-28 | 一种mim结构的下极板金属层的刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116387291A (zh) |
-
2023
- 2023-03-28 CN CN202310311438.0A patent/CN116387291A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7683415B2 (en) | Semiconductor device and method for fabricating the same | |
| TW507293B (en) | Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide | |
| TWI497591B (zh) | 製造具有自動對準介電帽之互連結構的結構及方法 | |
| US11855128B2 (en) | Metal insulator metal (MIM) structure and manufacturing method thereof | |
| JP3547364B2 (ja) | 半導体装置の製造方法 | |
| KR100500444B1 (ko) | 금속전극들을 갖는 커패시터 제조방법 | |
| CN105304616B (zh) | Mim电容及其形成方法 | |
| KR20020037684A (ko) | 반도체 장치의 제조방법 | |
| US7115518B2 (en) | Method for fabricating semiconductor device comprising forming holes in a multi-layer insulating film | |
| KR100551326B1 (ko) | 캐패시터를 갖는 반도체 소자 제조 방법 | |
| CN116387291A (zh) | 一种mim结构的下极板金属层的刻蚀方法 | |
| US7846808B2 (en) | Method for manufacturing a semiconductor capacitor | |
| JP2006148052A (ja) | 半導体素子の格納電極形成方法 | |
| KR100835825B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100639000B1 (ko) | 금속-절연체-금속 커패시터의 제조방법 | |
| KR100641984B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100607749B1 (ko) | 금속 층간 절연막 형성 방법 | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100579862B1 (ko) | 금속-절연체-금속 커패시터 및 그 제조 방법 | |
| KR100971325B1 (ko) | 반도체 소자의 ｍｉｍ 커패시터 제조 방법 | |
| KR100529624B1 (ko) | 반도체 소자의 금속-절연체-금속 커패시터 제조 방법 | |
| KR100645194B1 (ko) | Ｍｉｍ 캐패시터 형성 방법 | |
| KR100713321B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20000003613A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20010005182A (ko) | 반도체소자의 폴리사이드 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |