CN116344688A - 一种发光芯片及其制作方法 - Google Patents

一种发光芯片及其制作方法 Download PDF

Info

Publication number
CN116344688A
CN116344688A CN202310602152.8A CN202310602152A CN116344688A CN 116344688 A CN116344688 A CN 116344688A CN 202310602152 A CN202310602152 A CN 202310602152A CN 116344688 A CN116344688 A CN 116344688A
Authority
CN
China
Prior art keywords
layer
thickness
emitting chip
barrier layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310602152.8A
Other languages
English (en)
Other versions
CN116344688B (zh
Inventor
王嘉诚
张少仲
张栩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongcheng Hualong Computer Technology Co Ltd
Original Assignee
Zhongcheng Hualong Computer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongcheng Hualong Computer Technology Co Ltd filed Critical Zhongcheng Hualong Computer Technology Co Ltd
Priority to CN202310602152.8A priority Critical patent/CN116344688B/zh
Publication of CN116344688A publication Critical patent/CN116344688A/zh
Application granted granted Critical
Publication of CN116344688B publication Critical patent/CN116344688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种发光芯片及其制作方法，属于半导体器件技术领域。所述发光芯片依次包括衬底、连接第一电极的第一半导体层、光提取层、有源层和连接第二电极的第二半导体层；衬底中掺杂有铝，且衬底中铝的含量向生长侧递增；光提取层为氮化铝层，其靠近有源层一侧开设有纳米孔阵列，纳米孔的深度为光提取层厚度的40~60%；有源层为多个InxGa1‑xN层/AlyGa1‑yN垒层/GaN垒层交替结构，在InxGa1‑xN层中，0.3≤x≤0.4，x取值不变；在各AlyGa1‑yN垒层中，0.1≤y≤0.3，y取值沿生长方向递减，递减率为10~20%。本发明有效提高了发光芯片的发光效率以及稳定性。

Description

一种发光芯片及其制作方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种发光芯片及其制作方法。
背景技术
发光芯片是一种重要的半导体器件，可以将电能转换为光能，并广泛应用于显示、照明和通信等领域。发光芯片由多个半导体材料层组成，一般包括衬底、n型半导体层、量子阱层、p型半导体层以及电极等结构。
然而，现有技术中的发光芯片由于空穴分布不均匀、限制斯塔克效应以及能量损失、光子重复吸收或非辐射性复合等因素，导致发光芯片的发光效率相对较低且稳定可靠性有待改善。比如空穴分布不均匀会导致不同区域内的空穴密度不同，使得发光强度和波长不均匀，并且影响发光芯片的可靠性、稳定性以及发光效率；限制斯塔克效应则是指在某些半导体材料中，电子和空穴之间的结合能发生变化，导致发光峰位置随注入载流子浓度的增加而发生漂移和宽化，这同样会导致发光芯片的发光效率降低以及稳定性下降等问题，而发光芯片面临的能量损失、光子重复吸收或非辐射性复合等因素也会导致能量浪费和光子的损失，降低发光芯片的整体发光效率和稳定性。
现有技术中有报道通过优化发光芯片的外延结构、优化工艺步骤或者优化电极和反射层的设计等方式解决发光芯片的发光效率低以及稳定性差的问题，虽然这些方式在一定程度上可以缓解问题，但发光芯片的发光效率仍较低、稳定性有待进一步提高，高效、稳定的发光芯片在照明、显示和通信等领域具有大的潜力和需求。
综上，非常有必要提供一种发光芯片及其制作方法。
发明内容
为了解决现有技术中存在的一个或者多个技术问题，本发明提供了一种发光芯片及其制作方法。本发明提供了一种新的发光芯片结构，有效提高了发光芯片的发光效率以及稳定性。
本发明在第一方面提供了一种发光芯片，所述发光芯片沿生长方向依次包括衬底、第一半导体层、光提取层、有源层和第二半导体层；所述发光芯片还包括与第一半导体层电连接的第一电极和与第二半导体层电连接的第二电极；所述衬底中掺杂有铝，且衬底中掺杂铝的含量从背离所述第一半导体层的一侧向靠近所述第一半导体层的一侧递增；所述光提取层为氮化铝层，所述光提取层靠近所述有源层的一侧开设有纳米孔阵列，所述纳米孔阵列中的纳米孔的深度为所述光提取层的厚度的40~60%；所述有源层沿生长方向包括交替层叠设置的多个量子阱层和多个量子垒层，所述量子阱层相比所述量子垒层多一层；所述量子阱层为InxGa1-xN层，0.3≤x≤0.4，InxGa1-xN层中x的取值不变；所述量子垒层为AlyGa1-yN垒层/GaN垒层，0.1≤y≤0.3，每个AlyGa1-yN垒层中y的取值不变，相邻两个AlyGa1- yN垒层中y的取值沿生长方向递减，递减率为10~20%。
优选地，所述发光芯片还包括设置在所述有源层与所述第二半导体层之间的载流子阻挡层；所述载流子阻挡层为InzAl1-zN层，0.1≤z≤0.3。
优选地，所述载流子阻挡层的厚度为5~20nm。
优选地，所述AlyGa1-yN垒层/GaN垒层由AlyGa1-yN垒层与GaN垒层层叠设置而成，所述AlyGa1-yN垒层设置在所述InxGa1-xN层与所述GaN垒层之间；所述AlyGa1-yN垒层的厚度为2~5nm，所述GaN垒层的厚度为5~20nm，所述InxGa1-xN层的厚度为5~20nm。
优选地，所述纳米孔阵列中的纳米孔的孔径为10~30nm，相邻两个纳米孔之间的孔间距为80~150nm。
优选地，所述衬底的制备为：将单晶硅进行清洗与干燥，然后将铝掺杂源溶液涂覆在单晶硅的一侧，然后在700~1100℃进行热处理30~120min，经冷却得到掺杂有铝的衬底。
优选地，所述铝掺杂源溶液以无水乙醇为溶剂，以三氯化铝为溶质；所述铝掺杂源溶液的涂覆厚度为100~500nm，所述铝掺杂源溶液中三氯化铝的浓度为0.01~0.1mol/L。
优选地，所述衬底的厚度为300~500μm；所述第一半导体层的厚度为100~1000nm；所述第二半导体层的厚度为50~500nm；所述光提取层的厚度为50~400nm；和/或所述有源层的厚度为50~200nm。
本发明在第二方面提供了本发明在第一方面所述的发光芯片的制作方法，所述制作方法包括如下步骤：
（1）制得所述衬底；
（2）在所述衬底上依次生长所述第一半导体层、所述光提取层、所述有源层和所述第二半导体层；
（3）在所述第一半导体层上设置电连接的所述第一电极，在所述第二半导体层上设置电连接的所述第二电极，得到所述发光芯片。
优选地，步骤（2）为：在所述衬底上依次生长所述第一半导体层、所述光提取层、所述有源层、载流子阻挡层和所述第二半导体层；所述载流子阻挡层为InzAl1-zN层，0.1≤z≤0.3。
本发明与现有技术相比至少具有如下有益效果：
（1）本发明中的发光芯片包括的所述衬底中掺杂有Al，且衬底中掺杂Al的含量从背离所述第一半导体层的一侧向靠近所述第一半导体层的一侧递增，可以在衬底中形成Al的浓度梯度，使得空穴在衬底侧的扩散长度增加，从而使得空穴分布更加均匀，有助于提高发光芯片的发光效率和稳定性。
（2）本发明中的发光芯片包括的有源层采用InxGa1-xN（0.3≤x≤0.4）作为量子阱层，具有高的光致发光效率和高的内量子效率，而AlyGa1-yN垒层/GaN垒层的加入可以带来更好的晶格匹配和高的电子迁移率，并且垒层中Al含量的递减可以减少由于晶格失配引起的应力和缺陷，从而提高发光芯片的结构稳定性和发光效率，对于量子垒层，AlyGa1-yN垒层的y取值范围为0.1≤y≤0.3，而且每个AlyGa1-yN垒层中y的取值不变，相邻两个AlyGa1-yN垒层中y的取值沿生长方向递减，递减率为10~20%，这种设置可以增加量子垒层的能带差，从而使得载流子更容易在量子阱层中被抓住，能量波函数会在不同的材料之间发生交叉，从而提高载流子束缚能力和光致发光效率，有效地抑制了量子限制斯塔克效应；此外，递减的AlyGa1-yN垒层也可以降低发光芯片内部的应力，从而提高了发光芯片的稳定性和寿命。
（3）本发明中的所述发光芯片还包括光提取层，并且光提取层中设置有纳米孔阵列，具有纳米孔阵列的光提取层的设置，可以作为光的引导通道，帮助光子从发光芯片内部尽量多地逃逸出来，而不是在内部吸收，光提取层的纳米孔阵列结构可以改变光线的传播路径和出射角度，这样可以增加从发光芯片中发出的光线的辐射角度，使得光能够更广泛地传播和辐射出去，通过控制纳米孔的深度为光提取层厚度的40%~60%，可以使得光子逸出的效率更高，同时又不会过度损失光的能量，从而提高整个发光芯片的亮度和效率。
（4）本发明的一些优选实施方案中的所述发光芯片还包括设置在有源层与第二半导体层之间的载流子阻挡层，所述载流子阻挡层为InzAl1-zN层，0.1≤z≤0.3，该载流子阻挡层由于InzAl1-zN材料的能带结构，并且含有合适的In含量与Al含量，它可以阻挡电子和空穴的流动，减少非辐射复合，提高发光效率；具体来说，当电流通过发光芯片时，由于第一半导体层和第二半导体层的载流子浓度很高，会产生大量的注入复合，这会降低有源层的发光效率，而本发明设置合适的载流子阻挡层，可以有效阻止部分载流子的注入，减少非辐射复合的发生，提高发光效率；此外，本发明中所述载流子阻挡层的设置还可以帮助形成反射界面，促进光子的逸出，进一步提高发光效率。
附图说明
本发明附图仅仅为说明目的提供，图中各部分的比例、尺寸以及数量不一定与实际产品一致。
图1是本发明一些具体实施方式提供的发光芯片的结构示意图；
图2是本发明发光芯片包括的有源层的结构示意图；
图3是本发明发光芯片包括的光提取层中的纳米孔阵列的分布示意图；
图4是本发明另一些具体实施方式提供的发光芯片的结构示意图；
图5是本发明又一些具体实施方式提供的发光芯片的结构示意图。
图中：1：衬底；2：第一半导体层；3：光提取层；31：纳米孔；4：有源层；41：量子阱层；42：量子垒层；421：AlyGa1-yN垒层；422：GaN垒层；5：第二半导体层；6：第一电极；7：第二电极；8：载流子阻挡层；9：InP纳米线层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明在第一方面提供了一种发光芯片，例如，如图1至图3所示，所述发光芯片沿生长方向依次包括衬底1、第一半导体层2、光提取层3、有源层4和第二半导体层5；所述发光芯片还包括与第一半导体层2电连接的第一电极6和与第二半导体层5电连接的第二电极7，即所述第一电极6电连接在第一半导体层2上，所述第二电极7电连接在第二半导体层5上，具体地，所述第一电极6电连接在所述第一半导体层2远离所述衬底1的一侧，所述第二电极7电连接在所述第二半导体层5远离所述衬底1的一侧；本发明对第一半导体层2、第二半导体层5、第一电极6和第二电极7不做具体的限定，为本领域的常规技术，例如，所述第一半导体层2采用的材料例如为掺杂了n型掺杂剂的氮化镓半导体，n型掺杂剂例如可以为硅（Si）、锗（Ge）、锡（Sn）中的一种或多种，所述第二半导体层5采用的材料例如为掺杂了p型掺杂剂的氮化镓半导体，p型掺杂剂例如可以为镁（Mg）、锌（Zn）、铍（Be）、锶（Sr）、钡（Ba）中的一种或多种，n型掺杂剂和/或p型掺杂剂的掺杂浓度例如可以在1×1017cm-3至6×1018cm-3之间；本发明中的发光芯片例如可以作为LED芯片。
在本发明中，所述衬底1中掺杂有铝Al，且衬底1中掺杂铝的含量从背离所述第一半导体层2的一侧向靠近所述第一半导体层2的一侧递增；所述光提取层3为氮化铝层，所述光提取层3靠近所述有源层4的一侧开设有纳米孔阵列，所述纳米孔阵列中的纳米孔31的深度为所述光提取层3的厚度的40~60%（例如40%、45%、50%、55%或60%）；所述有源层4沿生长方向包括交替层叠设置的多个量子阱层41和多个量子垒层42，所述量子阱层41相比所述量子垒层42多一层，在本发明中，“多个”指的是两个及两个以上，换言之，所述有源层4沿生长方向包括n+1个量子阱层41和n个量子垒层42，n为不小于2的正整数，n+1个量子阱层41和n个量子垒层42交替层叠设置；所述量子阱层41为InxGa1-xN层，0.3≤x≤0.4，x例如可以取值为0.3、0.32、0.35、0.38或0.40，InxGa1-xN层中x的取值沿生长方向固定不变；所述量子垒层42为AlyGa1-yN垒层421/GaN垒层422，0.1≤y≤0.3，每个AlyGa1-yN垒层421中y的取值不变，相邻两个AlyGa1-yN垒层421中y的取值沿生长方向递减，递减率为10~20%，即递减率在10~20%的范围内；在本发明的一些具体实施例中，例如设置有6个AlyGa1-yN垒层，沿生长方向依次为Al0.3Ga0.7N垒层、Al0.24Ga0.76N垒层、Al0.2Ga0.8N垒层、Al0.17Ga0.83N垒层、Al0.14Ga0.86N垒层、Al0.12Ga0.88N垒层；在一些更具体的实施例中，所述有源层4沿生长方向依次包括In0.35Ga0.65N层、Al0.3Ga0.7N垒层、GaN层、In0.35Ga0.65N层、Al0.24Ga0.76N垒层、GaN层、In0.35Ga0.65N层、Al0.2Ga0.8N垒层、GaN层、In0.35Ga0.65N层、Al0.17Ga0.83N垒层、GaN层、In0.35Ga0.65N层、Al0.14Ga0.86N垒层、GaN层、In0.35Ga0.65N层、Al0.12Ga0.88N垒层、GaN层和In0.35Ga0.65N层。
本发明中的发光芯片包括的所述衬底中掺杂有Al，且衬底中掺杂Al的含量从背离所述第一半导体层的一侧向靠近所述第一半导体层的一侧递增，可以在衬底中形成Al的浓度梯度，使得空穴在衬底侧的扩散长度增加，从而使得空穴分布更加均匀，有助于提高发光芯片的发光效率和稳定性；本发明中的发光芯片包括的有源层采用InxGa1-xN（0.3≤x≤0.4）作为量子阱层，具有高的光致发光效率和高的内量子效率，而AlyGa1-yN垒层/GaN垒层的加入可以带来更好的晶格匹配和高的电子迁移率，并且垒层中Al含量的递减可以减少由于晶格失配引起的应力和缺陷，从而提高发光芯片的结构稳定性和发光效率，对于量子垒层，AlyGa1-yN垒层的y取值范围为0.1≤y≤0.3，而且每个AlyGa1-yN垒层中y的取值不变，相邻两个AlyGa1-yN垒层中y的取值沿生长方向递减，递减率为10~20%，这种设置可以增加量子垒层的能带差，从而使得载流子更容易在量子阱层中被抓住，能量波函数会在不同的材料之间发生交叉，从而提高载流子束缚能力和光致发光效率，有效地抑制了量子限制斯塔克效应；此外，递减的AlyGa1-yN垒层也可以降低发光芯片内部的应力，从而提高了发光芯片的稳定性和寿命；本发明中的所述发光芯片还包括光提取层，并且光提取层中设置有纳米孔阵列，具有纳米孔阵列的光提取层的设置，可以作为光的引导通道，帮助光子从发光芯片内部尽量多地逃逸出来，而不是在内部吸收，光提取层的纳米孔阵列结构可以改变光线的传播路径和出射角度，这样可以增加从发光芯片中发出的光线的辐射角度，使得光能够更广泛地传播和辐射出去，通过控制纳米孔的深度为光提取层厚度的40%~60%，可以使得光子逸出的效率更高，同时又不会过度损失光的能量，从而提高整个发光芯片的亮度和效率；本发明在氮化铝层靠近有源层的一侧开设纳米孔阵列，相比直接在n型氮化镓层中开设纳米孔阵列，可以更有效地提高发光芯片的发光效率，可能的原因是，本发明所述光提取层的设置，可以使得更多的光从有源层向氮化铝层传输并透过纳米孔阵列，因此更多的光可以被提取和辐射出来，而直接在n型氮化镓层中开设纳米孔阵列则可能会导致部分光被反射或被吸收，对发光效率的提升不明显，此外，本发明引入氮化铝层作为光提取层，具有高的折射率和较低的吸收率，可以使得更多的光可以被反射和透过纳米孔阵列，有效提高光的提取效率；此外，氮化铝还具有高的热稳定性和耐腐蚀性，可以提高发光芯片的可靠性和稳定性。
在本发明中，所述光提取层3的制备例如可以为：利用金属有机化合物化学气相沉积方法（MOCVD方法）生长氮化铝层（AlN层），在氮化铝层上使用提拉法涂布得到表面带有纳米球阵列的氮化铝层，该过程以二氧化硅纳米球作为掩膜，涂布采用的纳米球溶液浓度为5~15wt%，纳米球溶液以水为分散剂；在本发明中，也将纳米球溶液记作纳米球水溶液；在表面带有纳米球阵列的氮化铝层上利用ICP蚀刻技术进行刻蚀，在氮化铝层中形成孔洞结构，得到带有纳米孔阵列（也可记作纳米柱阵列）的氮化铝层；其中，刻蚀厚度为使得纳米孔31的深度为所述光提取层3的厚度的40~60%，刻蚀之后在去胶液和配置的HF酸溶液中进行清洗，得到一侧开设有纳米孔阵列的光提取层；当然，在本发明中也可以采用其它方法形成一侧开设有纳米孔阵列的所述光提取层。
在本发明的InxGa1-xN层中，0.3≤x≤0.4，通过MOCVD方法制备所述InxGa1-xN层为本领域常规技术，具体地，例如可以采用三乙基铟（TEI）为铟源、三乙基镓（TEGa）为镓源、氨气（NH3）为氮源，氮气（N2）为载气，在温度为750~850℃、压力为350~500Torr条件下生长，通过调控铟源与镓源的流量大小，可以得到x取值不同的InxGa1-xN层；镓源的流量例如可以为250~450sccm，铟源的流量例如可以为600~1200sccm，氮源流量例如可以为25000~35000sccm，载气流量例如可以为4000~5000sccm；以生长In0.35Ga0.65N层为例，例如可以利用MOCVD设备在氮源（NH3）流量保持为28000sccm，温度保持为850℃，压力保持为380Torr，镓源（三乙基镓）流量保持为340sccm，铟源（三乙基铟）流量保持为1000sccm，氮气流量保持为4000sccm的条件下，生长得到厚度为5~20nm的In0.35Ga0.65N层。
在本发明的AlyGa1-yN垒层中，0.1≤y≤0.3，通过MOCVD方法制备AlyGa1-yN垒层为本领域的常规技术，具体地，例如可以采用三乙基铝（TMAl）为铝源、三乙基镓（TEGa）为镓源、氨气（NH3）为氮源、氮气（N2）为载气，在温度为800~1100℃、压力为100~400Torr条件下生长，通过调控铝源与镓源的流量大小，可以得到y取值不同的AlyGa1-yN垒层；以生长Al0.3Ga0.7N垒层为例，例如可以利用MOCVD设备在生长温度为900℃，反应室压力为300Torr，TEGa流量为120sccm，TMAl流量为500sccm，NH3流量为30000sccm，氮气流量为4000sccm的条件下，生长得到Al0.3Ga0.7N垒层，而对于得到y取值为其它值的AlyGa1-yN垒层，例如可以在该基础上，通过调控生长过程中生长源的流量大小得到，当然，本领域技术人员根据常规调控也可以在其它条件下得到Al0.3Ga0.7N垒层与其它y取值的AlyGa1-yN垒层。
根据一些优选的实施方式，所述第一电极6和/或所述第二电极7采用的材料例如可以为铬、镍、铝、钛、金、铂、钨、铅、铑、锌、铜、银中的一种或多种；所述第一半导体层2为n型GaN层；所述第二半导体层5为p型GaN层；在本发明中，当所述第一半导体为n型GaN层，且n型掺杂剂为硅时，所述n型GaN层的制备例如为：利用MOCVD设备生长n型GaN，控制反应室温度为1100℃，压力为300Torr，同时通入流量为25000sccm的氨气，流量为8sccm的硅源（甲硅烷）、流量为340sccm的镓源（三乙基镓）以及流量为4000sccm的氮气（载气），生长得到厚度为100~1000nm的n型GaN层，作为第一半导体层；在本发明中，当所述第二半导体层为p型GaN层，且p型掺杂剂为镁时，所述p型GaN层的制备例如为：利用MOCVD设备生长P型GaN，控制反应室温度为980℃，压力为150Torr，同时通入流量为35000sccm的氨气，流量为38sccm的镓源（三乙基镓）、流量为1800sccm的镁源（二茂镁）以及流量为4000sccm的氮气（载气），生长得到厚度为50~500nm的p型GaN层。
根据一些优选的实施方式，所述发光芯片还包括设置在所述有源层4与所述第二半导体层5之间的载流子阻挡层8，例如，如图4所示；所述载流子阻挡层8为InzAl1-zN层，0.1≤z≤0.3，在本发明中，所述InzAl1-zN层例如为In0.1Al0.9N层、In0.15Al0.85N层、In0.2Al0.8N、In0.25Al0.75N或In0.3Al0.7N；在本发明中，优选为所述发光芯片还包括设置在有源层与第二半导体层之间的所述载流子阻挡层，该载流子阻挡层由于InzAl1-zN材料的能带结构，并且含有合适的In含量与Al含量，它可以阻挡电子和空穴的流动，减少非辐射复合，提高发光效率；具体来说，当电流通过发光芯片时，由于第一半导体层和第二半导体层的载流子浓度很高，会产生大量的注入复合，这会降低有源层的发光效率，而本发明设置合适的载流子阻挡层，可以有效阻止部分载流子的注入，减少非辐射复合的发生，提高发光效率；此外，本发明中所述载流子阻挡层的设置还可以帮助形成反射界面，促进光子的逸出，进一步提高发光效率。
在本发明中，可以通过MOCVD方法生长所述InzAl1-zN层，对具体生长条件不做具体限定，为本领域的常规技术；在制备所述InzAl1-zN层时，采用三乙基铝（TMAl）为铝源、三乙基铟（TEI）为铟源、氨气（NH3）为氮源、氮气（N2）为载气，在温度为800~900℃、压力为100~400Torr条件下生长，通过调控铝源与铟源的流量大小，即可得到z取值不同的InzAl1-zN层；以生长In0.15Al0.85N层为例，例如可以设置反应室温度为900℃，反应室压力为100Torr，向反应室同时通入流量为5000sccm的氨气、流量为10sccm的铟源和流量为80sccm的铝源这三种气体，以氮气为载气，载气流量为400sccm，即可得到In0.15Al0.85N层。
根据一些优选的实施方式，所述载流子阻挡层8的厚度为5~20nm（例如5、6、7、8、9、10、11、12、13、14、15、16、17、18、19或20nm）。
根据一些优选的实施方式，所述发光芯片还包括设置在所述有源层与所述载流子阻挡层之间的InP纳米线层，例如，如图5所示；在本发明中，所述InP纳米线层的厚度为40~150nm；在本发明中，优选为所述发光芯片还包括所述InP纳米线层，所述InP纳米线层的设置可以在材料中形成量子态，增加载流子的限域并改善载流子复合效率，所述InP纳米线层的引入可以通过量子限域效应来提高发光芯片的发光效率，此外，本发明通过在所述有源层的表面生长InP纳米线层，可以增加光的逃逸机会，减少光在材料内部的反射和吸收损耗，可以改善纳米线与有源层之间的能带匹配和界面性质，良好的能带匹配和界面控制有助于减少载流子的非辐射复合过程，提高辐射复合过程的效率，从而改善发光芯片的发光效率和保证发光芯片的稳定性。
根据一些优选的实施方式，所述InP纳米线层通过金属有机化合物气相沉积方法（MOVCD方法）在有源层的基础上生长得到，所述InP纳米线层的生长例如为：在反应室内的温度为300~400℃（例如300℃、310℃、320℃、330℃、340℃、350℃、360℃、370℃、380℃、390℃或400℃），压力为50~200Torr（例如50、60、70、80、90、100、110、120、130、140、150、160、170、180、190或200Torr）的条件下通入三甲基铟（TMI）生长30~120s（例如30、40、50、60、70、80、90、100、110或120s），然后在继续通入三甲基铟（TMI）的条件下同时通入磷烷（PH3）生长120~600s（例如120、150、200、250、300、350、400、450、500、550或600s）；所述三甲基铟与所述磷烷的体积流量比为（1.5~2）：1（例如1.5:1、1.6:1、1.7:1、1.8:1、1.9:1或2:1）；生长过程中，以氢气和/或氮气为载气，载气的流量为400~2000sccm（例如400、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900或2000sccm）。
根据一些具体的实施方式，本发明中所述的InP纳米线层的制备例如为：在反应室内的温度为330℃，压力为100Torr的条件下通入三甲基铟生长60s，然后在继续通入三甲基铟的条件下同时通入磷烷生长480s，得到厚度为70nm的InP纳米线层；生长过程中，以氢气为载气通入三甲基铟和磷烷，载气的流量为1500sccm，所述三甲基铟的流量为60sccm，所述磷烷的流量为32sccm。
根据一些优选的实施方式，所述AlyGa1-yN垒层/GaN垒层由AlyGa1-yN垒层421与GaN垒层422层叠设置而成，所述AlyGa1-yN垒层421设置在所述InxGa1-xN层与所述GaN垒层422之间，例如，如图2所示；所述AlyGa1-yN垒层421的厚度为2~5nm（例如2、3、4或5nm），所述GaN垒层422的厚度为5~20nm（例如5、6、7、8、9、10、11、12、13、14、15、16、17、18、19或20nm），所述InxGa1-xN层的厚度为5~20nm（例如5、6、7、8、9、10、11、12、13、14、15、16、17、18、19或20nm）。
根据一些优选的实施方式，所述纳米孔阵列中的纳米孔31的孔径为10~30nm（例如10、12、15、18、20、22、25、28或30nm），相邻两个纳米孔31之间的孔间距为80~150nm（例如80、90、100、110、120、130、140或150nm），在本发明中，所述纳米孔阵列在所述光提取层中的分布示意图，例如，如图3所示；在本发明中，优选为所述纳米孔的孔径为10~30nm，相邻两个纳米孔之间的孔间距为80~150nm，如此更有利于提高光提取效率；本发明经过大量的创造性实验发现，纳米孔的孔径越小，可以提高光提取效率，但同时也会增加制造成本，而纳米孔之间的间距则会影响到逸出光的方向性，间距过大会导致光逸出的角度变得更加随机，间距过小则会使得光难以逸出，因此，在本发明中，优选为所述纳米孔的孔径为10~30nm，相邻两个纳米孔之间的孔间距为80~150nm。
根据一些优选的实施方式，所述衬底的制备为：将单晶硅进行清洗与干燥，然后将铝掺杂源溶液涂覆在单晶硅的一侧，然后在700~1100℃（例如700℃、800℃、900℃、1000℃或1100℃）进行热处理30~120min（例如30、40、50、60、70、80、90、100、110或120min），经冷却得到掺杂有铝的衬底；本发明对所述涂覆的方式以及条件不做具体的限定，为本领域的常规选择，能够使得铝掺杂源溶液均匀涂覆在单晶硅中的一侧即可，例如可以采用旋涂的方式使得铝掺杂源溶液均匀涂覆在单晶硅的一侧；在本发明中，在所述热处理过程中，铝掺杂源通过扩散在衬底中由一侧至另一侧移动，由于铝掺杂源溶液是涂覆在单晶硅的一侧的，单晶硅涂覆有铝掺杂源溶液的一侧，铝的扩散浓度大，而远离涂覆有铝掺杂源溶液的一侧，铝的扩散浓度小，能够实现铝的浓度梯度掺杂；在本发明中，所述冷却为自然冷却，例如自然冷却至室温15~35℃，得到掺杂有铝的所述衬底。
根据一些优选的实施方式，所述铝掺杂源溶液以无水乙醇为溶剂，以三氯化铝为溶质；所述铝掺杂源溶液的涂覆厚度为100~500nm（例如100、150、200、250、300、350、400、450或500nm），所述铝掺杂源溶液中三氯化铝的浓度为0.01~0.1mol/L（例如0.01、0.02、0.03、0.04、0.05、0.06、0.07、0.08、0.09或0.1mol/L）；在本发明的一些具体实施例中，所述衬底的制备为：将单晶硅进行清洗与干燥，然后将铝掺杂源溶液涂覆在单晶硅的一侧，然后在900℃进行热处理50min，再经自然冷却得到掺杂有铝的衬底；所述铝掺杂源溶液以无水乙醇为溶剂，以三氯化铝为溶质；所述铝掺杂源溶液中三氯化铝的浓度为0.08mol/L，所述铝掺杂源溶液的涂覆厚度为400nm。
根据一些优选的实施方式，所述衬底1的厚度为300~500μm（例如300、350、400、450或500μm）；所述第一半导体层2的厚度为100~1000nm（例如100、200、300、400、500、600、700、800、900或1000nm）；所述第二半导体层5的厚度为50~500nm（例如50、100、150、200、250、300、350、400、450或500nm）；所述光提取层3的厚度为50~400nm（例如50、100、150、200、250、300、350或400nm）；和/或所述有源层4的厚度为50~200nm（例如50、100、150或200nm）。
本发明在第二方面提供了本发明在第一方面所述的发光芯片的制作方法，所述制作方法包括如下步骤：
（1）制得所述衬底；
（2）在所述衬底上依次生长所述第一半导体层、所述光提取层、所述有源层和所述第二半导体层；
（3）在所述第一半导体层上设置电连接的所述第一电极，在所述第二半导体层上设置电连接的所述第二电极，得到发光芯片。
根据一些优选的实施方式，步骤（2）为：在所述衬底上依次生长所述第一半导体层、所述光提取层、所述有源层、载流子阻挡层和所述第二半导体层；所述载流子阻挡层为InzAl1-zN层，0.1≤z≤0.3。
本发明对制作所述发光芯片时，所述第一半导体层、光提取层、有源层、载流子阻挡层和第二半导体层等的生长工艺条件不做具体的限定，采用现有常规操作即可；本发明对在第一半导体层上设置电连接的第一电极，在第二半导体层上设置电连接的第二电极的工艺条件也不做具体的限定，采用现有常规操作即可。
根据一些具体的实施方式，本发明所述的发光芯片的制备为：
①将单晶硅进行清洗与干燥，然后将铝掺杂源溶液涂覆在单晶硅的一侧，然后在900℃进行热处理50min，再经自然冷却得到掺杂有铝的衬底；所述铝掺杂源溶液以无水乙醇为溶剂，以三氯化铝为溶质；所述铝掺杂源溶液中三氯化铝的浓度为0.08mol/L，所述铝掺杂源溶液的涂覆厚度为400nm。
②在步骤①得到的衬底掺杂铝含量更高的一侧上通过MOCVD方法生长n型GaN层，n型掺杂剂为硅，作为第一半导体层；所述n型GaN层的厚度为100~1000nm。
③在步骤②得到的第一半导体层的基础上通过MOCVD方法生长氮化铝层，在氮化铝层上使用提拉法涂布得到表面带有纳米球阵列的氮化铝，该过程以二氧化硅纳米球作为掩膜，涂布采用的纳米球水溶液浓度为5~15wt%；在表面带有纳米球阵列的氮化铝层上利用ICP蚀刻技术进行刻蚀，得到带有纳米孔阵列的氮化铝层；其中，刻蚀厚度为使得纳米孔的深度为所述光提取层的厚度的40~60%，刻蚀之后在去胶液和配置的HF酸溶液中进行清洗，得到一侧开设有纳米孔阵列的光提取层。
④在步骤③得到的光提取层的基础上通过MOCVD方法生长有源层，所述有源层沿生长方向包括交替层叠设置的7个量子阱层和6个量子垒层；所述量子阱层为In0.35Ga0.65N层，所述量子垒层为AlyGa1-yN垒层/GaN垒层，所述AlyGa1-yN垒层/GaN垒层由AlyGa1-yN垒层与GaN垒层层叠设置而成，AlyGa1-yN垒层设置在InxGa1-xN层与GaN垒层之间；所述AlyGa1-yN垒层的厚度为2~5nm，所述GaN垒层的厚度为5~20nm，所述InxGa1-xN层为5~20nm；6个AlyGa1-yN垒层沿生长方向依次为Al0.3Ga0.7N垒层、Al0.24Ga0.76N垒层、Al0.2Ga0.8N垒层、Al0.17Ga0.83N垒层、Al0.14Ga0.86N垒层、Al0.12Ga0.88N垒层；即在步骤③得到的光提取层的基础上通过MOCVD方法依次生长In0.35Ga0.65N层、Al0.3Ga0.7N垒层、GaN层、In0.35Ga0.65N层、Al0.24Ga0.76N垒层、GaN层、In0.35Ga0.65N层、Al0.2Ga0.8N垒层、GaN层、In0.35Ga0.65N层、Al0.17Ga0.83N垒层、GaN层、In0.35Ga0.65N层、Al0.14Ga0.86N垒层、GaN层、In0.35Ga0.65N层、Al0.12Ga0.88N垒层、GaN层和In0.35Ga0.65N层。
⑤在步骤④得到的有源层的基础上通过MOCVD方法生长p型GaN层，p型掺杂剂为镁，作为第二半导体层，所述p型GaN层的厚度为50~500nm；之后，在750℃的氮气气氛中处理15min，自然冷却至室温，得到发光芯片的外延结构。
⑥在步骤⑤得到的外延结构包括的第一半导体层上设置电连接的第一电极，在所述外延结构包括的第二半导体层上设置电连接的第二电极，得到发光芯片。
根据另一些具体的实施方式，在进行上述步骤⑤之前，先在步骤④得到的有源层的基础上通过MOCVD方法生长In0.15Al0.85N层再在In0.15Al0.85N层的基础上生长p型GaN层。
根据又一些具体的实施方式，在进行上述步骤⑤之前，先在步骤④得到的有源层的基础上通过MOCVD方法依次生长InP纳米线层和In0.15Al0.85N层再在In0.15Al0.85N层的基础上生长p型GaN层。
下面结合实施例对本发明作进一步说明。这些实施例只是就本发明的优选实施方式进行举例说明，本发明的保护范围不应解释为仅限于这些实施例。
实施例1
本实施例提供了一种发光芯片，如图1所示，所述发光芯片沿生长方向依次包括衬底、第一半导体层、光提取层、有源层和第二半导体层；所述发光芯片还包括电连接在第一半导体层上的第一电极与电连接在第二半导体层上的第二电极；所述第一半导体层为n型GaN层，n型掺杂剂为硅，所述第一半导体层的厚度为500nm；所述第二半导体层为p型GaN层，p型掺杂剂为镁，所述第二半导体层的厚度为150nm。
本实施例中，所述衬底中掺杂有铝，且衬底中掺杂铝的含量从背离所述第一半导体层的一侧向靠近所述第一半导体层的一侧递增；所述衬底的制备为：将厚度为400μm的单晶硅进行清洗与干燥，然后将铝掺杂源溶液涂覆在单晶硅的一侧，然后在900℃进行热处理50min，再经自然冷却得到掺杂有铝的衬底；所述铝掺杂源溶液以无水乙醇为溶剂，以六水三氯化铝为溶质；所述铝掺杂源溶液中三氯化铝的浓度为0.08mol/L，所述铝掺杂源溶液的涂覆厚度为400nm；所述光提取层为厚度为100nm的氮化铝层，所述光提取层靠近所述有源层的一侧开设有纳米孔阵列，所述纳米孔阵列中的纳米孔的深度为所述光提取层的厚度的50%；所述纳米孔阵列中的纳米孔的孔径为20nm，相邻两个纳米孔之间的孔间距为100nm；所述光提取层中的纳米孔阵列的制备为：在氮化铝层上使用提拉法涂布得到表面带有纳米球阵列的氮化铝，该过程以二氧化硅纳米球作为掩膜，涂布采用的纳米球水溶液浓度为10wt%；在表面带有纳米球阵列的氮化铝层上利用ICP蚀刻技术进行刻蚀，得到带有纳米孔阵列的氮化铝层，刻蚀之后在去胶液和配置的HF酸溶液中进行清洗，得到一侧开设有纳米孔阵列的光提取层；所述有源层沿生长方向依次包括In0.35Ga0.65N层、Al0.3Ga0.7N垒层、GaN层、In0.35Ga0.65N层、Al0.24Ga0.76N垒层、GaN层、In0.35Ga0.65N层、Al0.2Ga0.8N垒层、GaN层、In0.35Ga0.65N层、Al0.17Ga0.83N垒层、GaN层、In0.35Ga0.65N层、Al0.14Ga0.86N垒层、GaN层、In0.35Ga0.65N层、Al0.12Ga0.88N垒层、GaN层和In0.35Ga0.65N层；每个In0.35Ga0.65N层的厚度均为8nm，每个GaN层的厚度均为10nm，Al0.3Ga0.7N垒层、Al0.24Ga0.76N垒层、Al0.2Ga0.8N垒层、Al0.17Ga0.83N垒层、Al0.14Ga0.86N垒层、Al0.12Ga0.88N垒层的厚度均为3nm。
实施例2
本实施例提供了一种发光芯片，如图4所示，所述发光芯片沿生长方向依次包括衬底、第一半导体层、光提取层、有源层、载流子阻挡层和第二半导体层；所述发光芯片还包括电连接在第一半导体层上的第一电极与电连接在第二半导体层上的第二电极；所述第一半导体层为n型GaN层，n型掺杂剂为硅，所述第一半导体层的厚度为500nm；所述第二半导体层为p型GaN层，p型掺杂剂为镁，所述第二半导体层的厚度为150nm；所述载流子阻挡层为厚度为10nm的In0.15Al0.85N层。
本实施例中，所述衬底中掺杂有铝，且衬底中掺杂铝的含量从背离所述第一半导体层的一侧向靠近所述第一半导体层的一侧递增；所述衬底的制备为：将厚度为400μm的单晶硅进行清洗与干燥，然后将铝掺杂源溶液涂覆在单晶硅的一侧，然后在900℃进行热处理50min，再经自然冷却得到掺杂有铝的衬底；所述铝掺杂源溶液以无水乙醇为溶剂，以六水三氯化铝为溶质；所述铝掺杂源溶液中三氯化铝的浓度为0.08mol/L，所述铝掺杂源溶液的涂覆厚度为400nm；所述光提取层为厚度为100nm的氮化铝层，所述光提取层靠近所述有源层的一侧开设有纳米孔阵列，所述纳米孔阵列中的纳米孔的深度为所述光提取层的厚度的50%；所述纳米孔阵列中的纳米孔的孔径为20nm，相邻两个纳米孔之间的孔间距为100nm；所述光提取层中的纳米孔阵列的制备为：在氮化铝层上使用提拉法涂布得到表面带有纳米球阵列的氮化铝，该过程以二氧化硅纳米球作为掩膜，涂布采用的纳米球水溶液浓度为10wt%；在表面带有纳米球阵列的氮化铝层上利用ICP蚀刻技术进行刻蚀，得到带有纳米孔阵列的氮化铝层，刻蚀之后在去胶液和配置的HF酸溶液中进行清洗，得到一侧开设有纳米孔阵列的光提取层；所述有源层沿生长方向依次包括In0.35Ga0.65N层、Al0.3Ga0.7N垒层、GaN层、In0.35Ga0.65N层、Al0.24Ga0.76N垒层、GaN层、In0.35Ga0.65N层、Al0.2Ga0.8N垒层、GaN层、In0.35Ga0.65N层、Al0.17Ga0.83N垒层、GaN层、In0.35Ga0.65N层、Al0.14Ga0.86N垒层、GaN层、In0.35Ga0.65N层、Al0.12Ga0.88N垒层、GaN层和In0.35Ga0.65N层；每个In0.35Ga0.65N层的厚度均为8nm，每个GaN层的厚度均为10nm，Al0.3Ga0.7N垒层、Al0.24Ga0.76N垒层、Al0.2Ga0.8N垒层、Al0.17Ga0.83N垒层、Al0.14Ga0.86N垒层、Al0.12Ga0.88N垒层的厚度均为3nm。
实施例3
本实施例提供了一种发光芯片，如图5所示，所述发光芯片沿生长方向依次包括衬底、第一半导体层、光提取层、有源层、InP纳米线层、载流子阻挡层和第二半导体层；所述发光芯片还包括电连接在第一半导体层上的第一电极与电连接在第二半导体层上的第二电极；所述第一半导体层为n型GaN层，n型掺杂剂为硅，所述第一半导体层的厚度为500nm；所述第二半导体层为p型GaN层，p型掺杂剂为镁，所述第二半导体层的厚度为150nm；所述载流子阻挡层为厚度为10nm的In0.15Al0.85N层。
本实施例中，所述衬底中掺杂有铝，且衬底中掺杂铝的含量从背离所述第一半导体层的一侧向靠近所述第一半导体层的一侧递增；所述衬底的制备为：将厚度为400μm的单晶硅进行清洗与干燥，然后将铝掺杂源溶液涂覆在单晶硅的一侧，然后在900℃进行热处理50min，再经自然冷却得到掺杂有铝的衬底；所述铝掺杂源溶液以无水乙醇为溶剂，以六水三氯化铝为溶质；所述铝掺杂源溶液中三氯化铝的浓度为0.08mol/L，所述铝掺杂源溶液的涂覆厚度为400nm；所述光提取层为厚度为100nm的氮化铝层，所述光提取层靠近所述有源层的一侧开设有纳米孔阵列，所述纳米孔阵列中的纳米孔的深度为所述光提取层的厚度的50%；所述纳米孔阵列中的纳米孔的孔径为20nm，相邻两个纳米孔之间的孔间距为100nm；所述光提取层中的纳米孔阵列的制备为：在氮化铝层上使用提拉法涂布得到表面带有纳米球阵列的氮化铝，该过程以二氧化硅纳米球作为掩膜，涂布采用的纳米球水溶液浓度为10wt%；在表面带有纳米球阵列的氮化铝层上利用ICP蚀刻技术进行刻蚀，得到带有纳米孔阵列的氮化铝层，刻蚀之后在去胶液和配置的HF酸溶液中进行清洗，得到一侧开设有纳米孔阵列的光提取层；所述有源层沿生长方向依次包括In0.35Ga0.65N层、Al0.3Ga0.7N垒层、GaN层、In0.35Ga0.65N层、Al0.24Ga0.76N垒层、GaN层、In0.35Ga0.65N层、Al0.2Ga0.8N垒层、GaN层、In0.35Ga0.65N层、Al0.17Ga0.83N垒层、GaN层、In0.35Ga0.65N层、Al0.14Ga0.86N垒层、GaN层、In0.35Ga0.65N层、Al0.12Ga0.88N垒层、GaN层和In0.35Ga0.65N层；每个In0.35Ga0.65N层的厚度均为8nm，每个GaN层的厚度均为10nm，Al0.3Ga0.7N垒层、Al0.24Ga0.76N垒层、Al0.2Ga0.8N垒层、Al0.17Ga0.83N垒层、Al0.14Ga0.86N垒层、Al0.12Ga0.88N垒层的厚度均为3nm。
本实施例中，所述InP纳米线层的制备为：在反应室内的温度为330℃，压力为100Torr的条件下通入三甲基铟生长60s，然后在继续通入三甲基铟的条件下同时通入磷烷生长480s，得到厚度为70nm的InP纳米线层；生长过程中，以氢气为载气通入三甲基铟和磷烷，载气的流量为1500sccm，所述三甲基铟的流量为60sccm，所述磷烷的流量为32sccm。
对比例1
对比例1与实施例1基本相同，不同之处在于：
本对比例中的衬底为厚度为400μm的单晶硅衬底，未在单晶硅衬底中掺杂有铝。
对比例2
对比例2与实施例1基本相同，不同之处在于：
所述有源层的设置不相同，本对比例中的有源层沿生长方向依次为：第一AlGaN-GaN垒层，In0.15Ga0.85N量子阱层，第二AlGaN-GaN垒层，In0.15Ga0.85N量子阱层，第三AlGaN-GaN垒层，In0.15Ga0.85N量子阱层，第四AlGaN-GaN垒层，In0.15Ga0.85N量子阱层，第五AlGaN-GaN垒层，In0.15Ga0.85N量子阱层，第六GaN垒层；其中，所述第一AlGaN-GaN垒层包括厚度为3nm的Al0.1Ga0.9N垒层、厚度为7nm的Al组分沿生长方向从0.1连续性减小到0的AlGaN垒层、厚度为5nm的GaN垒层；所述第二AlGaN-GaN垒层包括厚度为4nm的Al0.08Ga0.92N垒层、厚度为6nm的Al组分沿生长方向从0.08连续性减小到0的AlGaN垒层、厚度为5nm的GaN垒层；所述第三AlGaN-GaN垒层包括厚度为5nm的Al0.06Ga0.94N垒层、厚度为5nm的Al组分沿生长方向从0.06连续性减小到0的AlGaN垒层、厚度为5nm的GaN垒层；所述第四AlGaN-GaN垒层包括厚度为6nm的Al0.04Ga0.96N垒层、厚度为4nm的Al组分沿生长方向从0.04连续性减小到0的AlGaN垒层、厚度为5nm的GaN垒层；所述第五AlGaN-GaN垒层包括厚度为7nm的Al0.02Ga0.98N垒层、厚度为5nm的Al组分沿生长方向从0.02连续性减小到0的AlGaN垒层、厚度为5nm的GaN垒层；In0.15Ga0.85N量子阱层的厚度均为5nm，第六GaN垒层的厚度为15nm。
本对比例中的发光芯片的发光效率以及稳定性明显不如本发明实施例1中的发光芯片；可能的原因是，本发明实施例1中的有源层沿生长方向依次包括In0.35Ga0.65N层、Al0.3Ga0.7N垒层、GaN层、In0.35Ga0.65N层、Al0.24Ga0.76N垒层、GaN层、In0.35Ga0.65N层、Al0.2Ga0.8N垒层、GaN层、In0.35Ga0.65N层、Al0.17Ga0.83N垒层、GaN层、In0.35Ga0.65N层、Al0.14Ga0.86N垒层、GaN层、In0.35Ga0.65N层、Al0.12Ga0.88N垒层、GaN层和In0.35Ga0.65N层，本发明实施例1中有源层的设置，具有更高的能带弯曲，这有助于增强电子和空穴在量子阱中的局限效应，并且本发明实施例1中的有源层中Al组分更高，这有助于减小缺陷密度和提高晶体质量，此外本发明实施例1中有源层的设置可以有效地阻止载流子的向内泄漏，从而减小漏电流的影响，这也有助于提高发光芯片的发光效率和稳定性；本发明实施例1制得的发光芯片可以获得更高的发光效率和更低的漏电流，芯片的稳定可靠性更高。
对比例3
对比例3与实施例1基本相同，不同之处在于：
本对比例中的发光芯片不包括所述光提取层，即本对比例中的发光芯片沿生长方向依次包括衬底、第一半导体层、有源层和第二半导体层；所述发光芯片还包括电连接在第一半导体层上的第一电极与电连接在第二半导体层上的第二电极；所述第一半导体层为n型GaN层，n型掺杂剂为硅，所述第一半导体层的厚度为500nm；所述第二半导体层为p型GaN层，p型掺杂剂为镁，所述第二半导体层的厚度为150nm。
本对比例中，所述衬底中掺杂有铝，且衬底中掺杂铝的含量从背离所述第一半导体层的一侧向靠近所述第一半导体层的一侧递增；所述衬底的制备为：将厚度为400μm的单晶硅进行清洗与干燥，然后将铝掺杂源溶液涂覆在单晶硅的一侧，然后在900℃进行热处理50min，再经自然冷却得到掺杂有铝的衬底；所述铝掺杂源溶液以无水乙醇为溶剂，以三氯化铝为溶质；所述铝掺杂源溶液中三氯化铝的浓度为0.08mol/L，所述铝掺杂源溶液的涂覆厚度为400nm；所述有源层沿生长方向依次包括In0.35Ga0.65N层、Al0.3Ga0.7N垒层、GaN层、In0.35Ga0.65N层、Al0.24Ga0.76N垒层、GaN层、In0.35Ga0.65N层、Al0.2Ga0.8N垒层、GaN层、In0.35Ga0.65N层、Al0.17Ga0.83N垒层、GaN层、In0.35Ga0.65N层、Al0.14Ga0.86N垒层、GaN层、In0.35Ga0.65N层、Al0.12Ga0.88N垒层、GaN层和In0.35Ga0.65N层；每个In0.35Ga0.65N层的厚度均为8nm，每个GaN层的厚度均为10nm，Al0.3Ga0.7N垒层、Al0.24Ga0.76N垒层、Al0.2Ga0.8N垒层、Al0.17Ga0.83N垒层、Al0.14Ga0.86N垒层、Al0.12Ga0.88N垒层的厚度均为3nm。
对比例4
对比例4与实施例1基本相同，不同之处在于：
本对比例中的光提取层为氮化铝层，未在氮化铝靠近所述有源层的一侧开设纳米孔阵列。
对比例5
对比例5与实施例1基本相同，不同之处在于：
本对比例中的发光芯片不包括所述光提取层，且本对比例中的第一半导体层靠近所述有源层的一侧开设有纳米孔阵列，即所述发光芯片沿生长方向依次包括衬底、第一半导体层、有源层和第二半导体层；所述发光芯片还包括电连接在第一半导体层上的第一电极与电连接在第二半导体层上的第二电极；所述第一半导体层为n型GaN层，n型掺杂剂为硅，所述第一半导体层的厚度为500nm，所述n型GaN层靠近所述有源层的一侧开设有纳米孔阵列，所述纳米孔阵列中的纳米孔的深度为50nm；所述纳米孔阵列中的纳米孔的孔径为20nm，相邻两个纳米孔之间的孔间距为100nm；在n型GaN层中开设纳米孔阵列为：使用提拉法涂布得到表面带有纳米球阵列的n型GaN层，该过程以二氧化硅纳米球作为掩膜，涂布采用的纳米球水溶液浓度为10wt%；在表面带有纳米球阵列的n型GaN层上利用ICP蚀刻技术进行刻蚀，得到带有纳米孔阵列的n型GaN层，刻蚀之后在去胶液和配置的HF酸溶液中进行清洗，即得到一侧开设有纳米孔阵列的第一半导体层；所述第二半导体层为p型GaN层，p型掺杂剂为镁，所述第二半导体层的厚度为150nm。
本对比例中，所述衬底中掺杂有铝，且衬底中掺杂铝的含量从背离所述第一半导体层的一侧向靠近所述第一半导体层的一侧递增；所述衬底的制备为：将厚度为400μm的单晶硅进行清洗与干燥，然后将铝掺杂源溶液涂覆在单晶硅的一侧，然后在900℃进行热处理50min，再经自然冷却得到掺杂有铝的衬底；所述铝掺杂源溶液以无水乙醇为溶剂，以六水三氯化铝为溶质；所述铝掺杂源溶液中三氯化铝的浓度为0.08mol/L，所述铝掺杂源溶液的涂覆厚度为400nm；所述有源层沿生长方向依次包括In0.35Ga0.65N层、Al0.3Ga0.7N垒层、GaN层、In0.35Ga0.65N层、Al0.24Ga0.76N垒层、GaN层、In0.35Ga0.65N层、Al0.2Ga0.8N垒层、GaN层、In0.35Ga0.65N层、Al0.17Ga0.83N垒层、GaN层、In0.35Ga0.65N层、Al0.14Ga0.86N垒层、GaN层、In0.35Ga0.65N层、Al0.12Ga0.88N垒层、GaN层和In0.35Ga0.65N层；每个In0.35Ga0.65N层的厚度均为8nm，每个GaN层的厚度均为10nm，Al0.3Ga0.7N垒层、Al0.24Ga0.76N垒层、Al0.2Ga0.8N垒层、Al0.17Ga0.83N垒层、Al0.14Ga0.86N垒层、Al0.12Ga0.88N垒层的厚度均为3nm。
本发明将实施例1~3以及对比例1~5得到的芯片制成尺寸为45×45mil大小，在350mA电流下进行光功率测量，得到光功率的结果如表1所示；并且本发明还在常温、350mA电流下进行了1000h的老化试验，测得1000h光功率维持率结果如表1所示。
表1
Figure SMS_1
由表1的结果可知，本发明通过设置掺杂有铝的所述衬底、所述有源层以及所述具有纳米孔阵列的光提取层，保证提供了一种发光效率高、稳定性和可靠性好的发光芯片，本发明实施例1中的发光芯片的光功率高达472mW，并且1000h光功率维持率不低于99%，说明本发明中的发光芯片不仅发光效率高，而且稳定性和可靠性非常好，使用寿命长；并且本发明优选设置的载流子阻挡层和InP纳米线层，能够进一步提高发光芯片的发光效率，本发明实施例2中的发光芯片的光功率高至491mW，本发明实施例3中的发光芯片的光功率高至520mW；特别说明的是，测得芯片的光功率值越大，说明芯片的发光效率更高，且测得1000h光功率维持率更高，说明芯片的稳定性与可靠性更好，使用寿命更佳。
本发明未详细说明部分为本领域技术人员公知技术。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种发光芯片，其特征在于：
所述发光芯片沿生长方向依次包括衬底、第一半导体层、光提取层、有源层和第二半导体层；
所述发光芯片还包括与第一半导体层电连接的第一电极和与第二半导体层电连接的第二电极；
所述衬底中掺杂有铝，且衬底中掺杂铝的含量从背离所述第一半导体层的一侧向靠近所述第一半导体层的一侧递增；
所述光提取层为氮化铝层，所述光提取层靠近所述有源层的一侧开设有纳米孔阵列，所述纳米孔阵列中的纳米孔的深度为所述光提取层的厚度的40~60%；
所述有源层沿生长方向包括交替层叠设置的多个量子阱层和多个量子垒层，所述量子阱层相比所述量子垒层多一层；所述量子阱层为InxGa1-xN层，0.3≤x≤0.4，InxGa1-xN层中x的取值不变；
所述量子垒层为AlyGa1-yN垒层/GaN垒层，0.1≤y≤0.3，每个AlyGa1-yN垒层中y的取值不变，相邻两个AlyGa1-yN垒层中y的取值沿生长方向递减，递减率为10~20%。
2.根据权利要求1所述的发光芯片，其特征在于：
所述发光芯片还包括设置在所述有源层与所述第二半导体层之间的载流子阻挡层；
所述载流子阻挡层为InzAl1-zN层，0.1≤z≤0.3。
3.根据权利要求2所述的发光芯片，其特征在于：
所述载流子阻挡层的厚度为5~20nm。
4.根据权利要求1所述的发光芯片，其特征在于：
所述AlyGa1-yN垒层/GaN垒层由AlyGa1-yN垒层与GaN垒层层叠设置而成，所述AlyGa1-yN垒层设置在所述InxGa1-xN层与所述GaN垒层之间；
所述AlyGa1-yN垒层的厚度为2~5nm，所述GaN垒层的厚度为5~20nm，所述InxGa1-xN层的厚度为5~20nm。
5.根据权利要求1所述的发光芯片，其特征在于：
所述纳米孔阵列中的纳米孔的孔径为10~30nm，相邻两个纳米孔之间的孔间距为80~150nm。
6.根据权利要求1所述的发光芯片，其特征在于：
所述衬底的制备为：将单晶硅进行清洗与干燥，然后将铝掺杂源溶液涂覆在单晶硅的一侧，然后在700~1100℃进行热处理30~120min，经冷却得到掺杂有铝的衬底。
7.根据权利要求6所述的发光芯片，其特征在于：
所述铝掺杂源溶液以无水乙醇为溶剂，以三氯化铝为溶质；所述铝掺杂源溶液的涂覆厚度为100~500nm，所述铝掺杂源溶液中三氯化铝的浓度为0.01~0.1mol/L。
8.根据权利要求1至7中任一项所述的发光芯片，其特征在于：
所述衬底的厚度为300~500μm；
所述第一半导体层的厚度为100~1000nm；
所述第二半导体层的厚度为50~500nm；
所述光提取层的厚度为50~400nm；和/或
所述有源层的厚度为50~200nm。
9.根据权利要求1至8中任一项所述的发光芯片的制作方法，其特征在于，所述制作方法包括如下步骤：
（1）制得所述衬底；
（2）在所述衬底上依次生长所述第一半导体层、所述光提取层、所述有源层和所述第二半导体层；
（3）在所述第一半导体层上设置电连接的所述第一电极，在所述第二半导体层上设置电连接的所述第二电极，得到所述发光芯片。
10.根据权利要求9所述的制作方法，其特征在于：
步骤（2）为：在所述衬底上依次生长所述第一半导体层、所述光提取层、所述有源层、载流子阻挡层和所述第二半导体层；所述载流子阻挡层为InzAl1-zN层，0.1≤z≤0.3。
CN202310602152.8A 2023-05-26 2023-05-26 一种发光芯片及其制作方法 Active CN116344688B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310602152.8A CN116344688B (zh) 2023-05-26 2023-05-26 一种发光芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310602152.8A CN116344688B (zh) 2023-05-26 2023-05-26 一种发光芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN116344688A true CN116344688A (zh) 2023-06-27
CN116344688B CN116344688B (zh) 2023-07-28

Family

ID=86886179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310602152.8A Active CN116344688B (zh) 2023-05-26 2023-05-26 一种发光芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN116344688B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205040A (ja) * 2010-03-26 2011-10-13 Brainvision Inc 半導体基板および光電変換素子ならびにそれらの製造方法
CN102881718A (zh) * 2011-07-12 2013-01-16 三星电子株式会社 具有良好稳定性的氮化物基半导体器件
JP2014067776A (ja) * 2012-09-25 2014-04-17 Stanley Electric Co Ltd 酸化亜鉛（ＺｎＯ）系結晶のドーピング方法及び半導体素子
CN205828417U (zh) * 2016-05-09 2016-12-21 华灿光电(苏州）有限公司 一种灯丝型发光二极管芯片
CN107240627A (zh) * 2017-05-16 2017-10-10 东南大学 一种具有双掺杂多量子阱结构的紫外发光二极管
CN108231965A (zh) * 2018-02-06 2018-06-29 华南师范大学 一种提高光输出的AlGaN基深紫外LED外延结构
CN114823998A (zh) * 2022-05-18 2022-07-29 吉林大学 一种双极化诱导掺杂层的AlGaN基紫外LED芯片及其制备方法
CN115548180A (zh) * 2022-10-28 2022-12-30 江西兆驰半导体有限公司 低电流Micro-LED芯片外延结构及其制备方法、Micro-LED芯片

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205040A (ja) * 2010-03-26 2011-10-13 Brainvision Inc 半導体基板および光電変換素子ならびにそれらの製造方法
CN102881718A (zh) * 2011-07-12 2013-01-16 三星电子株式会社 具有良好稳定性的氮化物基半导体器件
JP2014067776A (ja) * 2012-09-25 2014-04-17 Stanley Electric Co Ltd 酸化亜鉛（ＺｎＯ）系結晶のドーピング方法及び半導体素子
CN205828417U (zh) * 2016-05-09 2016-12-21 华灿光电(苏州）有限公司 一种灯丝型发光二极管芯片
CN107240627A (zh) * 2017-05-16 2017-10-10 东南大学 一种具有双掺杂多量子阱结构的紫外发光二极管
CN108231965A (zh) * 2018-02-06 2018-06-29 华南师范大学 一种提高光输出的AlGaN基深紫外LED外延结构
CN114823998A (zh) * 2022-05-18 2022-07-29 吉林大学 一种双极化诱导掺杂层的AlGaN基紫外LED芯片及其制备方法
CN115548180A (zh) * 2022-10-28 2022-12-30 江西兆驰半导体有限公司 低电流Micro-LED芯片外延结构及其制备方法、Micro-LED芯片

Also Published As

Publication number Publication date
CN116344688B (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
CN110718612B (zh) 发光二极管外延片及其制造方法
CN108682722B (zh) 一种AlGaN基紫外LED外延片及其制备方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN109950372A (zh) 发光二极管外延片及其制造方法
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
WO2010035849A1 (en) Group iii nitride-based compound semiconductor light-emitting device and production method therefor
CN114824004B (zh) 一种led外延结构及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116504895B (zh) 发光二极管外延片及其制备方法、led
CN111180563A (zh) 一种led芯片及其制作方法
CN117253948B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116995152A (zh) 一种具有p-i-n隧穿结的UVC外延片及其制备方法
CN116845164B (zh) 发光二极管外延片及其制备方法、led
CN116845157B (zh) GaN基绿光发光二极管外延片及其制备方法、发光二极管
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN116344688B (zh) 一种发光芯片及其制作方法
CN116435422A (zh) 发光二极管外延片及其制备方法、led
CN116344689B (zh) 一种具有涂层的发光芯片及其制作方法
CN113161462B (zh) 发光二极管外延片及其制造方法
CN114843378A (zh) 一种多量子阱基发光二极管及其制备方法
CN113990993B (zh) 用于降低欧姆接触电阻的发光二极管外延片及其制造方法
CN117153974B (zh) 发光二极管外延片及其制备方法、led
CN117457824B (zh) 一种发光二极管外延片及其制备方法
CN117153968B (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN116581219B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant