CN116995152A - 一种具有p-i-n隧穿结的UVC外延片及其制备方法 - Google Patents

一种具有p-i-n隧穿结的UVC外延片及其制备方法 Download PDF

Info

Publication number
CN116995152A
CN116995152A CN202310876722.2A CN202310876722A CN116995152A CN 116995152 A CN116995152 A CN 116995152A CN 202310876722 A CN202310876722 A CN 202310876722A CN 116995152 A CN116995152 A CN 116995152A
Authority
CN
China
Prior art keywords
layer
flow
growth
uvc
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310876722.2A
Other languages
English (en)
Inventor
徐广源
蒋国文
王雪
郭凯
张晓娜
李晋闽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanxi Zhongke Advanced Ultraviolet Optoelectronics Technology Co ltd
Original Assignee
Shanxi Zhongke Advanced Ultraviolet Optoelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanxi Zhongke Advanced Ultraviolet Optoelectronics Technology Co ltd filed Critical Shanxi Zhongke Advanced Ultraviolet Optoelectronics Technology Co ltd
Priority to CN202310876722.2A priority Critical patent/CN116995152A/zh
Publication of CN116995152A publication Critical patent/CN116995152A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种具有p‑i‑n隧穿结的UVC外延片及其制备方法,所述外延片包括衬底(1)和设置在衬底(1)上的AlN层(2),AlN层(2)上设有n型AlGaN层(3),n型AlGaN层(3)上设有多量子阱有源层(4),多量子阱有源层(4)上设有电子阻挡层(5),电子阻挡层(5)上设有p‑Aly1Ga1‑y1N层(6),p‑Aly1Ga1‑y1N层(6)的厚度为2~20nm,y1由0.8线性渐变为0.2且Mg的掺杂浓度由5~8e18cm‑3线性渐变为1~3e21cm‑3,p‑Aly1Ga1‑y1N层(6)上设有i‑Aly2Ga1‑y2N层(7),i‑Aly2Ga1‑y2N层(7)的厚度为2~10nm,i‑Aly2Ga1‑y2N层(7)上设有n‑Aly3Ga1‑y3N层(8),n‑Aly3Ga1‑y3N层(8)的厚度为2~20nm,y3由0.2线性渐变为0.8且Si的掺杂浓度由5~8e20cm‑3线性渐变为1~3e21cm‑3,y2<y1且y2<y3。其解决了p型电极欧姆接触难以制备,接触电阻大的问题;避免了接触层对紫外光的吸收,提高了器件发光效率。

Description

一种具有p-i-n隧穿结的UVC外延片及其制备方法
技术领域
本发明属于半导体外延片制备技术领域,涉及一种UVC外延片及其制备方法,尤其是一种具有p-i-n隧穿结的UVC外延片及其制备方法。
背景技术
氮化铝模板是铝镓氮基深紫外(UVC)LED外延生长的基底材料,模板的结晶质量直接决定了上层铝镓氮的晶体质量,高质量的氮化铝模板可以有效降低铝镓氮的穿透位错密度(TDDs),提高以此材料为基础生长的LED结构中电子和空穴的辐射复合效率,改善LED的可靠性和寿命。
溅射氮化铝为多晶且穿透位错密度(TDDs)高,不能直接作为氮化铝模板使用,一般用作MOCVD生长氮化铝模板的成核层。对溅射氮化铝进行高温退火可以显著改善溅射氮化铝的双晶质量,使溅射多晶薄膜再结晶为单晶薄膜。溅射过程中,通入适量的氧气,可以使高温退火后的AlN模板为Al极性。
由于AlGaN具有较大的禁带宽度导致了掺杂剂(Si和Mg)的杂质能级与导带和价带的距离增加,直接导致AlGaN的n型掺杂和p型掺杂的激活能大大增加,且随着Al组分的增加,n和p的掺杂难度会增加,因此AlGaN单层材料不适宜作为表面接触层。
UVC LED(深紫外发光二极管)的发光波长为200~280nm,传统UVC结构中为了降低p型层的电压,一般会采用p-GaN作为表面p型接触层,但是p-GaN的带隙窄,会吸收有源区辐射的紫外光,降低亮度。使用厚度较薄的p-AlxGa1-xN(厚度2~30nm),可以减小p型层对有源区辐射紫外光的吸收,但是存在Mg掺杂困难,空穴浓度低的问题,影响p层与金属层的欧姆接触,会导致p层的电压高。
在AlGaN体系材料中,金属原子(Al和Ga)和N原子的电负性不同,在c轴上不具有反演对称性,会引起自发极化。对于组分均匀的材料,由于晶体结构的周期性排列,相邻晶胞产生的偶极子大小方向都相同,由相邻偶极子产生的正负电荷就会相互抵消,不会产生净的极化束缚电荷。在组分不同的两个Alx1Ga1-x1N和Alx2Ga1-x2N的界面处,偶极子的电荷无法抵消,会在界面处产生束缚的空间极化电荷,如果组分连续线性变化,则极化电荷就可以均匀线性累加。根据极化电场的方向,在Al极性材料中生长Al组分逐渐增加的AlGaN或者在N极性材料中生长Al组分逐渐减小的AlGaN可以在材料内部积累产生正的极化电荷,从而实现n型掺杂。在Al极性材料中生长Al组分逐渐减小的AlGaN或者在N极性材料中生长Al组分逐渐增加的AlGaN可以在材料内部积累产生负的极化电荷,从而实现p型掺杂。
AlGaN材料中同时存在压电极化效应,压电极化与晶格常数(ax)的关系为:因为受到张应力的AlxGa1-xN的晶格常数a大于a0(完全弛豫状态时的晶格常数),因此Ppe的符号为正号,即压电极化的方向和自发极化的方向相同,如图1所示,而AlxGa1-xN内部总的极化强度P=Psp+Ppe。因此要提高某一层AlGaN的极化电场强度,需要将此层的应力状态改为张应力。
根据Vegard定律,Al组分x(0≤x≤1)为AlxGa1-xN三元化合物,在完全弛豫的状态下,其晶格常数为aAlxGa1-xN=x*aAlN+(1-x)*GaN。GaN的晶格常数a比AlN大2.5%(GaN的晶格常数为a=0.31896nm c=0.51855nm,AlN的晶格常数为a=0.3112nmc=0.4982nm)。因此对于一定组分的AlxGa1-xN,Al组分越低,晶格常数越大。如图2所示,层1的Al组分低于层2的Al组分,则层1的晶格常数会大于层2,那么层2会受到层1施加的张应力,且两者组分差距越大,层2受到的张应力越大。
隧穿二极管其IV特性和传统的二极管不同,会呈现较大的反向电流,这种二级管具有工作频率高、功耗少、噪声低等特点,对于AlGaN器件而言,通过隧穿结可以将AlGaN基的UVC外延结构的p型电极改为n型,减少接触电阻,降低工作电压。
隧穿结需要在pn结处实现重惨杂,而AlGaN材料单纯依靠多通入SiH4和Cp2Mg实现重惨杂比较困难。利用AlGaN基材料很强的极化效应,在Al极性材料中生长Al组分逐渐减小的AlGaN可以在材料内部积累产生负的极化电荷,从而实现p型掺杂,生长Al组分逐渐增加的AlGaN可以在材料内部积累产生正的极化电荷,从而实现n型惨杂。
通过在pn结之间插入一定厚度且组分低于p层和n层的AlGaN,低组分的AlGaN插入层晶格常数大于p层和n层,会施加给p层和n层张应力,提高极化效应,从而分别提高pn结中p层的空穴浓度和n层的电子浓度,形成隧穿结。
综合以上分析可知,现有的UVC外延片及其制备方法通常存在如下缺陷:
1、磁控溅射制备的AlN晶体质量较差,不能直接作为外延生长的基底材料。
2、重惨的p-GaN作为UVC外延结构的p型接触层,虽然容易制备欧姆电极,降低工作电压,但是GaN带隙窄,会吸收有源区辐射的UVC光线,从而降低亮度。
3、使用吸光少的p-AlGaN层作为p型接触层,存在Mg掺杂浓度低,空穴浓度低,会导致表面制备的欧姆电极接触电阻高,工作电压高。
4、AlGaN基材料使用传统的p-i-n隧穿结,通过对p层重掺Mg、对n层重掺Si,很难实现p层和n层的重掺杂,很难达到隧穿的效果。
鉴于现有技术所存在的缺陷,有必要开发一种新型的UVC外延片及其制备方法。
发明内容
为了克服现有技术的缺陷,本发明提出一种具有p-i-n隧穿结的UVC外延片及其制备方法,其解决了p型电极欧姆接触难以制备,接触电阻大的问题;避免了接触层对紫外光的吸收,提高了器件发光效率。
为了实现上述目的,本发明提供如下技术方案:
一种具有p-i-n隧穿结的UVC外延片,其包括衬底和设置在所述衬底上的AlN层,所述AlN层上设有n型AlGaN层,所述n型AlGaN层上设有多量子阱有源层,所述多量子阱有源层上设有电子阻挡层,其特征在于,所述电子阻挡层上设有Mg掺杂的p-Aly1Ga1-y1N层,所述p-Aly1Ga1-y1N层的厚度为2~20nm,y1由0.8线性渐变为0.2且Mg的掺杂浓度由5~8e18cm-3线性渐变为1~3e21cm-3,所述p-Aly1Ga1-y1N层上设有i-Aly2Ga1-y2N层,所述i-Aly2Ga1-y2N层的厚度为2~10nm,所述i-Aly2Ga1-y2N层上设有Si掺杂的n-Aly3Ga1-y3N层,所述n-Aly3Ga1-y3N层的厚度为2~20nm,y3由0.2线性渐变为0.8且Si的掺杂浓度由5~8e20cm-3线性渐变为1~3e21cm-3,y2<y1且y2<y3,所述p-Aly1Ga1-y1N层、i-Aly2Ga1-y2N层和n-Aly3Ga1-y3N层构成了p-i-n隧穿结。
优选地,所述n型AlGaN层为Si掺杂的n-Alx1Ga1-x1N层,其厚度为1~1.5um,x1的值为0.55~0.65且Si掺杂浓度为1.3×1019~1.6×1019cm-3
优选地,所述多量子阱有源层的周期数为1~5对,其中,垒层的Al组分为0.6~0.65、厚度为10~12nm,阱层的Al组分为0.49~0.54、厚度为1.7~3nm。
优选地,所述电子阻挡层为多量子阱结构,周期数为1~5对,垒层的Al组分为0.7~0.75、厚度为9~12nm,阱层的Al组分为0.53~0.58、厚度为1.5~3.5nm;或者,所述电子阻挡层为单层电子阻挡层,其Al组分为0.70~0.90,厚度为15~55nm。
优选地,所述衬底为蓝宝石平面衬底。
优选地,所述AlN层的厚度为150~800nm。
此外,本发明还提供一种具有p-i-n隧穿结的UVC外延片的制备方法,其特征在于,包括以下步骤:
1)、在衬底表面制备AlN层;
2)、将表面具有AlN层的衬底进行高温退火处理;
3)、在所述AlN层上生长n型AlGaN层;
4)、在所述n型AlGaN层上生长多量子阱有源层;
5)、在所述多量子阱有源层上生长电子阻挡层;
6)、在所述电子阻挡层上生长Mg掺杂的p-Aly1Ga1-y1N层,其具体生长工艺为:生长温度为930~970℃,生长压力为100~150torr,TMAl流量由210umol/min线性渐变为52.5umol/min,TMGa流量由52.5umol/min线性渐变为210umol/min,NH3流量为4000~6000sccm,Cp2Mg流量由200sccm线性渐变为600sccm,纯H2作为push气且push气的流量为40~60L/min,生长时间为24s~240s;
7)、在所述p-Aly1Ga1-y1N层上生长i-Aly2Ga1-y2N层,其具体生长工艺为:生长温度为930~970℃,生长压力为150~200torr,TMGa流量为236.30umol/min~262.8umol/min,TMAl流量为26.5~0umol/min,NH3流量为4000~6000sccm,纯H2作为push气且push气的流量为40~60L/min,生长时间为24s~120s;
8)、在所述i-Aly2Ga1-y2N层上生长Si掺杂的n-Aly3Ga1-y3N层,其具体生长工艺为:生长温度为930~970℃,生长压力为150~200torr,TMGa流量由210umol/min线性渐变到52.5umol/min,TMAl流量由52.5线性渐变到210umol/min,NH3流量为4000~6000sccm,SiH4流量为2.8×10-7~3.6×10-7mol/min,纯H2作为push气且push气的流量为40~60L/min,生长时间为24s~240s。
优选地,所述步骤2)中高温退火处理时,退火温度为1500~1800℃,退火时间为0.2~3h,退火气氛为氮气,氮气流量为100~12000sccm,退火压力为200~650torr。
优选地,所述步骤1)中在衬底表面制备AlN层具体为采用磁控溅射生长工艺在所述衬底表面上制备所述AlN层,且所述磁控溅射生长工艺具体为:温度为550~700℃,溅射功率为1000~4000W,氮气为80~200sccm,氧气为1~4sccm,氩气为0.1~40sccm,沉积时间为600s~3000s。
优选地,所述步骤3)中在所述AlN层上生长n型AlGaN层的具体生长工艺为:生长温度为1020~1080℃,生长压力为80~100torr,TMAl流量为280~320umol/min,TMGa流量为229~172.3umol/min,NH3流量为2000~4000sccm,SiH4流量为2.8×10-8~3.6×10-8mol/min,纯H2作为push气且push气流量为40~60L/min,生长时间为75min~113min。
与现有技术相比,本发明的具有p-i-n隧穿结的UVC外延片及其制备方法具有如下有益技术效果中的一者或多者:
1、其利用磁控溅射和高温退火制备极性为Al极性的AlN模板,并在此极性的模板上,通过制备p-i-n隧穿结取代传统UVC结构中的重掺p-GaN作为接触层,解决了p型电极欧姆接触难以制备,接触电阻较大的问题,同时避免了制备p-GaN重惨杂层,避免了接触层对紫外光的吸收,有利于提高器件发光效率。
2、其制备的p-i-n隧穿结中的p层由于有很强的极化电荷,作为空穴提供层,提高了空穴浓度,有利于亮度的提升。
3、其制备的p-i-n隧穿结中的i层的Al组分设计要低于p层和n层,可以为p层和n层施加很强的张应力,提高电场强度,从而提高p层的空穴浓度和n层的电子浓度,实现隧穿结的功能。
附图说明
图1示出了AlGaN材料中压电极化的方向和自发极化的方向相同。
图2示出了两个组分不同的AlGaN层之间的相互作用力。
图3示出了本发明的具有p-i-n隧穿结的UVC外延片的构成示意图。
图4示出了p-i-n隧穿结的组分结构示意图。
图5是对两个不同工艺制备的外延片做透射谱测试后的示意图(其中,两个外延片分别为:接触层为p-GaN重掺杂层和接触层为p-i-n隧穿结)。
图6是对两个不同工艺制备的外延片做EL测试(两个外延片分别为:接触层为p-GaN重掺杂层和接触层为p-i-n隧穿结)后绘制的在不同的正向电流下,铟点和铟膜的IV曲线。
具体实施方式
下面结合附图和实施例对本发明进一步说明,实施例的内容不作为对本发明的保护范围的限制。
针对现有技术的不足,本发明提供一种具有p-i-n隧穿结的UVC外延片及其制备方法,其解决了p型电极欧姆接触难以制备,接触电阻大的问题;避免了接触层对紫外光的吸收,提高了器件发光效率。
图3示出了本发明的具有p-i-n隧穿结的UVC外延片的构成示意图。如图3所示,本发明的具有p-i-n隧穿结的UVC外延片包括衬底1和设置在所述衬底1上的AlN层2。
优选地,所述衬底1为蓝宝石平面衬底,例如,为2寸蓝宝石平面衬底。
更优选地,所述AlN层2的厚度为150~800nm。并且,所述衬底1和AlN层2构成了Al极性的AlN模板。
所述AlN层2上设有n型AlGaN层3。
优选地,所述n型AlGaN层3为Si掺杂的n-Alx1Ga1-x1N层,其厚度为1~1.5um,x1的值为0.55~0.65且Si掺杂浓度为1.3×1019~1.6×1019cm-3
所述n型AlGaN层3上设有多量子阱有源层4。
优选地,所述多量子阱有源层4的周期数为1~5对,其中,垒层的Al组分为0.6~0.65、厚度为10~12nm,阱层的Al组分为0.49~0.54、厚度为1.7~3nm。
所述多量子阱有源层4上设有电子阻挡层5。
优选地,所述电子阻挡层5为多量子阱结构,周期数为1~5对,垒层的Al组分为0.7~0.75、厚度为9~12nm,阱层的Al组分为0.53~0.58、厚度为1.5~3.5nm。
或者,所述电子阻挡层5为单层电子阻挡层,其Al组分为0.70~0.90,厚度为15~55nm。
所述电子阻挡层5上设有Mg掺杂的p-Aly1Ga1-y1N层6。其中,所述p-Aly1Ga1-y1N层6的厚度为2~20nm,y1由0.8线性渐变为0.2且Mg的掺杂浓度由5~8e18cm-3线性渐变为1~3e21cm-3
所述p-Aly1Ga1-y1N层6上设有i-Aly2Ga1-y2N层7。其中,所述i-Aly2Ga1-y2N层7的厚度为2~10nm。
所述i-Aly2Ga1-y2N层7上设有Si掺杂的n-Aly3Ga1-y3N层8。其中,所述n-Aly3Ga1-y3N层8的厚度为2~20nm,y3由0.2线性渐变为0.8且Si的掺杂浓度由5~8e20cm-3线性渐变为1~3e21cm-3
在本发明中,y2<y1且y2<y3,且所述p-Aly1Ga1-y1N层6、i-Aly2Ga1-y2N层7和n-Aly3Ga1-y3N层8构成了p-i-n隧穿结。
由此,在本发明中,在极性为Al极性的AlN模板上制备了n型AlGaN层3、多量子阱有源层4、EBL层5和p-i-n隧穿结层。所述p-i-n隧穿结层全部由不同组分的AlGaN层构成。其中,p层为Aly1Ga1-y1N线性渐变层,y1由0.8线性渐变到0.2,n层为Aly3Ga1-y3N线性渐变层,y3由0.2线性渐变到0.8,i层为Aly2Ga1-y2N固定组分层,y2<y1且y2<y3,隧穿结组分结构如图4所示。利用在Al极性材料中生长Al组分逐渐减小的AlGaN可以在材料内部积累产生负的极化电荷,从而实现p型掺杂,生长Al组分逐渐增加的AlGaN可以在材料内部积累产生正的极化电荷,从而实现n型惨杂,大大提高了p-i-n隧穿结层中p层和n层的掺杂,同时利用低组分的i层(组分低,晶格常数大),为p层和n层提供张应力,增加p层和n层的极化电场强度,从而提高p层和n层掺杂。通过使用p-i-n隧穿结层,解决了p型电极欧姆接触难以制备,接触电阻较大的问题。同时避免了制备pGaN重惨杂层,避免了接触层对紫外光的吸收,有利于提高器件发光效率。
为了便于制备出本发明的具有p-i-n隧穿结的UVC外延片,现介绍具有p-i-n隧穿结的UVC外延片的制备方法。
在本发明中,所述具有p-i-n隧穿结的UVC外延片的制备方法包括以下步骤:
一、在衬底1表面制备AlN层2。
在本发明中,可以采用磁控溅射生长工艺在所述衬底1表面上制备所述AlN层2。
其中,所述磁控溅射生长工艺具体为:温度为550~700℃,溅射功率为1000~4000W,氮气为80~200sccm,氧气为1~4sccm,氩气为0.1~40sccm,沉积时间为600s~3000s。这样,生长的所述AlN层2的厚度为150~800nm。
二、将表面具有AlN层2的衬底1进行高温退火处理。
在本发明中,高温退火处理时,退火温度为1500~1800℃,退火时间为0.2~3h,退火气氛为氮气,氮气流量为100~12000sccm,退火压力为200~650torr。
在本发明中,使用磁控溅射和高温退火的组合工序,在蓝宝石衬底表面制备出晶体质量高、表面平整、极性为Al极性的AlN模板,解决了传统MOCVD中AlN双晶质量低、裂纹多的问题。
在制备了极性为Al极性的AlN模板后,即可使用所述AlN模板在MOCVD中生长结构层,从而获得UVC外延片。
三、在所述AlN层2上生长n型AlGaN层3。
此阶段的具体生长工艺为:生长温度为1020~1080℃,生长压力为80~100torr,TMAl流量为280~320umol/min,TMGa流量为229~172.3umol/min,NH3流量为2000~4000sccm(折合89.3~179mmol/min),SiH4流量为2.8×10-8~3.6×10-8mol/min,纯H2作为push气且push气流量为40~60L/min,生长时间为75min~113min。
通过此阶段的生长,可以在所述AlN层2上生长出厚度为1~1.5um的Si掺杂的n-Alx1Ga1-x1N层3。其中,x1的值为0.55~0.65,Si掺杂浓度为1.3×1019~1.6×1019cm-3
四、在所述n型AlGaN层3上生长多量子阱有源层4。
在本发明中,所述多量子阱有源层4的生长工艺与现有技术相同,因此,在此不对其进行详细描述。
通过该阶段的生长,生长的所述多量子阱有源层4的周期数可以为1~5对。并且,其中,垒层的Al组分为0.6~0.65、厚度为10~12nm,阱层的Al组分为0.49~0.54、厚度为1.7~3nm。
五、在所述多量子阱有源层4上生长电子阻挡层5。
在本发明中,所述电子阻挡层5的生长工艺与现有技术相同,因此,在此不对其进行详细描述。
通过该阶段的生长,生长的所述电子阻挡层5可以为多量子阱结构,周期数为1~5对,垒层的Al组分为0.7~0.75、厚度为9~12nm,阱层的Al组分为0.53~0.58、厚度为1.5~3.5nm。
或者,生长的所述电子阻挡层5可以为单层电子阻挡层,其Al组分为0.70~0.90,厚度为15~55nm。
六、在所述电子阻挡层5上生长Mg掺杂的p-Aly1Ga1-y1N层6。
此阶段的具体生长工艺为:生长温度为930~970℃,生长压力为100~150torr,TMAl流量由210umol/min线性渐变为52.5umol/min,TMGa流量由52.5umol/min线性渐变为210umol/min,NH3流量为4000~6000sccm,Cp2Mg流量由200sccm线性渐变为600sccm,纯H2作为push气且push气的流量为40~60L/min,生长时间为24s~240s。
通过该阶段的生长,生长的所述p-Aly1Ga1-y1N层6的厚度为2~20nm,y1由0.8线性渐变为0.2且Mg的掺杂浓度由5~8e18cm-3线性渐变为1~3e21cm-3
七、在所述p-Aly1Ga1-y1N层6上生长i-Aly2Ga1-y2N层7。
此阶段的具体生长工艺为:生长温度为930~970℃,生长压力为150~200torr,TMGa流量为236.30umol/min~262.8umol/min,TMAl流量为26.5~0umol/min,NH3流量为4000~6000sccm,纯H2作为push气且push气的流量为40~60L/min,生长时间为24s~120s。
通过该阶段的生长,生长的所述i-Aly2Ga1-y2N层7的厚度为2~10nm。
八、在所述i-Aly2Ga1-y2N层7上生长Si掺杂的n-Aly3Ga1-y3N层8。
此阶段的具体生长工艺为:生长温度为930~970℃,生长压力为150~200torr,TMGa流量由210umol/min线性渐变到52.5umol/min,TMAl流量由52.5线性渐变到210umol/min,NH3流量为4000~6000sccm,SiH4流量为2.8×10-7~3.6×10-7mol/min,纯H2作为push气且push气的流量为40~60L/min,生长时间为24s~240s。
通过此阶段的生长,生长的所述n-Aly3Ga1-y3N层8的厚度为2~20nm,y3由0.2线性渐变为0.8且Si的掺杂浓度由5~8e20cm-3线性渐变为1~3e21cm-3。并且,y2<y1且y2<y3。
由此,生长出由所述p-Aly1Ga1-y1N层6、i-Aly2Ga1-y2N层7和n-Aly3Ga1-y3N层8构成的p-i-n隧穿结。
其中,所述p-i-n隧穿结中的p层由于有很强的极化电荷,作为空穴提供层,提高了空穴浓度,有利于亮度的提升。并且,所述p-i-n隧穿结中的i层的Al组分设计要低于p层和n层,可以为p层和n层施加很强的张应力,提高电场强度,从而提高p层的空穴浓度和n层的电子浓度,实现隧穿结的功能。
在本发明中,对两个不同工艺制备的外延片做透射谱测试(两个外延片分别为:接触层为p-GaN重掺杂层和接触层为p-i-n隧穿结),其结果如图5所示。由图5可以看出,接触层为p-GaN和p-i-n隧穿结的外延片在275nm波长(典型的UVC发光波长)的透过率分别是9.5%和90%,即通过使用p-i-n隧穿结,提高了UVC波段光的透过率。
并且,对两个不同工艺制备的外延片做EL测试(两个外延片分别为:接触层为p-GaN重掺杂层和接触层为p-i-n隧穿结),将直径为0.5mm的铟(In)点按压在外延片的表面作为正极,另焊接较大面积的铟膜至外延片边缘与n层连接,作为负极。图6绘制了在不同的正向电流下,铟点和铟膜的IV曲线,由图6可以看出使用p-i-n隧穿结和p-GaN作为接触层,两者之间的工作电压相差不大,即使用p-i-n隧穿结后,不仅提高了透过率,同时工作电压能保持到和p-GaN结构一致的水平。
最后应当说明的是,以上实施例仅用以说明本发明的技术方案,而非对本发明保护范围的限制。本领域的技术人员,依据本发明的思想,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。

Claims (10)

1.一种具有p-i-n隧穿结的UVC外延片,其包括衬底(1)和设置在所述衬底(1)上的AlN层(2),所述AlN层(2)上设有n型AlGaN层(3),所述n型AlGaN层(3)上设有多量子阱有源层(4),所述多量子阱有源层(4)上设有电子阻挡层(5),其特征在于,所述电子阻挡层(5)上设有Mg掺杂的p-Aly1Ga1-y1N层(6),所述p-Aly1Ga1-y1N层(6)的厚度为2~20nm,y1由0.8线性渐变为0.2且Mg的掺杂浓度由5~8e18cm-3线性渐变为1~3e21cm-3,所述p-Aly1Ga1-y1N层(6)上设有i-Aly2Ga1-y2N层(7),所述i-Aly2Ga1-y2N层(7)的厚度为2~10nm,所述i-Aly2Ga1-y2N层(7)上设有Si掺杂的n-Aly3Ga1-y3N层(8),所述n-Aly3Ga1-y3N层(8)的厚度为2~20nm,y3由0.2线性渐变为0.8且Si的掺杂浓度由5~8e20cm-3线性渐变为1~3e21cm-3,y2<y1且y2<y3,所述p-Aly1Ga1-y1N层(6)、i-Aly2Ga1-y2N层(7)和n-Aly3Ga1-y3N层(8)构成了p-i-n隧穿结。
2.根据权利要求1所述的具有p-i-n隧穿结的UVC外延片,其特征在于,所述n型AlGaN层(3)为Si掺杂的n-Alx1Ga1-x1N层,其厚度为1~1.5um,x1的值为0.55~0.65且Si掺杂浓度为1.3×1019~1.6×1019cm-3
3.根据权利要求1所述的具有p-i-n隧穿结的UVC外延片,其特征在于,所述多量子阱有源层(4)的周期数为1~5对,其中,垒层的Al组分为0.6~0.65、厚度为10~12nm,阱层的Al组分为0.49~0.54、厚度为1.7~3nm。
4.根据权利要求1所述的具有p-i-n隧穿结的UVC外延片,其特征在于,所述电子阻挡层(5)为多量子阱结构,周期数为1~5对,垒层的Al组分为0.7~0.75、厚度为9~12nm,阱层的Al组分为0.53~0.58、厚度为1.5~3.5nm;或者,所述电子阻挡层(5)为单层电子阻挡层,其Al组分为0.70~0.90,厚度为15~55nm。
5.根据权利要求1所述的具有p-i-n隧穿结的UVC外延片,其特征在于,所述衬底(1)为蓝宝石平面衬底。
6.根据权利要求1所述的具有p-i-n隧穿结的UVC外延片,其特征在于,所述AlN层(2)的厚度为150~800nm。
7.一种具有p-i-n隧穿结的UVC外延片的制备方法,其特征在于,包括以下步骤:
1)、在衬底(1)表面制备AlN层(2);
2)、将表面具有AlN层(2)的衬底(1)进行高温退火处理;
3)、在所述AlN层(2)上生长n型AlGaN层(3);
4)、在所述n型AlGaN层(3)上生长多量子阱有源层(4);
5)、在所述多量子阱有源层(4)上生长电子阻挡层(5);
6)、在所述电子阻挡层(5)上生长Mg掺杂的p-Aly1Ga1-y1N层(6),其具体生长工艺为:生长温度为930~970℃,生长压力为100~150torr,TMAl流量由210umol/min线性渐变为52.5umol/min,TMGa流量由52.5umol/min线性渐变为210umol/min,NH3流量为4000~6000sccm,Cp2Mg流量由200sccm线性渐变为600sccm,纯H2作为push气且push气的流量为40~60L/min,生长时间为24s~240s;
7)、在所述p-Aly1Ga1-y1N层(6)上生长i-Aly2Ga1-y2N层(7),其具体生长工艺为:生长温度为930~970℃,生长压力为150~200torr,TMGa流量为236.30umol/min~262.8umol/min,TMAl流量为26.5~0umol/min,NH3流量为4000~6000sccm,纯H2作为push气且push气的流量为40~60L/min,生长时间为24s~120s;
8)、在所述i-Aly2Ga1-y2N层(7)上生长Si掺杂的n-Aly3Ga1-y3N层(8),其具体生长工艺为:生长温度为930~970℃,生长压力为150~200torr,TMGa流量由210umol/min线性渐变到52.5umol/min,TMAl流量由52.5线性渐变到210umol/min,NH3流量为4000~6000sccm,SiH4流量为2.8×10-7~3.6×10-7mol/min,纯H2作为push气且push气的流量为40~60L/min,生长时间为24s~240s。
8.根据权利要求7所述的具有p-i-n隧穿结的UVC外延片的制备方法,其特征在于,所述步骤2)中高温退火处理时,退火温度为1500~1800℃,退火时间为0.2~3h,退火气氛为氮气,氮气流量为100~12000sccm,退火压力为200~650torr。
9.根据权利要求7所述的具有p-i-n隧穿结的UVC外延片的制备方法,
其特征在于,所述步骤1)中在衬底(1)表面制备AlN层(2)具体为采用磁控溅射生长工艺在所述衬底(1)表面上制备所述AlN层(2),且所述磁控溅射生长工艺具体为:温度为550~700℃,溅射功率为1000~4000W,氮气为80~200sccm,氧气为1~4sccm,氩气为0.1~40sccm,沉积时间为600s~3000s。
10.根据权利要求7所述的具有p-i-n隧穿结的UVC外延片的制备方法,其特征在于,所述步骤3)中在所述AlN层(2)上生长n型AlGaN层(3)的具体生长工艺为:生长温度为1020~1080℃,生长压力为80~100torr,TMAl流量为280~320umol/min,TMGa流量为229~172.3umol/min,NH3流量为2000~4000sccm,SiH4流量为2.8×10-8~3.6×10-8mol/min,纯H2作为push气且push气流量为40~60L/min,生长时间为75min~113min。
CN202310876722.2A 2023-07-17 2023-07-17 一种具有p-i-n隧穿结的UVC外延片及其制备方法 Pending CN116995152A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310876722.2A CN116995152A (zh) 2023-07-17 2023-07-17 一种具有p-i-n隧穿结的UVC外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310876722.2A CN116995152A (zh) 2023-07-17 2023-07-17 一种具有p-i-n隧穿结的UVC外延片及其制备方法

Publications (1)

Publication Number Publication Date
CN116995152A true CN116995152A (zh) 2023-11-03

Family

ID=88531301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310876722.2A Pending CN116995152A (zh) 2023-07-17 2023-07-17 一种具有p-i-n隧穿结的UVC外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN116995152A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117253947A (zh) * 2023-11-20 2023-12-19 徐州立羽高科技有限责任公司 一种深紫外发光外延片及其制备方法
CN117637953A (zh) * 2024-01-25 2024-03-01 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、led芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117253947A (zh) * 2023-11-20 2023-12-19 徐州立羽高科技有限责任公司 一种深紫外发光外延片及其制备方法
CN117637953A (zh) * 2024-01-25 2024-03-01 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、led芯片

Similar Documents

Publication Publication Date Title
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
CN108365069B (zh) 一种高亮度v型极化掺杂深紫外led制备方法
CN116995152A (zh) 一种具有p-i-n隧穿结的UVC外延片及其制备方法
US20190067523A1 (en) Vertical-Type Ultraviolet Light-Emitting Diode
CN115799416A (zh) 一种深紫外发光二极管外延片及其制备方法
WO2017202328A1 (zh) 氮化镓基发光二极管及其制备方法
CN116130569B (zh) 一种高效发光二极管及制备方法
WO2019015217A1 (zh) 一种深紫外led
CN111063772A (zh) 高光效紫外led外延结构
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116504895B (zh) 发光二极管外延片及其制备方法、led
CN117253948B (zh) 发光二极管外延片及其制备方法、发光二极管
WO2021226867A1 (zh) 紫外led及其制作方法
CN115881865A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117894898B (zh) 深紫外led外延片及其制备方法、深紫外led
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116565098B (zh) 氮化镓发光二极管外延片及其生长工艺
CN112259651B (zh) 一种具有p型插入层的led芯片及制作方法
CN116682909A (zh) 一种led外延片、制备方法及led芯片
CN116387433A (zh) 一种深紫外发光二极管及其外延生长方法
CN115863503A (zh) 深紫外led外延片及其制备方法、深紫外led
CN111326622A (zh) 一种基于空穴调整层的发光二极管
JP3763701B2 (ja) 窒化ガリウム系半導体発光素子
CN114220891A (zh) 半导体器件的外延片及其制作方法和应用
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination