CN116325132A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116325132A
CN116325132A CN202180070894.XA CN202180070894A CN116325132A CN 116325132 A CN116325132 A CN 116325132A CN 202180070894 A CN202180070894 A CN 202180070894A CN 116325132 A CN116325132 A CN 116325132A
Authority
CN
China
Prior art keywords
island
semiconductor device
semiconductor element
semiconductor
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180070894.XA
Other languages
English (en)
Inventor
古贺明宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116325132A publication Critical patent/CN116325132A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体装置包括引线、半导体元件和封固树脂。所述引线包括岛部，该岛部具有在厚度方向上相互朝向相反侧的主面及背面。所述半导体元件搭载于所述岛部的所述主面。所述封固树脂覆盖所述半导体元件及所述岛部。另外，所述封固树脂具有第一部分和在所述厚度方向上观察时与所述岛部重叠的第二部分。所述封固树脂被构成为所述第二部分的红外线透射率比所述第一部分高。

Description

半导体装置
技术领域
本公开涉及半导体装置。
背景技术
以往，已知有各种半导体装置。作为其中之一，有被称为IPM(Intelligent PowerModule)的装置。该半导体装置具备多个半导体元件、多个岛部、散热部件以及封固树脂。多个半导体元件分别搭载于多个岛部。各岛部与散热部件接合。封固树脂覆盖多个半导体元件、多个岛部和散热部件。IPM的一个例子在例如专利文献1中有记载。
通常，在使用IPM时，各半导体元件发热。该发热能够通过热敏电阻等温度测定用元件来检测。热敏电阻例如设置在搭载有作为温度测定对象的半导体元件的岛部上，配置在与该半导体元件分离的位置。
现有技术文献
专利文献
专利文献1：日本特开2011-243839号公报
发明内容
发明所要解决的课题
在上述结构中，需要在岛部设置用于搭载热敏电阻的区域。因此，担心半导体装置变大。另外，由热敏电阻进行的温度检测是基于来自半导体元件的热经由岛部传递至该热敏电阻，结果该热敏电阻的电阻值发生变化这一事实来进行的。这样的现有的温度检测方式在准确地测定半导体元件的发热状态的方面还有改良的余地。
鉴于上述情况，本公开的一个课题在于提供一种能够避免大型化并且能够进行更准确的温度测定的半导体装置。
用于解决课题的方案
由本公开提供的半导体装置具备：引线，其包含岛部，该岛部具有在厚度方向上相互朝向相反侧的主面及背面；半导体元件，其搭载于所述岛部的所述主面；以及封固树脂，其覆盖所述半导体元件及所述岛部。所述封固树脂具有第一部分和在所述厚度方向上观察时与所述岛部重叠且红外线透射率比所述第一部分高的第二部分。
发明效果
根据上述结构，能够避免半导体装置的大型化，并且能够进行更准确的温度测定。
通过以下参照附图给出的详细描述，本公开的其他特征和优点将变得更加明显。
附图说明
图1是表示根据本公开的第一实施方式的半导体装置的立体图。
图2是表示图1的半导体装置的俯视图。
图3是表示图1的半导体装置的俯视图。
图4是表示图1的半导体装置的主视图。
图5是表示图1的半导体装置的侧视图。
图6是沿着图3的VI-VI线的主要部分剖视图。
图7是沿着图3的VII-VII线的主要部分剖视图。
图8是表示图1的半导体装置的主要部分放大俯视图。
图9是沿着图8的IX-IX线的主要部分剖视图。
图10是沿着图8的X-X线的主要部分剖视图。
图11是表示图1的半导体装置的主要部分放大俯视图。
图12是沿着图11的XII-XII线的主要部分放大剖视图。
图13是表示图1的半导体装置的制造方法的一例的主要部分剖视图。
图14是表示图1的半导体装置的制造方法的一例的主要部分剖视图。
图15是表示根据本公开的第一实施方式的半导体装置的变形例的主要部分剖视图。
图16是表示图15的半导体装置的制造方法的一例的主要部分剖视图。
图17是表示根据本公开的第二实施方式的半导体装置的俯视图。
图18是表示根据本公开的第三实施方式的半导体装置的俯视图。
图19是沿着图18的XIX-XIX线的剖视图。
图20是表示图18的半导体装置的制造方法的一例的主要部分剖视图。
图21是表示本公开的第四实施方式的半导体装置的主要部分放大俯视图。
图22是沿着图21的XXII-XXII线的主要部分放大剖视图。
图23是表示图21的半导体装置的制造方法的一例的主要部分剖视图。
具体实施方式
以下，参照附图具体地说明本公开的优选实施方式。
图1至图10表示基于本公开的第一实施方式的半导体装置。图示的半导体装置A1具备引线100、散热部件200、接合层300、多个半导体元件410、420、430、440、多个受动部件490、接合材料510、520、金属丝600、650以及封固树脂700。半导体装置A1例如构成为用于空调所具备的变频马达的驱动控制等的IPM。以半导体装置A1的大小为例，x方向尺寸约为38mm，y方向尺寸约为24mm，z方向尺寸(封固树脂700的厚度)约为3.5mm。
图1是半导体装置A1的立体图，封固树脂700仅用双点划线表示主要外形线。图2是半导体装置A1的俯视图。图3是半导体装置A1的俯视图，用双点划线表示封固树脂700。图4是半导体装置A1的主视图，图5是半导体装置A1的侧视图。图6是沿着图3的VI-VI线的zx平面的剖视图，省略了后述的端子部。图7是沿着图3的VII-VII线的yz平面中的剖视图。图8是表示半导体装置A1的主要部分放大俯视图。图9是沿着图8的IX-IX线的主要部分剖视图。图10是沿着图8的X-X线的主要部分剖视图。图11是表示半导体装置A1的主要部分放大俯视图。图12是沿着图11的XII-XII线的主要部分放大剖视图。在图8中，用假想线表示后述的第二部分720。在以后的说明中参照的剖视图中，省略了金属丝600和金属丝650。
引线100是支撑半导体元件410、420、430、440且构成向它们的导通路径的导通支撑部件。在本实施方式中，引线100具有岛部110、120、130、140、150、焊盘部160、170、180、以及端子部111、121、141、151、161、171、181、191。引线100由金属构成，在本实施方式中，由Cu构成。引线100的厚度例如约为0.42mm。引线100例如通过对金属制的板材料实施冲裁等切断加工及弯曲加工而形成。
岛部110、120、130、140、150是搭载多个半导体元件410、420、430、440及多个受动部件490的部位。在本实施方式中，1个岛部110和3个岛部120在x方向上排列。同样地，岛部130与岛部140在x方向上排列。由岛部110和3个岛部120构成的组与由岛部130和岛部140构成的组在y方向上排列。3个岛部150配置于在y方向上与岛部130相邻的位置。
岛部110具有在z方向上相互朝向相反侧的主面1101及背面1102。各岛部120具有在z方向上相互朝向相反侧的主面1201和背面1202。岛部130具有在z方向上相互朝向相反侧的主面1301及背面1302。岛部140具有在z方向上相互朝向相反侧的主面1401及背面1402。
如图3所示，岛部110在俯视时为大致矩形状，在主面1101搭载有半导体元件410、420。在本实施方式中，在岛部110搭载有3个半导体元件410以及3个半导体元件420。3个半导体元件410在x方向上排列，同样地，3个半导体元件420也在x方向上排列。各半导体元件410相对于对应的1个半导体元件420在y方向上分离配置，该半导体元件410及该半导体元件420具有相对于y方向平行地延伸的共同的(假想)中心轴。在图示的例子中，作为这样的中心轴，相对于3个半导体元件410(进而扩展为3个半导体元件420)假想相互平行的3个中心轴。这种情况的另一种说法是，3个元件对(各对由1个半导体元件410和与其对应的1个半导体元件420构成)沿着y方向相互平行。
在岛部110形成有多个凹部112及多个沟槽部113。多个凹部112形成于岛部110的主面1101。更准确地说，各凹部112从主面1101凹陷，具有与该主面共面的开口(有时也将该状况称为“各凹部112在主面1101开口”等)。在本实施方式中，凹部112在俯视时为圆形状(在与z方向正交的截面中为圆形状)，但凹部的形状并不限定于此。多个凹部112形成于岛部110中的、沟槽部113及被沟槽部113包围的区域以外的区域。在本实施方式中，多个凹部112沿着x方向和y方向配置成矩阵状。
如图8所示，各沟槽部113以包围3个半导体元件410或1个半导体元件420的方式形成，在岛部110的主面1101开口。在图8中，上方的沟槽部113(第一沟槽部113)具有在x方向上相对较长的矩形状的外框、和在该外框的内部分别在y方向上延伸的2个内侧部位。各内侧部位的两端分别与上述外框连通。通过这样的方式，在主面1101形成有由第一沟槽部113包围的3个区域(相互分离的3个独立区域)。在这些独立区域分别配置有3个半导体元件410。另一方面，图8中的下方的3个沟槽部113(第二沟槽部113)分别设为在y方向上相对较长的矩形状。在各第二沟槽部113所包围的区域配置有对应的1个半导体元件420。在图示的例子中，各第二沟槽部113是不具有端部的连续的环状(闭合的环状)，但本公开并不限定于此。例如，也可以是多个部位(例如单独的槽部)以整体呈环状的方式相互离散配置的结构。另外，也可以将与此同样的结构应用于第一沟槽部113。与图示的例子不同，岛部110也可以是未形成凹部112及沟槽部113的结构。
在图3中，3个岛部120在x方向上相互邻接且分离地配置。将3个岛部120沿着x方向从左起分别称为第一岛部120、第二岛部120以及第三岛部120。图11是表示第一岛部120和其附带的部位的主要部分放大俯视图。另外，第二岛部及第三岛部120除了存在若干形状的差异以外，是与第一岛部120相同的结构。如图11所示，(第一)岛部120是在y方向上呈长条状的大致矩形，搭载有半导体元件410、420。在本实施方式中，在岛部120搭载有1个半导体元件410以及1个半导体元件420，这2个半导体元件沿着y方向排列。
如图11所示，在岛部120形成有多个凹部122以及多个沟槽部123。各凹部122在岛部120的主面1201开口。在本实施方式中，各凹部122在俯视时为圆形状，但本公开并不限定于此。多个凹部122形成于岛部120中的、沟槽部123及被沟槽部123包围的区域以外的区域。在本实施方式中，多个凹部122沿着x方向和y方向配置成矩阵状。
各沟槽部123以包围半导体元件410或半导体元件420的方式形成，在岛部120的主面1201开口。在图11中，上方的沟槽部123为矩形状，在该沟槽部123所包围的区域配置有半导体元件410。同样地，下方的沟槽部123也是矩形状，在该沟槽部123所包围的区域配置有半导体元件420。此外，关于岛部110，如上述那样，各沟槽部123也可以不是呈环状连续的形状，而是以多个部位整体呈环状的方式离散配置的结构。另外，岛部120也可以是未形成凹部122及沟槽部123的结构。
在图11所示的岛部120形成有2个角部125和圆弧部126。2个角部125设置在岛部120的上端(从后述的端子部121分离的端部)，圆弧部126设置在岛部120的下端(接近端子部121的端部)。另外，各角部125以半导体元件410为基准，设置在半导体元件420的相反侧。换言之，各角部125设置在比半导体元件410、420更远离端子部121的位置。圆弧部126以半导体元件420为基准，设置在半导体元件410的相反侧。换言之，圆弧部126设置在比半导体元件410、420更靠近端子部121的位置。各角部125通过在岛部120中相邻的2边相连而形成，在本实施方式中，2边呈90°的角度。圆弧部126以平滑地连接相邻的2边的方式形成，例如是曲率半径恒定的圆弧，但本公开并不限定于此。例如，圆弧部126的曲率半径可以不是在整个弧形上恒定，并且曲率半径可以部分不同。
如图1～图3及图7所示，岛部130相对于岛部110在y方向上相邻配置，形成为以x方向为长度方向的大致长矩形状。在岛部130搭载有半导体元件430。半导体元件430是以x方向为长度方向的长矩形状，长度方向与岛部130一致。
在岛部130形成有多个凹部132。多个凹部132在岛部130中的搭载有半导体元件430的面开口。在本实施方式中，凹部132为截面圆形状，但并不限定于此。多个凹部132主要形成在岛部130中的避开半导体元件430的区域。另外，在不发生半导体元件430的剥离等的范围内，也可以在与半导体元件430重叠的位置形成凹部132。在本实施方式中，多个凹部132沿着x方向和y方向配置成矩阵状。岛部130也可以是未形成凹部132的结构。
岛部140相对于3个岛部120(特别是第二岛部120)在y方向上相邻地配置，形成为以x方向为长度方向的大致长矩形状。在岛部140搭载有半导体元件440。半导体元件440是以x方向为长度方向的长矩形状，长度方向与岛部130一致。
在岛部140形成有多个凹部142。多个凹部142在岛部140中的搭载有半导体元件440的面开口。在本实施方式中，凹部142为截面圆形状，但并不限定于此。多个凹部142主要形成在岛部140中的避开半导体元件440的区域。在不发生半导体元件440的剥离等的范围内，也可以在与半导体元件440重叠的位置形成凹部142。在本实施方式中，多个凹部142沿着x方向和y方向配置成矩阵状。在与岛部140连接的大致三角形状的部位也形成有多个凹部142。岛部140也可以是不形成凹部142的结构。
3个岛部150配置于在y方向上与岛部130相邻的位置。3个岛部150相互沿着x方向排列。各岛部150是比岛部110、120、130、140小的部位。在各岛部150搭载有受动部件490。在各岛部150形成有多个凹部152。凹部152在岛部150中的搭载有受动部件490的面上开口，形成于避开受动部件490的位置。在本实施方式中，多个凹部152沿着x方向和y方向配置成矩阵状。另外，在各岛部150形成有与后述的封固树脂700的槽部780对应的圆弧状的切口。岛部150也可以是未形成凹部152的结构。
焊盘部160、170、180是经由金属丝600、650与半导体元件410、420、430、440导通的部位。
如图3所示，多个焊盘部160相对于岛部110、120在倾斜方向上分离设置。各焊盘部160为矩形状，接合有对应的至少1个金属丝650(参照图8)。在图示的例子中，设置有6个焊盘部160，但本公开并不限定于此。
多个焊盘部170配置在与岛部130及140相邻的位置。各焊盘部170为大致矩形状。更具体而言，各焊盘部170是细带状部分靠前端的部分。在各焊盘部170接合有对应的至少1个金属丝600。
焊盘部180配置于半导体装置A1的靠x方向一侧(图3中的靠左)的位置。在各焊盘部180接合有对应的至少1个金属丝600。在图示的例子中，各焊盘部180为大致三角形状，形成有多个凹部182。凹部182在焊盘部180中的接合有金属丝600的面开口，形成于避开金属丝600的位置。在本实施方式中，多个凹部182沿着x方向和y方向配置成矩阵状。
上述的凹部112、122、132、142、152、182以及沟槽部113、123例如能够通过在形成引线100的过程中实施蚀刻而形成。或者，能够通过在用于形成引线100的切断加工或弯曲加工所使用的模具上设置多个凸部来形成。
从图1、图3以及图7可知，引线100具有弯曲部114、124。弯曲部114与岛部110相连，以远离岛部110的一侧位于z方向上方的方式弯曲。弯曲部124与岛部120相连，以远离岛部120的一侧位于z方向上方的方式弯曲。
在本实施方式中，弯曲部114、124中的位于z方向上方侧的部分与岛部130、140、150、焊盘部160、170、180的z方向位置大致相同。换言之，相对于岛部130、140、150、焊盘部160、170、180，岛部110、120配置在向z方向下方稍微偏移的位置。
端子部111、121、141、151、161、171、181、191从封固树脂700突出。这些端子部111、121、141、151、161、171、181、191具有折弯成接近90°的角度的折弯部位，各自的一端朝向z方向上方。端子部111、121、141、151、161、171、181、191用于将半导体装置A1安装于例如未图示的电路基板等。
端子部111与弯曲部114相连，与岛部110导通。3个端子部121与弯曲部124相连，与岛部120导通。2个端子部141与岛部140相连。3个端子部151分别与3个岛部150相连。3个端子部161分别与3个焊盘部160相连。多个端子部171分别与多个焊盘部170相连。端子部181与焊盘部180相连。
在本实施方式中，端子部111、121、141、151、161、171、181、191的间隔并非全部为等间隔。例如，关于在y方向上排列在相同侧的端子部141、151、171、181的间隔，2个端子部141、多个端子部171和端子部181以大致等间隔在x方向上排列。另一方面，3个端子部151和与这些端子部151相邻的端子部171之间的间隔明显较大。后述的封固树脂700的槽部780位于该间隔较大的3个端子部151与端子部171之间，另外，如上所述，设置于岛部150的圆弧状的切口位于该间隔大的3个端子部151与端子部171之间。
端子部191与x方向端部分离地设置。在本实施方式中，端子部191不与岛部110、120、130、140、半导体元件410、420、430、440等导通。
另外，关于在y方向上排列在相同侧的端子部111、121、161的间隔，3个端子部161以比较窄的间隔排列。另一方面，端子部111与3个端子部121以及与它们相邻的端子部161的间隔明显较大。另外，端子部191相对于端子部111隔开更大的间隔而配置。
端子部111、121、141、151、161、171、181、191的间隔为上述关系的理由是这些端子部的功能。例如，在本实施方式的半导体装置A1构成为IPM的情况下，由半导体装置A1控制的电流例如是具有U相、V相、W相的三相交流电流。并且，3个端子部121分别被分配为U相、V相、W相的端子部。另外，对3个端子部151施加比较高的电压。因此，流过相对大的电流或者被施加高的电压的端子部与相邻的端子部之间的间隔相对大。
散热部件200主要是为了将来自半导体元件410、420的热向半导体装置A1外传递而设置的。在本实施方式中，散热部件200由陶瓷构成，形成为矩形的板状。此外，作为散热部件200，从强度、热传导率以及绝缘性的观点出发，优选由陶瓷构成的结构，但能够采用各种材料。
散热部件200具有接合面210、露出面220以及侧面230。接合面210与露出面220在散热部件200的厚度方向上相互朝向相反侧，且相互平行。接合面210经由接合层300接合于岛部110和3个岛部120。此外，在本实施方式中，在z方向上观察时，散热部件200除了岛部110、120之外还与岛部130、140的至少一部分重叠。但是，散热部件200不与岛部130、140接合。
接合层300将散热部件200与岛部110的背面1102及岛部120的背面1202接合。作为接合层300，优选将例如由陶瓷构成的散热部件200与例如由Cu构成的岛部110、120适当地接合，并且具有比较良好的热传导性，例如使用热传导性优异的树脂制的粘接剂。
半导体元件410、420、430、440是用于使半导体装置A1作为IPM发挥功能的功能元件。在本实施方式中，半导体元件410、420是所谓的功率系半导体元件。本公开中所说的功率系半导体元件是指例如在IPM中输入输出作为控制对象的三相交流电流的元件，典型地，可举出IGBT(Insulated-Gate Bipolar Transistor：绝缘栅双极型晶体管)、MOSFET(Metal-Oxide-Semiconductor Field-effect Transistor：金属氧化物半导体场效应晶体管)、FRD(Fast Recovery Diode：快速二极管)等。另外，这些功率系半导体元件也可以采用以SiC为基材的功率系半导体元件。在本实施方式中，半导体元件410例如是IGBT，半导体元件420例如是FRD。
如图8至图12所示，半导体元件410具有底面411、第一电极414、第二电极412以及第三电极413。在本实施方式中，第三电极413是栅极电极(控制电极)，第二电极412是发射极电极，第一电极414是集电极电极。第二电极412以及第三电极413形成于半导体元件410的朝向z方向上方的面，例如由Au构成。在第二电极412上接合有金属丝650。在第三电极413上接合有金属丝600。第一电极414形成为占据半导体元件410的整个z方向下表面(底面411)，并且例如由Au或Ag等制成。底面411是经由接合材料510与岛部110、120接合的面，在本实施方式中，由第一电极414构成。
半导体元件420具有底面421、上表面电极422以及底面电极423。上表面电极422形成于半导体元件420的朝向z方向上方的面，例如由Au构成。在上表面电极422上接合有金属丝650。底面电极423形成为占据半导体元件420的整个z方向下表面，例如由Au或Ag等构成。底面421是经由接合材料510与岛部110、120接合的面，在本实施方式中，由底面电极423构成。
接合材料510将半导体元件410、420接合于岛部110、120。在本实施方式中，使用焊料作为接合材料510。作为接合材料510的焊料经过熔融状态而固化，由此将半导体元件410、420与岛部110、120接合。在本实施方式中，半导体元件410的第一电极414及半导体元件420的底面电极423由Au或Ag构成，岛部110、120由Cu构成，由此，半导体元件410、420的底面411、421相对于熔融状态的焊料即接合材料510的润湿性比岛部110、120优异。此外，接合材料510并不限定于焊料，也可以是Ag膏、烧制银等。
在本实施方式中，半导体元件430、440是所谓的控制系统半导体元件。本公开中所说的控制系统半导体元件是起到控制上述的功率系半导体元件的动作的功能的元件，例如是驱动器IC等。在本实施方式中，半导体元件430、440均为驱动器IC。另外，半导体元件430是处理较高电压的电流的高电压侧的驱动器IC，半导体元件440是处理较低电压的电流的低电压侧的驱动器IC。
如图3所示，半导体元件430、440具有多个上表面电极432、442。在上表面电极432、442上接合有金属丝600。如图7所示，半导体元件430经由接合材料520与岛部130接合。接合材料520例如是Ag膏。半导体元件440也同样地经由例如由Ag膏构成的接合材料520与岛部140接合。
受动部件490例如是电阻、电容器、线圈等单功能的电子部件，在本实施方式中，作用于向半导体元件430的电流。受动部件490经由接合材料520与岛部150接合。在受动部件490的z方向上表面接合有金属丝600。
金属丝600以及金属丝650与上述的引线100一起构成用于半导体元件410、420、430、440以及受动部件490实现预定的功能的导通路径。在本实施方式中，金属丝600用于流过比较小的电流的导通路径的结构，金属丝650用于流过比较大的电流的导通路径的结构。金属丝600例如由Au构成，其直径例如约为38μm。金属丝650例如由Al构成，其直径例如约为400μm。
封固树脂700部分地或整体地覆盖引线100、半导体元件410、420、430、440、受动部件490以及金属丝600、650。封固树脂700具有第一部分710和多个第二部分720。
第一部分710和第二部分720的红外线的透射率互不相同。第二部分720的红外线的透射率比第一部分710的红外线的透射率高。第一部分710和第二部分720的材质不受任何限定。作为第一部分710的材质，例如可举出混入有填料的黑色的环氧树脂。第二部分720的材质例如是环氧树脂，其可透射大部分波长为770～1000nm左右的红外线并阻挡大部分波长为770nm以下的可见光。第二部分720的材质可以是不仅透射红外线而且透射可见光的普通透明树脂。
第一部分710构成封固树脂700的大部分。第一部分710具有树脂主面711和树脂背面712。树脂主面711和树脂背面712是在z方向上相互朝向相反侧的面。
另外，如图2所示，在第一部分710形成有4个槽部780和2个槽部790。4个槽部780在y方向上凹陷，在z方向上延伸。4个槽部780设置在3个端子部151与端子部171之间以及与端子部151相邻的位置。与这些槽部780对应地，如图3所示，在岛部150形成有圆弧状的切口。另外，如上所述，3个端子部151的间隔比较大。
2个槽部790设置于x方向两端，在x方向上凹陷，在z方向上延伸。这些槽部790例如在半导体装置A1的搬运、安装等时使用。
如从图6、图7、图9、图10和图12理解的，封固树脂700进入引线100的凹部112、122、132、142、152、182和沟槽部113、123。另外，在本实施方式中，封固树脂700覆盖散热部件200的整个侧面230，朝向z方向下方的面与散热部件200的露出面齐平。
第二部分720在z方向上观察时与岛部110或岛部120重叠，相对于岛部110或岛部120配置在主面1101和主面1201朝向的一侧。本实施方式的第二部分720在z方向上观察时与半导体元件410重叠，内包于半导体元件410。并且，在图示的例子中，在z方向上观察，第二部分720与半导体元件410的第二电极412重叠。另外，本实施方式的第二部分720在z方向上观察时与金属丝650分离。
如图9以及图12所示，在第一部分710形成有凹部713。凹部713是从树脂主面711向z方向凹陷的部分。凹部713可以是贯通树脂主面711的一部分的形态，也可以是非贯通且有底的凹陷的形态。在图示的例子中，凹部713在z方向贯通树脂主面711的一部分，到达半导体元件410的第二电极412。
第二部分720收容于凹部713。第二部分720具有露出面721。露出面721从第一部分710的树脂主面711朝向z方向露出。在图示的例子中，第二部分720与半导体元件410相接，例如与第二电极412相接。第二部分720的形状没有任何限定。在图示的例子中，第二部分720是设为在z方向上越从树脂主面711朝向半导体元件410则直径越小的形状的锥状的圆柱形。
在本实施方式中，与6个半导体元件410分别对应地设置有6个第二部分720。与此不同，第二部分720的个数也可以与半导体元件410的个数不同。例如，也可以构成为设置与搭载于岛部110的3个半导体元件410中的任意1个重叠的第二部分720，在其他2个未设置与半导体元件410重叠的第二部分720。
图13及图14是表示半导体装置A1的制造方法的一例的主要部分放大剖视图。图13是在向引线100的半导体元件410、半导体元件420、半导体元件430及半导体元件440的搭载、金属丝600、650的接合完成后，例如使用模具形成图10所示的第一部分710。该阶段的第一部分710尚未形成多个凹部713。
接着，如图14所示，在第一部分710形成多个凹部713。形成凹部713的方法不受任何限定，只要是能够除去第一部分710的适当部位的方法即可。这种方法的示例包括使用激光的方法和使用蚀刻的方法。在图示的例子中，通过对第一部分710的树脂主面711照射激光L，除去第一部分710的一部分。通过使用该激光的加工处理，在第一部分710形成多个凹部713。在图示的例子中，凹部713到达半导体元件410的第二电极412。
然后，在凹部713中填充例如液状的树脂材料，使该树脂材料固化。由此，得到图9和图12所示的第二部分720。
接着，对半导体装置A1的作用进行说明。
根据本实施方式，如图2、图3、图8、图9、图11以及图12所示，封固树脂7具有第一部分710以及第二部分720。第二部分720由红外线的透射率比第一部分710高的材质构成。另外，从z方向上观察，第二部分720与岛部110及岛部120重叠。由此，通过辐射温度计等将通过第二部分720从半导体元件410产生的热作为辐射热进行处理，由此能够更准确地测量半导体元件410的发热状态。另外，不需要在岛部110、岛部120确保设置热敏电阻等元件的空间。因此，能够避免半导体装置A1的大型化，并且能够进行更准确的温度测定。
本实施方式的第二部分720在z方向上观察时与半导体元件410重叠。由此，能够通过第二部分720检测从半导体元件410产生的热中更多的热，能够更准确地进行温度测量。
第二部分720在z方向上观察时与第二电极412重叠，并与第二电极412相接。由此，能够进一步抑制来自半导体元件410的热被第一部分710吸收。这相当于直接测量半导体元件410的温度，在准确的温度测量方面是优选的。
如图14所示，使用激光L形成凹部713的方法能够以期望的尺寸去除第一部分710的期望的部分，优选在期望的位置设置第二部分720。另外，第二部分720与金属丝650分离。因此，例如在形成凹部713时，能够避免意外地损伤金属丝650。
图15～图23表示本发明的变形例及其他实施方式。此外，在这些图中，对与上述实施方式相同或类似的要素标注与上述实施方式相同的附图标记。
图15表示半导体装置A1的第一变形例。在本变形例的半导体装置A11中，封固树脂700的第一部分710和第二部分720的结构与半导体装置A1不同。在本实施方式中，第一部分710具有多个夹设部714。
夹设部714在z方向上介于第二部分720与半导体元件410之间。在图示的例子中，夹设部714与第二部分720和半导体元件410的第二电极412相接。夹设部714的z方向上的尺寸比第二部分720的z方向上的尺寸小。
图16表示半导体装置A11的制造方法的一例。与图13所示的例子同样地，在通过使用模具等形成第一部分710之后，如图16所示，对树脂主面711照射激光L。在利用激光L去除第一部分710的一部分时，使第一部分710中的覆盖半导体元件410的一部分残留。该残留的部分为夹设部714。另外，通过该加工处理形成的凹部713是不贯通第一部分710的有底的非贯通凹陷形态。向该凹部713填充树脂材料，使该树脂材料固化，由此得到图15所示的第二部分720。
根据本实施方式，也能够避免半导体装置A11的大型化并且进行更准确的温度测定。另外，虽然在第二部分720与半导体元件410之间夹设有夹设部714，但从半导体元件410产生的热传递至夹设部714，并且作为辐射热散发。因此，能够测定半导体元件410的发热状态。
通过使夹设部714的在z方向上的尺寸比第二部分720的z方向的尺寸小，能够防止夹设部714对来自半导体元件410的热进行不当绝热。此外，从测量精度的观点出发，优选夹设部714的在z方向上的尺寸尽可能薄，例如优选第二部分720的在z方向上的尺寸约为1/20～1/5、或者约为10μm～100μm。另外，在图16所示的工序中，激光L不直接照射到半导体元件410，由此，对于实现半导体元件410的保护而言是优选的。此外，在以后的实施方式中，除了特别说明的情况以外，可以是具备夹设部714的结构，也可以是不具备夹设部714的结构。
图17表示本发明的第二实施方式的半导体装置。本实施方式的半导体装置A2的多个第二部分720的配置与上述第一实施方式不同。
在本实施方式中，在z方向上观察时，多个第二部分720包括与半导体元件410重叠的第二部分720和与半导体元件420重叠的第二部分720。与半导体元件420重叠的第二部分720与半导体装置A1的第二部分720同样，可以是与上表面电极422相接的结构，也可以是在与上表面电极422之间夹设有夹设部714的结构。
根据本实施方式，也能够在避免半导体装置A2的大型化的同时进行更准确的温度测定。另外，除了半导体元件410的温度之外，还能够测量半导体元件420的温度，能够更准确地掌握半导体装置A2的动作状态。
图18表示本发明的第三实施方式的半导体装置。本实施方式的半导体装置A3的多个第二部分720的结构与上述实施方式不同。
在本实施方式中，在z方向上观察时，与岛部110重叠的第二部分720与3个半导体元件410重叠。另外，从z方向上观察，第二部分720与金属丝650重叠。
图20表示半导体装置A3的制造方法的一例。在本制造方法中，通过蚀刻来进行第一部分710的凹部713的形成。例如，以在z方向上观察时与搭载于岛部110的3个半导体元件410重叠的区域为对象，实施蚀刻，除去第一部分710的一部分。由此，形成凹部713。此外，在图示的例子中，在蚀刻之后也残留有覆盖半导体元件410的夹设部714。另外，金属丝650可以是被夹设部714覆盖的状态，也可以以从夹设部714露出的状态收容于凹部713。在这种情况下，第二部分720与金属丝650相接。
根据本实施方式，也能够在避免半导体装置A3的大型化的同时进行更准确的温度测定。另外，通过设置与3个半导体元件410重叠的尺寸的第二部分720，能够更准确地进行3个半导体元件410的温度测量。
通过蚀刻形成凹部713的方法例如通过适当地选择蚀刻液，能够抑制对金属丝650等的影响。
图21以及图22表示根据本发明的第四实施方式的半导体装置。本实施方式的半导体装置A4的多个第二部分720的结构与上述实施方式不同。
在本实施方式中，在z方向上观察，第二部分720与岛部110重叠，但与半导体元件410分离。第二部分720与岛部110相接。更具体而言，第二部分720与岛部110的主面1101相接，进而与凹部122相接。换言之，在z方向上观察时与第二部分720重叠的凹部122填充有第二部分720的一部分。
图23表示半导体装置A4的制造方法的一例。在使用模具M形成第一部分710时，使用销P。销P在向模具M的型腔注入树脂材料之前，在该型腔内与岛部110的一部分抵接。在图示的例子中，堵塞销P的前端面所具有的凹部122。在该状态下注入树脂材料并使其固化。其结果是，在第一部分710上形成有追随销P的外形的凹部713。该凹部713与被销P堵塞的凹部122相通。然后，在凹部713中填充用于形成第二部分720的树脂材料。该树脂材料也填充于凹部122。通过使该树脂材料固化，形成第二部分720。
根据本实施方式，也能够在避免半导体装置A4的大型化的同时进行更准确的温度测定。根据本实施方式可知，第二部分720并不限定于与半导体元件410重叠，也可以与岛部110重叠。即使是这样的结构，通过利用来自岛部110的辐射热，也能够进行更准确的温度计测。另外，用于设置第二部分720的空间例如能够设为比用于在岛部110搭载热敏电阻的空间小的面积，能够实现半导体装置A4的小型化。
根据本公开的半导体装置不限于上述实施方式。根据本公开的半导体装置的各个部分的具体配置可以自由地进行各种设计修改。
附记1.
一种半导体装置，具备：
引线，其包括在厚度方向上具有相互朝向相反侧的主面及背面的岛部；
半导体元件，其搭载于所述岛部的所述主面；以及
封固树脂，其覆盖所述半导体元件及所述岛部，
所述封固树脂具有第一部分和在所述厚度方向上观察时与所述岛部重叠且具有比所述第一部分高的红外线透射率的第二部分。
附记2.
根据附记1所述的半导体装置，所述第二部分从所述第一部分露出。
附记3.
根据附记1或2所述的半导体装置，所述第二部分在所述厚度方向上相对于所述岛部位于所述主面侧。
附记4.
根据附记3所述的半导体装置，
所述第二部分在所述厚度方向上观察时与所述半导体元件重叠。
附记5.
根据附记4所述的半导体装置，
所述第二部分在所述厚度方向上观察时内包于所述半导体元件。
附记6.
根据附记4或5所述的半导体装置，
所述第一部分具有介于所述第二部分与所述半导体元件之间的夹设部。
附记7.
根据附记6所述的半导体装置，
所述夹设部的所述厚度方向上的尺寸小于所述第二部分的所述厚度方向上的尺寸。
附记8.
根据附记4或5所述的半导体装置，
所述第二部分与所述半导体元件相接。
附记9.
根据附记3所述的半导体装置，
所述第二部分在所述厚度方向上观察时与所述半导体元件分离。
附记10.
根据附记9所述的半导体装置，
所述第二部分在所述厚度方向上观察时内包于所述岛部。
附记11.
根据附记9或10所述的半导体装置，
所述第二部分与所述岛部的所述主面相接。
附记12.
根据附记11所述的半导体装置，
所述岛部具有从所述主面向所述厚度方向凹陷的多个凹部，
所述第二部分与所述凹部相接。
附记13.
根据附记1-12中任一项所述的半导体装置，
所述半导体元件是具有与所述岛部对置的第一电极、在所述厚度方向上位于与所述第一电极相反的一侧的第二电极以及第三电极且所述第三电极为控制电极的开关元件。
附记14.
根据引用附记4至8中任一项的附记13所述的半导体装置，
所述第二部分在所述厚度方向上观察时与所述第二电极重叠。
附记15.
根据附记1至14中任一项所述的半导体装置，还具备散热部件，该散热部件固定于所述岛部的所述背面且从所述封固树脂露出。
附记16.
根据附记1至15中任一项所述的半导体装置，还具备与所述半导体元件接合的金属丝，所述第二部分与所述金属丝分离。
附记17.
根据附记1至16中任一项所述的半导体装置，还具备控制所述半导体元件的控制IC。
符号说明
A1、A2—半导体装置，100—引线，110、120、130、140、150—岛部，160、170、180—焊盘部，111、121、141、151、161、171、181、191—端子部，112、122、132、142、152、182—凹部，113、123—沟槽部，114、124—弯曲部，115、125—角部，116、126—圆弧部，1101、1201—主面，1102、1202—背面，200—散热部件，210—接合面，220—露出面，230—侧面，231—平滑部，232—粗部，300—接合层，310—独立区域，410、420、430、440—半导体元件，411、421—底面，412、422、432、442—上表面电极，413、423—底面电极，490—受动部件，510、520—接合材料，600、650—金属丝，601—金属丝，610—第一接合部，605—台阶部，620—第二接合部，630—加强接合部，631—圆盘部，632—圆柱部，633—尖头部，690—环状痕，700—封固树脂，710—第一部分，711—树脂主面，712—树脂背面，713—凹部，714—夹设部，720—第二部分，780、790—槽部。

Claims (17)

1.一种半导体装置，其特征在于，
具备：
引线，其包括岛部，该岛部具有在厚度方向上相互朝向相反侧的主面及背面；
半导体元件，其搭载于所述岛部的所述主面；以及
封固树脂，其覆盖所述半导体元件及所述岛部，
所述封固树脂具有第一部分和在所述厚度方向上观察时与所述岛部重叠且红外线透射率比所述第一部分高的第二部分。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第二部分从所述第一部分露出。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第二部分在所述厚度方向上相对于所述岛部位于所述主面侧。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第二部分在所述厚度方向上观察时与所述半导体元件重叠。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第二部分在所述厚度方向上观察时内包于所述半导体元件。
6.根据权利要求4或5所述的半导体装置，其特征在于，
所述第一部分具有介于所述第二部分与所述半导体元件之间的夹设部。
7.根据权利要求6所述的半导体装置，其特征在于，
所述夹设部的所述厚度方向上的尺寸小于所述第二部分的所述厚度方向上的尺寸。
8.根据权利要求4或5所述的半导体装置，其特征在于，
所述第二部分与所述半导体元件相接。
9.根据权利要求3所述的半导体装置，其特征在于，
所述第二部分在所述厚度方向上观察时与所述半导体元件分离。
10.根据权利要求9所述的半导体装置，其特征在于，
所述第二部分在所述厚度方向上观察时内包于所述岛部。
11.根据权利要求9或10所述的半导体装置，其特征在于，
所述第二部分与所述岛部的所述主面相接。
12.根据权利要求11所述的半导体装置，其特征在于，
所述岛部具有从所述主面向所述厚度方向凹陷的多个凹部，
所述第二部分与所述凹部相接。
13.根据权利要求1～12中任一项所述的半导体装置，其特征在于，
所述半导体元件是具有与所述岛部对置的第一电极、在所述厚度方向上位于与所述第一电极相反的一侧的第二电极以及第三电极且所述第三电极为控制电极的开关元件。
14.根据引用权利要求4～8中任一项的权利要求13所述的半导体装置，其特征在于，
所述第二部分在所述厚度方向上观察时与所述第二电极重叠。
15.根据权利要求1～14中任一项所述的半导体装置，其特征在于，
还具备散热部件，该散热部件固定于所述岛部的所述背面且从所述封固树脂露出。
16.根据权利要求1～15中任一项所述的半导体装置，其特征在于，
还具备与所述半导体元件接合的金属丝，
所述第二部分与所述金属丝分离。
17.根据权利要求1～16中任一项所述的半导体装置，其特征在于，
还具备控制所述半导体元件的控制IC。
CN202180070894.XA 2020-10-19 2021-10-06 半导体装置 Pending CN116325132A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020175198 2020-10-19
JP2020-175198 2020-10-19
PCT/JP2021/036925 WO2022085446A1 (ja) 2020-10-19 2021-10-06 半導体装置

Publications (1)

Publication Number Publication Date
CN116325132A true CN116325132A (zh) 2023-06-23

Family

ID=81289502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180070894.XA Pending CN116325132A (zh) 2020-10-19 2021-10-06 半导体装置

Country Status (5)

Country Link
US (1) US20230298990A1 (zh)
JP (1) JPWO2022085446A1 (zh)
CN (1) CN116325132A (zh)
DE (1) DE112021003618T5 (zh)
WO (1) WO2022085446A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291434A (ja) * 1992-04-13 1993-11-05 Mitsubishi Electric Corp 樹脂封止半導体装置およびその製造方法
NL9400766A (nl) * 1994-05-09 1995-12-01 Euratec Bv Werkwijze voor het inkapselen van een geintegreerde halfgeleiderschakeling.
JP2000286212A (ja) * 1999-03-31 2000-10-13 Tokai Rika Co Ltd プラスティックパッケージ
JP3991018B2 (ja) * 2003-09-01 2007-10-17 シャープ株式会社 半導体装置
JP4955953B2 (ja) * 2005-07-28 2012-06-20 シャープ株式会社 光半導体装置および電子機器
JP2009302221A (ja) * 2008-06-12 2009-12-24 Nec Electronics Corp 電子装置及びその製造方法
JP2011243839A (ja) 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置

Also Published As

Publication number Publication date
JPWO2022085446A1 (zh) 2022-04-28
WO2022085446A1 (ja) 2022-04-28
US20230298990A1 (en) 2023-09-21
DE112021003618T5 (de) 2023-04-27

Similar Documents

Publication Publication Date Title
JP3879688B2 (ja) 半導体装置
US9716054B2 (en) Semiconductor device
JP3910383B2 (ja) パワーモジュールおよびインバータ
US7884455B2 (en) Semiconductor device
US8629467B2 (en) Semiconductor device
US20180366397A1 (en) Semiconductor device
US8203848B2 (en) Circuit device and method of manufacturing the same
US9837338B2 (en) Semiconductor module with mounting case and method for manufacturing the same
US20080054425A1 (en) Power electronic package having two substrates with multiple electronic components
US9704819B1 (en) Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
JP5607829B2 (ja) 半導体装置
US9935074B2 (en) Semiconductor device and method for manufacturing same
TW201250962A (en) Semiconductor device and method for manufacturing semiconductor device
US20040007772A1 (en) Power semiconductor device
CN110959191B (zh) 半导体装置
JP4019993B2 (ja) 半導体装置
CN112670262A (zh) 半导体模块
CN116325132A (zh) 半导体装置
CN111354709B (zh) 半导体装置及其制造方法
US11244922B2 (en) Semiconductor device
JP2021019065A (ja) 半導体装置
TWI833340B (zh) 引線框架整合基板、半導體裝置、引線框架整合基板之製造方法及半導體裝置之製造方法
JP7422945B2 (ja) 電力用半導体装置
KR20130136439A (ko) 전기 회로의 제조 방법 및 전기 회로
WO2021182016A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination